JPH05160237A - Ｍｏｓパラメータの抽出方法 - Google Patents
Ｍｏｓパラメータの抽出方法Info
- Publication number
- JPH05160237A JPH05160237A JP32073291A JP32073291A JPH05160237A JP H05160237 A JPH05160237 A JP H05160237A JP 32073291 A JP32073291 A JP 32073291A JP 32073291 A JP32073291 A JP 32073291A JP H05160237 A JPH05160237 A JP H05160237A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- equation
- mobility
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 精度の良いＭＯＳトランジスタのパラメータ
を短時間で得ることを可能にする。 【構成】 静特性を測定することにより寄生抵抗及び実
行チャネル長を求めるステップと、所定のモデル式を用
いてドレイン電圧の変化に対して移動度μeff の逆数が
急激に変化する第１の変曲点を求め、この変曲点から移
動度μs を求めるステップと、ゲート電圧の変化に対し
て移動度μsの逆数が急激に変化する第２の変曲点を求
めるステップと、ゲート電圧の変化に対して第１の変曲
点のドレイン電圧がゲート電圧の変化に対し急激に変化
する第３の変曲点を求めるステップと、を備えているこ
とを特徴とする。
を短時間で得ることを可能にする。 【構成】 静特性を測定することにより寄生抵抗及び実
行チャネル長を求めるステップと、所定のモデル式を用
いてドレイン電圧の変化に対して移動度μeff の逆数が
急激に変化する第１の変曲点を求め、この変曲点から移
動度μs を求めるステップと、ゲート電圧の変化に対し
て移動度μsの逆数が急激に変化する第２の変曲点を求
めるステップと、ゲート電圧の変化に対して第１の変曲
点のドレイン電圧がゲート電圧の変化に対し急激に変化
する第３の変曲点を求めるステップと、を備えているこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳトランジスタの動
作解析を行うのに必要なＭＯＳパラメータを抽出するＭ
ＯＳパラメータの抽出方法に関する。
作解析を行うのに必要なＭＯＳパラメータを抽出するＭ
ＯＳパラメータの抽出方法に関する。
【０００２】
【従来の技術】一般に、ＭＯＳトランジスタからなる集
積回路の設計にはＳＰＩＣＥ(Simulation Program with
IC Emphasis) と呼ばれるシミュレータが良く用いられ
る。このＳＰＩＣＥは回路素子の特性（静特性）をモデ
ル化した式と、回路素子の接続情報とに基づいて回路の
各部分（回路素子を含む）における動特性をシミュレー
トするものである。回路素子の１つであるＭＯＳトラン
ジスタの静特性モデルは次の（１）及び（２）式によっ
て表わされる。
積回路の設計にはＳＰＩＣＥ(Simulation Program with
IC Emphasis) と呼ばれるシミュレータが良く用いられ
る。このＳＰＩＣＥは回路素子の特性（静特性）をモデ
ル化した式と、回路素子の接続情報とに基づいて回路の
各部分（回路素子を含む）における動特性をシミュレー
トするものである。回路素子の１つであるＭＯＳトラン
ジスタの静特性モデルは次の（１）及び（２）式によっ
て表わされる。
【０００３】（ａ）線形領域（ＶDS≦ＶDSAT） （ｂ）飽和領域（ＶDS＞ＶDSAT）
【０００４】ここで、ＩDSはドレイン電流、Ｗはチャネ
ル幅、Ｌは実際のゲート長（実効ゲート長）、μeff は
電子の移動度、Ｃoxはゲート酸化膜容量、ＶGSは寄生抵
抗による電圧降下分を取除いたソース・ゲート間電圧、
ＶDSは寄生抵抗による電圧降下分を取除いたソース・ド
レイン間電圧、ＶTHはトランジスタのしきい値、ＦB は
バルク電荷のテーラー級数展開係数、ＶDSATはドレイン
飽和電圧、ＩDSATは飽和領域におけるドレイン電流を表
す。なお、（２）式のＩDS（ＶDSAT）は（１）式のＶDS
にＶDSATを代入したときのＩDSの値を示し、ＩDSATとも
表現される。
ル幅、Ｌは実際のゲート長（実効ゲート長）、μeff は
電子の移動度、Ｃoxはゲート酸化膜容量、ＶGSは寄生抵
抗による電圧降下分を取除いたソース・ゲート間電圧、
ＶDSは寄生抵抗による電圧降下分を取除いたソース・ド
レイン間電圧、ＶTHはトランジスタのしきい値、ＦB は
バルク電荷のテーラー級数展開係数、ＶDSATはドレイン
飽和電圧、ＩDSATは飽和領域におけるドレイン電流を表
す。なお、（２）式のＩDS（ＶDSAT）は（１）式のＶDS
にＶDSATを代入したときのＩDSの値を示し、ＩDSATとも
表現される。
【０００５】一方、移動度は次の（３）式によって与え
られる。
られる。
【数１】 ここでＶmax は電子の飽和速度を示す。又μs はゲート
電圧変調を受けた表面移動度を示し、次の（４）式によ
って与えられる。
電圧変調を受けた表面移動度を示し、次の（４）式によ
って与えられる。
【数２】 ここでμO は低ゲート、低ドレイン電圧での移動度を示
し、θはμs のゲート電圧による劣化の度合いを示す。
し、θはμs のゲート電圧による劣化の度合いを示す。
【０００６】又、（１）式中のＶTHは次の（５）式によ
って与えられる。 ＶTH＝ＶTO−γ（２φF ）1/2 −σＶDS＋｛γ・ＦS ・（２φF −ＶBS） 1/2 ＋ＦN ・（２φF −ＶBS）｝ …(5） ここでＶTOは理想的なしきい値、γはボディファクタ、
ＶBSは基板バイアス電圧を示す。又、φF はフェルミポ
テンシャル、σはスタティック・フィードバック係数、
ＦS は短チャネル効果補正係数、ＦN は狭チャネル効果
を示す係数であって次の（６）式〜（９）式によって表
現される。
って与えられる。 ＶTH＝ＶTO−γ（２φF ）1/2 −σＶDS＋｛γ・ＦS ・（２φF −ＶBS） 1/2 ＋ＦN ・（２φF −ＶBS）｝ …(5） ここでＶTOは理想的なしきい値、γはボディファクタ、
ＶBSは基板バイアス電圧を示す。又、φF はフェルミポ
テンシャル、σはスタティック・フィードバック係数、
ＦS は短チャネル効果補正係数、ＦN は狭チャネル効果
を示す係数であって次の（６）式〜（９）式によって表
現される。
【数３】 ここで、ｋはボルツマン定数、Ｔは温度、Ｑはキャリア
電荷量、ＮA は基板不純物濃度、ｎi は真性キャリア濃
度、ＬD は横方向拡散層の長さ、Ｗc は円筒接合での空
乏層幅、Ｗp は平面接合での空乏層幅、η及びδはフィ
ッティングパラメータ、Ｘj はソース・ドレイン領域の
曲率半径（図１０参照）、εsiは基板（シリコン）の誘
導率である。なお、Ｆs は図１０に示す、ゲート下の四
角ＡＢＣ′Ｄ′と四角形ＡＢＣＤの面積の比を表わして
いる。
電荷量、ＮA は基板不純物濃度、ｎi は真性キャリア濃
度、ＬD は横方向拡散層の長さ、Ｗc は円筒接合での空
乏層幅、Ｗp は平面接合での空乏層幅、η及びδはフィ
ッティングパラメータ、Ｘj はソース・ドレイン領域の
曲率半径（図１０参照）、εsiは基板（シリコン）の誘
導率である。なお、Ｆs は図１０に示す、ゲート下の四
角ＡＢＣ′Ｄ′と四角形ＡＢＣＤの面積の比を表わして
いる。
【０００７】又、（１）式中のＦB は次の（１０）式に
よって与えられる。
よって与えられる。
【数４】 一方、（２）式中のＬeff はチャネル長変調効果を表わ
すもので、次の（１１）式によって与えられる。 Ｌeff ＝Ｌ−ΔＬ … (11）
すもので、次の（１１）式によって与えられる。 Ｌeff ＝Ｌ−ΔＬ … (11）
【０００８】ここでΔＬはピンチオフによるチャネル減
少長さを示すもので次の（１２）式によって与えられ
る。
少長さを示すもので次の（１２）式によって与えられ
る。
【数５】 ここでＥp はピンチオフ点の横方向電界、ＸD はＥpに
対する比例係数、κはチャネル長変調補正係数を示す。
又、Ｅp は次の（１３）式によって与えられる。
対する比例係数、κはチャネル長変調補正係数を示す。
又、Ｅp は次の（１３）式によって与えられる。
【数６】 ここでＩDSATは飽和電流を示し、（２）式の右辺のＩDS
（ＶDSAT）に等しい。又、ＧDSATは飽和時のドレインコ
ンダクタンスを表わす。
（ＶDSAT）に等しい。又、ＧDSATは飽和時のドレインコ
ンダクタンスを表わす。
【０００９】一方、（２）式における飽和電圧ＶDSATは
電流の飽和が、１）電子の速度飽和によって起こる場合
は、
電流の飽和が、１）電子の速度飽和によって起こる場合
は、
【数７】 ２）ピンチオフによって起こる場合は、
【数８】 によって各々与えられる。
【００１０】従来は、上述の（１）式〜（１５）式のう
ち、μo 、θ、ＶTO、η、ＮA 、ｎi 、Ｘj 、Ｓ、κ等
のＭＯＳパラメータの値を試行錯誤によって上下させ、
ドレイン電流の実測値と（１）及び（２）式によって表
わされるドレイン電流の計算値が一致するまで繰返すこ
とによってＭＯＳパラメータを抽出していた。
ち、μo 、θ、ＶTO、η、ＮA 、ｎi 、Ｘj 、Ｓ、κ等
のＭＯＳパラメータの値を試行錯誤によって上下させ、
ドレイン電流の実測値と（１）及び（２）式によって表
わされるドレイン電流の計算値が一致するまで繰返すこ
とによってＭＯＳパラメータを抽出していた。
【００１１】
【発明が解決しようとする課題】このように従来のパラ
メータ抽出方法においては、試行錯誤によって実測値と
計算値が一致するまで繰返すことによってＭＯＳパラメ
ータを抽出しているため、非常に多くの時間を要すると
いう問題があった。
メータ抽出方法においては、試行錯誤によって実測値と
計算値が一致するまで繰返すことによってＭＯＳパラメ
ータを抽出しているため、非常に多くの時間を要すると
いう問題があった。
【００１２】又、移動度μeff の逆数μeff -1とドレイ
ン電圧ＶDSの間の特性を実測すると図３に示すような折
れ線特性となる。一方、（３）式のモデル式はμeff -1
がＶDSの一次関数であることを示しており、（３）式の
モデル式が実際の特性を良く表現していない。したがっ
て全体として電流一電圧特性を、（３）式のモデル式を
用いて合わせようとすると、図９に示すように線形領域
の一部で実際の電流値よりも低い値となり精度の良いＭ
ＯＳパラメータを抽出できない。更にゲート電圧変調を
受けた表面移動度μs は（４）式のモデル式によって与
えられ、このモデル式から分かるようにμs -1はゲート
電圧ＶGSの一次関数となる。しかし、μs -1とＶGSの実
際の特性を求めると図４に示すような折れ線となってお
り、（４）式のモデル式は実際の特性を表現していな
い。したがって（４）式のモデル式を用いると、ゲート
電圧ＶGSの小さい所で実際の移動度μsを大きく見積る
ことになってしまい、精度の良いＭＯＳパラメータを抽
出できない。又、図７に示すＭＯＳトランジスタの等価
回路から分かるように、ＭＯＳトランジスタには寄生抵
抗ＲS 、ＲD が存在する。しかし従来の抽出方法におい
ては、モデル式のゲート電圧ＶGS及びドレイン電圧ＶDS
は寄生抵抗の電圧降下分を含んでいないのに、これらの
電圧ＶGS、ＶDSの代わりに寄生抵抗による電圧降下分を
含んだゲート電圧Ｖgs、ドレイン電圧Ｖdsを用いて抽出
を行っているため、精度の良いパラメータ抽出ができな
かった。
ン電圧ＶDSの間の特性を実測すると図３に示すような折
れ線特性となる。一方、（３）式のモデル式はμeff -1
がＶDSの一次関数であることを示しており、（３）式の
モデル式が実際の特性を良く表現していない。したがっ
て全体として電流一電圧特性を、（３）式のモデル式を
用いて合わせようとすると、図９に示すように線形領域
の一部で実際の電流値よりも低い値となり精度の良いＭ
ＯＳパラメータを抽出できない。更にゲート電圧変調を
受けた表面移動度μs は（４）式のモデル式によって与
えられ、このモデル式から分かるようにμs -1はゲート
電圧ＶGSの一次関数となる。しかし、μs -1とＶGSの実
際の特性を求めると図４に示すような折れ線となってお
り、（４）式のモデル式は実際の特性を表現していな
い。したがって（４）式のモデル式を用いると、ゲート
電圧ＶGSの小さい所で実際の移動度μsを大きく見積る
ことになってしまい、精度の良いＭＯＳパラメータを抽
出できない。又、図７に示すＭＯＳトランジスタの等価
回路から分かるように、ＭＯＳトランジスタには寄生抵
抗ＲS 、ＲD が存在する。しかし従来の抽出方法におい
ては、モデル式のゲート電圧ＶGS及びドレイン電圧ＶDS
は寄生抵抗の電圧降下分を含んでいないのに、これらの
電圧ＶGS、ＶDSの代わりに寄生抵抗による電圧降下分を
含んだゲート電圧Ｖgs、ドレイン電圧Ｖdsを用いて抽出
を行っているため、精度の良いパラメータ抽出ができな
かった。
【００１３】又、（３）及び（４）式のモデル式によれ
ばμeff 及びμs はドレイン電圧及びゲート電圧ＶGSに
各々依存しているが、理論的には電界に依存すべきもの
である。したがって実効ゲート長Ｌやゲート酸化膜厚ｔ
oxが変わった場合は最初から全部のパラメータを合わせ
込む必要があり、非常に能率の悪いものとなっていた。
本発明は上記事情を考慮してなされたものであって、で
きるだけ短時間で精度良くＭＯＳパラメータを抽出する
ことのできるＭＯＳパラメータの抽出方法を提供するこ
とを目的とする。
ばμeff 及びμs はドレイン電圧及びゲート電圧ＶGSに
各々依存しているが、理論的には電界に依存すべきもの
である。したがって実効ゲート長Ｌやゲート酸化膜厚ｔ
oxが変わった場合は最初から全部のパラメータを合わせ
込む必要があり、非常に能率の悪いものとなっていた。
本発明は上記事情を考慮してなされたものであって、で
きるだけ短時間で精度良くＭＯＳパラメータを抽出する
ことのできるＭＯＳパラメータの抽出方法を提供するこ
とを目的とする。
【００１４】
【課題を解決するための手段】本発明によるＭＯＳパラ
メータの抽出方法は、静特性を測定することにより寄生
抵抗及び実効チャネル長を求めるステップと、所定のモ
デル式を用いてドレイン電圧の変化に対して移動度μ
eff の逆数が急激に変化する第１の変曲点を求め、この
変曲点から移動度μs を求めるステップと、ゲート電圧
の変化に対して移動度μs の逆数が急激に変化する第２
の変曲点を求めるステップと、第１の変曲点のドレイン
電圧がゲート電圧の変化に対して急激に変化する第３の
変曲点を求めるステップと、を備えていることを特徴と
する。
メータの抽出方法は、静特性を測定することにより寄生
抵抗及び実効チャネル長を求めるステップと、所定のモ
デル式を用いてドレイン電圧の変化に対して移動度μ
eff の逆数が急激に変化する第１の変曲点を求め、この
変曲点から移動度μs を求めるステップと、ゲート電圧
の変化に対して移動度μs の逆数が急激に変化する第２
の変曲点を求めるステップと、第１の変曲点のドレイン
電圧がゲート電圧の変化に対して急激に変化する第３の
変曲点を求めるステップと、を備えていることを特徴と
する。
【００１５】
【作用】このように構成された本発明の抽出方法によれ
ば、パラメータの抽出が系統的に行われるので従来に比
べて時間を短縮できる。又、μeff -1の変曲点とμs -1
の変曲点が求められることにより、μeff 及びμs は実
際に近い特性を有したものとなり、更に寄生抵抗も求め
られることにより寄生抵抗の影響も除去でき、精度の良
いＭＯＳパラメータを得ることができる。
ば、パラメータの抽出が系統的に行われるので従来に比
べて時間を短縮できる。又、μeff -1の変曲点とμs -1
の変曲点が求められることにより、μeff 及びμs は実
際に近い特性を有したものとなり、更に寄生抵抗も求め
られることにより寄生抵抗の影響も除去でき、精度の良
いＭＯＳパラメータを得ることができる。
【００１６】
【実施例】本発明によるＭＯＳパラメータの抽出方法の
一実施例を図面を参照して説明する。この実施例の抽出
方法は、（１）及び（２）のモデル式に基づいて動特性
をシミュレートする回路シミュレータ例えばＳＰＩＣＥ
に用いられるが、（１）式中の移動度μeff は従来と異
なり下記の（１６）式によって与えるものとする。
一実施例を図面を参照して説明する。この実施例の抽出
方法は、（１）及び（２）のモデル式に基づいて動特性
をシミュレートする回路シミュレータ例えばＳＰＩＣＥ
に用いられるが、（１）式中の移動度μeff は従来と異
なり下記の（１６）式によって与えるものとする。
【数９】
【００１７】この（１６）のモデル式はμeff -1が図３
に示すような折れ線特性を有するものである。ここでＶ
TRD は電子のドリフトが飽和状態へ遷移する時のドレイ
ン電圧である。このＶTRD 及び（１６）式中の低ドレイ
ン電圧における移動度μs 並びに電子の飽和速度Ｖmax
は、次の（１７）、（１８）、（１９）式によって各々
与えられる。
に示すような折れ線特性を有するものである。ここでＶ
TRD は電子のドリフトが飽和状態へ遷移する時のドレイ
ン電圧である。このＶTRD 及び（１６）式中の低ドレイ
ン電圧における移動度μs 並びに電子の飽和速度Ｖmax
は、次の（１７）、（１８）、（１９）式によって各々
与えられる。
【数１０】
【００１８】ここで、 μo ：低ゲート、低ドレイン電圧での移動度、 θ1 ：μs のゲート電圧による劣化の度合い、 ＥTRG ：ゲート電圧の増加に対しμs が劣化を始める縦
方向電場の強さ、 Ｌ ：実効ゲート長、 Ｖmaxo：低ゲート電圧での飽和速度、 θ2 ：Ｖmax のゲート電圧ＶGSによる劣化の度合い、 ｔox ：ゲート酸化膜の厚さ、 ＥINC ：ゲート電圧ＶGSの増加に対しＶTRD が増加を始
める縦方向電場の強さ、 Ｅo ：低ゲート電圧における横方向電場の強さ（＝Ｖ
TRD ／Ｌ）、 θ3 ：ゲート電圧ＶGSの増加に対するＶTRD の増加の
割合、 を示す。
方向電場の強さ、 Ｌ ：実効ゲート長、 Ｖmaxo：低ゲート電圧での飽和速度、 θ2 ：Ｖmax のゲート電圧ＶGSによる劣化の度合い、 ｔox ：ゲート酸化膜の厚さ、 ＥINC ：ゲート電圧ＶGSの増加に対しＶTRD が増加を始
める縦方向電場の強さ、 Ｅo ：低ゲート電圧における横方向電場の強さ（＝Ｖ
TRD ／Ｌ）、 θ3 ：ゲート電圧ＶGSの増加に対するＶTRD の増加の
割合、 を示す。
【００１９】なお、（１７）式に示す移動度μs の逆数
μs -1は図４に示す折れ線特性を有する。図４におい
て、ＶTRG は折れ線の変曲点におけるゲート・ソース間
電圧を示しており、ＶTRG ＝ｔox・ＥTRG で与えられ
る。又、（１８）式に示す飽和速度Ｖmax の逆数Ｖmax
-1は図５に示すような特性となり、（１９）式に示す遷
移電圧ＶTRD は図６に示すような折れ線特性となる。こ
の図６に示すＶINC は折れ線の変曲点におけるゲート・
ソース間電圧ＶGSであり、ＶINC ＝ｔox・ＥINC で与え
られる。
μs -1は図４に示す折れ線特性を有する。図４におい
て、ＶTRG は折れ線の変曲点におけるゲート・ソース間
電圧を示しており、ＶTRG ＝ｔox・ＥTRG で与えられ
る。又、（１８）式に示す飽和速度Ｖmax の逆数Ｖmax
-1は図５に示すような特性となり、（１９）式に示す遷
移電圧ＶTRD は図６に示すような折れ線特性となる。こ
の図６に示すＶINC は折れ線の変曲点におけるゲート・
ソース間電圧ＶGSであり、ＶINC ＝ｔox・ＥINC で与え
られる。
【００２０】上述の（１）〜（２）及び（５）〜（１
９）のモデル式の中のＭＯＳパメータの抽出は図１に示
す処理手順（ステップ）によって行われる。まずＭＯＳ
トランジスタにおいて、ゲート・ソース間電圧Ｖgs（寄
生抵抗に電圧降下を含む）及びゲート長Ｌmaskを変化さ
せた場合の静特性（Ｖds−ＩDS特性）を測定し、Ｖdsが
所定値、例えばＶds＝０．０５Ｖの時のドレイン・ソー
ス間電流ＩDSからドレイン・ソース間電流の総抵抗Ｒ
total を、Ｒtotal ＝０．０５／ＩDSを用いて求め、図
２に示すように横軸にゲート長Ｌmask縦軸にＲtotal を
プロットする。この時ρs を抵抗率寄生抵抗をＲ
para（＝ＲS ＋ＲD （図７参照））とするとＲ
total は、 Ｒtotal ＝ρs （Ｌmask−△Ｌ）＋Ｒpara と表わされる。これを利用してゲート・ソース間電圧Ｖ
gsを変えた場合、例えばＶgsをＶgs1 ，Ｖgs2 ，Ｖgs3
の３種類の場合のＬmaskとＲtotal の関係をプロットす
ると、これらの３種類の特性直線は図２に示すように１
点Ｐで交わる。この点Ｐの横座標が△Ｌであり、縦軸が
Ｒparaとなる。そして、実効チャネル長ＬをＬ＝Ｌmask
−△Ｌを用いて求める。これにより寄生抵抗Ｒparaと実
効チャネル長Ｌが抽出される（図１のステップＦ１参
照）。
９）のモデル式の中のＭＯＳパメータの抽出は図１に示
す処理手順（ステップ）によって行われる。まずＭＯＳ
トランジスタにおいて、ゲート・ソース間電圧Ｖgs（寄
生抵抗に電圧降下を含む）及びゲート長Ｌmaskを変化さ
せた場合の静特性（Ｖds−ＩDS特性）を測定し、Ｖdsが
所定値、例えばＶds＝０．０５Ｖの時のドレイン・ソー
ス間電流ＩDSからドレイン・ソース間電流の総抵抗Ｒ
total を、Ｒtotal ＝０．０５／ＩDSを用いて求め、図
２に示すように横軸にゲート長Ｌmask縦軸にＲtotal を
プロットする。この時ρs を抵抗率寄生抵抗をＲ
para（＝ＲS ＋ＲD （図７参照））とするとＲ
total は、 Ｒtotal ＝ρs （Ｌmask−△Ｌ）＋Ｒpara と表わされる。これを利用してゲート・ソース間電圧Ｖ
gsを変えた場合、例えばＶgsをＶgs1 ，Ｖgs2 ，Ｖgs3
の３種類の場合のＬmaskとＲtotal の関係をプロットす
ると、これらの３種類の特性直線は図２に示すように１
点Ｐで交わる。この点Ｐの横座標が△Ｌであり、縦軸が
Ｒparaとなる。そして、実効チャネル長ＬをＬ＝Ｌmask
−△Ｌを用いて求める。これにより寄生抵抗Ｒparaと実
効チャネル長Ｌが抽出される（図１のステップＦ１参
照）。
【００２１】次に、しきい値ＶTHの基板バイアス降下を
測定することにより基板不純物濃度ＮA を求め、このＮ
A を用いてボディファクタγを求める（図１のステップ
Ｆ２参照）。なお、この時のしきい値ＶTHはドレイン電
流ＩDSが１μＡ流れるときのゲート電圧ＶGSとする。な
お、ゲート電圧ＶGSはＶGS＝Ｖgs−０．５ＲparaＩDSと
して求められる。
測定することにより基板不純物濃度ＮA を求め、このＮ
A を用いてボディファクタγを求める（図１のステップ
Ｆ２参照）。なお、この時のしきい値ＶTHはドレイン電
流ＩDSが１μＡ流れるときのゲート電圧ＶGSとする。な
お、ゲート電圧ＶGSはＶGS＝Ｖgs−０．５ＲparaＩDSと
して求められる。
【００２２】次に、ゲート長Ｌが長いトランジスタであ
ってゲート幅Ｗが広いものに低いドレイン電圧を印加し
た場合のしきい値を求め、このしきい値をＶTOとする。
そして、ゲート幅Ｗを変えた場合のしきい値を測定する
ことにより、（５）式からＦN 及びＦS を求めるととも
に（９）式を用いてδを求める。又、ＦN 及びＦS から
（１０）式を用いてＦB を求める（図１のステップＦ３
参照）。次にドレイン電圧ＶDSを変化させながらしきい
値を測定することにより（５）式を用いてσの値を求め
る（図１のステップＦ４参照）。そこでＶDSはＶDS＝Ｖ
ds−ＩDSＲparaとして求められる。
ってゲート幅Ｗが広いものに低いドレイン電圧を印加し
た場合のしきい値を求め、このしきい値をＶTOとする。
そして、ゲート幅Ｗを変えた場合のしきい値を測定する
ことにより、（５）式からＦN 及びＦS を求めるととも
に（９）式を用いてδを求める。又、ＦN 及びＦS から
（１０）式を用いてＦB を求める（図１のステップＦ３
参照）。次にドレイン電圧ＶDSを変化させながらしきい
値を測定することにより（５）式を用いてσの値を求め
る（図１のステップＦ４参照）。そこでＶDSはＶDS＝Ｖ
ds−ＩDSＲparaとして求められる。
【００２３】上述のようにして求められたパラメータの
値及び（１）式を用いてドレイン電圧ＶDSを変化させた
ときの移動度μeff を求め、横軸（Ｘ軸）にＶDS、縦軸
（Ｙ軸）にμeff -1をとって図３に示すようにプロット
し、プロットしたグラフ（特性グラフ）から、（１６）
式を用いてμs 、Ｖmax 、ＶTRDを求める（図１ステッ
プＦ５参照）。なお、μs -1は特性グラフとＹ軸の交点
の値、ＶTRD は特性グラフの変曲点のＸ座標、Ｖmax は
特性グラフの傾きから求められる。この時、ゲート電圧
ＶGSは一定の値とする。したがって、μs 、Ｖmax、及
びＶTRD の値はＶGSの関数となっている。
値及び（１）式を用いてドレイン電圧ＶDSを変化させた
ときの移動度μeff を求め、横軸（Ｘ軸）にＶDS、縦軸
（Ｙ軸）にμeff -1をとって図３に示すようにプロット
し、プロットしたグラフ（特性グラフ）から、（１６）
式を用いてμs 、Ｖmax 、ＶTRDを求める（図１ステッ
プＦ５参照）。なお、μs -1は特性グラフとＹ軸の交点
の値、ＶTRD は特性グラフの変曲点のＸ座標、Ｖmax は
特性グラフの傾きから求められる。この時、ゲート電圧
ＶGSは一定の値とする。したがって、μs 、Ｖmax、及
びＶTRD の値はＶGSの関数となっている。
【００２４】次に、ステップＦ５と同様にしてゲート電
圧ＶGSを変えたときのμs を求め、横軸にＶGSを、縦軸
にμs -1をとって図４に示すようにプロットし、μ0 、
θ1 、ＥTRG を求める（図１のステップＦ６参照）。又
同様にしてゲート電圧を変えた場合のＶmax 及びＶTRD
を求め、横軸にＶGSを、縦軸にＶmax -1をとって図５に
示すようにプロットし、このプロットしたグラフからＶ
max0及びθ2 を抽出するとともに、横軸にＶGSを、縦軸
にＶTRD -1をとって図６に示すようにプロットし、この
プロットしたグラフからＥ0 、ＥINC 、θ5 を抽出する
（図１ステップＦ７参照）。
圧ＶGSを変えたときのμs を求め、横軸にＶGSを、縦軸
にμs -1をとって図４に示すようにプロットし、μ0 、
θ1 、ＥTRG を求める（図１のステップＦ６参照）。又
同様にしてゲート電圧を変えた場合のＶmax 及びＶTRD
を求め、横軸にＶGSを、縦軸にＶmax -1をとって図５に
示すようにプロットし、このプロットしたグラフからＶ
max0及びθ2 を抽出するとともに、横軸にＶGSを、縦軸
にＶTRD -1をとって図６に示すようにプロットし、この
プロットしたグラフからＥ0 、ＥINC 、θ5 を抽出する
（図１ステップＦ７参照）。
【００２５】最後に、飽和電圧ＶDSATを（１４）又は
（１５）式を用いて計算し、小さい方の値を飽和電圧Ｖ
DSATとし、κを次の（２０）式を用いて求める（図１の
ステップＦ８参照）。
（１５）式を用いて計算し、小さい方の値を飽和電圧Ｖ
DSATとし、κを次の（２０）式を用いて求める（図１の
ステップＦ８参照）。
【数１１】 このようにして求めたパラメータを用いてＩDS−ＶDSを
特性を求めた場合のグラフを図８に示す。このグラフか
ら分かるように従来の場合に比べて実際の特性に近い特
性を得ることができる。
特性を求めた場合のグラフを図８に示す。このグラフか
ら分かるように従来の場合に比べて実際の特性に近い特
性を得ることができる。
【００２６】以上述べたように本実施例によればＭＯＳ
パラメータの抽出を系統的に行うので従来の方法に比べ
て時間を短縮することができる。又、μeff 及びμs が
実際の特性により近い特性を示すモデル式によって与え
られること及び寄生抵抗の影響を取除いたことにより精
度の良いＭＯＳパラメータを抽出できる。又、上記モデ
ル式が物理法則に適合していることにより精度の良いＭ
ＯＳパラメータを抽出できる。又、上記モデル式が物理
法則に適合していることにより実効ゲート長Ｌやゲート
酸化膜ｔoxが変わった場合でもそれ以外のパラメータを
そのまま変えずに使用できることにより能率良くＭＯＳ
パラメータを抽出することができる。
パラメータの抽出を系統的に行うので従来の方法に比べ
て時間を短縮することができる。又、μeff 及びμs が
実際の特性により近い特性を示すモデル式によって与え
られること及び寄生抵抗の影響を取除いたことにより精
度の良いＭＯＳパラメータを抽出できる。又、上記モデ
ル式が物理法則に適合していることにより精度の良いＭ
ＯＳパラメータを抽出できる。又、上記モデル式が物理
法則に適合していることにより実効ゲート長Ｌやゲート
酸化膜ｔoxが変わった場合でもそれ以外のパラメータを
そのまま変えずに使用できることにより能率良くＭＯＳ
パラメータを抽出することができる。
【００２７】なお、上記実施例においては、ＶTRD 、μ
s 、μ0 、θ1 、θ2 、θ3 、ＥTRG 、Ｖmaxo、ＥINC
等のパラメータはプロットしたグラフから求めたが最小
２乗法等を用いて計算によって求めても良い。又、短チ
ャネル効果の補正係Ｆs にドレイン電圧ＶDSの依存性を
持たせるために（１）式及び（５）式の変わりに次の
（２２）式及び（２３）式を用いても良い。
s 、μ0 、θ1 、θ2 、θ3 、ＥTRG 、Ｖmaxo、ＥINC
等のパラメータはプロットしたグラフから求めたが最小
２乗法等を用いて計算によって求めても良い。又、短チ
ャネル効果の補正係Ｆs にドレイン電圧ＶDSの依存性を
持たせるために（１）式及び（５）式の変わりに次の
（２２）式及び（２３）式を用いても良い。
【００２８】
【数１２】
【数１３】 ここで、
【数１４】
【数１５】
【数１６】 であり、 ＦLIN ：線形領域におけるチャージシェア係数 Ｗso ：ソース空乏層の影響のない場合のソース端での
チャネル下空乏層幅 ＷDO ：ドレイン空乏層の影響のない場合のドレイン橋
でのチャネル下空乏層幅、 ＷSB ：ソースと基板の間の空乏層幅 ＷDB ：ドレインと基板の間の空乏層幅 Ｗsc ：ソース側空乏層橋でのチャネル下空乏層幅 ＷDC ：ドレイン側空乏層橋でのチャネル下空乏層幅 ＤＷ ：ソース側からドレイン側へ向って太るチャネル
下空乏層の単位長さ当りの太り Ｌs ：ゲート直下でソース端から伸びるソース空乏層
幅 ＬD ：ゲート直下でドレイン端から伸びるドレイン空
乏層幅 ＮD ：ソース・ドレイン部の不純物濃度 ＶBI ：ビルトインポテンシャル である。
チャネル下空乏層幅 ＷDO ：ドレイン空乏層の影響のない場合のドレイン橋
でのチャネル下空乏層幅、 ＷSB ：ソースと基板の間の空乏層幅 ＷDB ：ドレインと基板の間の空乏層幅 Ｗsc ：ソース側空乏層橋でのチャネル下空乏層幅 ＷDC ：ドレイン側空乏層橋でのチャネル下空乏層幅 ＤＷ ：ソース側からドレイン側へ向って太るチャネル
下空乏層の単位長さ当りの太り Ｌs ：ゲート直下でソース端から伸びるソース空乏層
幅 ＬD ：ゲート直下でドレイン端から伸びるドレイン空
乏層幅 ＮD ：ソース・ドレイン部の不純物濃度 ＶBI ：ビルトインポテンシャル である。
【００２９】そしてモデル式として（１）及び（５）式
の代わりに（２２）及び（２３）式を用いた場合は、上
記実施のステップＦ３においてＦs の代わりにＦLIN
を求めれば良い。又、上記実施例においては、飽和電圧
ＶDSATを（１４）又は（１５）式を用いて求めたが、次
のようにして求めても良い。 (i) 電流の飽和が電子の速度飽和によって起こる場合
は とし、 (ii) 電流の飽和がピンチオフによって起こる場合は、
（２２）式を用いてドレイン電圧ＶDSを変化させた時の
ドレイン電流ＩDSが極大ＩDSAT2 となるドレイン電圧
ＶDSAT2 を求める。次に（３７）式にしたがってＶ
DSAT1 とＶDSAT2 のうち小さい方の電圧をＶDSAT'
とする。 ＶDSAT' ＝min ｛ＶDSAT1 ，ＶDSAT2 ｝ …(37)
の代わりに（２２）及び（２３）式を用いた場合は、上
記実施のステップＦ３においてＦs の代わりにＦLIN
を求めれば良い。又、上記実施例においては、飽和電圧
ＶDSATを（１４）又は（１５）式を用いて求めたが、次
のようにして求めても良い。 (i) 電流の飽和が電子の速度飽和によって起こる場合
は とし、 (ii) 電流の飽和がピンチオフによって起こる場合は、
（２２）式を用いてドレイン電圧ＶDSを変化させた時の
ドレイン電流ＩDSが極大ＩDSAT2 となるドレイン電圧
ＶDSAT2 を求める。次に（３７）式にしたがってＶ
DSAT1 とＶDSAT2 のうち小さい方の電圧をＶDSAT'
とする。 ＶDSAT' ＝min ｛ＶDSAT1 ，ＶDSAT2 ｝ …(37)
【００３０】飽和電圧ＶDSATは以下の（３８）式にした
がって求める。 (1) ＶDSAT' ＝ＶDSAT1 の時は ＶDSAT＝ＶDSAT1 ＋ＩDSAT1 ×（ＲS ＋ＲD ） (2) ＶDSAT' ＝ＶDSAT2 の時は ＶDSAT＝ＶDSAT2 ＋ＩDSAT2 ×（ＲS ＋ＲD ） …(38) ここで電流の飽和がピンチオフ、すなわちＶDSAT＝Ｖ
DSAT2 の場合、κは次の(39)式を用いて求める。
がって求める。 (1) ＶDSAT' ＝ＶDSAT1 の時は ＶDSAT＝ＶDSAT1 ＋ＩDSAT1 ×（ＲS ＋ＲD ） (2) ＶDSAT' ＝ＶDSAT2 の時は ＶDSAT＝ＶDSAT2 ＋ＩDSAT2 ×（ＲS ＋ＲD ） …(38) ここで電流の飽和がピンチオフ、すなわちＶDSAT＝Ｖ
DSAT2 の場合、κは次の(39)式を用いて求める。
【数１７】 ここで
【数１８】 であり、ＶDS′はＶgs＝Ｖds時の寄生抵抗による電圧降
下分を除いたドレイン電圧である。こうすることによ
り、ゲート長Ｌが短く、ピンチオフになる前に電子の速
度飽和によって飽和領域に達する場合の飽和電圧を正し
く求めることができる。
下分を除いたドレイン電圧である。こうすることによ
り、ゲート長Ｌが短く、ピンチオフになる前に電子の速
度飽和によって飽和領域に達する場合の飽和電圧を正し
く求めることができる。
【００３１】
【発明の効果】本発明によれば、精度の良いＭＯＳトラ
ンジスタのパラメータ抽出を短時間で能率良く行うこと
ができる。
ンジスタのパラメータ抽出を短時間で能率良く行うこと
ができる。
【図１】本発明の一実施例のパラメータ抽出の処理手順
を示す流れ図。
を示す流れ図。
【図２】ゲート長とＭＯＳトランジスタの総抵抗との関
係を示すグラフ。
係を示すグラフ。
【図３】移動度μeff の逆数とドレイン電圧ＶDSとの関
係を示すグラフ。
係を示すグラフ。
【図４】移動度μs の逆数とゲート電圧ＶGSとの関係を
示すグラフ。
示すグラフ。
【図５】飽和速度Ｖmax の逆数とゲート電圧ＶGSとの関
係を示すグラフ。
係を示すグラフ。
【図６】ＶTRD とゲート電圧ＶGSとの関係を示すグラ
フ。
フ。
【図７】寄生抵抗を含むＭＯＳトランジスタの等価回路
図。
図。
【図８】本発明におけるモデル式によって求めた電流電
圧特性と実際の特性を示すグラフ。
圧特性と実際の特性を示すグラフ。
【図９】従来の方法（ＳＰＩＣＥ）におけるモデル式に
よって求めた電流−電圧特性と実際の特性を示すグラ
フ。
よって求めた電流−電圧特性と実際の特性を示すグラ
フ。
【図１０】ＭＯＳトランジスタの断面図。
Claims (1)
- 【請求項１】静特性を測定することにより寄生抵抗及び
実効チャネル長を求めるステップと、 所定のモデル式を用いてドレイン電圧の変化に対して移
動度μeff の逆数が急激に変化する第１の変曲点を求
め、この変曲点から移動度μs を求めるステップと、 ゲート電圧の変化に対して移動度μs の逆数が急激に変
化する第２の変曲点を求めるステップと、 第１の変曲点のドレイン電圧がゲート電圧の変化に対し
て急激に変化する第３の変曲点を求めるステップと、 を備えていることを特徴とするＭＯＳパラメータの抽出
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32073291A JPH05160237A (ja) | 1991-12-04 | 1991-12-04 | Ｍｏｓパラメータの抽出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32073291A JPH05160237A (ja) | 1991-12-04 | 1991-12-04 | Ｍｏｓパラメータの抽出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160237A true JPH05160237A (ja) | 1993-06-25 |
Family
ID=18124697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32073291A Pending JPH05160237A (ja) | 1991-12-04 | 1991-12-04 | Ｍｏｓパラメータの抽出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160237A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104808126A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的测试结构及测试方法 |
-
1991
- 1991-12-04 JP JP32073291A patent/JPH05160237A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104808126A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的测试结构及测试方法 |
| CN104808126B (zh) * | 2014-01-28 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的测试结构及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7222060B2 (en) | Circuit simulation apparatus incorporating diffusion length dependence of transistors and method for creating transistor model | |
| Rios et al. | An analytic polysilicon depletion effect model for MOSFETs | |
| JP3269459B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 | |
| US7983889B2 (en) | Simulation method and simulation apparatus for LDMOSFET | |
| US7514940B1 (en) | System and method for determining effective channel dimensions of metal oxide semiconductor devices | |
| GB2351156A (en) | Modelling electrical characteristics of thin film transistors | |
| US6407573B1 (en) | Device for evaluating characteristic of insulated gate transistor | |
| US6727724B2 (en) | Characteristic evaluation apparatus for insulated gate type transistors | |
| JP2699844B2 (ja) | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 | |
| US20050203719A1 (en) | Method for simulating reliability of semiconductor device | |
| JPH05160237A (ja) | Ｍｏｓパラメータの抽出方法 | |
| JP3431610B2 (ja) | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| JPH06177151A (ja) | 実効チャネル長シミュレーション装置 | |
| JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
| JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
| JPH11145459A (ja) | Ｍｉｓトランジスタのパラメータ抽出方法 | |
| US6800496B1 (en) | Characterization methodology for the thin gate oxide device | |
| CN113361229B (zh) | Mosfet本征电压的模拟计算方法 | |
| JP3340535B2 (ja) | 半導体特性測定システム | |
| JPH09106416A (ja) | 半導体装置の回路シミュレーション方法 | |
| Joardar | A novel test structure for monitoring doping variations in a MOSFET | |
| JP2003110106A (ja) | 部分空乏型ｓｏｉトランジスタｓｐｉｃｅパラメータ抽出方法 | |
| JP2003271692A (ja) | 半導体集積回路の回路シミュレーション装置 | |
| JP2999211B2 (ja) | 回路シミュレータ |