JPH11145459A - Ｍｉｓトランジスタのパラメータ抽出方法 - Google Patents
Ｍｉｓトランジスタのパラメータ抽出方法Info
- Publication number
- JPH11145459A JPH11145459A JP30741997A JP30741997A JPH11145459A JP H11145459 A JPH11145459 A JP H11145459A JP 30741997 A JP30741997 A JP 30741997A JP 30741997 A JP30741997 A JP 30741997A JP H11145459 A JPH11145459 A JP H11145459A
- Authority
- JP
- Japan
- Prior art keywords
- electric field
- graph
- value
- surface electric
- mobility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ｇm およびｇdsを計算することが可能なＭＩ
Ｓトランジスタのパラメータの抽出方法の提供。 【解決手段】 本発明によるＭＩＳトランジスタのパラ
メータ抽出方法は、トランジスタの静特性を測定するこ
とにより寄生抵抗および実行チャネル長Ｌ、ゲート電圧
ＶGSを一定としてドレイン電圧ＶDSを変化させたときの
ドレイン電流を測定し、この測定結果と予め求められた
係数とに基づいて所定のモデル式を用いて移動度μeff
の逆数を求め、移動度μeff の逆数と縦方向の電界ＶDS
／Ｌとの関係を表す第１のグラフを作成するステップ
と、第１のグラフの変曲点の電界値ＥTRD 、低ドレイン
電圧での移動度μs 、および電子の飽和速度を求め、縦
方向の電界の全ての領域において移動度μeff の逆数が
微分可能となるμeff -1の関数表示を決定するステップ
と、を備えている。
Ｓトランジスタのパラメータの抽出方法の提供。 【解決手段】 本発明によるＭＩＳトランジスタのパラ
メータ抽出方法は、トランジスタの静特性を測定するこ
とにより寄生抵抗および実行チャネル長Ｌ、ゲート電圧
ＶGSを一定としてドレイン電圧ＶDSを変化させたときの
ドレイン電流を測定し、この測定結果と予め求められた
係数とに基づいて所定のモデル式を用いて移動度μeff
の逆数を求め、移動度μeff の逆数と縦方向の電界ＶDS
／Ｌとの関係を表す第１のグラフを作成するステップ
と、第１のグラフの変曲点の電界値ＥTRD 、低ドレイン
電圧での移動度μs 、および電子の飽和速度を求め、縦
方向の電界の全ての領域において移動度μeff の逆数が
微分可能となるμeff -1の関数表示を決定するステップ
と、を備えている。
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳトランジスタ
などの動作解析を行うのに必要なパラメータを抽出する
ＭＩＳトランジスタのパラメータ抽出方法に関する。
などの動作解析を行うのに必要なパラメータを抽出する
ＭＩＳトランジスタのパラメータ抽出方法に関する。
【０００２】
【従来の技術】一般に、ＭＯＳトランジスタを有する集
積回路の設計には回路シミュレータが用いられる。この
回路シミュレータとしてはＢＳＩＭ３（Berkely Short-
channel IGFET Model 3 ）が良く知られてる。このＢＳ
ＩＭ３はゲート長、ゲート幅、ゲート絶縁膜厚Ｔoxが変
わっても、その他のパラメータの値を変えることなく、
シミュレーションを行うことが可能、すなわちスケーリ
ング可能な特長を持っている。しかし、このＢＳＩＭ３
を用いた場合には、ＶDS−ＩD 特性およびＶGS−ＩDS特
性を実際の特性と合せるために、５０個以上のパラメー
タを抽出する必要がある。このためパラメータの抽出は
容易でないという問題がある。
積回路の設計には回路シミュレータが用いられる。この
回路シミュレータとしてはＢＳＩＭ３（Berkely Short-
channel IGFET Model 3 ）が良く知られてる。このＢＳ
ＩＭ３はゲート長、ゲート幅、ゲート絶縁膜厚Ｔoxが変
わっても、その他のパラメータの値を変えることなく、
シミュレーションを行うことが可能、すなわちスケーリ
ング可能な特長を持っている。しかし、このＢＳＩＭ３
を用いた場合には、ＶDS−ＩD 特性およびＶGS−ＩDS特
性を実際の特性と合せるために、５０個以上のパラメー
タを抽出する必要がある。このためパラメータの抽出は
容易でないという問題がある。
【０００３】そこで抽出するパラメータの少ないシミュ
レータとしてはＳＰＩＣＥレベル３（Simulation Progr
am with IC Emphasis 3 ）が良く知られている。そして
このＳＰＩＣＥレベル３に用いられる移動度μeff のモ
デル式を改良してスケーリング可能なモデルを得る技術
が既に開発されている（特願平３−３２０７３２号参
照）。
レータとしてはＳＰＩＣＥレベル３（Simulation Progr
am with IC Emphasis 3 ）が良く知られている。そして
このＳＰＩＣＥレベル３に用いられる移動度μeff のモ
デル式を改良してスケーリング可能なモデルを得る技術
が既に開発されている（特願平３−３２０７３２号参
照）。
【０００４】
【発明が解決しようとする課題】上記技術はＳＰＩＣＥ
レベル３の改良版なのでパラメータの数がＢＳＩＭ３よ
りも少ないという利点を有する。しかし、移動度μeff
の逆数とドレイン・ソース間電圧ＶDSとの関係を示すグ
ラフ、およびＶDSが低いときの電荷の移動度μsの逆数
とゲート・ソース間電圧ＶGSとの関係を示すグラフは各
々折れ線形の関数で表されているため、折れ曲っている
点で微分不可能となる。このため相互コンダクタンスｇ
m やドレイン・ソース間のコンダクタンスｇdsを計算す
ることができないばかりか、計算が収束しなくなるおそ
れがあるという問題があった。
レベル３の改良版なのでパラメータの数がＢＳＩＭ３よ
りも少ないという利点を有する。しかし、移動度μeff
の逆数とドレイン・ソース間電圧ＶDSとの関係を示すグ
ラフ、およびＶDSが低いときの電荷の移動度μsの逆数
とゲート・ソース間電圧ＶGSとの関係を示すグラフは各
々折れ線形の関数で表されているため、折れ曲っている
点で微分不可能となる。このため相互コンダクタンスｇ
m やドレイン・ソース間のコンダクタンスｇdsを計算す
ることができないばかりか、計算が収束しなくなるおそ
れがあるという問題があった。
【０００５】本発明は上記事情を考慮してなさたれたも
のであって、相互コンダクタンスｇm およびドレイン／
ソース間のコンダクタンスｇdsを計算することが可能な
ＭＩＳトランジスタのパラメータ抽出方法を提供するこ
とを目的とする。
のであって、相互コンダクタンスｇm およびドレイン／
ソース間のコンダクタンスｇdsを計算することが可能な
ＭＩＳトランジスタのパラメータ抽出方法を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明によるＭＩＳトラ
ンジスタのパラメータ抽出方法は、ＭＩＳトランジスタ
の静特性を測定することにより寄生抵抗および実行チャ
ネル長Ｌを求める第１のステップと、しきい値ＶTHを表
すモデル式中の係数を決定する第２のステップと、ゲー
ト電圧ＶGSを一定としてドレイン電圧ＶDSを変化させた
ときのドレイン電流を測定し、この測定結果と第２のス
テップで求められた係数とに基づいて所定のモデル式を
用いて移動度μeff の逆数を求め、移動度μeff の逆数
と縦方向の電界ＶDS／Ｌとの関係を表す第１のグラフを
作成する第３のステップと、前記第１のグラフの変曲点
の電界値ＥTRD 、低ドレイン電圧での移動度μs 、およ
び電子の飽和速度を求め、縦方向の電界の全ての領域で
移動度μeff の逆数が微分可能となるμeff -1の関数表
示を決定する第４のステップと、ゲート電圧ＶGSを変え
た場合のμs を求め、ＴoxをＭＯＳトランジスタのゲー
ト絶縁膜厚さＴoxとしたとき、μs -1と表面電界（ＶGS
−ＶTH）／Ｔoxとの関係を表す第２のグラフを作成する
第５のステップと、前記第２のグラフの変曲点の電界値
ＥTRG 、ドレイン電圧およびゲート電圧が共に低い領域
の電荷の移動度μo 、および表面電界が大きい領域にお
ける前記第２のグラフの傾きθ1 を求め、表面電界の全
ての領域で移動度μs の逆数が微分可能となるμs -1の
関数表示を決定する第６のステップと、ゲート電圧ＶGS
を変えた場合のＶmax を求め、Ｖmax -1と表面電界（Ｖ
GS−ＶTH）／Ｔoxとの関係を表す第３のグラフを作成す
る第７のステップと、前記第３のグラフからこの第３の
グラフの傾きθ2 と表面電界が零のときのＶmaxの値Ｖ
max0とを求める第８のステップと、ゲート電圧ＶGSを変
えた場合の電界値ＥTRD を求め、ＥTRD と表面電界（Ｖ
GS−ＶTH）／Ｔoxとの関係を表す第４のグラフを作成す
る第９のステップと、前記第４のグラフの変曲点の電界
値ＥTRG0、ドレイン電圧およびゲート電圧が共に低い領
域の電界値ＥTRD0、および表面電界が大きい領域におけ
る前記第４のグラフの傾きθ3 を求め、表面電界の全て
の領域において微分可能となるＥTRD の関数表示を決定
する第１０のステップと、を備えていることを特徴とす
る。
ンジスタのパラメータ抽出方法は、ＭＩＳトランジスタ
の静特性を測定することにより寄生抵抗および実行チャ
ネル長Ｌを求める第１のステップと、しきい値ＶTHを表
すモデル式中の係数を決定する第２のステップと、ゲー
ト電圧ＶGSを一定としてドレイン電圧ＶDSを変化させた
ときのドレイン電流を測定し、この測定結果と第２のス
テップで求められた係数とに基づいて所定のモデル式を
用いて移動度μeff の逆数を求め、移動度μeff の逆数
と縦方向の電界ＶDS／Ｌとの関係を表す第１のグラフを
作成する第３のステップと、前記第１のグラフの変曲点
の電界値ＥTRD 、低ドレイン電圧での移動度μs 、およ
び電子の飽和速度を求め、縦方向の電界の全ての領域で
移動度μeff の逆数が微分可能となるμeff -1の関数表
示を決定する第４のステップと、ゲート電圧ＶGSを変え
た場合のμs を求め、ＴoxをＭＯＳトランジスタのゲー
ト絶縁膜厚さＴoxとしたとき、μs -1と表面電界（ＶGS
−ＶTH）／Ｔoxとの関係を表す第２のグラフを作成する
第５のステップと、前記第２のグラフの変曲点の電界値
ＥTRG 、ドレイン電圧およびゲート電圧が共に低い領域
の電荷の移動度μo 、および表面電界が大きい領域にお
ける前記第２のグラフの傾きθ1 を求め、表面電界の全
ての領域で移動度μs の逆数が微分可能となるμs -1の
関数表示を決定する第６のステップと、ゲート電圧ＶGS
を変えた場合のＶmax を求め、Ｖmax -1と表面電界（Ｖ
GS−ＶTH）／Ｔoxとの関係を表す第３のグラフを作成す
る第７のステップと、前記第３のグラフからこの第３の
グラフの傾きθ2 と表面電界が零のときのＶmaxの値Ｖ
max0とを求める第８のステップと、ゲート電圧ＶGSを変
えた場合の電界値ＥTRD を求め、ＥTRD と表面電界（Ｖ
GS−ＶTH）／Ｔoxとの関係を表す第４のグラフを作成す
る第９のステップと、前記第４のグラフの変曲点の電界
値ＥTRG0、ドレイン電圧およびゲート電圧が共に低い領
域の電界値ＥTRD0、および表面電界が大きい領域におけ
る前記第４のグラフの傾きθ3 を求め、表面電界の全て
の領域において微分可能となるＥTRD の関数表示を決定
する第１０のステップと、を備えていることを特徴とす
る。
【０００７】また、前記第１のグラフは、ＥTRD1，Ｅ
TRD2を条件０＜ＥTRD1＜ＥTRD ＜ＥTE D2を満たす値とし
たとき、縦方向の電界が値ＥTRD1よりも小さい領域では
一定の値μs -1を有する直線で表され、縦方向の電界が
値ＥTRD1以上でかつ値ＥTED2以下の領域では縦方向の電
界の２次関数で表され、縦方向の電界が値ＥTRD2よりも
大きい領域では傾きＶmax -1を有する直線で表されるこ
とが好ましい。
TRD2を条件０＜ＥTRD1＜ＥTRD ＜ＥTE D2を満たす値とし
たとき、縦方向の電界が値ＥTRD1よりも小さい領域では
一定の値μs -1を有する直線で表され、縦方向の電界が
値ＥTRD1以上でかつ値ＥTED2以下の領域では縦方向の電
界の２次関数で表され、縦方向の電界が値ＥTRD2よりも
大きい領域では傾きＶmax -1を有する直線で表されるこ
とが好ましい。
【０００８】また、前記第２のグラフは、ＥTRG1，Ｅ
TRG2を、条件０＜ＥTRG1＜ＥTRG ＜ＥTRG2を満たす値と
したとき、表面電界が値ＥTRG1よりも小さい領域では一
定の値μo -1を有する直線で表され、表面電界が値Ｅ
TRG1以上でかつ値ＥTRG2以下の領域では表面電界の２次
関数で表され、表面電界が値ＥTRG2よりも大きい領域で
は傾きθ1 を有する直線で表されることが好ましい。
TRG2を、条件０＜ＥTRG1＜ＥTRG ＜ＥTRG2を満たす値と
したとき、表面電界が値ＥTRG1よりも小さい領域では一
定の値μo -1を有する直線で表され、表面電界が値Ｅ
TRG1以上でかつ値ＥTRG2以下の領域では表面電界の２次
関数で表され、表面電界が値ＥTRG2よりも大きい領域で
は傾きθ1 を有する直線で表されることが好ましい。
【０００９】また、前記第４のグラフは、ＥTRG3，Ｅ
TRG4を条件０＜ＥTRG3＜ＥTRG0＜ＥTR G4を満たす値とし
たとき、表面電界が値ＥTRG3よりも小さい領域では一定
の値ＥTRGD0 を有する直線で表され、表面電界が値Ｅ
TRG3以上でかつ値ＥTRG4以下の領域では表面電界の２次
関数で表され、表面電界が値ＥTRG4よりも大きい領域で
は傾きθ3 を有する直線で表されることが好ましい。
TRG4を条件０＜ＥTRG3＜ＥTRG0＜ＥTR G4を満たす値とし
たとき、表面電界が値ＥTRG3よりも小さい領域では一定
の値ＥTRGD0 を有する直線で表され、表面電界が値Ｅ
TRG3以上でかつ値ＥTRG4以下の領域では表面電界の２次
関数で表され、表面電界が値ＥTRG4よりも大きい領域で
は傾きθ3 を有する直線で表されることが好ましい。
【００１０】また、前記第４のグラフの変曲線の電界値
ＥTRG0は第２のグラフの変曲点の電界値ＥTRG に等しい
としてＥTRG の関数表示を決定することが好ましい。
ＥTRG0は第２のグラフの変曲点の電界値ＥTRG に等しい
としてＥTRG の関数表示を決定することが好ましい。
【００１１】
【発明の実施の形態】本発明によるＭＯＳトランジスタ
のパラメータ抽出方法の第１の実施の形態を図面を参照
して説明する。この実施の形態の抽出方法は、回路シミ
ュレータとしてＳＰＩＣＥレベル３が用いられるが、動
特性をシミュレーションする際に用いられるドレイン電
流ＩDS及びしきい値ＶTHのモデル式は下記の（１）及び
（２）式である。
のパラメータ抽出方法の第１の実施の形態を図面を参照
して説明する。この実施の形態の抽出方法は、回路シミ
ュレータとしてＳＰＩＣＥレベル３が用いられるが、動
特性をシミュレーションする際に用いられるドレイン電
流ＩDS及びしきい値ＶTHのモデル式は下記の（１）及び
（２）式である。
【００１２】
【数１】 ここで、 Ｌ ： ＭＯＳトランジスタの実効チャネル長、 Ｗ ： ＭＯＳトランジスタの実効チャネル幅、 Ｃox ： ゲート絶縁膜容量 ＶGS ： ゲート・ソース間電圧（寄生抵抗による電位
降下分を除く） ＶDS ： ドレイン・ソース間電圧（寄生抵抗による電
位降下分を除く） ＶBS ： 基板・ソース間電圧（寄生抵抗による電位降
下分を除く） φF ： フェルミポテンシャル σ ： ＤＩＢＬ係数 δ ： 狭チャネル効果補正係数 Ｆlin ： チャージシェア係数 εsi ： シリコンの誘電率 ＶTH ： ＭＯＳトランジスタのしきい値電圧 γ ： ボディファクタ である。
降下分を除く） ＶDS ： ドレイン・ソース間電圧（寄生抵抗による電
位降下分を除く） ＶBS ： 基板・ソース間電圧（寄生抵抗による電位降
下分を除く） φF ： フェルミポテンシャル σ ： ＤＩＢＬ係数 δ ： 狭チャネル効果補正係数 Ｆlin ： チャージシェア係数 εsi ： シリコンの誘電率 ＶTH ： ＭＯＳトランジスタのしきい値電圧 γ ： ボディファクタ である。
【００１３】また本実施の形態の抽出方法に用いられる
移動度μeff の逆数は、ドレイン・ソース間電場（＝Ｖ
DS／Ｌ）の関数として次のようなモデル式で表わされる
と仮定する。
移動度μeff の逆数は、ドレイン・ソース間電場（＝Ｖ
DS／Ｌ）の関数として次のようなモデル式で表わされる
と仮定する。
【００１４】
【数２】 ここで μs ： 低ドレイン・ソース間電圧における電荷の移
動度 Ｖmax ： 電荷の飽和速度 ＶTRD ： チャネル方向電界ＶDS／Ｌの増加に伴って、
電荷の移動度の逆数がほぼ一定な領域から電界の線形な
関数に遷移するところのドレイン・ソース間電圧 ＥTRD ： ＶTRD ／Ｌ 上述の（１）〜（５）のモデル式の中のＭＯＳパラメー
タの抽出は図１に示す処理手順（ステップ）によって行
われる。まずＭＯＳトランジスタにおいて、ゲート・ソ
ース間電圧Ｖgs（寄生抵抗に電圧降下を含む）及びゲー
ト長Ｌmaskを変化させた場合の静特性（Ｖds−ＩDS特
性）を測定し、Ｖdsが所定値、例えばＶds＝０．０５Ｖ
の時のドレイン・ソース間電流ＩDSからドレイン・ソー
ス間電流の総抵抗Ｒtotal を、Ｒtotal ＝０．０５／Ｉ
DSを用いて求め、図２に示すように横軸にゲート長Ｌ
mask、縦軸にＲtotal をプロットする。この時ρs を抵
抗率、寄生抵抗をＲpara（＝ＲS ＋ＲD （図１０参
照））とするとＲtotal は、 Ｒtotal ＝ρs （Ｌmask−ΔＬ）＋Ｒpara と表わされる。これを利用してゲート・ソース間電圧Ｖ
gsを変えた場合、例えばＶgsをＶgs1 ，Ｖgs2 ，Ｖgs3
の３種類の場合のＬmaskとＲtotal の関係をプロットす
ると、これらの３種類の特性直線は図２に示すように１
点Ｐで交わる。この点Ｐの横座標がΔＬであり、縦軸が
Ｒparaとなる。そして、実効チャネル長ＬをＬ＝Ｌmask
−ΔＬを用いて求める。これにより寄生抵抗Ｒparaと実
効チャネル長Ｌが抽出される（図１のステップＦ１参
照）。
動度 Ｖmax ： 電荷の飽和速度 ＶTRD ： チャネル方向電界ＶDS／Ｌの増加に伴って、
電荷の移動度の逆数がほぼ一定な領域から電界の線形な
関数に遷移するところのドレイン・ソース間電圧 ＥTRD ： ＶTRD ／Ｌ 上述の（１）〜（５）のモデル式の中のＭＯＳパラメー
タの抽出は図１に示す処理手順（ステップ）によって行
われる。まずＭＯＳトランジスタにおいて、ゲート・ソ
ース間電圧Ｖgs（寄生抵抗に電圧降下を含む）及びゲー
ト長Ｌmaskを変化させた場合の静特性（Ｖds−ＩDS特
性）を測定し、Ｖdsが所定値、例えばＶds＝０．０５Ｖ
の時のドレイン・ソース間電流ＩDSからドレイン・ソー
ス間電流の総抵抗Ｒtotal を、Ｒtotal ＝０．０５／Ｉ
DSを用いて求め、図２に示すように横軸にゲート長Ｌ
mask、縦軸にＲtotal をプロットする。この時ρs を抵
抗率、寄生抵抗をＲpara（＝ＲS ＋ＲD （図１０参
照））とするとＲtotal は、 Ｒtotal ＝ρs （Ｌmask−ΔＬ）＋Ｒpara と表わされる。これを利用してゲート・ソース間電圧Ｖ
gsを変えた場合、例えばＶgsをＶgs1 ，Ｖgs2 ，Ｖgs3
の３種類の場合のＬmaskとＲtotal の関係をプロットす
ると、これらの３種類の特性直線は図２に示すように１
点Ｐで交わる。この点Ｐの横座標がΔＬであり、縦軸が
Ｒparaとなる。そして、実効チャネル長ＬをＬ＝Ｌmask
−ΔＬを用いて求める。これにより寄生抵抗Ｒparaと実
効チャネル長Ｌが抽出される（図１のステップＦ１参
照）。
【００１５】次に、しきい値ＶTHを表すモデル式中の係
数を周知の方法を用いて決定する（図１のステップＦ２
参照）。例えばしきい値ＶTHの基板バイアス降下を測定
することにより基板不純物濃度ＮA を求め、このＮA を
用いてボディファクタγを求める。なお、この時のしき
い値ＶTHはドレイン電流ＩDSが１μＡ流れるときのゲー
ト電圧ＶGSとする。なお、ゲート電圧ＶGSはＶGS＝Ｖgs
−０．５ＲparaＩDSとして求められる。また、ドレイン
・ソース間電圧ＶDSはＶDS＝Ｖds−ＩDSＲparaとして求
められる。
数を周知の方法を用いて決定する（図１のステップＦ２
参照）。例えばしきい値ＶTHの基板バイアス降下を測定
することにより基板不純物濃度ＮA を求め、このＮA を
用いてボディファクタγを求める。なお、この時のしき
い値ＶTHはドレイン電流ＩDSが１μＡ流れるときのゲー
ト電圧ＶGSとする。なお、ゲート電圧ＶGSはＶGS＝Ｖgs
−０．５ＲparaＩDSとして求められる。また、ドレイン
・ソース間電圧ＶDSはＶDS＝Ｖds−ＩDSＲparaとして求
められる。
【００１６】次にゲート電圧ＶGSを一定としてドレイン
電圧ＶDSを変化させたときのドレイン電流ＩDSを測定す
る。そしてこの測定結果と上述のようにして求められた
パラメータの値と（１）、（２）式とを用いてμeff を
求め、横軸（Ｘ軸）にＶDS／Ｌ、縦軸（Ｙ軸）にμeff
-1をとってμeff -1とＶDS／Ｌの関係を示す特性グラフ
を作成する（図１のステップＦ３参照）。この特性グラ
フは図３に示すように３個の連続したグラフｇ1 ，
ｇ2 ，ｇ3 から成っている。ここでグラフｇ1 はＸ軸に
平行な直線、グラフｇ2 は二次曲線、グラフｇ3 は直線
である。
電圧ＶDSを変化させたときのドレイン電流ＩDSを測定す
る。そしてこの測定結果と上述のようにして求められた
パラメータの値と（１）、（２）式とを用いてμeff を
求め、横軸（Ｘ軸）にＶDS／Ｌ、縦軸（Ｙ軸）にμeff
-1をとってμeff -1とＶDS／Ｌの関係を示す特性グラフ
を作成する（図１のステップＦ３参照）。この特性グラ
フは図３に示すように３個の連続したグラフｇ1 ，
ｇ2 ，ｇ3 から成っている。ここでグラフｇ1 はＸ軸に
平行な直線、グラフｇ2 は二次曲線、グラフｇ3 は直線
である。
【００１７】次に上記特性グラフから、μs ，Ｖmax ，
ＥTRD を求め、μeff -1の関数表示を決定する（図１の
ステップＦ４参照）。例えば、μs -1は特性グラフｇ1
とＹ軸との交点の値、Ｖmax は特性グラフｇ3 の傾きの
逆数、ＥTRD はグラフｇ1 とグラフｇ3 との交点（変曲
点ともいう）ＰのＸ座標から求められる。なお、本実施
の形態においては上記グラフｇ1 とグラフｇ2 の接続点
Ｐ1 のＸ座標はＥTRD／２とし、グラフｇ2 とグラフｇ
3 の接続点Ｐ2 のＸ座標は３ＥTRD ／２とした。
ＥTRD を求め、μeff -1の関数表示を決定する（図１の
ステップＦ４参照）。例えば、μs -1は特性グラフｇ1
とＹ軸との交点の値、Ｖmax は特性グラフｇ3 の傾きの
逆数、ＥTRD はグラフｇ1 とグラフｇ3 との交点（変曲
点ともいう）ＰのＸ座標から求められる。なお、本実施
の形態においては上記グラフｇ1 とグラフｇ2 の接続点
Ｐ1 のＸ座標はＥTRD／２とし、グラフｇ2 とグラフｇ
3 の接続点Ｐ2 のＸ座標は３ＥTRD ／２とした。
【００１８】これによりグラフｇ1 ，ｇ2 ，ｇ3 の関数
表示は各々（３），（４），（５）式に示すようにな
る。このため、移動度μeff の逆数は全ての点で微分可
能となり、ｇm やｇdsを計算することができる。
表示は各々（３），（４），（５）式に示すようにな
る。このため、移動度μeff の逆数は全ての点で微分可
能となり、ｇm やｇdsを計算することができる。
【００１９】またＥTRD はグラフｇ1 とグラフｇ3 の交
点のＸ座標として求めたが、特性グラフの各点における
微分係数を、図４に示すようにプロットし、最大値（＝
Ｖma x -1）の半分の値の点ＰのＸ座標をＥTRD としても
良い。なお図４はゲート絶縁膜の厚さＴoxが９２オング
ストローム、実行チャネル長Ｌが０．５５μｍ、実行チ
ャネル幅Ｗが１０μｍのＭＯＳトランジスタの特性グラ
フの傾きを電界（＝ＶDS／Ｌ）に対してプロットしたも
のであり、Ｘ座標はＥTRD によって正規化されている。
なお、μs ，Ｖmax ，ＥTRD はゲート電圧ＶGSを一定し
て求められたものであるからゲート電圧ＶGSの関数とな
っている。
点のＸ座標として求めたが、特性グラフの各点における
微分係数を、図４に示すようにプロットし、最大値（＝
Ｖma x -1）の半分の値の点ＰのＸ座標をＥTRD としても
良い。なお図４はゲート絶縁膜の厚さＴoxが９２オング
ストローム、実行チャネル長Ｌが０．５５μｍ、実行チ
ャネル幅Ｗが１０μｍのＭＯＳトランジスタの特性グラ
フの傾きを電界（＝ＶDS／Ｌ）に対してプロットしたも
のであり、Ｘ座標はＥTRD によって正規化されている。
なお、μs ，Ｖmax ，ＥTRD はゲート電圧ＶGSを一定し
て求められたものであるからゲート電圧ＶGSの関数とな
っている。
【００２０】次に、ステップＦ３と同様にしてゲート電
圧ＶGSを変化させた場合のμs を求め、横軸（Ｘ軸）に
表面電界（＝（ＶGS−ＶTH）／Ｔox）を、縦軸（Ｙ軸）
にμs -1をとり、μs -1と（ＶGS−ＶTH）／Ｔoxとの関
係を示す特性グラフを作成する（図１のステップＦ５参
照）。この特性グラフは図５に示すように、３個の連続
したグラフｇ4 ，ｇ5 ，ｇ6 から成っている。ここでグ
ラフｇ4 はＸ軸に平行な直線、グラフｇ5 は二次曲線、
グラフｇ6 は直線となっている。
圧ＶGSを変化させた場合のμs を求め、横軸（Ｘ軸）に
表面電界（＝（ＶGS−ＶTH）／Ｔox）を、縦軸（Ｙ軸）
にμs -1をとり、μs -1と（ＶGS−ＶTH）／Ｔoxとの関
係を示す特性グラフを作成する（図１のステップＦ５参
照）。この特性グラフは図５に示すように、３個の連続
したグラフｇ4 ，ｇ5 ，ｇ6 から成っている。ここでグ
ラフｇ4 はＸ軸に平行な直線、グラフｇ5 は二次曲線、
グラフｇ6 は直線となっている。
【００２１】次に上記特性グラフからパラメータμo ，
θ1 ，ＥTRG を求め、μs -1の関数表示を決定する（図
１のステップＦ６参照）。例えばμo -1は特性グラフｇ
4 とＹ軸との交点の値、θ1 は特性グラフｇ6 の傾き、
ＥTRG はグラフｇ4 とグラフｇ6 との交点（変曲点）θ
のＸ座標から求められる。なお、本実施の形態において
は上記グラフｇ4 とグラフｇ5 の接続点θ1 のＸ座標を
ＥTRG ／２とし、グラフｇ5 とグラフｇ6 の接続点θ2
のＸ座標を３ＥTRG ／２とした。
θ1 ，ＥTRG を求め、μs -1の関数表示を決定する（図
１のステップＦ６参照）。例えばμo -1は特性グラフｇ
4 とＹ軸との交点の値、θ1 は特性グラフｇ6 の傾き、
ＥTRG はグラフｇ4 とグラフｇ6 との交点（変曲点）θ
のＸ座標から求められる。なお、本実施の形態において
は上記グラフｇ4 とグラフｇ5 の接続点θ1 のＸ座標を
ＥTRG ／２とし、グラフｇ5 とグラフｇ6 の接続点θ2
のＸ座標を３ＥTRG ／２とした。
【００２２】これによりグラフｇ4 ，ｇ5 ，ｇ6 の関数
表示は各々次の（６），（７），（８）式に示すように
なる。
表示は各々次の（６），（７），（８）式に示すように
なる。
【００２３】
【数３】 なお、上記ＥTRG はグラフｇ4 とグラフｇ6 との交点の
Ｘ座標として求めたが、特性グラフの各点における微分
係数を、図６に示すようにプロットし、最大値（＝
θ1 ）の半分の値の点θのＸ座標として求めても良い。
Ｘ座標として求めたが、特性グラフの各点における微分
係数を、図６に示すようにプロットし、最大値（＝
θ1 ）の半分の値の点θのＸ座標として求めても良い。
【００２４】次にゲート電圧ＶGSを変化させた場合のＶ
max を求め、Ｖmax -1と（ＶGS−ＶTH）／Ｔoxの関係を
示す特性グラフを作成する（図１のステップＦ７参
照）。
max を求め、Ｖmax -1と（ＶGS−ＶTH）／Ｔoxの関係を
示す特性グラフを作成する（図１のステップＦ７参
照）。
【００２５】この特性グラフｇ7 は図７に示すように直
線となる。この特性グラフｇ7 からＶmax0とθ2 とを求
める（図１のステップＦ８参照）。Ｖmax0は上記特性グ
ラフとＹ軸との交点の値の逆数であり、θ2 は上記特性
グラフｇ7 の傾きとなる。
線となる。この特性グラフｇ7 からＶmax0とθ2 とを求
める（図１のステップＦ８参照）。Ｖmax0は上記特性グ
ラフとＹ軸との交点の値の逆数であり、θ2 は上記特性
グラフｇ7 の傾きとなる。
【００２６】これによりＶmax は次のように表わされ
る。
る。
【００２７】 Ｖmax ＝（Ｖmax0 -1＋θ2 ・（ＶGS−ＶTH）／Ｔox）-1 ……（９） 次にＶGSを変えた場合のＥTRD を求めることにより、Ｅ
TRD と（ＶGS−ＶTH）／Ｔoxとの関係を示す特性グラフ
を作成する（図１のステップＦ９参照）。この特性グラ
フは、図８に示すように３個の連続したグラフｇ8 ，ｇ
9 ，ｇ10から成っている。ここでグラフｇ8 はＸ軸に平
行な直線、グラフｇ9 は二次曲線、グラフｇ10は直線と
なっている。
TRD と（ＶGS−ＶTH）／Ｔoxとの関係を示す特性グラフ
を作成する（図１のステップＦ９参照）。この特性グラ
フは、図８に示すように３個の連続したグラフｇ8 ，ｇ
9 ，ｇ10から成っている。ここでグラフｇ8 はＸ軸に平
行な直線、グラフｇ9 は二次曲線、グラフｇ10は直線と
なっている。
【００２８】次に上記特性グラフからパラメータＥTRD0
とθ3 とを求め、ＥTRD の関数表示を決定する（図１の
ステップＦ１０参照）。例えばＥTRD0は特性グラフｇ8
とＹ軸との交点の値、θ3 は特性グラフｇ10の傾きから
求められる。なお、本実施の形態においては、特性グラ
フｇ8 と特性グラフｇ10との交点（変曲点）ＳのＸ座標
はＥTRG であると仮定している。また、グラフｇ8 とグ
ラフｇ9 との接続点Ｓ1 のＸ座標をＥTRG ／２とし、グ
ラフｇ9 とグラフｇ10との接続点Ｓ2 のＸ座標を３Ｅ
TRG ／２とした。
とθ3 とを求め、ＥTRD の関数表示を決定する（図１の
ステップＦ１０参照）。例えばＥTRD0は特性グラフｇ8
とＹ軸との交点の値、θ3 は特性グラフｇ10の傾きから
求められる。なお、本実施の形態においては、特性グラ
フｇ8 と特性グラフｇ10との交点（変曲点）ＳのＸ座標
はＥTRG であると仮定している。また、グラフｇ8 とグ
ラフｇ9 との接続点Ｓ1 のＸ座標をＥTRG ／２とし、グ
ラフｇ9 とグラフｇ10との接続点Ｓ2 のＸ座標を３Ｅ
TRG ／２とした。
【００２９】これによりグラフｇ8 ，ｇ9 ，ｇ10の関数
表示は各々、次の（10），（11），（12）式に示すよう
になる。
表示は各々、次の（10），（11），（12）式に示すよう
になる。
【００３０】
【数４】 以上説明したように、本実施の形態の抽出方法によれば
ＭＯＳパラメータを抽出できるとともに移動度μeff -1
が微分可能な表式で表されるため、ｇm やｇdsを計算す
ることができる。またシミュレータＳＰＩＣＥレベル３
に対して４個のパラメータＥTRG ，θ2 ，ＥTRD0，θ3
を加えるだけでＢＳＩＭ３を用いた場合と同様にスケー
リング可能なモデルを作成することができる。
ＭＯＳパラメータを抽出できるとともに移動度μeff -1
が微分可能な表式で表されるため、ｇm やｇdsを計算す
ることができる。またシミュレータＳＰＩＣＥレベル３
に対して４個のパラメータＥTRG ，θ2 ，ＥTRD0，θ3
を加えるだけでＢＳＩＭ３を用いた場合と同様にスケー
リング可能なモデルを作成することができる。
【００３１】次に本発明によるＭＯＳトランジスタのパ
ラメータ抽出方法の第２の実施の形態を説明する。第１
の実施の形態においては、図８に示すＥTRD と（ＶGS−
ＶTH）／Ｔoxのグラフにおける変曲点ＳのＸ座標は、図
５に示すμs -1と（ＶGS−ＶTH）／Ｔoxのグラフにおけ
る変曲点θのＸ座標ＥTRG に等しいとして関数表示を決
定した。しかしこの第２の実施の形態においては、図８
に示す変曲点ＳのＸ座標は図５に示す変曲点ＱのＸ座標
に自動的に等しいとはせずに、特性グラフｇ8と特性グ
ラフｇ10との交点のＸ座標として求める構成となってい
る。このようにして求められた変曲点ＳのＸ座標をＥ
TRG0とすると、ＥTRD の関数表示は（10）〜（12）式に
おいてＥTRG をＥTRG0に置換したものとなる。
ラメータ抽出方法の第２の実施の形態を説明する。第１
の実施の形態においては、図８に示すＥTRD と（ＶGS−
ＶTH）／Ｔoxのグラフにおける変曲点ＳのＸ座標は、図
５に示すμs -1と（ＶGS−ＶTH）／Ｔoxのグラフにおけ
る変曲点θのＸ座標ＥTRG に等しいとして関数表示を決
定した。しかしこの第２の実施の形態においては、図８
に示す変曲点ＳのＸ座標は図５に示す変曲点ＱのＸ座標
に自動的に等しいとはせずに、特性グラフｇ8と特性グ
ラフｇ10との交点のＸ座標として求める構成となってい
る。このようにして求められた変曲点ＳのＸ座標をＥ
TRG0とすると、ＥTRD の関数表示は（10）〜（12）式に
おいてＥTRG をＥTRG0に置換したものとなる。
【００３２】したがってこの第２の実施の形態において
は、第１の実施の形態のステップＦ１０の処理段階で、
ＥTRD0，θ3 の他に新しいパラメータＥTRG0を求めるこ
とになる。これ以外のステップＦ１〜Ｆ９の処理段階は
第１の実施の形態と同様にして行う。
は、第１の実施の形態のステップＦ１０の処理段階で、
ＥTRD0，θ3 の他に新しいパラメータＥTRG0を求めるこ
とになる。これ以外のステップＦ１〜Ｆ９の処理段階は
第１の実施の形態と同様にして行う。
【００３３】この第２の実施の形態のパラメータ抽出方
法は、第１の実施の形態のパラメータ抽出方法に比べ
て、パラメータの数は１個増えるが、第１の実施の形態
の抽出方法と同様の効果を奏することは云うまでもな
い。
法は、第１の実施の形態のパラメータ抽出方法に比べ
て、パラメータの数は１個増えるが、第１の実施の形態
の抽出方法と同様の効果を奏することは云うまでもな
い。
【００３４】なお、第２の実施の形態の抽出方法におい
ては、変曲点ＳのＸ座標は、特性グラフｇ8 と特性グラ
フｇ10の交点のＸ座標として求めたが、特性グラフ
ｇ8 ，ｇ9 ，ｇ10の各点における微分係数を、図９に示
すようにプロットし、最大の値θ3 の半分の値の点Ｓの
Ｘ座標としても良い。
ては、変曲点ＳのＸ座標は、特性グラフｇ8 と特性グラ
フｇ10の交点のＸ座標として求めたが、特性グラフ
ｇ8 ，ｇ9 ，ｇ10の各点における微分係数を、図９に示
すようにプロットし、最大の値θ3 の半分の値の点Ｓの
Ｘ座標としても良い。
【００３５】次に本発明によるＭＯＳトランジスタのパ
ラメータ抽出方法の第３の実施の形態を説明する。第１
の実施の形態においては、図３に示すグラフｇ1 とグラ
フｇ2 との接続点Ｐ1 のＸ座標は変曲点ＰのＸ座標Ｅ
TRD の１／２倍の値であり、グラフｇ2 とグラフｇ3 と
の接続点Ｐ2 のＸ座標は変曲点ＰのＸ座標ＥTRD の３／
２倍の値であった。また同様に図５に示すグラフｇ4 と
グラフｇ5 との接続点θ1 のＸ座標は変曲点ＱのＸ座標
ＥTRG の１／２倍の値であり、グラフｇ5 とグラフｇ6
との接続点Ｑ2 のＸ座標は変曲点ＱのＸ座標ＥTRG の３
／２倍の値であった。また同様に図８に示すグラフｇ8
とグラフｇ9 との接続点Ｓ1 のＸ座標はＥTRG ／２であ
り、グラフｇ9 とグラフｇ10との接続点Ｓ2 のＸ座標は
３ＥTRG ／２であった。
ラメータ抽出方法の第３の実施の形態を説明する。第１
の実施の形態においては、図３に示すグラフｇ1 とグラ
フｇ2 との接続点Ｐ1 のＸ座標は変曲点ＰのＸ座標Ｅ
TRD の１／２倍の値であり、グラフｇ2 とグラフｇ3 と
の接続点Ｐ2 のＸ座標は変曲点ＰのＸ座標ＥTRD の３／
２倍の値であった。また同様に図５に示すグラフｇ4 と
グラフｇ5 との接続点θ1 のＸ座標は変曲点ＱのＸ座標
ＥTRG の１／２倍の値であり、グラフｇ5 とグラフｇ6
との接続点Ｑ2 のＸ座標は変曲点ＱのＸ座標ＥTRG の３
／２倍の値であった。また同様に図８に示すグラフｇ8
とグラフｇ9 との接続点Ｓ1 のＸ座標はＥTRG ／２であ
り、グラフｇ9 とグラフｇ10との接続点Ｓ2 のＸ座標は
３ＥTRG ／２であった。
【００３６】第３の実施の形態においては、図３に示す
グラフｇ1 とグラフｇ2 との接続点Ｐ1 のＸ座標をａ1
・ＥTRD とし、グラフｇ2 とグラフｇ3 との接続点Ｐ2
のＸ座標をａ2 ・ＥTRD とし、図５に示すグラフｇ4 と
グラフｇ5 との接続点Ｑ1 のＸ座標をａ3 ・ＥTRG と
し、グラフｇ5 とグラフｇ6 との接続点Ｑ2 のＸ座標を
ａ4 ・ＥTRG とし、図８に示すグラフｇ8 とグラフｇ9
との接続点Ｓ1 のＸ座標をａ5 ・ＥTRG とし、グラフｇ
9 とグラフｇ10との接続点Ｓ2 のＸ座標をａ6 ・ＥTRG
としたものである。なおａ1 ……ａ6 は次の条件 ０＜ａ1 ＜１＜ａ2 ……（13） ０＜ａ3 ＜１＜ａ4 ……（14） ０＜ａ5 ＜１＜ａ6 ……（15） を満たすパラメータである。
グラフｇ1 とグラフｇ2 との接続点Ｐ1 のＸ座標をａ1
・ＥTRD とし、グラフｇ2 とグラフｇ3 との接続点Ｐ2
のＸ座標をａ2 ・ＥTRD とし、図５に示すグラフｇ4 と
グラフｇ5 との接続点Ｑ1 のＸ座標をａ3 ・ＥTRG と
し、グラフｇ5 とグラフｇ6 との接続点Ｑ2 のＸ座標を
ａ4 ・ＥTRG とし、図８に示すグラフｇ8 とグラフｇ9
との接続点Ｓ1 のＸ座標をａ5 ・ＥTRG とし、グラフｇ
9 とグラフｇ10との接続点Ｓ2 のＸ座標をａ6 ・ＥTRG
としたものである。なおａ1 ……ａ6 は次の条件 ０＜ａ1 ＜１＜ａ2 ……（13） ０＜ａ3 ＜１＜ａ4 ……（14） ０＜ａ5 ＜１＜ａ6 ……（15） を満たすパラメータである。
【００３７】これらのパラメータを用いると、μeff -1
の関数表示は接続点Ｐ1 ，Ｐ2 で微分可能とすることに
より次の（16），（17），（18）式に示すようになる。
の関数表示は接続点Ｐ1 ，Ｐ2 で微分可能とすることに
より次の（16），（17），（18）式に示すようになる。
【００３８】
【数５】 そして、パラメータａ1 ，ａ2 は、特性グラフｇ1 ，ｇ
2 ，ｇ3 を作成する際に用いたμeff -1とＶDS／Ｌのデ
ータに基づいて最小２乗法を用いて求める。
2 ，ｇ3 を作成する際に用いたμeff -1とＶDS／Ｌのデ
ータに基づいて最小２乗法を用いて求める。
【００３９】また、μs -1の関数表示は、接続点Ｑ1 ，
Ｑ2 で微分可能とすることにより次の（19），（20），
（21）式に示すようになる。
Ｑ2 で微分可能とすることにより次の（19），（20），
（21）式に示すようになる。
【００４０】
【数６】 そしてパラメータａ3 ，ａ4 は、特性グラフｇ4 ，
ｇ5 ，ｇ6 を作成する際に用いたμs -1と（ＶGS−
ＶTH）／Ｔoxのデータに基づいて最小２乗法を用いて求
める。
ｇ5 ，ｇ6 を作成する際に用いたμs -1と（ＶGS−
ＶTH）／Ｔoxのデータに基づいて最小２乗法を用いて求
める。
【００４１】またＥTRD の関数表示は、接続点Ｓ1 ，Ｓ
2 で微分可能であるとすることにより次の（22），（2
3），（24）式に示すようになる。
2 で微分可能であるとすることにより次の（22），（2
3），（24）式に示すようになる。
【００４２】
【数７】 そしてパラメータａ5 ，ａ6 は、特性グラフｇ8 ，
ｇ9 ，ｇ10を作成する際に用いたＥTRD と（ＶGS−
ＶTH）／Ｔoxのデータに基づいて最小２乗法を用いて求
める。
ｇ9 ，ｇ10を作成する際に用いたＥTRD と（ＶGS−
ＶTH）／Ｔoxのデータに基づいて最小２乗法を用いて求
める。
【００４３】この第３の実施の形態は第１の実施の形態
に比べてパラメータの数が６個増えるが、第１の実施の
形態と同様の効果を奏することは云うまでもない。
に比べてパラメータの数が６個増えるが、第１の実施の
形態と同様の効果を奏することは云うまでもない。
【００４４】なおこの第３の実施の形態において、Ｅ
TRD と（ＶGS−ＶTH）／Ｔoxとのグラフの変曲点のＸ座
標を、第２の実施の形態の場合と同様にＥTRG0とすれ
ば、ＥTR D の関数表示は（22），（23），（24）式にお
いてＥTRG をＥTRG0に置換えたものとなる。なお、上記
実施の形態においてはＭＯＳトランジスタについて説明
したがＭＩＳ（Metal-Insulator Semiconductor） トラ
ンジスタについて同様に行うことができることは言うま
でもない。
TRD と（ＶGS−ＶTH）／Ｔoxとのグラフの変曲点のＸ座
標を、第２の実施の形態の場合と同様にＥTRG0とすれ
ば、ＥTR D の関数表示は（22），（23），（24）式にお
いてＥTRG をＥTRG0に置換えたものとなる。なお、上記
実施の形態においてはＭＯＳトランジスタについて説明
したがＭＩＳ（Metal-Insulator Semiconductor） トラ
ンジスタについて同様に行うことができることは言うま
でもない。
【００４５】
【発明の効果】以上述べたように、本発明によれば、相
互コンダクタンスｇm およびドレイン・ソース間のコン
ダクタンスｇdsを計算することが可能なＭＩＳトランジ
スタのパラメータ抽出を行うことができる。
互コンダクタンスｇm およびドレイン・ソース間のコン
ダクタンスｇdsを計算することが可能なＭＩＳトランジ
スタのパラメータ抽出を行うことができる。
【図１】本発明によるＭＯＳトランジスタのパラメータ
抽出方法の第１の実施の形態の処理手順を示すフローチ
ャート。
抽出方法の第１の実施の形態の処理手順を示すフローチ
ャート。
【図２】ＭＯＳトランジスタのゲート長と総抵抗との関
係を示すグラフ。
係を示すグラフ。
【図３】移動度μeff の逆数と縦方向の電界ＶDS／Ｌと
の関係を示すグラフ。
の関係を示すグラフ。
【図４】図３に示す特性グラフの微分係数と縦方向の電
界ＶDS／Ｌとの関係を示すグラフ。
界ＶDS／Ｌとの関係を示すグラフ。
【図５】移動度μs の逆数と表面電界（ＶGS−ＶTH）／
Ｔoxとの関係を示すグラフ。
Ｔoxとの関係を示すグラフ。
【図６】図５に示す特性グラフの微分係数と表面電界
（ＶGS−ＶTH）／Ｔoxとの関係を示すグラフ。
（ＶGS−ＶTH）／Ｔoxとの関係を示すグラフ。
【図７】飽和速度Ｖmax の逆数と表面電界との関係を示
すグラフ。
すグラフ。
【図８】ＥTRD と表面電界との関係を示すグラフ。
【図９】図８に示す特性グラフの微分係数と表面電界と
の関係を示すグラフ。
の関係を示すグラフ。
【図１０】寄生抵抗を含むＭＯＳトランジスタの等価回
路図。
路図。
Claims (5)
- 【請求項１】ＭＩＳトランジスタの静特性を測定するこ
とにより寄生抵抗および実行チャネル長Ｌを求める第１
のステップと、 しきい値ＶTHを表すモデル式中の係数を決定する第２の
ステップと、 ゲート電圧ＶGSを一定としてドレイン電圧ＶDSを変化さ
せたときのドレイン電流を測定し、この測定結果と第２
のステップで求められた係数とに基づいて所定のモデル
式を用いて移動度μeff の逆数を求め、移動度μeff の
逆数と縦方向の電界ＶDS／Ｌとの関係を表す第１のグラ
フを作成する第３のステップと、 前記第１のグラフの変曲点の電界値ＥTRD 、低ドレイン
電圧での移動度μs 、および電子の飽和速度を求め、縦
方向の電界の全ての領域で移動度μeff の逆数が微分可
能となるμeff -1の関数表示を決定する第４のステップ
と、 ゲート電圧ＶGSを変えた場合のμs を求め、ＴoxをＭＩ
Ｓトランジスタのゲート絶縁膜厚さＴoxとしたとき、μ
s -1と表面電界（ＶGS−ＶTH）／Ｔoxとの関係を表す第
２のグラフを作成する第５のステップと、 前記第２のグラフの変曲点の電界値ＥTRG 、ドレイン電
圧およびゲート電圧が共に低い領域の電荷の移動度
μo 、および表面電界が大きい領域における前記第２の
グラフの傾きθ1 を求め、表面電界の全ての領域で移動
度μs の逆数が微分可能となるμs -1の関数表示を決定
する第６のステップと、 ゲート電圧ＶGSを変えた場合のＶmax を求め、Ｖmax -1
と表面電界（ＶGS−ＶTH）／Ｔoxとの関係を表す第３の
グラフを作成する第７のステップと、 前記第３のグラフからこの第３のグラフの傾きθ2 と表
面電界が零のときのＶmax の値Ｖmax0とを求める第８の
ステップと、 ゲート電圧ＶGSを変えた場合の電界値ＥTRD を求め、Ｅ
TRD と表面電界（ＶGS−ＶTH）／Ｔoxとの関係を表す第
４のグラフを作成する第９のステップと、 前記第４のグラフの変曲点の電界値ＥTRG0、ドレイン電
圧およびゲート電圧が共に低い領域の電界値ＥTRD0、お
よび表面電界が大きい領域における前記第４のグラフの
傾きθ3 を求め、表面電界の全ての領域において微分可
能となるＥTRDの関数表示を決定する第１０のステップ
と、 を備えていることを特徴とするＭＩＳトランジスタのパ
ラメータ抽出方法。 - 【請求項２】前記第１のグラフは、ＥTRD1，ＥTRD2を条
件０＜ＥTRD1＜ＥTRD ＜ＥTED2を満たす値としたとき、
縦方向の電界が値ＥTRD1よりも小さい領域では一定の値
μs -1を有する直線で表され、縦方向の電界が値ＥTRD1
以上でかつ値ＥTED2以下の領域では縦方向の電界の２次
関数で表され、縦方向の電界が値ＥTRD2よりも大きい領
域では傾きＶmax -1を有する直線で表されることを特徴
とする請求項１記載のＭＩＳトランジスタのパラメータ
抽出方法。 - 【請求項３】前記第２のグラフは、ＥTRG1，ＥTRG2を条
件０＜ＥTRG1＜ＥTRG ＜ＥTRG2を満たす値としたとき、
表面電界が値ＥTRG1よりも小さい領域では一定の値μo
-1を有する直線で表され、表面電界が値ＥTRG1以上でか
つ値ＥTRG2以下の領域では表面電界の２次関数で表さ
れ、表面電界が値ＥTRG2よりも大きい領域では傾きθ1
を有する直線で表されることを特徴とする請求項１記載
のＭＩＳトランジスタのパラメータ抽出方法。 - 【請求項４】前記第４のグラフは、ＥTRG3，ＥTRG4を条
件０＜ＥTRG3＜ＥTRG0＜ＥTRG4を満たす値としたとき、
表面電界が値ＥTRG3よりも小さい領域では一定の値Ｅ
TRGD0を有する直線で表され、表面電界が値ＥTRG3以上
でかつ値ＥTRG4以下の領域では表面電界の２次関数で表
され、表面電界が値ＥTRG4よりも大きい領域では傾きθ
3 を有する直線で表されることを特徴とする請求項１記
載のＭＩＳトランジスタのパラメータ抽出方法。 - 【請求項５】前記第４のグラフの変曲線の電界値ＥTRG0
は前記第２のグラフの変曲点の電界値ＥTRG に等しいと
してＥTRG の関数表示を決定することを特徴とする請求
項１乃至４のいずれかに記載のＭＩＳトランジスタのパ
ラメータ抽出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30741997A JPH11145459A (ja) | 1997-11-10 | 1997-11-10 | Ｍｉｓトランジスタのパラメータ抽出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30741997A JPH11145459A (ja) | 1997-11-10 | 1997-11-10 | Ｍｉｓトランジスタのパラメータ抽出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145459A true JPH11145459A (ja) | 1999-05-28 |
Family
ID=17968839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30741997A Pending JPH11145459A (ja) | 1997-11-10 | 1997-11-10 | Ｍｉｓトランジスタのパラメータ抽出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145459A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035930A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | 特性抽出装置、特性評価装置、および、半導体装置 |
-
1997
- 1997-11-10 JP JP30741997A patent/JPH11145459A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035930A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | 特性抽出装置、特性評価装置、および、半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Toh et al. | An engineering model for short-channel MOS devices | |
| JP3786657B2 (ja) | シミュレーション方法及びシミュレーション装置 | |
| Terada et al. | Comparison of MOSFET-threshold-voltage extraction methods | |
| JP3269459B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 | |
| US7983889B2 (en) | Simulation method and simulation apparatus for LDMOSFET | |
| JPH07175852A (ja) | 集積回路の製造方法 | |
| Prégaldiny et al. | An advanced explicit surface potential model physically accounting for the quantization effects in deep-submicron MOSFETs | |
| JP2001035930A (ja) | 特性抽出装置、特性評価装置、および、半導体装置 | |
| JP2000068508A (ja) | 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体 | |
| JP2699844B2 (ja) | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 | |
| Benson et al. | A physically based relation between extracted threshold voltage and surface potential flat band voltage for MOSFET compact modeling | |
| JPH11145459A (ja) | Ｍｉｓトランジスタのパラメータ抽出方法 | |
| JP3431610B2 (ja) | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| Saijets | MOSFET RF characterization using bulk and SOI CMOS technologies | |
| JPH05160237A (ja) | Ｍｏｓパラメータの抽出方法 | |
| Foty | Perspectives on analytical modeling of small geometry MOSFETs in SPICE for low voltage/low power CMOS circuit design | |
| CN113361229B (zh) | Mosfet本征电压的模拟计算方法 | |
| JPH09106416A (ja) | 半導体装置の回路シミュレーション方法 | |
| Winton et al. | A simple, continuous, analytical charge/capacitance model for the short-channel MOSFET | |
| Ati et al. | A new compact physical submicron MOSFET model for circuit simulation | |
| KR20010060250A (ko) | Ｍｏｓ 디바이스의 전류를 시뮬레이션하기 위한 속도방정식 방법 및 장치 | |
| JP2005311210A (ja) | Ｓｐｉｃｅパラメータの物理抽出方法 | |
| JP2005064164A (ja) | Ｍｏｓｆｅｔの特性抽出方法 | |
| Turin et al. | Accounting for Carrier Mobility Reduction due to the Normal Field in the Saturation Current Modeling of Extrinsic MOSFETs |