JPH0629528A - Ｍｏｓ型トランジスタのモデル化方法 - Google Patents
Ｍｏｓ型トランジスタのモデル化方法Info
- Publication number
- JPH0629528A JPH0629528A JP4184882A JP18488292A JPH0629528A JP H0629528 A JPH0629528 A JP H0629528A JP 4184882 A JP4184882 A JP 4184882A JP 18488292 A JP18488292 A JP 18488292A JP H0629528 A JPH0629528 A JP H0629528A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- threshold voltage
- channel length
- mos transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ＭＯＳ型トランジスタのしきい値電圧をゲート
酸化膜厚及びチャネル長の変化に対しても高精度でモデ
ル化することにより回路シミュレーションの精度を向上
させること。 【構成】電流計測器１により測定されるドレイン電流特
性２を用いてＶTH算出部において酸化膜厚の変化に対す
るフラットバンド電圧の変化が解析モデル式で予測され
る値と十分近い値となるドレイン電流の流れる時のゲー
ト電圧からしきい値電圧を決定し、この様にしてきめら
れたしきい値電圧を基板定数抽出部４及びフラットバン
ド電圧抽出部５により、それぞれ基板定数あるいはフラ
ットバンド電圧のチャネル長に関する単調指数関数のパ
ラメータ値によって特徴づける。
酸化膜厚及びチャネル長の変化に対しても高精度でモデ
ル化することにより回路シミュレーションの精度を向上
させること。 【構成】電流計測器１により測定されるドレイン電流特
性２を用いてＶTH算出部において酸化膜厚の変化に対す
るフラットバンド電圧の変化が解析モデル式で予測され
る値と十分近い値となるドレイン電流の流れる時のゲー
ト電圧からしきい値電圧を決定し、この様にしてきめら
れたしきい値電圧を基板定数抽出部４及びフラットバン
ド電圧抽出部５により、それぞれ基板定数あるいはフラ
ットバンド電圧のチャネル長に関する単調指数関数のパ
ラメータ値によって特徴づける。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ型トランジスタ
のしきい値電圧を解析式で表わすためのＭＯＳ型トラン
ジスタのモデル化方法に関する。
のしきい値電圧を解析式で表わすためのＭＯＳ型トラン
ジスタのモデル化方法に関する。
【０００２】
【従来の技術】電子回路の設計において、トランジスタ
の電気的特性を精度良く表わすモデルを使用した回路シ
ミュレーションを行ない回路内に使用される素子の形状
を最適化したり、製造過程で予想された形状のばらつき
による回路特性の変化を解析したりすることは、必須の
技術である。ここで、トランジスタモデルに要求される
精度は、特定の形状（例えばチャネル長やゲート酸化膜
厚等）だけでなく、なるべく広い範囲の形状に対して実
際のデバイス特性を良く表わすことである。
の電気的特性を精度良く表わすモデルを使用した回路シ
ミュレーションを行ない回路内に使用される素子の形状
を最適化したり、製造過程で予想された形状のばらつき
による回路特性の変化を解析したりすることは、必須の
技術である。ここで、トランジスタモデルに要求される
精度は、特定の形状（例えばチャネル長やゲート酸化膜
厚等）だけでなく、なるべく広い範囲の形状に対して実
際のデバイス特性を良く表わすことである。
【０００３】従来よりＭＯＳ Ｔトランジスタの基本的
な特性の１つであるしきい値電圧ＶTHは、ゲート電極に
垂直方向の１次元ポアソン方程式に基づいた以下の解析
式モデルが広く使用されている。
な特性の１つであるしきい値電圧ＶTHは、ゲート電極に
垂直方向の１次元ポアソン方程式に基づいた以下の解析
式モデルが広く使用されている。
【０００４】
【０００５】ここで、ＶFBはフラットバンド電圧，Φf
はＳｉ表面のフェルミベル，γは基板定数，ＶBSはソー
ス・基板間の電位差，ΦMSはゲートとＳｉ表面との間の
仕事関数差，ＥOXはＳｉＯ2 の誘電率，ＱSSはＳｉ−Ｓ
ｉＯ2 界面の固定電筒密度，ＴOXはゲート酸化膜厚を表
わす。
はＳｉ表面のフェルミベル，γは基板定数，ＶBSはソー
ス・基板間の電位差，ΦMSはゲートとＳｉ表面との間の
仕事関数差，ＥOXはＳｉＯ2 の誘電率，ＱSSはＳｉ−Ｓ
ｉＯ2 界面の固定電筒密度，ＴOXはゲート酸化膜厚を表
わす。
【０００６】従来のしきい値電圧モデル化方法として
は、図８に示す様に、電流計測器１によって得たいくつ
かのＶBSに対するドレイン電流Ｉｄ対ゲート電圧Ｖgs特
性２をもとに、ＶTH決定部１８で与えられた定義電流Ｉ
VTH １７が流れるときのゲート電圧としてしきい値電圧
をきめ、（ＶTH−ＶBS）特性１９を作り、これを入力と
してパラメータ抽出部２０により（１），（２）式のし
きい値電圧モデル式のパラメータを数値最適化処理等を
用いて決定し、パラメータ値６を得るものがある。図９
は、ＶTH決定部１８において定義電流ＩVTH よりしきい
値電圧ＶTHをきめる様子を、図１０は、パラメータ抽出
部２０においてしきい値電圧のＶBS特性から（１）式の
パラメータΦf ，ＶFB，γをきめるときの様子をそれぞ
れ図示的に示している。
は、図８に示す様に、電流計測器１によって得たいくつ
かのＶBSに対するドレイン電流Ｉｄ対ゲート電圧Ｖgs特
性２をもとに、ＶTH決定部１８で与えられた定義電流Ｉ
VTH １７が流れるときのゲート電圧としてしきい値電圧
をきめ、（ＶTH−ＶBS）特性１９を作り、これを入力と
してパラメータ抽出部２０により（１），（２）式のし
きい値電圧モデル式のパラメータを数値最適化処理等を
用いて決定し、パラメータ値６を得るものがある。図９
は、ＶTH決定部１８において定義電流ＩVTH よりしきい
値電圧ＶTHをきめる様子を、図１０は、パラメータ抽出
部２０においてしきい値電圧のＶBS特性から（１）式の
パラメータΦf ，ＶFB，γをきめるときの様子をそれぞ
れ図示的に示している。
【０００７】この従来技術で使用される定義電流ＩVTH
には、一般的に決定方法はなく、もっぱら経験的に決め
られていた。これは、（１）式のしきい値電圧がもとも
と、ドレイン電流との関係ではなく、チャネル領域の可
動キャリアが消失する状態を想定して定義されているた
めである。
には、一般的に決定方法はなく、もっぱら経験的に決め
られていた。これは、（１）式のしきい値電圧がもとも
と、ドレイン電流との関係ではなく、チャネル領域の可
動キャリアが消失する状態を想定して定義されているた
めである。
【０００８】一方、従来のしきい値電圧決定方法で得ら
れるパラメータは、特定のチャネル長Ｌ，酸化膜厚ＴOX
では常数とみなせるが、形状が変化した場合には、一般
に常数とはみなせなくなる。これは、しきい値電圧モデ
ル式（１）が、一定不純物濃度の１次元ポアソン方程式
に基づいているが、最低のＭＯＳ型トランジスタは、チ
ャネル長Ｌが１μｍ以下のものが普通であり、この様な
短いチャネル長の場合には、デバイス内部の電位分布が
２次元的となり、又、基板内部の不純物濃度も一定とは
見なせなくなるため、モデル式（１）をそのまま適用す
ることは出来なくなるためである。
れるパラメータは、特定のチャネル長Ｌ，酸化膜厚ＴOX
では常数とみなせるが、形状が変化した場合には、一般
に常数とはみなせなくなる。これは、しきい値電圧モデ
ル式（１）が、一定不純物濃度の１次元ポアソン方程式
に基づいているが、最低のＭＯＳ型トランジスタは、チ
ャネル長Ｌが１μｍ以下のものが普通であり、この様な
短いチャネル長の場合には、デバイス内部の電位分布が
２次元的となり、又、基板内部の不純物濃度も一定とは
見なせなくなるため、モデル式（１）をそのまま適用す
ることは出来なくなるためである。
【０００９】このような、形状の変化に対応するため、
従来では基板定数γをチャネル長の関数として表わす方
法が良く用いられている。例えば、ＭＯＳトランジスタ
のチャネル直下に広がる空乏層を幾何学的考察から台形
と近似することにより、基板定数を
従来では基板定数γをチャネル長の関数として表わす方
法が良く用いられている。例えば、ＭＯＳトランジスタ
のチャネル直下に広がる空乏層を幾何学的考察から台形
と近似することにより、基板定数を
【００１０】
【００１１】γO は長チャネルのときの基板定数、Ｘｊ
はソース，ドレイン拡散層の深さ、，Ｗs はチャネル中
央の空乏層幅，Ｌはチャネル長，と表わすものや、チャ
ネル電荷を無視したときの２次元のポアソン方程式を近
似的に解くことにより
はソース，ドレイン拡散層の深さ、，Ｗs はチャネル中
央の空乏層幅，Ｌはチャネル長，と表わすものや、チャ
ネル電荷を無視したときの２次元のポアソン方程式を近
似的に解くことにより
【００１２】
【００１３】ａ，ｂはそれぞれ定数，と表わすものなど
がある。
がある。
【００１４】
【発明が解決しようとする課題】この従来のしきい値電
圧モデル化方法は、しきい値電圧を決定する定義電流の
きめ方に任意性があるので複数の回路設計者によるデバ
イス性能評価等の場合に誤解を生む可能性があった。
圧モデル化方法は、しきい値電圧を決定する定義電流の
きめ方に任意性があるので複数の回路設計者によるデバ
イス性能評価等の場合に誤解を生む可能性があった。
【００１５】また、一般に定義電流のしきい値電圧に与
える効果は、Φf ，γにはあまり影響しないが、ＶFBは
あるいは、ＱSSに大きく影響する。一方、（２）式によ
れば、ＶFBは、ゲート酸化膜厚ＴOXの線型関数で表わさ
れ、比例係数がＱSS／ＥOXである。従って、定義電流の
きめ方は、ＴOXによるしきい値電圧の変動に大きく影響
を与えるものになっているという問題があった。
える効果は、Φf ，γにはあまり影響しないが、ＶFBは
あるいは、ＱSSに大きく影響する。一方、（２）式によ
れば、ＶFBは、ゲート酸化膜厚ＴOXの線型関数で表わさ
れ、比例係数がＱSS／ＥOXである。従って、定義電流の
きめ方は、ＴOXによるしきい値電圧の変動に大きく影響
を与えるものになっているという問題があった。
【００１６】さらに、しきい値電圧のチャネル長依存性
については、シングルドレイン構造のデバイスでは、従
来の（３），（４）式等だけでも比較的広いチャネル長
にわたり１組のパラメータセットでモデル化が可能であ
ったが、近年良く使用されるＬＤＤ構造等の２重ドレイ
ン構造のデバイスでは、十分にその特性が表わせなくな
っている。特に、最近のＬＤＤ構造のＭＯＳ型トランジ
スタでは、図６に見られる様に、チャネル長に対するし
きい値電圧の変化が単調ではなく、特定のチャネル長で
ピークをもつ様になり、式（３），（４）の様な単調関
数による基板定数だけでは現実のデバイス特性を正しく
表わせないという問題点があった。
については、シングルドレイン構造のデバイスでは、従
来の（３），（４）式等だけでも比較的広いチャネル長
にわたり１組のパラメータセットでモデル化が可能であ
ったが、近年良く使用されるＬＤＤ構造等の２重ドレイ
ン構造のデバイスでは、十分にその特性が表わせなくな
っている。特に、最近のＬＤＤ構造のＭＯＳ型トランジ
スタでは、図６に見られる様に、チャネル長に対するし
きい値電圧の変化が単調ではなく、特定のチャネル長で
ピークをもつ様になり、式（３），（４）の様な単調関
数による基板定数だけでは現実のデバイス特性を正しく
表わせないという問題点があった。
【００１７】
【課題を解決するための手段】本発明のＭＯＳ型トラン
ジスタのモデル化方法は、ＭＯＳ型トランジスタのしき
い値電圧をゲート酸化膜厚の変動によるフラットバンド
電圧の変化が解析式モデルで予測される値と十分近い値
となる様なドレイン電流の流れるときのゲート電圧とし
て決定し、この様にしてきめられたしきい値電圧を基板
定数とフラットバンド電圧とのそれぞれチャネル長に関
する単調指数関数のパラメータ値によって表現すること
を特徴としている。
ジスタのモデル化方法は、ＭＯＳ型トランジスタのしき
い値電圧をゲート酸化膜厚の変動によるフラットバンド
電圧の変化が解析式モデルで予測される値と十分近い値
となる様なドレイン電流の流れるときのゲート電圧とし
て決定し、この様にしてきめられたしきい値電圧を基板
定数とフラットバンド電圧とのそれぞれチャネル長に関
する単調指数関数のパラメータ値によって表現すること
を特徴としている。
【００１８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１９】図１は、本発明の第１の実施例のＭＯＳ型
トランジスタのモデル化方法のブロック図である。ま
ず、電流計測器１によりドレンイン電流Ｉｄ対ゲート電
圧Ｖgの特性２を測定する。この際、測定サンプルに
は、ゲート酸化膜圧ＴOX及びチャネル長Ｌに関する複数
の形状のものを用い、それぞれのサンプルにつき、複数
の基板電圧ＶBSのバイアスをかけた状態で測定を行な
う。次にＶTH算出部３において、ＴOXの変動を考慮した
しきい値電圧ＶTHを決定し、基板定数抽出部４におい
て、基板定数のチャネル長依存性を表わすパラメータ値
を決定し、又、フラットバンド電圧抽出部５において、
フラットバンド電圧のチャネル長依存性を表わすパラメ
ータ値を決定する。以上の手続きによりモデルパラメー
タ６を得るので、これを回路シミュレータ７の入力と
し、電子回路の電気的特性のシミュレーションに使用す
る。
トランジスタのモデル化方法のブロック図である。ま
ず、電流計測器１によりドレンイン電流Ｉｄ対ゲート電
圧Ｖgの特性２を測定する。この際、測定サンプルに
は、ゲート酸化膜圧ＴOX及びチャネル長Ｌに関する複数
の形状のものを用い、それぞれのサンプルにつき、複数
の基板電圧ＶBSのバイアスをかけた状態で測定を行な
う。次にＶTH算出部３において、ＴOXの変動を考慮した
しきい値電圧ＶTHを決定し、基板定数抽出部４におい
て、基板定数のチャネル長依存性を表わすパラメータ値
を決定し、又、フラットバンド電圧抽出部５において、
フラットバンド電圧のチャネル長依存性を表わすパラメ
ータ値を決定する。以上の手続きによりモデルパラメー
タ６を得るので、これを回路シミュレータ７の入力と
し、電子回路の電気的特性のシミュレーションに使用す
る。
【００２０】次に本発明の主要な動作の流れについて説
明する。図２は、ＶTH算出部３の動作を示すフローチャ
ートである。ＩVTH 初期設定部（Ｓ１）においてしきい
値電圧の定義電流ＩVTH の初期値をセットし、ＶTH決定
部（Ｓ２）により、しきい値電圧を決定する。この場
合、しきい値電圧は、図８で示される従来の技術と同じ
方法で求める。次にＴOX依存性評価部（Ｓ３）により、
実測のしきい値電圧において、同一チャネル長でゲート
酸化膜の異なるサンプルに関するフラットバンド電圧Ｖ
FBと、基板定数γとを（１）式にもとづいて求め、実測
のしきい値電圧から計算されるＶFBのゲート酸化膜ＴOX
に関する変化ΔＶFBが、解析式モデル（１），（２）式
から予測されるＶFBのＴOXによる変化ΔＸＶFBとの差Δ
を計算する。このことを具体的な例で表わすため、２つ
のゲート酸化膜圧をＴOX1 およびＴOX2 とし、それぞれ
のサンプルのしきい値電圧をＶTH1 およびＶTH2 とし、
フラットバンド電圧をＶfb1 およびＶfb2 とし、基板定
数をγ1 およびγ2 とする。この場合、実測のしきい値
電圧によるΔＶFBは、
明する。図２は、ＶTH算出部３の動作を示すフローチャ
ートである。ＩVTH 初期設定部（Ｓ１）においてしきい
値電圧の定義電流ＩVTH の初期値をセットし、ＶTH決定
部（Ｓ２）により、しきい値電圧を決定する。この場
合、しきい値電圧は、図８で示される従来の技術と同じ
方法で求める。次にＴOX依存性評価部（Ｓ３）により、
実測のしきい値電圧において、同一チャネル長でゲート
酸化膜の異なるサンプルに関するフラットバンド電圧Ｖ
FBと、基板定数γとを（１）式にもとづいて求め、実測
のしきい値電圧から計算されるＶFBのゲート酸化膜ＴOX
に関する変化ΔＶFBが、解析式モデル（１），（２）式
から予測されるＶFBのＴOXによる変化ΔＸＶFBとの差Δ
を計算する。このことを具体的な例で表わすため、２つ
のゲート酸化膜圧をＴOX1 およびＴOX2 とし、それぞれ
のサンプルのしきい値電圧をＶTH1 およびＶTH2 とし、
フラットバンド電圧をＶfb1 およびＶfb2 とし、基板定
数をγ1 およびγ2 とする。この場合、実測のしきい値
電圧によるΔＶFBは、
【００２１】
【００２２】と表わせる。又、解析式モデルによって予
測されるΔＸＶFBは、
測されるΔＸＶFBは、
【００２３】
【００２４】と表わせる。従ってΔは、
【００２５】
【００２６】と表わせる。
【００２７】次にステップ４（Ｓ４）において、上記の
手続きによって得られたΔの絶対値が一定値以下である
かどうかをチェックし、Δの絶対値が一定値以下であれ
ば、そのときの定義電流ＩVTH によって求められた基板
定数γ，フラットバンド電圧Ｖfbにより、しきい値電圧
が決定される。一方、Δの絶対値が一定値以上であれ
ば、ＩVTH 変更部（Ｓ５）により定義電流ＩVTH をΔＩ
VTH だけ変化させ新たな定義電流とし、Ｓ２〜Ｓ４をく
り返す。
手続きによって得られたΔの絶対値が一定値以下である
かどうかをチェックし、Δの絶対値が一定値以下であれ
ば、そのときの定義電流ＩVTH によって求められた基板
定数γ，フラットバンド電圧Ｖfbにより、しきい値電圧
が決定される。一方、Δの絶対値が一定値以上であれ
ば、ＩVTH 変更部（Ｓ５）により定義電流ＩVTH をΔＩ
VTH だけ変化させ新たな定義電流とし、Ｓ２〜Ｓ４をく
り返す。
【００２８】ＩVTH 変更部Ｓ５においては、ＭＯＳ型ト
ランジスタのしきい値電圧付近のドレイン電流特性が対
数直線的であることを利用し、
ランジスタのしきい値電圧付近のドレイン電流特性が対
数直線的であることを利用し、
【００２９】
【００３０】と算出できる。ここで、Ｉd2およびＩd1は
それぞれＴOX1 およびＴOX2 のゲート酸化膜をもつサン
プルのドレイン電極，Ｖgsはゲート・ソース間電圧を表
わす。図３には、（１０）式によりΔＩVTH を求める様
子を図的に示してある。
それぞれＴOX1 およびＴOX2 のゲート酸化膜をもつサン
プルのドレイン電極，Ｖgsはゲート・ソース間電圧を表
わす。図３には、（１０）式によりΔＩVTH を求める様
子を図的に示してある。
【００３１】図４は、基板定数抽出部４により、ＶTH算
出部で求められた複数のチャネル長に対する基板定数を
１つの単調指数関数で表わすパラメータを決定した例で
ある。ここで使用したサンプルは、酸化膜厚ＴOX＝１５
ｎｍ，チャネル幅Ｗ＝５０μｍのＮ型ＭＯＳトランジス
タである。図４で用いた基板定数の解析式は、（４）式
と同じものを用い、そのパラメータ値はそれぞれ、γo
＝１．０８［Ｖの平方根］，ａ＝６．０，ｂ＝０．２２
［μｍ］である。
出部で求められた複数のチャネル長に対する基板定数を
１つの単調指数関数で表わすパラメータを決定した例で
ある。ここで使用したサンプルは、酸化膜厚ＴOX＝１５
ｎｍ，チャネル幅Ｗ＝５０μｍのＮ型ＭＯＳトランジス
タである。図４で用いた基板定数の解析式は、（４）式
と同じものを用い、そのパラメータ値はそれぞれ、γo
＝１．０８［Ｖの平方根］，ａ＝６．０，ｂ＝０．２２
［μｍ］である。
【００３２】図５は、同じサンプルに対しフラットバン
ド電圧抽出部５により、複数のチャネル長に対するフラ
ットバンド電圧を１つの単調関数で表わすパラメータを
決定した例である。図５で用いたフラッドバンド電圧の
解析式は、
ド電圧抽出部５により、複数のチャネル長に対するフラ
ットバンド電圧を１つの単調関数で表わすパラメータを
決定した例である。図５で用いたフラッドバンド電圧の
解析式は、
【００３３】
【００３４】で表わされ、そのパラメータは、それぞ
れ、Ｖfbo ＝−０．４６［Ｖ］，Ｃ＝０．７［μｍ］，
ｄ＝０．８３［μｍ］である。
れ、Ｖfbo ＝−０．４６［Ｖ］，Ｃ＝０．７［μｍ］，
ｄ＝０．８３［μｍ］である。
【００３５】図６は、図４および図５によって求められ
た各パラメータを用いて（１）式により計算したしきい
値電圧のチャネル長依存性である。図６には、参考のた
め従来の技術による特性も点線で描かれている。ここで
特徴的なことは、図４の基板電圧および図５のフラット
バンド電圧ともにチャネル長に関する単調関数である
が、これらを用いた結果として得られるしきい値電圧
は、実測特性に表われる非単調なチャネル長依存性を自
然にしかも精度良く表わしていることである。このこと
は、従来の技術では得られなかったものである。
た各パラメータを用いて（１）式により計算したしきい
値電圧のチャネル長依存性である。図６には、参考のた
め従来の技術による特性も点線で描かれている。ここで
特徴的なことは、図４の基板電圧および図５のフラット
バンド電圧ともにチャネル長に関する単調関数である
が、これらを用いた結果として得られるしきい値電圧
は、実測特性に表われる非単調なチャネル長依存性を自
然にしかも精度良く表わしていることである。このこと
は、従来の技術では得られなかったものである。
【００３６】次に、本発明の第２の実施例のＭＯＳ型ト
ランジスタのモデル化方法について説明する。
ランジスタのモデル化方法について説明する。
【００３７】図４は、この実施例を回路シミュレータに
応用した例のブロック図である。この例では、対象回路
の接続情報８，実施例１の方法で求められたモデルパラ
メータ６及び素子形状ばらつきデータ９を入力とし、基
板定数決定部１１でγを、フラットバンド電圧決定部１
２でＶfbをそれぞれ、接続情報８に記述された各ＭＯＳ
トランジスタのチャネル長に形状ばらつきデータ９に含
まれたチャネル長のばらつき分を加算した実効チャネル
長に対応させて式（１０），（１１）を用いて算出す
る。
応用した例のブロック図である。この例では、対象回路
の接続情報８，実施例１の方法で求められたモデルパラ
メータ６及び素子形状ばらつきデータ９を入力とし、基
板定数決定部１１でγを、フラットバンド電圧決定部１
２でＶfbをそれぞれ、接続情報８に記述された各ＭＯＳ
トランジスタのチャネル長に形状ばらつきデータ９に含
まれたチャネル長のばらつき分を加算した実効チャネル
長に対応させて式（１０），（１１）を用いて算出す
る。
【００３８】次にフラットバンド電圧再決定部１３にお
いて、形状ばらつきデータ９に含まれるゲート酸化膜厚
のばらつき分ΔＴOXによるフラットバンド電圧ΔＶFBを
計算して１２で得た値に加算する。ここでΔＶFBは、
（８）式を逆に利用することにより
いて、形状ばらつきデータ９に含まれるゲート酸化膜厚
のばらつき分ΔＴOXによるフラットバンド電圧ΔＶFBを
計算して１２で得た値に加算する。ここでΔＶFBは、
（８）式を逆に利用することにより
【００３９】
【００４０】として求められる。この様にして得られた
各ＭＯＳトランジスタのパラメータ値を用いて、回路方
程式式解部１４で回路動作のシミュレーションを行な
い、シミュレーション結果１６を得る。図４において、
基板定数決定部１１，フラットバンド電圧決定部１２及
びフラットバンド電圧再決定部によって求められる各ト
ランジスタのγ及びＶfbには、実施例１で述べた手続き
によって得られるしきい値電圧のＴOX依存性及びＬ依存
性の精度がそのまま利用することが出来る。
各ＭＯＳトランジスタのパラメータ値を用いて、回路方
程式式解部１４で回路動作のシミュレーションを行な
い、シミュレーション結果１６を得る。図４において、
基板定数決定部１１，フラットバンド電圧決定部１２及
びフラットバンド電圧再決定部によって求められる各ト
ランジスタのγ及びＶfbには、実施例１で述べた手続き
によって得られるしきい値電圧のＴOX依存性及びＬ依存
性の精度がそのまま利用することが出来る。
【００４１】
【発明の効果】以上説明した様に、本発明によれば、Ｍ
ＯＳ型トランジスタのしきい値電圧を経験的な定義電流
を使わずに一意的に決定することが出来る。
ＯＳ型トランジスタのしきい値電圧を経験的な定義電流
を使わずに一意的に決定することが出来る。
【００４２】しかも、決定されたしきい値電圧のパラメ
ータは、ゲート酸化膜ＴOX及びチャネル長Ｌの変化に対
する精度が広い範囲の形状にわたって保障されるので、
これらパラメータを使用することにより高精度な回路シ
ミュレーションを実行出来る。
ータは、ゲート酸化膜ＴOX及びチャネル長Ｌの変化に対
する精度が広い範囲の形状にわたって保障されるので、
これらパラメータを使用することにより高精度な回路シ
ミュレーションを実行出来る。
【図１】本発明の第１の実施例のＭＯＳ型トランジスタ
のモデル化方法を示すブロック図である。
のモデル化方法を示すブロック図である。
【図２】図１に示す実施例の流れ図である。
【図３】ドレイン電流のゲート電圧依存性を示す図であ
る。
る。
【図４】基板定数のチャネル長依存性を示す図である。
【図５】フラットバンド電圧のチャンネル長依存性を示
す図である。
す図である。
【図６】しきい値電圧のチャンネル長依存性を示す図で
ある。
ある。
【図７】本発明の第２の実施例のＭＯＳ型トランジスタ
のモデル化方法を示すブロック図である。
のモデル化方法を示すブロック図である。
【図８】従来のＭＯＳ型トランジスタのモデル化方法を
示すブロック図である。
示すブロック図である。
【図９】定義電流としきい値電圧の関係を示す図であ
る。
る。
【図１０】しきい値電圧とソース・基板間の電位差の関
係を示す図である。
係を示す図である。
１ 電流計測器 ２ Ｉd −Ｖg データ ３ ＶTH算出部 ４ 基板定数抽出部 ５ フラットバンド電圧抽出部 ６ モデルパラメータデータ ７ 回路シミュレータ ８ 接続情報データ ９ 形状ばらつきデータ １０ 入力部 １１ 基板定数決定部 １２ フラットバンド電圧決定部 １３ フラットバンド電圧再決定部 １４ 回路方程式式解部 １５ 出力部 １６ シミュレーション結果データ １７ 定義電流指定部 １８ ＶTH決定部 １９ ＶTH−ＶBSデータ ２０ パラメータ抽出部 Ｓ１〜Ｓ５ ステップ
Claims (2)
- 【請求項１】 ＭＯＳ型トランジスタのしきい値電圧
を、ゲート酸化膜厚の変動によるフラットバンド電圧の
変化が解析式モデルで予測される値と十分近い値となる
様なドレイン電流の流れるときのゲート電圧として決定
することを特徴とするＭＯＳ型トランジスタのモデル化
方法。 - 【請求項２】 測定等で得られたしきい値電圧を基板定
数（しきい値電圧の基板電圧に関する依存係数）とフラ
ットバンド電圧とのそれぞれチャネル長に関する単調指
数関数のパラメータによって表現することを特徴とする
ＭＯＳ型トランジスタのモデル化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184882A JPH0629528A (ja) | 1992-07-13 | 1992-07-13 | Ｍｏｓ型トランジスタのモデル化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184882A JPH0629528A (ja) | 1992-07-13 | 1992-07-13 | Ｍｏｓ型トランジスタのモデル化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629528A true JPH0629528A (ja) | 1994-02-04 |
Family
ID=16160969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4184882A Pending JPH0629528A (ja) | 1992-07-13 | 1992-07-13 | Ｍｏｓ型トランジスタのモデル化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004186677A (ja) * | 2002-11-07 | 2004-07-02 | Semiconductor Energy Lab Co Ltd | 半導体素子の評価方法、当該半導体素子の作製方法、当該半導体素子を有するデバイスの設計管理システム、当該半導体素子へのドーズ量制御プログラム、当該プログラムを記録したコンピュータ読み取り可能な記録媒体、及びドーズ量制御装置 |
| CN115047236A (zh) * | 2022-08-15 | 2022-09-13 | 江苏东海半导体股份有限公司 | Mos管阈值电压的测量方法 |
-
1992
- 1992-07-13 JP JP4184882A patent/JPH0629528A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004186677A (ja) * | 2002-11-07 | 2004-07-02 | Semiconductor Energy Lab Co Ltd | 半導体素子の評価方法、当該半導体素子の作製方法、当該半導体素子を有するデバイスの設計管理システム、当該半導体素子へのドーズ量制御プログラム、当該プログラムを記録したコンピュータ読み取り可能な記録媒体、及びドーズ量制御装置 |
| JP4651928B2 (ja) * | 2002-11-07 | 2011-03-16 | 株式会社半導体エネルギー研究所 | 半導体素子の評価方法 |
| CN115047236A (zh) * | 2022-08-15 | 2022-09-13 | 江苏东海半导体股份有限公司 | Mos管阈值电压的测量方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7213218B2 (en) | Simulation model for design of semiconductor device, thermal drain noise analysis method, simulation method, and simulation apparatus | |
| KR0162540B1 (ko) | P-mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법 | |
| JP3269459B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 | |
| US7983889B2 (en) | Simulation method and simulation apparatus for LDMOSFET | |
| US7463988B2 (en) | Parameter setting method and circuit operation testing method and electronic processing device | |
| US5773317A (en) | Test structure and method for determining metal-oxide-silicon field effect transistor fringing capacitance | |
| EP1145281A2 (en) | Modelling electrical characteristics of thin film transistors | |
| US6909976B2 (en) | Method for calculating threshold voltage of pocket implant MOSFET | |
| JP2000068508A (ja) | 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体 | |
| JPH0629528A (ja) | Ｍｏｓ型トランジスタのモデル化方法 | |
| JP2699844B2 (ja) | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 | |
| Ibáñez et al. | A comprehensive characterization of the threshold voltage extraction in MOSFETs transistors based on smoothing splines | |
| Liou et al. | Extraction of the threshold voltage of MOSFETs: an overview | |
| US20070233447A1 (en) | Circuit simulation method and circuit simulation apparatus | |
| US6594625B2 (en) | Method for modeling diffusion of impurities in a semiconductor | |
| JP3431610B2 (ja) | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 | |
| JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
| US6493848B1 (en) | Rate equation method and apparatus for simulation of current in a MOS device | |
| JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
| Orshansky et al. | Efficient generation of pre-silicon MOS model parameters for early circuit design | |
| CN101471273B (zh) | 预测mos晶体管中的漏极电流的方法 | |
| JP2934454B6 (ja) | トランジスタの評価方法 | |
| JPH09106416A (ja) | 半導体装置の回路シミュレーション方法 | |
| JP2958996B2 (ja) | 電界効果トランジスタ素子特性パラメータの抽出方法 | |
| JPH05160237A (ja) | Ｍｏｓパラメータの抽出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990330 |