CN106529080A - 一种方块电阻spice模型的构建方法 - Google Patents

一种方块电阻spice模型的构建方法 Download PDF

Info

Publication number
CN106529080A
CN106529080A CN201611076588.4A CN201611076588A CN106529080A CN 106529080 A CN106529080 A CN 106529080A CN 201611076588 A CN201611076588 A CN 201611076588A CN 106529080 A CN106529080 A CN 106529080A
Authority
CN
China
Prior art keywords
fitting
models
square resistance
parameter
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611076588.4A
Other languages
English (en)
Other versions
CN106529080B (zh
Inventor
顾经纶
王伟
陈展飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201611076588.4A priority Critical patent/CN106529080B/zh
Publication of CN106529080A publication Critical patent/CN106529080A/zh
Application granted granted Critical
Publication of CN106529080B publication Critical patent/CN106529080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明公开了一种方块电阻SPICE模型的构建方法，包括建立一初始方块电阻SPICE模型，将该模型内嵌入EDA软件进行仿真处理，并设定模型所需拟合参数的值，得到模拟方块电阻的模型拟合线，调整拟合参数值的大小，直至模型拟合线与方块电阻实测数据相匹配，将匹配状态下所对应的拟合参数值代入初始方块电阻SPICE模型，以得到最终的方块电阻SPICE模型；本发明能够解决原有经典模型对于小尺寸方块电阻模拟不准确的问题，可很好地模拟MOSFET各类型方块电阻的阻值。

Description

一种方块电阻SPICE模型的构建方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种方块电阻SPICE模型的构建方法。
背景技术
MOS器件尺寸缩小是半导体工业的主要动力，但是随着MOS器件尺寸的缩小，许多原本在长沟道器件中不重要的参数,却严重影响到短沟道MOS器件的性能。因此，有很多科学家在研究如何使得MOS器件在沟道长度越来越短的情况下，依然可以保持长沟道时候的良好特性。其中，MOS器件寄生电阻是不可忽视的课题之一，这是因为它不如预期般的随着MOS器件尺寸的缩小而缩小，并在总电阻中占有相当大的比例。
SPICE(Simulation Program with Integrated Circuit Emphasis)是一种用于电路描述与仿真的语言与仿真器软件，可用于检测电路的连接和功能的完整性，以及用于预测电路的行为。
SPICE主要用于模拟电路和混合信号电路的仿真。但如果要使SPICE很好地工作，就必须提供器件级模型参数。目前，业界通用的SPICE模型包括BSIM系列、PSP或经验模型等。SPICE建模工程师依靠器件理论及经验，提取模型参数以供SPICE仿真程序使用。
通常一个成熟的MOSFET技术节点需要对MOS管，二极管，三极管，电容，MOM，MOSVAR包括电阻进行SPICE建模。表1显示了MOSFET中各电阻类型及其对应的模型命名。
表1：
RESISTOR类型 模型命名
SILICIDE N+DIFFUSION RES_NDIF
SILICIDE P+DIFFUSION RES_PDIF
SILICIDE N+POLY RES_NPO
SILICIDE P+POLY RES_PPO
NON-SILICIDE N+DIFFUSION RES_NDIFSAB
NON-SILICIDE P+DIFFUSION RES_PDIFSAB
NON-SILICIDEN+POLY RES_NPOSAB
NON-SILICIDE P+POLY RES_PPOSAB
NWELL UNDER AA RES_NWAA
NWELL UNDER STI RES_NWSTI
上表中除去跟金属有关的电阻，共有10种。
根据方块电阻的定义，其经典模型(参见“Semiconductor Device Physics”第31页)为：
即
其中R0是电阻的WAT测试数据，RSH是方块电阻，W和L分别为电阻的宽度和长度，DW和DL是拟合参数，用来模拟W和L的有效值Weff＝W-2DW，Leff＝L-2DL。
然而，上述经典的MOS器件电阻模型并不能够很好地模拟MOS器件电阻的阻值，而是对于小尺寸的电阻，有着20％到30％的误差。这将导致不能很好地估计寄生电阻对MOS器件性能的影响，从而导致MOS器件的SPICE模型失效。
此外，在传统的电阻SPICE建模方法中，RSH的值都是采用人工估计方式得到的，并作为拟合参数对R0进行建模，导致RSH的参数值与WAT实测值之间的偏差较大，致使该参数的数值失去了物理意义。
故开发新的更为准确的MOS器件电阻模型的需求极为迫切。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种方块电阻SPICE模型的构建方法，以解决原有的经典模型对于小尺寸方块电阻模拟不准确的问题，能够很好地模拟MOSFET各类型方块电阻的阻值。
为实现上述目的，本发明的技术方案如下：
一种方块电阻SPICE模型的构建方法，包括以下步骤：
步骤S01：建立一初始方块电阻SPICE模型；
步骤S02：将该模型载入建模软件进行建模，并设定模型所需拟合参数的值，得到模拟方块电阻的模型拟合线；
步骤S03：直接在建模软件中调整拟合参数值的大小，直至模型拟合线与方块电阻实测数据相匹配；
步骤S04：将匹配状态下所对应的拟合参数值代入初始方块电阻SPICE模型，以得到最终的方块电阻SPICE模型。
优选地，所述方块电阻SPICE模型为
其中，RSH是方块电阻，W和L分别为电阻的宽度和长度，A，B，C，D，E，DL，DW是拟合参数。
优选地，步骤S03中，调整拟合参数值时，通过增大拟合参数A的值，使模型拟合线向上移动，反之，通过减小拟合参数A的值，使模型拟合线向下移动。
优选地，步骤S03中，调整拟合参数值时，通过增大拟合参数B的值，使模型拟合线向上移动，反之，通过减小拟合参数B的值，使模型拟合线向下移动。
优选地，步骤S03中，调整拟合参数值时，通过增大拟合参数C的值，使模型拟合线绕其与方块电阻实测数据的交点逆时针转动，反之，通过减小拟合参数C的值，使模型拟合线绕其与方块电阻实测数据的交点顺时针转动。
优选地，步骤S03中，调整拟合参数值时，通过增大拟合参数D的值，使模型拟合线绕其与方块电阻实测数据的交点逆时针转动，反之，通过减小拟合参数D的值，使模型拟合线绕其与方块电阻实测数据的交点顺时针转动。
优选地，步骤S03中，调整拟合参数值时，通过增大拟合参数E的值，使模型拟合线向上移动，反之，通过减小拟合参数E的值，使模型拟合线向下移动。
优选地，步骤S03中，调整拟合参数值时，通过增大拟合参数DW的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分上移，反之，通过减小拟合参数DW的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分下移。
优选地，步骤S03中，调整拟合参数值时，通过增大拟合参数DL的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分上移，反之，通过减小拟合参数DL的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分下移。
优选地，拟合参数A的提取值为10-100之间的数值，拟合参数B的提取值为-1-0之间的数值，拟合参数C的提取值为0-1之间的数值，拟合参数D的提取值为-1-0之间的数值，拟合参数E为正数，拟合参数DW和DL的提取值分别为0.01-1微米之间的数值。
从上述技术方案可以看出，本发明的方块电阻SPICE模型，通过对方块电阻实测数据进行数学拟合得到，特别适用于当取小的方块电阻尺寸而原有经典模型不能精确模拟方块电阻阻值的情况下，能够很好地模拟MOSFET各类型方块电阻的阻值；并可通过调整其模型参数，实现对不同尺寸和类型的MOSFET方块电阻的准确模拟。
附图说明
图1是本发明一种方块电阻SPICE模型的构建方法流程图；
图2-图9是本发明一较佳实施例中根据图1的方法进行拟合参数值调整时模型拟合线的各种变化状态示意图；
图10是根据WAT实测数据得到的RSH(方块电阻)与W(宽度)的关系曲线图；
图11是利用excel函数拟合线功能得到的RSH与W幂函数关系中参数a(sq)与sq的关系曲线图；
图12是利用excel函数拟合线功能得到的RSH与W幂函数关系中参数b(sq)与sq的关系曲线图；
图13是在BsimProPlus软件中载入的数据文件片断截图；
图14是直接在BsimProPlus软件上调整模型参数时使用的四个子电路模型截图；
图15是得到的模型库文件截图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种方块电阻SPICE模型的构建方法流程图。如图1所示，本发明的一种方块电阻SPICE模型的构建方法，包括以下步骤：
步骤S01：建立一初始方块电阻SPICE模型。
本发明提出了一种新的方块电阻SPICE模型。以NPOSAB电阻为例，首先进行WAT(Wafer Acceptance Test)测试，得到RSH(方块电阻)的实测数据，再根据实测WAT数据，得到RSH与W(电阻宽度)的关系曲线图。
然后，假定RSH与W的关系是幂函数关系：
RsH＝a(sq)·Wb(sq)+E
利用excel函数拟合线的幂函数拟合功能，对WAT的RSH实测数据进行拟合，例如对于方块数sq分别为1、2、5、10的4组不同方块数sq的RSH与W的函数关系，可得到4组幂函数方程，分别是：
y＝45.539x-0.401
y＝34.988x-0.468
y＝29.174x-0.543
y＝24.167x-0.661
其中y代表RSH-E，x代表W。
上述4组幂函数方程分别对应图10中自上而下的4条曲线。
假定上述RSH与W的关系方程中参数a(sq)与sq的关系是幂函数关系，将a的数值45.539、34.988、29.174、24.167与对应的sq的数值1、2、5、10在excel表格中画出，利用excel拟合线功能，得到a(sq)与sq的关系方程：
y＝44.153x-0.265
其中y代表a(sq)，x代表sq。得到的参数a(sq)与sq的关系曲线如图11所示。
再假定上述RSH与W的关系方程中参数b(sq)与sq的关系是幂函数关系，将b的数值-0.401、-0.468、-0.543、-0.661与对应的sq的数值1、2、5、10在excel表格中画出，利用excel拟合线功能，得到b(sq)与sq的关系方程：
y＝0.6186x-0.236
其中y代表b(sq)，x代表sq。得到的参数b(sq)与sq的关系曲线如图12所示。
将上述a和b的表达式代入RSH与W的关系方程中，得到：
RSH＝44.153·sq-0.265·W0.6186·sq-0.236+E
其中，sq是方块数，sq＝L/W。
将上式中的数字部分抽象为符号，并且将W替换为W-DW，L替换为L-DL，DW和DL分别是对W和L的拟合修正参数，得到RSH最终的方程、即初始方块电阻SPICE模型为：
其中，RSH是方块电阻，W和L分别为电阻的宽度和长度，A，B，C，D，E，DL，DW是拟合参数；拟合参数E代表当方块数sq趋于无穷大时的值，可根据WAT实测sq最大的那组RSH值并根据经验估算一个小于实测值的数值。RSH的单位是ohm/sq(欧姆/个或欧姆/方块)。
对于方块电阻实际的WAT测试数据，工程师需要根据其实际情况提取参数A，B，C，D，E，DL，DW的具体值。
步骤S02：将该模型载入建模软件进行建模，并设定模型所需拟合参数的值，得到模拟方块电阻的模型拟合线。
首先，可将该初始的方块电阻SPICE模型写成子电路模型格式，并载入专业建模软件例如BsimProPlus软件，载入数据文件，并设定模型所需的拟合参数A，B，C，D，E，DL，DW的值。图13示例性示出在BsimProPlus软件中载入的数据文件片断截图。假定RSH与W的关系是幂函数关系：方块数sq＝L/W，E是方块数sq趋于无穷大时的RSH最小值，可根据方块电阻WAT实测数据中方块数最大的那组RSH数据，并根据经验估算出一个小于实测值的数值，例如可大约为sq最大的那组测出的RSH值再减去10欧姆/方块左右。本发明中可令E＝155(欧姆/方块)。这样就可利用BsimProPlus等专业建模软件得到模拟方块电阻的模型拟合线。
如图2所示，其显示根据本发明方法所得到的一种模型拟合线，代表RSH-E与电阻宽度W之间的关系。图中曲线Ⅰ代表按照初始方块电阻SPICE模型得到的初始模型拟合线，点链Ⅱ代表方块电阻实测数据链(下同)；本例中方块数为1。
对应上述方块数sq分别为1、2、5、10的4组不同方块数sq的RSH与W的4组幂函数方程，可得到如图14所示的在4个子电路模型中所形成的拟合线。可利用建模软件BsimProPlus，直接在软件上调整模型参数，直到能够拟合WAT数据。不同类型的电阻都可以使用该子电路模型进行参数提取。
步骤S03：直接在建模软件中调整拟合参数值的大小，直至模型拟合线与方块电阻实测数据相匹配。
在模拟出模型拟合线之后，可通过调整拟合参数A，B，C，D，DL，DW的大小，让模型拟合线与方块电阻实测数据之间形成较好的符合。
具体可通过如下方法进行调整：
如图3所示，可通过增大拟合参数A的值，使模型拟合线向上移动。图3是图2的变化图。图中曲线Ⅲ代表调整后模型拟合线(下同)；本例中方块数为1。反之，可通过减小拟合参数A的值，使模型拟合线向下移动(图略)。
如图4所示，还可通过增大拟合参数B的值，使模型拟合线向上移动。反之，通过减小拟合参数B的值，使模型拟合线向下移动。本例中方块数为2。
如图5所示，还可通过增大拟合参数C的值，使模型拟合线绕其与方块电阻实测数据的交点逆时针转动；例如，增大拟合参数C会使宽度大于1微米的方块电阻增大，宽度小于1微米的方块电阻减小，从而会使模型拟合线绕着宽度等于1的点进行逆时针转动。反之，可通过减小拟合参数C的值，使模型拟合线绕其与方块电阻实测数据的交点顺时针转动；例如，减小拟合参数C会使宽度大于1微米的方块电阻减小，宽度小于1微米的方块电阻增大，从而会使模型拟合线绕着宽度等于1的点进行顺时针转动。本例中方块数为2。
如图6所示，还可通过增大拟合参数D的值，使模型拟合线绕其与方块电阻实测数据的交点逆时针转动；例如，增大拟合参数D会使宽度大于1微米的方块电阻增大，宽度小于1微米的方块电阻减小，会使模型拟合线绕着宽度等于1的点进行逆时针转动。反之，通过减小拟合参数D的值，使模型拟合线绕其与方块电阻实测数据的交点顺时针转动；例如，减小D使宽度大于1微米的方块电阻减小，宽度小于1微米的方块电阻增大，会使模型拟合线绕着宽度等于1的点进行顺时针转动。本例中方块数为2。
如图7所示，还可通过增大拟合参数E的值，使模型拟合线整体向上移动。反之，通过减小拟合参数E的值，使模型拟合线整体向下移动。本例中方块数为2。
如图8所示，还可通过增大拟合参数DW的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分明显上移；例如，模型拟合线宽度小于1微米的部分明显上移。反之，通过减小拟合参数DW的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分明显下移。本例中方块数为2。
如图9所示，还可通过增大拟合参数DL的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分上移。反之，通过减小拟合参数DL的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分下移。本例中方块数为2。
此时得到了一组参数A，B，C，D，E，DL，DW的具体值，最终在NPOSAB这种类型的方块电阻上，本发明电阻模型提取出的与方块电阻实测数据相匹配的拟合参数为：A＝42.361，B＝-0.265，C＝0.6186，D＝-0.236，E＝155，DL＝0.09微米，DW＝0.115微米。
步骤S04：将匹配状态下所对应的拟合参数值代入初始方块电阻SPICE模型，以得到最终的方块电阻SPICE模型。
需将RSH的方程以及参数A，B，C，D，E，DL，DW的具体值写入最后的模型库文件，如图15所示。这样就得到最终的方块电阻SPICE模型，可以利用Hspice等电路仿真软件对该模型进行仿真。模型中DL和DW的单位都是微米，其他参数没有单位。
一般而言，A为10到100之间的数值，B为-1到0之间的数值，C为0到1之间的数值，D为-1到0之间的数值，E为正数，DW和DL为0.01微米到1微米之间数值。
经过利用以上方法调整拟合参数A，B，C，D，DL，DW，使模型与方块电阻实测WAT数据符合较好，如表2的本发明新模型与采用经典模型的老模型的对比所示。
表2：
从表2可以看出，本发明的新模型对NPOSAB电阻进行模拟，新的模型对电阻模拟较好，特别当取小的方块电阻尺寸、而原有经典模型不能精确模拟方块电阻阻值的情况下，能够很好地模拟MOSFET各类型方块电阻的阻值，其相对误差很小(几乎为零)。相较而言，老的模型模拟误差较大，一般在15％以上，并且误差随着电阻宽度的减小而增大(表中方块电阻指WAT电性测试的MAP数据的中位数)。
值得一提的是，除了NPOSAB电阻，本发明的上述电阻模型也能很好地模拟表1中提到的其他9种电阻，工程师只要通过如上提到的参数提取方法，针对每一种电阻分别提取各自的参数即可，而模型方程都是一样的。例如，针对PPOSAB方块电阻或者NWAASAB方块电阻，使用本发明的上述新模型进行模拟，也能得到很精确的结果，分别如下表3、表4所示。
表3：
sq W(um) Rsh model Re Error
1 4 770.16 768.98 0％
1 2 794.19 792.98 0％
1 1 840.19 826.73 -2％
1 0.8 850.35 840.29 -1％
1 0.5 854.49 874.21 2％
2 4 751.78 754.94 0％
2 2 773.91 776.99 0％
2 1 812.64 809.87 0％
2 0.8 821.91 823.57 0％
2 0.5 860.92 858.89 0％
5 4 743.44 742.28 0％
5 2 758.81 761.22 0％
5 1 791.33 791.27 0％
5 0.8 802.01 804.29 0％
5 0.5 837.36 838.94 0％
10 4 736.00 735.59 0％
10 2 752.58 752.18 0％
10 1 780.84 779.53 0％
10 0.8 792.15 791.67 0％
10 0.5 826.30 824.61 0％
表4：
sq w(um) Rsh model error
5 10 384.00 380.89 -1％
5 4 398.14 404.36 2％
5 2.5 414.06 418.93 1％
5 1.8 430.48 430.30 0％
5 1.8 438.07 430.30 -2％
10 10 385.37 382.02 -1％
10 4 401.27 408.37 2％
10 2.5 419.02 425.02 1％
10 1.8 439.98 438.15 0％
10 1.8 450.36 438.15 -3％
15 10 386.96 382.77 -1％
15 4 402.61 410.86 2％
15 2.5 421.72 428.78 2％
15 1.8 442.93 443.00 0％
15 1.8 454.21 443.00 -2％
综上所述，本发明的方块电阻SPICE模型，通过对方块电阻实测数据进行数学拟合得到，特别适用于当取小的方块电阻尺寸而原有经典模型不能精确模拟方块电阻阻值的情况下，能够很好地模拟MOSFET各类型方块电阻的阻值；并可通过调整其模型参数，实现对不同尺寸和类型的MOSFET方块电阻的准确模拟。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种方块电阻SPICE模型的构建方法，其特征在于，包括以下步骤：
步骤S01：建立一初始方块电阻SPICE模型；
步骤S02：将该模型载入建模软件进行建模，并设定模型所需拟合参数的值，得到模拟方块电阻的模型拟合线；
步骤S03：直接在建模软件中调整拟合参数值的大小，直至模型拟合线与方块电阻实测数据相匹配；
步骤S04：将匹配状态下所对应的拟合参数值代入初始方块电阻SPICE模型，以得到最终的方块电阻SPICE模型。
2.根据权利要求1所述的方块电阻SPICE模型的构建方法，其特征在于，所述方块电阻SPICE模型为
R S H = A ( L - 2 D L W - 2 D W ) B ( W - 2 D W ) ( C ( L - 2 D L W - 2 D W ) D - 1 ) + E
其中，RSH是方块电阻，W和L分别为电阻的宽度和长度，A，B，C，D，E，DL，DW是拟合参数。
3.根据权利要求2所述的方块电阻SPICE模型的构建方法，其特征在于，步骤S03中，调整拟合参数值时，通过增大拟合参数A的值，使模型拟合线向上移动，反之，通过减小拟合参数A的值，使模型拟合线向下移动。
4.根据权利要求2所述的方块电阻SPICE模型的构建方法，其特征在于，步骤S03中，调整拟合参数值时，通过增大拟合参数B的值，使模型拟合线向上移动，反之，通过减小拟合参数B的值，使模型拟合线向下移动。
5.根据权利要求2所述的方块电阻SPICE模型的构建方法，其特征在于，步骤S03中，调整拟合参数值时，通过增大拟合参数C的值，使模型拟合线绕其与方块电阻实测数据的交点逆时针转动，反之，通过减小拟合参数C的值，使模型拟合线绕其与方块电阻实测数据的交点顺时针转动。
6.根据权利要求2所述的方块电阻SPICE模型的构建方法，其特征在于，步骤S03中，调整拟合参数值时，通过增大拟合参数D的值，使模型拟合线绕其与方块电阻实测数据的交点逆时针转动，反之，通过减小拟合参数D的值，使模型拟合线绕其与方块电阻实测数据的交点顺时针转动。
7.根据权利要求2所述的方块电阻SPICE模型的构建方法，其特征在于，步骤S03中，调整拟合参数值时，通过增大拟合参数E的值，使模型拟合线向上移动，反之，通过减小拟合参数E的值，使模型拟合线向下移动。
8.根据权利要求2所述的方块电阻SPICE模型的构建方法，其特征在于，步骤S03中，调整拟合参数值时，通过增大拟合参数DW的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分上移，反之，通过减小拟合参数DW的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分下移。
9.根据权利要求2所述的方块电阻SPICE模型的构建方法，其特征在于，步骤S03中，调整拟合参数值时，通过增大拟合参数DL的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分上移，反之，通过减小拟合参数DL的值，使模型拟合线对应电阻宽度或长度尺寸趋小方向的一端部分下移。
10.根据权利要求2所述的方块电阻SPICE模型的构建方法，其特征在于，拟合参数A的提取值为10-100之间的数值，拟合参数B的提取值为-1-0之间的数值，拟合参数C的提取值为0-1之间的数值，拟合参数D的提取值为-1-0之间的数值，拟合参数E为正数，拟合参数DW和DL的提取值分别为0.01-1微米之间的数值。
CN201611076588.4A 2016-11-30 2016-11-30 一种方块电阻spice模型的构建方法 Active CN106529080B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611076588.4A CN106529080B (zh) 2016-11-30 2016-11-30 一种方块电阻spice模型的构建方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611076588.4A CN106529080B (zh) 2016-11-30 2016-11-30 一种方块电阻spice模型的构建方法

Publications (2)

Publication Number Publication Date
CN106529080A true CN106529080A (zh) 2017-03-22
CN106529080B CN106529080B (zh) 2019-11-22

Family

ID=58355211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611076588.4A Active CN106529080B (zh) 2016-11-30 2016-11-30 一种方块电阻spice模型的构建方法

Country Status (1)

Country Link
CN (1) CN106529080B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107391849A (zh) * 2017-07-25 2017-11-24 上海华力微电子有限公司 电阻模型及其修正方法
CN108038322A (zh) * 2017-12-21 2018-05-15 上海华力微电子有限公司 一种spice集中模型的建模方法及系统
CN109117529A (zh) * 2018-07-27 2019-01-01 上海华力集成电路制造有限公司 电阻模型物理参数提取方法
CN109543299A (zh) * 2018-11-22 2019-03-29 上海华力微电子有限公司 Interconnect电容值SPICE建模方法
CN110008551A (zh) * 2019-03-26 2019-07-12 上海华力集成电路制造有限公司 电阻模型及其提取方法
CN112966387A (zh) * 2021-03-15 2021-06-15 上海华力微电子有限公司 一种固定宽度的单位方块电阻建模方法
CN116611380A (zh) * 2023-07-19 2023-08-18 粤芯半导体技术股份有限公司 电阻阻值计算方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105184026A (zh) * 2015-10-27 2015-12-23 上海华力微电子有限公司 一种mos可变电容的仿真模型建立方法和仿真方法
CN105226054A (zh) * 2015-09-27 2016-01-06 上海华力微电子有限公司 一种通用失配模型及其提取方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226054A (zh) * 2015-09-27 2016-01-06 上海华力微电子有限公司 一种通用失配模型及其提取方法
CN105184026A (zh) * 2015-10-27 2015-12-23 上海华力微电子有限公司 一种mos可变电容的仿真模型建立方法和仿真方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨广华 等: "照明用LED的Spice模型及参数提取方法研究", 《电工技术学报》 *
段宗胜 等: "一种改进的忆阻器的SPICE模型及其仿真", 《微电子学与计算机》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107391849A (zh) * 2017-07-25 2017-11-24 上海华力微电子有限公司 电阻模型及其修正方法
CN107391849B (zh) * 2017-07-25 2020-08-21 上海华力微电子有限公司 电阻模型及其修正方法
CN108038322A (zh) * 2017-12-21 2018-05-15 上海华力微电子有限公司 一种spice集中模型的建模方法及系统
CN108038322B (zh) * 2017-12-21 2021-08-20 上海华力微电子有限公司 一种spice集中模型的建模方法及系统
CN109117529A (zh) * 2018-07-27 2019-01-01 上海华力集成电路制造有限公司 电阻模型物理参数提取方法
CN109543299A (zh) * 2018-11-22 2019-03-29 上海华力微电子有限公司 Interconnect电容值SPICE建模方法
CN110008551A (zh) * 2019-03-26 2019-07-12 上海华力集成电路制造有限公司 电阻模型及其提取方法
CN110008551B (zh) * 2019-03-26 2023-06-20 上海华力集成电路制造有限公司 电阻模型及其提取方法
CN112966387A (zh) * 2021-03-15 2021-06-15 上海华力微电子有限公司 一种固定宽度的单位方块电阻建模方法
CN112966387B (zh) * 2021-03-15 2024-02-20 上海华力微电子有限公司 一种固定宽度的单位方块电阻建模方法
CN116611380A (zh) * 2023-07-19 2023-08-18 粤芯半导体技术股份有限公司 电阻阻值计算方法

Also Published As

Publication number Publication date
CN106529080B (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
CN106529080A (zh) 一种方块电阻spice模型的构建方法
CN106886623B (zh) 用于设计具有布局前rc信息的集成电路的系统
US8826213B1 (en) Parasitic capacitance extraction for FinFETs
US8117576B2 (en) Method for using an equivalence checker to reduce verification effort in a system having analog blocks
CN107315848B (zh) 用于集成电路设计的方法及系统
CN102385646B (zh) Mos晶体管的器件失配的修正方法
US10997332B1 (en) System and method for computing electrical over-stress of devices associated with an electronic design
US20160171136A1 (en) Method for automated assistance to design nonlinear analog circuit with transient solver
US9003342B1 (en) Lumped aggressor model for signal integrity timing analysis
US8478553B2 (en) System for calculating resistive values for microelectronics CAD
US9507906B2 (en) Metal interconnect modeling
US8850374B2 (en) Method of reducing parasitic mismatch
CN106777546B (zh) 一种考虑版图环境的电阻模型提取方法及系统
CN110110406B (zh) 一种基于Excel计算平台实现LS-SVM模型的边坡稳定性预测方法
US20080209366A1 (en) Method and apparatus for analyzing circuit model by reduction and computer program product for analyzing the circuit model
TWI743322B (zh) 用以評估積體電路中之導電結構的方法、系統和非暫態電腦可讀取媒體
US20080250369A1 (en) Method of estimating the signal delay in a VLSI circuit
CN106649920A (zh) 一种基于ibis的集成电路总剂量效应建模方法
US8984468B1 (en) Method to adaptively calculate resistor mesh in IC designs
US7299428B2 (en) Model stamping matrix check technique in circuit simulator
US8145442B2 (en) Fast and accurate estimation of gate output loading
US8185369B2 (en) Method and apparatus for characterizing properties of electronic devices depending on device parameters
CN111414724B (zh) 电路仿真优化的方法
CN117751364A (zh) 用于电子设计自动化的方法和设备
KR100403624B1 (ko) 개선된 ｓｐｉｃｅ 모델 파라미터 추출방법.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200415

Address after: 201203 1060, room 1, 298 Cambridge East Road, Pudong New Area, Shanghai.

Patentee after: SHANGHAI HUALI INTEGRATED CIRCUIT MANUFACTURING Co.,Ltd.

Address before: 201210, Gauss road 568, Zhangjiang hi tech park, Shanghai, Pudong New Area

Patentee before: Shanghai Huali Microelectronics Corp.

TR01 Transfer of patent right