JP2008027302A - レイアウト評価装置 - Google Patents

レイアウト評価装置 Download PDF

Info

Publication number
JP2008027302A
JP2008027302A JP2006200992A JP2006200992A JP2008027302A JP 2008027302 A JP2008027302 A JP 2008027302A JP 2006200992 A JP2006200992 A JP 2006200992A JP 2006200992 A JP2006200992 A JP 2006200992A JP 2008027302 A JP2008027302 A JP 2008027302A
Authority
JP
Japan
Prior art keywords
index value
layout
evaluation
individual
correlation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006200992A
Other languages
English (en)
Other versions
JP4882573B2 (ja
Inventor
Noriyuki Ito
則之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006200992A priority Critical patent/JP4882573B2/ja
Priority to US11/560,484 priority patent/US7559042B2/en
Publication of JP2008027302A publication Critical patent/JP2008027302A/ja
Application granted granted Critical
Publication of JP4882573B2 publication Critical patent/JP4882573B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】ネットリストのみの情報からレイアウト可能性を判断することができるレイアウト評価装置を提供する。
【解決手段】上記課題を解決するために、レイアウト評価装置10に、第1の個別指標値を生成する第1の個別指標値生成部11と、第2の個別指標値を生成する第2の個別指標値生成部12と、第2の個別指標値から第2の指標値を算出する評価式であって第2の指標値とそのブロックサイズとが相関関係を持つ評価式を生成する相関関係抽出部13と、第2の指標値とそのブロックサイズとが相関関係を有する範囲を特定し、第2の個別指標値に換えて第1の個別指標値を評価式に与えて得る第1の指標値が相関範囲に含まれる場合にレイアウト可能と判断するレイアウト評価部14と、を備える。
【選択図】図1

Description

本発明は、レイアウト設計前にネットリスト等の論理情報に基づく回路のレイアウト実現性を評価するレイアウト評価装置に関する。
近年、製造技術等の発達にともなってLSIの大規模化、高密度化が進んでいる。そのため、LSIの設計工程におけるレイアウト工程を充分に確保することが重要となってきている。
CPU周辺のLSI(以下、「周辺LSI」という)は、CPU等の演算回路と異なって世代毎に大きく論理が変わる。そのため、論理が変わる毎にレイアウト可能なブロックサイズを新規に決定する必要がある。
しかし、上述のようにLSIの大規模化、高密度化等の理由から周辺LSIの論理設計工程に時間を要するため、ネットリストが安定するにも時間を要する。そのため、ネットリストができ次第、レイアウトの実現性を短いTAT(Turn around time:設計・開発期間)で評価できる技術が重要となる。
このような評価ができない場合、レイアウト工程、例えば配線作業まで進んだ段階でレイアウト実現が困難であることが明らかになる場合がある。このようなことが発生すると、論理設計やフロアプランの変更の可能性もあり、開発スケジュールが遅延に至る可能性もある。
特許文献1には、設計した回路のレイアウトの難易性を評価することによりレイアウトの時間の短縮を可能にするレイアウト方法及びレイアウタビリティ評価装置について開示されている。
また、特許文献2には、チップサイズ及びクリティカルパスを設計初期段階で把握し、改善するための機能ブロックのモデル作成によるLSI設計システム及びそのLSI設計方法について開示されている。
また、近年では、非特許文献1や非特許文献2に開示されるように、ネットリストから指標を作成してレイアウトの容易性を判断する技術が考え出されている。
特開平07−056982号公報 特開2000−076321号公報 P.Kudva、A.Sullivan and W.Dougherty、"Metrics for structural logic synthesis"、Proc. of ICCAD、pp.551−556、2002 Q.Liu、M.M.Sadowska、"Pre−layout Wire Length and Congestion Estimation"、Proc. of DAC、pp.582−587、2004
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、ネットリストのみの情報からレイアウト可能性を判断することができるレイアウト評価装置を提供することである。
上記課題を解決するために、本発明に係るレイアウト評価装置は、所望の回路における接続状態を表す第1の論理情報を用いて該回路のレイアウトの実現性を評価するレイアウト評価装置であって、前記第1の論理情報からレイアウトの可否の判断材料となる1または2以上の第1の個別指標値を生成する第1の個別指標値生成部と、レイアウト可能に設計された回路における接続状態を表す第2の論理情報毎に、該第2の論理情報からレイアウトの可否の判断材料となる1または2以上の第2の個別指標値を生成する第2の個別指標値生成部と、前記第2の論理情報毎に前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報におけるブロックサイズと、が相関関係を持つように前記第2の指標値を算出する評価式を生成する相関関係抽出部と、前記第2の論理情報において、前記第2の指標値と前記ブロックサイズとが前記相関関係を有する範囲を特定し、前記評価式における前記第2の個別指標値を前記第1の個別指標値に換えて算出する第1の指標値が前記範囲内に含まれる場合にレイアウト可能と判断するレイアウト評価部と、を備える。
本発明によると、第2の個別指標値生成部が、既にレイアウト設計をしてレイアウト可能と確認されている回路における接続状態を表す第2の論理情報から第2の個別指標値を作成し、相関関係抽出部が、第2の個別指標値を評価式に代入して得られる第2の指標値とそのブロックサイズとが相関関係を持つように評価式を決定する。
そして、レイアウト評価部が、第2の指標値とそのブロックサイズとが相関関係を有する範囲を特定し、第1の個別指標値を評価式に代入して得られる第1の指標値がその範囲に含まれる場合にレイアウト可能と判断する。
その結果、所望の回路における接続状態を表す論理情報(第1の論理情報)のみを用いてレイアウトの実現性を判断することが可能となる効果を奏する。
以上に説明したように、本発明によると、ネットリストのみの情報からレイアウト可能性を判断することができるレイアウト評価装置を提供することが可能となる。
以下、本発明の実施の形態について図1〜図13に基づいて説明する。
図1は、本発明の実施例に係るレイアウト評価装置10の概要を説明する図である。
図1に示すレイアウト評価装置10は、評価対象ネットリストから第1の個別指標値を生成する第1の個別指標値生成部11と、レイアウト済ネットリスト毎に第2の個別指標値を生成する第2の個別指標値生成部12と、第2の個別指標値から第2の指標値を算出する評価式であって第2の指標値とそのブロックサイズとが相関関係を持つ評価式を生成する相関関係抽出部13と、第2の指標値とそのブロックサイズとが相関関係を有する範囲(以下、「相関範囲」という)を特定し、第2の個別指標値に換えて第1の個別指標値を評価式に与えて得る第1の指標値が相関範囲に含まれる場合にレイアウト可能と判断するレイアウト評価部14と、を備える。
ここで、評価対象ネットリストは、レイアウト可能か否かを評価する評価対象のネットリストである。
また、レイアウト済ネットリストは、既に当該ネットリストに基づいてレイアウト設計又は回路製造まで完了した結果、レイアウト可能であることやそのブロックサイズが既知となっているネットリストである。
したがって、例えば、「第2の指標値とそのブロックサイズ」とは、レイアウト済ネットリストから生成した第2の個別指標値を評価式に代入して得る第2の指標値と、同じレイアウト済ネットリストに基づいてレイアウト設計等まで完了した結果得られたブロックサイズ、を意味する。
第1の個別指標値生成部11は、評価対象ネットリストからセルの個数等を読み出して第1の個別指標値を生成する。同様に、第2の個別指標値生成部12は、レイアウト済ネットリストからセルの個数等を読み出して第2の個別指標値を生成する。
なお、本実施例では、ネットリスト等の論理情報に基づく回路を構成する1つの素子(例えば、AND回路、NAND回路、XOR回路等)をセルといい、素子間を接続する配線をネットという。
本発明の実施例に係る第1及び第2の個別指標値には、例えば、セルの総面積、ネットの総数、ピンの総数、垂直方向への配線量や垂直方向への配線のもつれ合い度等のように、レイアウト可能性の判断材料になるものを使用する。なお、これらの全てを第1及び第2の個別指標値として使用してもよいし、必要に応じて一部のみを使用してもよい。
相関関係抽出部13は、各レイアウト済ネットリストについて、第2の個別指標値を評価式に代入して得る第2の指標値とそのブロックサイズとが相関関係を持つように評価式を生成する。
本発明の実施例では、以下に示す式(1)を評価式として使用して、各レイアウト済ネットリストから生成した第2の指標値とそのブロックサイズとが相関を持つように評価係数1〜nを決定する。
(指標値)=(評価係数1)*(個別指標値1)+(評価係数2)*(個別指標値2)+
・・・・・+(評価係数n)*(個別指標値n)
・・・ (1)
ここで、第2の指標値とそのブロックサイズとが相関を持つように評価係数1〜nを決定するには、例えば、第2の指標値がブロックサイズに近い値となるように、評価係数1〜nを決めればよい。すなわち、各レイアウト済ネットリストについて、式(1)の右辺の値とブロックサイズとの差がなるべく小さくなるように評価係数1〜nを決定すればよい。
そこで、本発明の実施例では、最小自乗法を用いて評価係数1〜nを決定している。具体的には、下記に示す式(2)の値が最小となるように評価係数1〜nを決定する。なお、最小自乗法については、公知の技術なので詳細な説明は省略する。また、この手法に限定する趣旨ではないことは当然である。必要に応じて他の多変量解析の手法等を用いてもよい。
Σ((ブロックサイズ)−(評価係数1)*(個別指標値1)−・・・
−(評価係数n)*(個別指標値n))*((ブロックサイズ)
−(評価係数1)*(個別指標値1)−・・・
−(評価係数n)*(個別指標値n))
・・・ (2)
レイアウト評価部14は、第2の指標値とブロックサイズとが相関関係を有する範囲を特定する。
各レイアウト済ネットリストから生成した第2の個別指標値を式(1)に代入して得る第2の指標値と、そのブロックサイズと、の関係をグラフ化して相関関係を有する領域を特定する。
例えば、後述する図12に示すように、ブロックサイズをX軸、第2の指標値をY軸として各レイアウト済ネットリストにおけるブロックサイズと第2の指標値とをX−Y座標上にプロットする。そして、上限ラインと下限ラインを特定する。
なお、本実施例に係る上限ラインとは、上記X−Y座標上にプロットされた点がその直線上に少なくとも2点以上通過し、当該直線より上にはプロットされた点が存在しない1次直線である。
同様に、本実施例に係る下限ラインとは、上記X−Y座標上にプロットされた点がその直線上に少なくとも2点以上通過し、当該直線より下にはプロットされた点が存在しない1次直線である。
そして、レイアウト評価部14は、式(1)に第1の個別指標組を代入することにより第1の指標値を算出し、第1の指標値が上記X−Y座標上の相関領域に含まれるか否かを判別する。相関領域に含まれる場合には、レイアウト可能と判断する。
図2は、本発明の実施例に係るレイアウト評価装置10の構成例を示す図である。
図2に示すレイアウト評価装置10は、周辺機器や各種ソフトウェアを実行する他に本実施例に係るレイアウト評価を実現するプログラムを実行するCPU21と、プログラムを実行するために使用される揮発性のメモリ22(例えば、RAM)と、外部からのデータ入力手段である入力装置23(例えば、キーボードやマウス)と、データ等を表示する出力装置24と、レイアウト評価装置10が動作するために必要なプログラムやデータの他に本実施例に係るレイアウト評価を実現するプログラムを記録する外部記録装置25と、メモリ22や外部記録装置25のデータを可搬記録媒体27(例えば、フロッピイディスクやMOディスク、CD−RやDVD−Rなど)に出力し、あるいは可搬記録媒体27からプログラムやデータ等を読み出す媒体駆動装置26と、ネットワーク29に接続するネットワーク接続装置28と、を有し、これらの装置がバス20に接続されて相互にデータの受け渡しが行える構成となっている。
以上の構成において、本発明の実施例に係るレイアウト評価処理は、メモリ22等に記憶されたプログラム命令をCPU22が実行することによって実現される。したがって、第1の個別指標値生成部11、第2の個別指標値生成部12、相関関係抽出部13及びレイアウト評価部14は、CPU22がプログラム命令を実行することによって実現される。
なお、レイアウト評価処理の主体は、CPU22であるが、説明を簡単にするためにレイアウト評価装置10を処理の主体として以下の説明を行なう。
図3は、本発明の実施例に係るレイアウト評価装置10の処理の概要を示すフローチャートである。
なお、図3に示す評価対象ネットリストは、図1で説明したレイアウト可能か否かを評価する評価対象のネットリストである。同様に、レイアウト済ネットリスト1〜nは、既に当該ネットリストに基づいてレイアウト設計等が完了してレイアウト可能であることやそのブロックサイズが既知となっているネットリストである。
また、レイアウトDB1〜nは、レイアウト済ネットリストに基づいてレイアウト設計等を行なった際の設計データである。図3では、レイアウト済ネットリスト1に基づいてレイアウト設計等を行なった際の設計データをレイアウトDB1と表している。
なお、本実施例で使用する設計データは、レイアウト済ネットリストに基づいてレイアウト設計等を行なった結果得られたブロックサイズ、種類毎のセルの形状、各セルの端子座標、各セルの配置座標、各ネットの配線の形状、各ネットの配線の座標等で構成される。
ステップS301aにおいて、レイアウト評価装置10は、評価対象ネットリストから第1の個別指標値を生成するために必要なデータを読込む処理を行なう。ここで、第1の個別指標値を生成するために必要なデータとは、例えば、ネットリストに含まれるセルの名前や個数、ネットの名前である。
データ読込みが終了すると、レイアウト評価装置10は、処理をステップS302aに移行する。そして、評価対象ネットリストやレイアウト済ネットリストで使用するセル情報を記憶するセル情報記憶部からセル情報(例えば、種類毎のセルのサイズ等)を読み出す。そして、ステップS301a及びS302aで取得したデータから第1の個別指標値を生成する。
第1の個別指標値の生成が終了すると、レイアウト評価装置10は、処理をステップS303aに移行する。そして、評価対象ネットリストが複数ある場合には、評価対象ネットリスト毎にその評価対象ネットリストから生成された第1の個別指標値をまとめて個別指標組(以下、「第1の個別指標組」という)を作成する。
ここで、図4に本発明の実施例に係る第1の個別指標組の構成例を示す。図4に示す第1の個別指標組40は、評価対象ネットリストのネットリスト番号と、ステップS302aにおいて当該ネットリストから読み出したデータから算出した第1の個別指標値1〜nと、で構成されるデータである。なお、以下で説明する第2の個別指標組も同様の構成である。
一方、ステップS301bにおいて、レイアウト評価装置10は、各レイアウト済ネットリストから第2の個別指標値を生成するために必要なデータを読込む処理を行なう。ここで、第2の個別指標値を生成するために必要なデータは、ステップS301aと同様に、例えば、ネットリストに含まれるセルの名前や個数、ネットの名前等である。
データ読込みが終了すると、レイアウト評価装置10は、処理をステップS302bに移行する。そして、セル情報記憶部からセル情報(例えば、種類毎のセルのサイズ等)を読み出し、ステップS301b及びS302bで取得したデータから第2の個別指標値を生成する。
第2の個別指標値の生成が終了すると、レイアウト評価装置10は、処理をステップS303bに移行する。そして、レイアウト済ネットリスト毎に、そのレイアウト済ネットリストから生成された第2の個別指標値をまとめて個別指標組(以下、「第2の個別指標組」という)を作成する。
また、ステップS304bにおいて、レイアウト評価装置10は、複数のレイアウトDBから設計データを読込む処理を行なう。設計データの読込みが完了すると、レイアウト評価装置10は、処理をステップS305bに移行する。そして、ステップS304bで読込んだ設計データからブロックサイズを取得する。
第2の個別指標組とブロックサイズとを取得すると、評価装置10は、処理をステップS306bに移行する。
ステップS306bにおいて、レイアウト評価装置10は、全ての第2の個別指標組について、第2の個別指標組と、そのブロックサイズと、のペア(以下、「第2の指標組」という)を作成する。
ここで、図5に本発明の実施例に係る第2の指標組の例を示す。図5に示す第2の指標組50は、レイアウト済ネットリストのネットリスト番号と、ステップ302bにおいて当該ネットリストから読み出したデータから算出した第2の個別指標値1〜nと、当該ネットリストに対応するレイアウトDB番号と、当該レイアウトDBから読出したブロックサイズと、で構成されるデータである。
ステップS307bにおいて、レイアウト評価装置10は、ステップS306bで生成した第2の指標組それぞれについて、第2の個別指標値を評価式に代入して得る第2の指標値と、そのブロックサイズと、が相関を持つように評価式における評価係数1〜nを決定する。
前述のように、本実施例では、式(2)を利用した最小自乗法により評価係数1〜nを決定する。
評価係数1〜nを決定すると、レイアウト評価装置10は、処理をステップS308bに移行する。そして、第2の指標値とそのブロックサイズとが相関関係を有する範囲を特定する。本実施例では、第2の指標値とそのブロックサイズとの相関グラフにおける上限ラインと下限ラインを求めて相関範囲を特定する。
一方、ステップS302aまたはS303aの処理が終了すると、レイアウト評価装置10は、処理をステップS304aに移行する。そして、ステップS308bで決定した評価係数1〜nを用いた評価式に第1の個別指標組を代入することによって第1の指標値を算出する。
例えば、図6に示す回路構成のネットリスト(ネットリスト1及び2)の場合を考える。図6に示すネットリスト1はサイズの同じセル601〜607とネット1〜10とで構成される。また、ネットリスト2は、サイズの異なるセル611〜614及びセル615〜617とネット1〜10とで構成される。
ここで、式(1)における個別指標値1〜3にそれぞれ「セル総面積」、「ネット数」及び「ピン数」を使用した場合、セル601〜607及び611〜614のサイズを1、セル615〜617のサイズを2とすると、ネットリスト1及び2の個別指標値は、それぞれ図7の表のようになる。
ステップS307bの処理によって評価式が以下のように決定されたとすると、
(指標値)=5*(セル総面積)+2*(ネット数)+1*(ピン数)
・・・ (3)
図7に示したセル総面積、ネット数及びピン数を式(3)に代入することによって第1の指標値(図7に示す72、88)が算出される。
第1の指標値を算出すると、レイアウト評価装置10は、ステップS308bで特定した相関グラフにおける相関範囲を参照する。そして、第1の指標値における当該相関範囲のブロックサイズの範囲を取得する。
ステップS305aにおいて、レイアウト評価装置10は、第1の指標値が相関範囲に含まれない場合には、レイアウト不可能と判断する。また、第1の指標値が相関範囲に含まれる場合には、ステップS304aで取得したブロックサイズの範囲においてレイアウト可能と判断する。
例えば、後述する図12の相関グラフが得られた場合、ステップS304aで算出された第1の指標値がAだとすると、ブロックサイズがB〜Cまでの範囲内では、レイアウト可能と判断する。
さらに、後述する図13の相関グラフが得られた場合、ステップS304aで算出された第1の指標値Aを中央ラインに代入して得られる単位面積当りのセル面積がDのとき、例えば、Dの値が所定の値より小さいとレイアウトが容易と判断し、Dの値が所定の値より大きいとレイアウトが難しいと判断する。なお、所定の値は、必要に応じて決定すればよい。
ステップS306aにおいて、レイアウト評価装置10は、ステップS305aにおける判断結果を出力装置24に出力(表示)して処理を終了する。
図8は、図3に示したステップS302a及びS302bにおける個別指標値算出処理のフローチャートを示す図である。
ステップS801において、レイアウト評価装置10は、例えば、メモリ22等を参照して、あらかじめ指定された第1及び第2の指標値(以下、図8の説明において単に「指標値」という)の種類を取得する。
ステップS802において、レイアウト評価装置10は、ステップS801で取得した指標値の種類に応じて処理を選択する。すなわち、ステップS801で取得した指標値の種類に(1)セル総面積が指定されていればステップS803aに移行し、(2)ネット数が指定されていればステップS803bに移行する。また、(3)ピン総数が指定されていればステップS803cに移行し、(4)垂直方向配線量が指定されていればステップS803dに移行する。そして、(5)垂直方向配線のもつれ度合いが指定されていればステップS803eに移行する。
なお、図8に示すフローチャートは、(1)〜(5)のいずれか1つの算出処理を選択的に行なうことを示すものではなく、ステップS801で取得した指標値の種類全てについて(1)〜(5)の算出処理を行なうことを示している。
(1)セル総面積算出処理
ステップS803aにおいて、レイアウト評価装置10は、メモリ22上に展開されている評価対象ネットリスト又はレイアウト済ネットリスト(以下、図8の説明において単に「ネットリスト」という)からセルの名前とその個数を取り出す。
ステップS804aにおいて、レイアウト評価装置10は、ステップS803aで取得したセルを種類毎に分類する。そして、ステップS805aにおいて、種類毎のセルの個数を集計する。
ステップS805aにおいて、レイアウト評価装置10は、セル情報記憶部からセル情報(種類毎のセルのサイズ)を読込む。そして、種類毎のセルのサイズと、ステップS805aで集計した種類毎のセル数とからセルが占有する総面積を算出する。
ステップS806aにおいて、レイアウト評価装置10は、ステップS805aで算出したセル総面積を指標値としてメモリ22等に記憶する。
(2)ネット総数算出力
ステップS803bにおいて、レイアウト評価装置10は、メモリ22上に展開されているネットリストからネットの名前を全て取り出す。そして、ステップS804bにおいて、ステップS803bで取り出したネットの数を集計する。
ステップS805bにおいて、レイアウト評価装置10は、ステップS805bで集計したネット数を指標値としてメモリ22等に記憶する。
(3)ピン総数計算処理
ステップS803cにおいて、レイアウト評価装置10は、メモリ22上に展開されているネットリストからセルの名前とその個数を取り出す。
ステップS804cにおいて、レイアウト評価装置10は、ステップS803cで取得したセルを種類毎に分類する。そして、ステップS805cにおいて、種類毎のセルの個数を集計する。
ステップS806cにおいて、レイアウト評価装置10は、セル情報記憶部からセル情報(セルの種類毎のピン数)を読み込む。そして、ステップS807cにおいて、ステップS805cで集計した種類毎のセル数と、ステップS806cで取得したセルの種類毎のピン数と、から全てのセルに備わるピンの総数を算出する。そして、ピンの総数をセルの総面積で割ることによってピン密度を算出する。
このピン密度を使用することによって、回路内部における配線の局所的混雑度を考慮してレイアウトの実現性を判断することが可能となる。なお、本実施例に係るピン密度は、ピンの総数をセルの総面積で割ることによって算出しているが、例えば、レベルソートした後に同一レベル毎にピン密度を求めてその最大値を指標値としてもよい。
ステップS808cにおいて、レイアウト評価装置10は、ステップS807cで算出したピン密度を指標値としてメモリ22等に記憶する。
(4)垂直方向配線量算出処理
ステップS803dにおいて、レイアウト評価装置10は、ネットリストのレベルソートを行なう。
本実施例に係るレベルソートとは、入力に接続される素子をレベル1、レベル1の素子に接続される素子をレベル2と順次素子にレベル付けを行なう処理をいう。ただし、複数の異なるレベルの素子に接続される場合には、より高いレベル番号を割当てる。
例えば、図9において、セルA〜Cはそれぞれ入力に接続されるのでレベル1、セルD及びEはそれぞれレベル1のセルA及びBに接続されるのでレベル2、セルF及びGはそれぞれレベル2のセルD及びEに接続される素子なのでレベル3とレベル付けされる。なお、セルGはレベル1のセルCとレベル2のセルEの両方に接続されているが、より高いレベルの方を優先するので、レベル2のセルEに接続されているものとしてレベル付けを行なっている。
ステップS804dにおいて、レイアウト評価装置10は、全てのネットについて、同一レベル内での垂直方向接続の水平線を横切る数を算出する。そして、ステップS805dにおいて、その総和をとって垂直方向配線量を算出する。
例えば、図9に示すように、本実施例では同一レベル方向を垂直方向、レベル間の境界を横切る方向を水平方向とする。レベル1において、ネットAはセルAとセルCとに接続されているので、水平線a及びbを横切っている。したがって、レベル1内での垂直方向接続の水平線を横切る数は2となる。レベル2では水平線a及びbを横切るネットがないので0、レベル3ではネットBが水平線a及びbを横切っているので2となる。
なお、例えば、セルBとセルCとを入れ換えると、垂直方向接続の水平線を横切る数は2から1に減少する。このように、同一レベル内でセルの配置を置き換えることによって垂直方向接続の水平線を横切る数が変化する場合には、その最小値を求めても良い。
ステップS806dにおいて、レイアウト評価装置10は、ステップS805dで算出した垂直方向配線量を指標値としてメモリ22等に記憶する。
(5)垂直方向配線のもつれ度合い算出処理
ステップS803eにおいて、レイアウト評価装置10は、ネットリストのレベルソートを行なう。
ステップS804eにおいて、レイアウト評価装置10は、全てのネットについて、同一レベル内での接続グループ数を算出する。さらに、その接続グループ数の逆数を算出する。
本実施例に係る接続グループとは、同一レベル内で接続を持つセル同士のグループをいう。例えば、図10に示すように、同一レベル内において、セルAとB、BとC、CとD及びDとAはそれぞれ接続を持つセル同士なので1つの接続グループ101を形成する。この時、接続グループ数は1となる。
また、同一レベル内において、セルEとF、GとHはそれぞれ接続を持つセル同士なので、それぞれ接続グループ102及び103を形成する。この時、接続グループ数は2となる。
ステップS805eにおいて、レイアウト評価装置10は、ステップS804eで算出した接続グループ数の逆数の総和を求めて垂直方向配線のもつれ合い度合いを算出する。
接続グループ数が少なければ少ないほど配線の交差は多くなるのでレイアウトが難しくなる。すなわち、もつれ合い度合いが大きいほどレイアウトが難しいという指標となる。
ステップS806eにおいて、レイアウト評価装置10は、ステップS806eで算出した垂直方向配線のもつれ度合いをメモリ22等に記憶する。
図11は、図3に示したステップS307bにおける評価係数決定処理のフローチャートを示す図である。
図3に示したステップS306bにおいて、第2の指標組の作成が完了すると、レイアウト評価装置10は、処理をステップS1101に移行する。
ステップS1101において、レイアウト評価装置10は、ステップS306bで作成した第2の指標組をメモリ22等から取得する。さらに、評価式(式(1)に示した評価式を構成する評価係数1〜n)をメモリ22等から取得する。
ステップS1102において、レイアウト評価装置10は、図1で説明したように、ステップS1101で取得した第2の指標組と、評価係数1〜nと、をそれぞれ式(2)に代入して、式(2)で算出した値が最小となるように評価係数1〜nを決定する。
ステップS1103において、レイアウト評価装置10は、ステップS1102で決定した評価係数1〜nを用いた評価式に、第2の指標組毎にその第2の個別指標組を代入して第2の指標値を算出する。
ステップS1104において、レイアウト評価装置10は、第2の指標組毎に、ステップS1103で算出した第2の指標値とそのブロックサイズとをX−Y座標上にプロットして相関グラフを生成する。
ここで、図12に本実施例に係る相関グラフの例を示す。ステップS1103で算出された第2の指標値とそのブロックサイズには(正の)相関関係があることが分かる。なお、図12には、参考のためにステップS308bで求める上限ライン及び下限ラインと、ステップS304aで算出する第1の指標値も示している。例えば、第1の指標値がAであった場合、ブロックサイズがB〜Cの範囲であればレイアウトが可能と判断できる。
さらに、本実施例では、以下の処理を実行する。
ステップS1105において、レイアウト評価装置10は、図3に示したステップS304bで読み出した設計データから単位面積当りのセルの面積を取得する。そして、ステップS1104でプロットしたX−Y座標上にZ軸を追加し、第2の指標値に対応する単位面積当りのセルの面積をそれぞれプロットする。
ステップS1106において、レイアウト評価装置10は、ステップS1105でプロットした第2の指標値と単位面積当りのセル(又は配線)の面積とが相関関係にあるか否かを判別する。例えば、相関係数を算出して0.5以上の場合に相関があると判断すればよい。
相関があると判断した場合、レイアウト評価装置10は、処理をステップS1107に移行する。また、相関がないと判断した場合、レイアウト評価装置10は、処理をステップS1108に移行する。
ステップS1107において、レイアウト評価装置10は、Y−Z座標上において、第2の指標値と単位面積当りのセル(又は配線)の面積とが相関関係を有する範囲の中央ラインを作成する。例えば、図3のステップS308bに示したように、第2の指標値と単位面積当りのセルの面積との相関グラフにおける上限ラインと下限ラインとを求め、その上限ラインと下限ラインとの中間線を求めればよい。
一方、ステップS1108において、レイアウト評価装置10は、ステップS1101〜S1102と同様の手法を用いて、ステップS1101で取得した第2の指標組と、そのブロックサイズから算出されるセルの単位当り面積と、評価係数1〜nと、をそれぞれ式(4)に代入して、式(4)で算出した値が最小となるように評価係数1〜nを決定する。
Σ((セルの単位当り面積)−(評価係数1)*(個別指標値1)−・・・
−(評価係数n)*(個別指標値n))*((セルの単位当り面積)
−(評価係数1)*(個別指標値1)−・・・
−(評価係数n)*(個別指標値n))
・・・(4)
そして、評価係数1〜nが決定すると、ステップS1105と同様に、レイアウト評価装置10は、ステップS1104でプロットしたX−Y座標にZ軸を追加し、第2の指標値に対応する単位面積当りのセルの面積をプロットする。そして、ステップS1107に移行する。
以上の処理によって、例えば、図13に示すX−Y−Z座標を使用した相関グラフが得られる。図13に示す相関グラフは、図12に示した相関グラフの第2の指標値に対応する単位面積当りのセル面積をそれぞれZ軸にプロットしたものである。
そして、第1の指標値がAの場合、中央ラインより単位面積当りのセル面積Dが求められる。Dが所定の値より小さい場合にはレイアウトが容易と判断し、所定の値より大きい場合にはレイアウトが難しいと判断する。
したがって、本実施例によるとレイアウト可能性だけでなく、レイアウトの難易度も判断することができるようになる。
なお、本実施例では、単位面積当りのセル面積をZ軸に使用したがこれに限定する趣旨ではない。例えば、単位面積当りの配線の面積等、実際のレイアウトから抽出した集計値であってレイアウトの難易度を表しているものを使用すればよい。
また、本実施例では、ブロックサイズを使用したが、ブロックサイズの代りにブロックサイズを例えばNANDゲートサイズで割った値を使用してもよい。これにより、世代の違うCMOSで設計された設計データであっても、本実施例に係るレイアウト済ネットリストやレイアウトDBとして活用することができる。
以上に説明したように、本実施例によると、評価対象ネットリストから第1の指標値を算出する。一方、過去にレイアウトまで完了した設計データ(レイアウト済ネットリストやレイアウトDB)から第2の指標値を算出して相関範囲を特定する。そして、第1の指標値が当該相関範囲に入っていればレイアウト実現可能と判断するので、評価対象のネットリストのみの情報からレイアウト可能性を判断することが可能となる。
また、第1の指標値が相関範囲に含まれるブロックサイズを求めることにより、レイアウト可能となるブロックサイズを算出することが可能となる。
(付記1) 所望の回路における接続状態を表す第1の論理情報を用いて、該所望の回路のレイアウト実現性を評価するレイアウト評価装置であって、
前記第1の論理情報から、前記所望の回路レイアウト可否の判断材料となる第1の個別指標値を生成する第1の個別指標値生成部と、
レイアウト可能に設計された回路における接続状態を表す第2の論理情報から、前記所望の回路レイアウト可否の判断材料となる第2の個別指標値を生成する第2の個別指標値生成部と、
前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報におけるブロックサイズとが相関関係を持つように、前記第2の論理情報に対応する前記第2の指標値を算出する評価式を生成する相関関係抽出部と、
前記第2の論理情報において、前記第2の指標値と前記ブロックサイズとが相関関係を有する範囲を特定し、前記評価式における前記第2の個別指標値を前記第1の個別指標値に換えて前記評価式から算出される第1の指標値が前記範囲内に含まれる場合に、前記所望の回路のレイアウトが可能と判断するレイアウト評価部と、
を備えるレイアウト評価装置。
(付記2) 前記第1及び第2の個別指標値には、セルの総面積、ネットの総数、ピン密度、垂直方向配線量、垂直方向配線のもつれ度合いのいずれか1つまたは2つ以上を使用する、
ことを特徴とする付記1に記載のレイアウト評価装置。
(付記3) 前記評価式は、前記第1または第2の指標値毎に、該第1または第2の指標値と所定の係数との積を算出し、該積の総和を算出する、
ことを特徴とする付記1に記載のレイアウト評価装置。
(付記4) 前記所定の係数は、前記第2の論理情報毎に前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報におけるブロックサイズと、が相関関係を持つように決定された係数である、
ことを特徴とする付記1に記載のレイアウト評価装置。
(付記5) 前記第2の指標値と、前記第2の論理情報が表す回路のレイアウトから抽出した第3の指標値と、の相関関係の範囲を特定し、前記評価式における前記第2の個別指標値を前記第1の個別指標値に換えて算出する第1の指標値の前記範囲内における位置に応じてレイアウト難易度を判断するレイアウト難易度評価部をさらに備える、
ことを特徴とする付記1に記載のレイアウト評価装置。
(付記6) 前記第3の指標値は、前記第2の論理情報が表す回路のレイアウトから抽出した単位当りのセル面積、単位面積当りの配線面積のいずれか1つを使用する、
ことを特徴とする付記5に記載のレイアウト評価装置。
(付記7) 前記第2の論理情報毎に前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報が表す回路のレイアウトから抽出した第3の指標値と、が相関関係を持つように前記第2の指標値を算出する難易度評価式を生成する相関関係抽出部と、
前記第2の論理情報において、前記第2の指標値と前記第3の指標値とが前記相関関係を有する範囲を特定し、前記難易度評価式における前記第2の個別指標値を前記第1の個別指標値に換えて算出する第1の指標値の前記範囲内における位置に応じてレイアウト難易度を判断するレイアウト難易度評価部と、をさらに備える、
ことを特徴とする付記1に記載のレイアウト評価装置。
(付記8) 前記ブロックサイズに換えて、該ブロックサイズを所定のセルのサイズで割った値を使用する、
ことを特徴とする付記1に記載のレイアウト評価装置。
(付記9) 前記レイアウト評価部は、前記第1の指標値が前記範囲内に含まれるために必要な前記ブロックサイズの範囲を特定し、該範囲をレイアウト可能なブロックサイズの範囲とする、
ことを特徴とする付記1に記載のレイアウト評価装置。
(付記10) 所望の回路における接続状態を表す第1の論理情報を用いて、該所望の回路のレイアウト実現性を評価するレイアウト評価方法であって、
前記第1の論理情報から、前記所望の回路レイアウト可否の判断材料となる第1の個別指標値を生成する処理と、
レイアウト可能に設計された回路における接続状態を表す第2の論理情報から、前記所望の回路レイアウト可否の判断材料となる第2の個別指標値を生成する処理と、
前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報におけるブロックサイズとが相関関係を持つように、前記第2の論理情報に対応する前記第2の指標値を算出する評価式を生成する相関関係抽出処理と、
前記第2の論理情報において、前記第2の指標値と前記ブロックサイズとが相関関係を有する範囲を特定し、前記評価式における前記第2の個別指標値を前記第1の個別指標値に換えて前記評価式から算出される第1の指標値が前記範囲内に含まれる場合に、前記所望の回路がレイアウト可能と判断するレイアウト評価処理と、
を行なうレイアウト評価方法。
(付記11) 前記第2の指標値と、前記第2の論理情報が表す回路のレイアウトから抽出した第3の指標値と、の相関関係の範囲を特定し、前記評価式における前記第2の個別指標値を前記第1の個別指標値に換えて算出する第1の指標値の前記範囲内における位置に応じてレイアウト難易度を判断するレイアウト難易度評価処理、
をさらに行なう付記10に記載のレイアウト評価方法。
(付記12) 前記第2の論理情報毎に前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報が表す回路のレイアウトから抽出した第3の指標値と、が相関関係を持つように前記第2の指標値を算出する難易度評価式を生成する相関関係抽出処理と、
前記第2の論理情報において、前記第2の指標値と前記第3の指標値とが前記相関関係を有する範囲を特定し、前記難易度評価式における前記第2の個別指標値を前記第1の個別指標値に換えて算出する第1の指標値の前記範囲内における位置に応じてレイアウト難易度を判断するレイアウト難易度評価処理と、
をさらに行なう付記10に記載のレイアウト評価方法。
(付記13) 所望の回路における接続状態を表す第1の論理情報を用いて、該所望の回路のレイアウト実現性を評価するレイアウト評価方法であって、
前記第1の論理情報から、前記所望の回路レイアウト可否の判断材料となる第1の個別指標値を生成して記憶部に記憶するステップと、
レイアウト可能に設計された回路における接続状態を表す第2の論理情報から、前記所望の回路レイアウト可否の判断材料となる第2の個別指標値を生成して記憶部に記憶するステップと、
前記記憶部から前記第2の個別指標値を読出し、該第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報におけるブロックサイズとが相関関係を持つように、前記第2の論理情報に対応する前記第2の指標値を算出する評価式を生成するステップと、
前記第2の論理情報において、前記第2の指標値と前記ブロックサイズとが相関関係を有する範囲を特定し、前記記憶部から前記第1の個別指標値を読出し、前記評価式における前記第2の個別指標値を該第1の個別指標値に換えて前記評価式から算出される第1の指標値が前記範囲内に含まれる場合に、前記所望の回路がレイアウト可能と判断するステップと、
を情報処理装置に実行させるレイアウト評価のためのプログラム。
(付記14) 前記第2の指標値と、前記第2の論理情報が表す回路のレイアウトから抽出した第3の指標値と、の相関関係の範囲を特定し、前記評価式における前記第2の個別指標値を前記第1の個別指標値に換えて算出する第1の指標値の前記範囲内における位置に応じてレイアウト難易度を判断するステップ、
をさらに情報処理装置に実行させる付記13に記載のレイアウト評価のためのプログラム。
(付記15) 前記第2の論理情報毎に前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報が表す回路のレイアウトから抽出した第3の指標値と、が相関関係を持つように前記第2の指標値を算出する難易度評価式を生成するステップと、
前記第2の論理情報において、前記第2の指標値と前記第3の指標値とが前記相関関係を有する範囲を特定し、前記難易度評価式における前記第2の個別指標値を前記第1の個別指標値に換えて算出する第1の指標値の前記範囲内における位置に応じてレイアウト難易度を判断するステップと、
をさらに情報処理装置に実行させる付記13に記載のレイアウト評価のためのプログラム。
本発明の実施例に係るレイアウト評価装置の概要を説明する図である。 本発明の実施例に係るレイアウト評価装置の構成例を示す図である。 本発明の実施例に係るレイアウト評価装置の処理の概要を示すフローチャートである。 本発明の実施例に係る第1の個別指標組の構成例を示す図である。 本発明の実施例に係る第2の指標組の例を示す図である。 本発明の実施例に係るネットリストを説明する図である。 本発明の実施例に係る第1及び第2の個別指標値を説明する図である。 本発明の実施例に係る個別指標値算出処理を示すフローチャートである。 本発明の実施例に係る垂直方向配線量計算処理の概要を示す図である。 本発明の実施例に係る垂直方向配線のもつれ度合い算出処理の概要を示す図である。 本発明の実施例に係る評価係数決定処理を示すフローチャートである。 本発明の実施例に係る相関グラフの例を示す図である。 本発明の実施例に係る相関グラフの例を示す図である。
符号の説明
10 レイアウト評価装置
11 第1の個別指標値生成部
12 第2の個別指標値生成部
13 相関関係抽出部
14 レイアウト評価部

Claims (10)

  1. 所望の回路における接続状態を表す第1の論理情報を用いて、該所望の回路のレイアウト実現性を評価するレイアウト評価装置であって、
    前記第1の論理情報から、前記所望の回路レイアウト可否の判断材料となる第1の個別指標値を生成する第1の個別指標値生成部と、
    レイアウト可能に設計された回路における接続状態を表す第2の論理情報から、前記所望の回路レイアウト可否の判断材料となる第2の個別指標値を生成する第2の個別指標値生成部と、
    前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報におけるブロックサイズとが相関関係を持つように、前記第2の論理情報に対応する前記第2の指標値を算出する評価式を生成する相関関係抽出部と、
    前記第2の論理情報において、前記第2の指標値と前記ブロックサイズとが相関関係を有する範囲を特定し、前記評価式における前記第2の個別指標値を前記第1の個別指標値に換えて前記評価式から算出される第1の指標値が前記範囲内に含まれる場合に、前記所望の回路のレイアウトが可能と判断するレイアウト評価部と、
    を備えるレイアウト評価装置。
  2. 前記第1及び第2の個別指標値には、セルの総面積、ネットの総数、ピン密度、垂直方向配線量、垂直方向配線のもつれ度合いのいずれか1つまたは2つ以上を使用する、
    ことを特徴とする請求項1に記載のレイアウト評価装置。
  3. 前記評価式は、前記第1または第2の指標値毎に、該第1または第2の指標値と所定の係数との積を算出し、該積の総和を算出する、
    ことを特徴とする請求項1に記載のレイアウト評価装置。
  4. 前記所定の係数は、前記第2の論理情報毎に前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報におけるブロックサイズと、が相関関係を持つように決定された係数である、
    ことを特徴とする請求項1に記載のレイアウト評価装置。
  5. 前記第2の指標値と、前記第2の論理情報が表す回路のレイアウトから抽出した第3の指標値と、の相関関係の範囲を特定し、前記評価式における前記第2の個別指標値を前記第1の個別指標値に換えて算出する第1の指標値の前記範囲内における位置に応じてレイアウト難易度を判断するレイアウト難易度評価部をさらに備える、
    ことを特徴とする請求項1に記載のレイアウト評価装置。
  6. 前記第3の指標値は、前記第2の論理情報が表す回路のレイアウトから抽出した単位当りのセル面積、単位面積当りの配線面積のいずれか1つを使用する、
    ことを特徴とする請求項5に記載のレイアウト評価装置。
  7. 前記第2の論理情報毎に前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報が表す回路のレイアウトから抽出した第3の指標値と、が相関関係を持つように前記第2の指標値を算出する難易度評価式を生成する相関関係抽出部と、
    前記第2の論理情報において、前記第2の指標値と前記第3の指標値とが前記相関関係を有する範囲を特定し、前記難易度評価式における前記第2の個別指標値を前記第1の個別指標値に換えて算出する第1の指標値の前記範囲内における位置に応じてレイアウト難易度を判断するレイアウト難易度評価部と、をさらに備える、
    ことを特徴とする請求項1に記載のレイアウト評価装置。
  8. 前記ブロックサイズに換えて、該ブロックサイズを所定のセルのサイズで割った値を使用する、
    ことを特徴とする請求項1に記載のレイアウト評価装置。
  9. 前記レイアウト評価部は、前記第1の指標値が前記範囲内に含まれるために必要な前記ブロックサイズの範囲を特定し、該範囲をレイアウト可能なブロックサイズの範囲とする、
    ことを特徴とする請求項1に記載のレイアウト評価装置。
  10. 所望の回路における接続状態を表す第1の論理情報を用いて、該所望の回路のレイアウト実現性を評価するレイアウト評価方法であって、
    前記第1の論理情報から、前記所望の回路レイアウト可否の判断材料となる第1の個別指標値を生成する処理と、
    レイアウト可能に設計された回路における接続状態を表す第2の論理情報から、前記所望の回路レイアウト可否の判断材料となる第2の個別指標値を生成する処理と、
    前記第2の個別指標値を用いて算出される第2の指標値と、前記第2の論理情報におけるブロックサイズとが相関関係を持つように、前記第2の論理情報に対応する前記第2の指標値を算出する評価式を生成する相関関係抽出処理と、
    前記第2の論理情報において、前記第2の指標値と前記ブロックサイズとが相関関係を有する範囲を特定し、前記評価式における前記第2の個別指標値を前記第1の個別指標値に換えて前記評価式から算出される第1の指標値が前記範囲内に含まれる場合に、前記所望の回路がレイアウト可能と判断するレイアウト評価処理と、
    を行なうレイアウト評価方法。
JP2006200992A 2006-07-24 2006-07-24 レイアウト評価装置 Expired - Fee Related JP4882573B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006200992A JP4882573B2 (ja) 2006-07-24 2006-07-24 レイアウト評価装置
US11/560,484 US7559042B2 (en) 2006-07-24 2006-11-16 Layout evaluating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006200992A JP4882573B2 (ja) 2006-07-24 2006-07-24 レイアウト評価装置

Publications (2)

Publication Number Publication Date
JP2008027302A true JP2008027302A (ja) 2008-02-07
JP4882573B2 JP4882573B2 (ja) 2012-02-22

Family

ID=38972820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006200992A Expired - Fee Related JP4882573B2 (ja) 2006-07-24 2006-07-24 レイアウト評価装置

Country Status (2)

Country Link
US (1) US7559042B2 (ja)
JP (1) JP4882573B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015108858A (ja) * 2013-12-03 2015-06-11 富士ゼロックス株式会社 回路情報処理装置、回路情報処理システム、データベース、プログラム、記録媒体及び回路設計方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530314B1 (ko) * 2011-12-16 2015-06-23 주식회사 케이티 수요반응 시스템 및 방법
US9053278B1 (en) * 2013-03-15 2015-06-09 Gear Design Solutions System and method for hybrid cloud computing for electronic design automation
US9959380B2 (en) * 2016-03-28 2018-05-01 Motivo, Inc. Integrated circuit design systems and methods
CN109697313B (zh) * 2018-12-18 2020-12-22 上海安路信息科技有限公司 一种通孔生成方法及通孔生成系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314742A (ja) * 1993-04-28 1994-11-08 Nec Ic Microcomput Syst Ltd 面積見積りの方法
JPH0756982A (ja) * 1993-08-13 1995-03-03 Fujitsu Ltd レイアウト方法及びレイアウタビリティ評価装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991598B2 (ja) * 1993-09-09 1999-12-20 富士通株式会社 Lsi設計装置及びlsi設計方法
JP3848685B2 (ja) * 1996-09-17 2006-11-22 株式会社日立製作所 半導体集積回路の配置支援方法
JP3005538B1 (ja) 1998-09-03 2000-01-31 日本電気アイシーマイコンシステム株式会社 機能ブロックのモデル作成によるlsi設計システム及びそのlsi設計方法
KR100363087B1 (ko) * 2000-04-06 2002-12-02 삼성전자 주식회사 비표준 셀을 포함하는 집적회로의 설계 및 레이아웃 방법및 이를 기록한 기록매체
JP4480255B2 (ja) * 2000-11-09 2010-06-16 株式会社ルネサステクノロジ 半導体回路の寄生素子抽出装置及び寄生素子抽出方法
JP2002318825A (ja) * 2001-04-20 2002-10-31 Hitachi Ltd 論理回路の設計方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314742A (ja) * 1993-04-28 1994-11-08 Nec Ic Microcomput Syst Ltd 面積見積りの方法
JPH0756982A (ja) * 1993-08-13 1995-03-03 Fujitsu Ltd レイアウト方法及びレイアウタビリティ評価装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015108858A (ja) * 2013-12-03 2015-06-11 富士ゼロックス株式会社 回路情報処理装置、回路情報処理システム、データベース、プログラム、記録媒体及び回路設計方法

Also Published As

Publication number Publication date
US20080022238A1 (en) 2008-01-24
US7559042B2 (en) 2009-07-07
JP4882573B2 (ja) 2012-02-22

Similar Documents

Publication Publication Date Title
CN107918694B (zh) 用于减少集成电路上的延迟的方法
US20070094622A1 (en) Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages
JP2004502259A (ja) 階層型金属末端、包囲、および曝露をチェックする方法およびシステム
US6532572B1 (en) Method for estimating porosity of hardmacs
JP2006196627A (ja) 半導体装置、及び半導体装置の設計プログラム
US20170147727A1 (en) Temperature-aware integrated circuit design methods and systems
JP2009032199A (ja) シミュレーション方法及びプログラム
US20120054707A1 (en) Cone-aware spare cell placement using hypergraph connectivity analysis
JP4882573B2 (ja) レイアウト評価装置
Sirakoulis et al. A CAD system for the construction and VLSI implementation of cellular automata algorithms using VHDL
CN109074412B (zh) 使用自动焊接和自动克隆的电路中的连接的交互式布线
JP2010257164A (ja) 半導体集積回路装置の設計方法およびプログラム
JP2008242713A (ja) 消費電力解析プログラム及び方法
JP2012221389A (ja) 回路シミュレーション方法および回路シミュレーション装置
JP2007004563A (ja) ライブラリ作成装置、ライブラリ作成プログラムおよびライブラリ作成方法
US20230274067A1 (en) Using pixel-based definition of an integrated circuit design to perform machine-trained routing
US8015535B1 (en) Run-time efficient methods for routing large multi-fanout nets
JP2005149273A (ja) 半導体集積回路のフロアプラン装置及びフロアプラン方法
JP2004273903A (ja) 回路シミュレータおよびシミュレーションシステム
JP2021081843A (ja) 設計支援装置、設計支援方法、および設計支援プログラム
JP2005316647A (ja) 集積回路の配線解析方法、論理合成方法、回路分割方法
TW201030546A (en) System and method of connecting a macro cell to a system power supply
JP5239970B2 (ja) リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法
US9293450B2 (en) Synthesis of complex cells
JP5059657B2 (ja) マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4882573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees