JPH03105679A - 半導体素子のシミュレーション方法 - Google Patents
半導体素子のシミュレーション方法Info
- Publication number
- JPH03105679A JPH03105679A JP1244608A JP24460889A JPH03105679A JP H03105679 A JPH03105679 A JP H03105679A JP 1244608 A JP1244608 A JP 1244608A JP 24460889 A JP24460889 A JP 24460889A JP H03105679 A JPH03105679 A JP H03105679A
- Authority
- JP
- Japan
- Prior art keywords
- external circuit
- equation
- voltage
- time
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004088 simulation Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000001052 transient effect Effects 0.000 claims abstract description 16
- 238000004364 calculation method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［Ｊｎ明の目的】
（産業上の利用分野）
本発明は、コンビュータを用いた半導体素子のシミュレ
ーション方法に係り、特に外部回路と一体になった素子
の過渡特性を数値解１析により求める方法に関する。
ーション方法に係り、特に外部回路と一体になった素子
の過渡特性を数値解１析により求める方法に関する。
（従来の技術）
外部回路と一体になった半導体素子の過渡特性をコンピ
ュータを用いた数値解析により求める方法として、素子
の基本方程式（電流の式、キャリア連続の式およびボア
ソンの方程式）と外部回路の方程式を別々に分けて解く
方法がある。まず、ある時刻ｔの解が分かっているとき
、時間ｄｔだけ進めて試行値を設定して、例えばニュー
トン法を利用したデバイス・シミュレー夕により半導体
素子の電圧電流特性を求める。その結果を用いて、半導
体素子の電圧，電流の変化δｌ／δＶを計算して外部囲
路の方程式を解くことで素子電圧の修正分δＶを求める
。δＶ／Ｖが所定の値より大きければ改めて素子電圧を
修正した試行値を設定し直して再度素子の電圧電流特性
を解く、という手順を繰り返す。
ュータを用いた数値解析により求める方法として、素子
の基本方程式（電流の式、キャリア連続の式およびボア
ソンの方程式）と外部回路の方程式を別々に分けて解く
方法がある。まず、ある時刻ｔの解が分かっているとき
、時間ｄｔだけ進めて試行値を設定して、例えばニュー
トン法を利用したデバイス・シミュレー夕により半導体
素子の電圧電流特性を求める。その結果を用いて、半導
体素子の電圧，電流の変化δｌ／δＶを計算して外部囲
路の方程式を解くことで素子電圧の修正分δＶを求める
。δＶ／Ｖが所定の値より大きければ改めて素子電圧を
修正した試行値を設定し直して再度素子の電圧電流特性
を解く、という手順を繰り返す。
ところがこの様な従来法では、最初に半導体素子の基本
方程式を解いて電圧電流特性を求めてから、外部回路の
方程式を解くため、外部回路の方程式の解が条件を満た
さない場合には、再度半導体素子の基本方程式を解かな
ければならず、非常に計算時間が掛かる。一般に外部回
路の方程式を解くに必要な計算時間に比べて、半導体素
子の基本方程式を解くに必要な時間の方が長いからであ
る。つまり、長い時間を掛けて半導体素子の基本方程式
を解いても、それが外部回路条件を満たさない場合には
その計算時間が全く無駄になってしまう。
方程式を解いて電圧電流特性を求めてから、外部回路の
方程式を解くため、外部回路の方程式の解が条件を満た
さない場合には、再度半導体素子の基本方程式を解かな
ければならず、非常に計算時間が掛かる。一般に外部回
路の方程式を解くに必要な計算時間に比べて、半導体素
子の基本方程式を解くに必要な時間の方が長いからであ
る。つまり、長い時間を掛けて半導体素子の基本方程式
を解いても、それが外部回路条件を満たさない場合には
その計算時間が全く無駄になってしまう。
（発明が解決しようとする課題）
以上のように従来の外部回路と一体にな７た半導体素子
の過渡特性を解析する数値シミュレーションにおいては
、最初に素子の基本方程式を解いていたために、時間が
かかるという問題があった。
の過渡特性を解析する数値シミュレーションにおいては
、最初に素子の基本方程式を解いていたために、時間が
かかるという問題があった。
本発明は、外部回路と一体になった素子の過渡解析を高
速に行うことを可能とした半導体素子のシミュレーショ
ン方法を提供することを目的とする。
速に行うことを可能とした半導体素子のシミュレーショ
ン方法を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明は、外部回路に接続された半導体素子の過渡特性
を数値シミュレーションによる解析する際に、最初に外
部回路の方程式を解いて解を求め、次にその解を元に試
行値を設定して素子の電圧電流特性を求め、再度外部回
路の方程式を解いて索子電江の修正を行う、という手順
を繰り返すことを特徴とする。
を数値シミュレーションによる解析する際に、最初に外
部回路の方程式を解いて解を求め、次にその解を元に試
行値を設定して素子の電圧電流特性を求め、再度外部回
路の方程式を解いて索子電江の修正を行う、という手順
を繰り返すことを特徴とする。
（作用）
外部回路の方程式の解法は、素子の基本方程式の解法に
比べて遥かに簡単である。したがって本発明のように、
最初に外部回路の方程式を解いてから素子の基本方程式
を解くようにすれば、従来のように素子の基本方程式を
先に解いた場合の時間の無駄が省け、高速に素子の過渡
特性を解析することができる。
比べて遥かに簡単である。したがって本発明のように、
最初に外部回路の方程式を解いてから素子の基本方程式
を解くようにすれば、従来のように素子の基本方程式を
先に解いた場合の時間の無駄が省け、高速に素子の過渡
特性を解析することができる。
（実施例）
以下、本発明の実施例を図面を参照して説明する。
第１図は、一実施例の素子の過渡特性解析の処理の流れ
である。外部回路の方程式を解くセクションＳ３と、素
子の電圧電流を求めるシミュレーション・セクションＳ
４とが処理の要部である。
である。外部回路の方程式を解くセクションＳ３と、素
子の電圧電流を求めるシミュレーション・セクションＳ
４とが処理の要部である。
まず、ある時刻ｔの素子の電圧電流特性が分かっている
として、時間ｄｔだけ進めて時刻ｔ＋ｄｔでの外部回路
方程式を、外部回路解法セクションＳ２で解く。すなわ
ちここで素子の電圧電流の変化分δＩ／δＶを計算して
、素子の電圧修正分δＶを求める。最初は素子シミュレ
ーション・セクションＳ４の解はないが、これは外部回
路解法に一定の仮定を与えればよい。具体的に説朋する
と、いま解くべき外部回路の方程式を、ｆ （Ｖ”＋δ
Ｖ” Ｉ−十δＩ− ｄｔ）−０とする。ここで記
号ｍは、ｍ回目の素子シミュレーションの計算結果を意
味する。この方程式を解くとき、 δＶＩＩ／δＩ″′ − （Ｖ’ −Ｖ”−１ ）／ （Ｉ’−１”−’ ）
の関係を用いれば、素子の電圧修正分δＶ′を求めるこ
とができる。ｄｔの峙間を進めたばかりのときは、素子
シミュレーションの解はなく、ｍ−０である。しかしな
がら、δＶ”／δＩ’の値が時間を進める前と変わって
いないと仮定すれば、素子シミュレーションの解がなく
ても外部回路方程式を解くことができる。外部回路方程
式の解決のための具体的な定義の仕方については、後述
する。
として、時間ｄｔだけ進めて時刻ｔ＋ｄｔでの外部回路
方程式を、外部回路解法セクションＳ２で解く。すなわ
ちここで素子の電圧電流の変化分δＩ／δＶを計算して
、素子の電圧修正分δＶを求める。最初は素子シミュレ
ーション・セクションＳ４の解はないが、これは外部回
路解法に一定の仮定を与えればよい。具体的に説朋する
と、いま解くべき外部回路の方程式を、ｆ （Ｖ”＋δ
Ｖ” Ｉ−十δＩ− ｄｔ）−０とする。ここで記
号ｍは、ｍ回目の素子シミュレーションの計算結果を意
味する。この方程式を解くとき、 δＶＩＩ／δＩ″′ − （Ｖ’ −Ｖ”−１ ）／ （Ｉ’−１”−’ ）
の関係を用いれば、素子の電圧修正分δＶ′を求めるこ
とができる。ｄｔの峙間を進めたばかりのときは、素子
シミュレーションの解はなく、ｍ−０である。しかしな
がら、δＶ”／δＩ’の値が時間を進める前と変わって
いないと仮定すれば、素子シミュレーションの解がなく
ても外部回路方程式を解くことができる。外部回路方程
式の解決のための具体的な定義の仕方については、後述
する。
ここで、外部回路方程式の解が収束しない場合には、進
める時間刻みを例えば１／２に設定し直して（３２１，
３２２） 、再度外部回路方程式を解く、という処
理を繰り返す。
める時間刻みを例えば１／２に設定し直して（３２１，
３２２） 、再度外部回路方程式を解く、という処
理を繰り返す。
そして外部回路方程式が解けて、素子の電圧修正分δＶ
が求まったら、これと共に不純物濃度分布，電極電位等
の値を試行値設定部Ｓ３で設定し、素子シミュレーショ
ン・セクションＳ４で素子の電圧電流特性を求める。こ
こでは例えばニュートン法によって素子の電圧電流を計
算する。この場合、素子のある断面の座標変換された二
次元空間のデータを離散化するメッシュが用いられるが
、最初のニュートン・サイクルに関して、全ての格子点
での電子濃度ｎ１＋δｎｔおよび正孔濃度ｐ．＋δｐ，
が正であるか否かが判断され（ Ｓ ４１） もし負
のデータがある場合には、進める特開刻みを例えば１／
２に設定し直す（ Ｓ ４２， ８ ４３） そして
各格子点の電子濃度の補正値δｎ ＋ ／ ｎ ＋
電子濃度の補正値δｐ＋ ／ｐ＋および電位の補正値δ
φ．／φ．の最大値が例えば１０〜４以下になったか否
かが判断され（Ｓ５ ） 、これが１０−４以下になる
までニュートン●サイクルが繰り返される。素子シミュ
レーションの具体的な入力データ設定の方法１こついて
は後述する。
が求まったら、これと共に不純物濃度分布，電極電位等
の値を試行値設定部Ｓ３で設定し、素子シミュレーショ
ン・セクションＳ４で素子の電圧電流特性を求める。こ
こでは例えばニュートン法によって素子の電圧電流を計
算する。この場合、素子のある断面の座標変換された二
次元空間のデータを離散化するメッシュが用いられるが
、最初のニュートン・サイクルに関して、全ての格子点
での電子濃度ｎ１＋δｎｔおよび正孔濃度ｐ．＋δｐ，
が正であるか否かが判断され（ Ｓ ４１） もし負
のデータがある場合には、進める特開刻みを例えば１／
２に設定し直す（ Ｓ ４２， ８ ４３） そして
各格子点の電子濃度の補正値δｎ ＋ ／ ｎ ＋
電子濃度の補正値δｐ＋ ／ｐ＋および電位の補正値δ
φ．／φ．の最大値が例えば１０〜４以下になったか否
かが判断され（Ｓ５ ） 、これが１０−４以下になる
までニュートン●サイクルが繰り返される。素子シミュ
レーションの具体的な入力データ設定の方法１こついて
は後述する。
ニュートン・サイクルが収束すると、求まった素子の電
圧電流から、補正値δＶ／Ｖが例えば１０−２以下にな
っているか否か、および各格子点の電子濃度の補正値δ
ｎ ｒ ／ ｎ ＋ 、電子濃度の補正値δｐ ｌ／
ｐ ＋および電位の補正値δψ，／ψ畳の最大値が例え
ば１０−４以下になっているか否かが判断される（Ｓ６
）。Ｎｏであれば、外部回路解法セクションＳ２に戻っ
て回路条件を設定し直して再度外部回路方程式を解く、
というサイクルを繰り返す。ＹＥＳであれば、あらかじ
め定められた過渡特性を求める時間範囲が終了している
か否かが判断され（Ｓ７ ） 、Ｎｏであれば、進める
時間を例えば２倍にして再度ステップＳｌに戻り、以下
同様の処理を繰り返す。
圧電流から、補正値δＶ／Ｖが例えば１０−２以下にな
っているか否か、および各格子点の電子濃度の補正値δ
ｎ ｒ ／ ｎ ＋ 、電子濃度の補正値δｐ ｌ／
ｐ ＋および電位の補正値δψ，／ψ畳の最大値が例え
ば１０−４以下になっているか否かが判断される（Ｓ６
）。Ｎｏであれば、外部回路解法セクションＳ２に戻っ
て回路条件を設定し直して再度外部回路方程式を解く、
というサイクルを繰り返す。ＹＥＳであれば、あらかじ
め定められた過渡特性を求める時間範囲が終了している
か否かが判断され（Ｓ７ ） 、Ｎｏであれば、進める
時間を例えば２倍にして再度ステップＳｌに戻り、以下
同様の処理を繰り返す。
次に素子シミュレーションにおける入力データの設定法
について具体的に説明する。入力データについては、３
つの優先順位の異なる階層を持つ空間を設定することが
有効である。一つは、各格子点で定義されるもの（ＩＢ
空間と称する）、二つ目は４つの格子点で囲まれた四角
形の内部で定義されるもの（ＩＢＨ空間と称する）、三
つ目は４つの格子点で囲まれた四角形の４つ辺で定義さ
れるもの（ＩＣＨＭＯＢ空間と称する）である。
について具体的に説明する。入力データについては、３
つの優先順位の異なる階層を持つ空間を設定することが
有効である。一つは、各格子点で定義されるもの（ＩＢ
空間と称する）、二つ目は４つの格子点で囲まれた四角
形の内部で定義されるもの（ＩＢＨ空間と称する）、三
つ目は４つの格子点で囲まれた四角形の４つ辺で定義さ
れるもの（ＩＣＨＭＯＢ空間と称する）である。
！Ｂは電極を定義するために用い、例えば１のときアー
スされた主電極、２のとき電圧が印加された主電極、１
０以上はベースまたはゲート電極となり、ＩＢＭとの関
係で自動的に区別される。
スされた主電極、２のとき電圧が印加された主電極、１
０以上はベースまたはゲート電極となり、ＩＢＭとの関
係で自動的に区別される。
ＩＢＨは物質を定義するために用い、例えば０がＳｉ，
ｌがＳｉ０２、２が空気を表わす。ＳＬをＯとするのは
大きい利点があり、これによりある格子点がＳｉと接し
ているか否かは周辺のＩＢＨを掛け合わせて容易に判定
することができる。
ｌがＳｉ０２、２が空気を表わす。ＳＬをＯとするのは
大きい利点があり、これによりある格子点がＳｉと接し
ているか否かは周辺のＩＢＨを掛け合わせて容易に判定
することができる。
ＩＣＨＭＯＢは、チャネル◆モビリティ●モデルを使う
領域を定義するための用いる。
領域を定義するための用いる。
ＩＢＨおよびＩＣＨＭＯＢのディメンジョンはＩＢより
１だけ大きい。これは第４図に示すように、丈際の格子
点の外側にＩＢＭ空間を設けるためであり、、ここに１
０を設定することにより、対称の境界条件が自動的に考
慮されるようにならでいる。
１だけ大きい。これは第４図に示すように、丈際の格子
点の外側にＩＢＭ空間を設けるためであり、、ここに１
０を設定することにより、対称の境界条件が自動的に考
慮されるようにならでいる。
ＩＣＨＭＯＢ，ＩＢＨ，ＩＢはこの順で優先順位が高く
なり、下位空間の定義より上位空間の定義が優先される
。最終的にどの様な定義が成されるかは、ＩＢ，ＩＢＭ
，ＩＣＨＭＯＢの合成で示される。例えば周辺で電極を
定義すれば、先に定義されていた対称の境界条件は解消
される。電極は任意の形状で定義することができ、例え
ばサイリスタのように浮いた電位の層がある場合にその
電位を固定するために１点の仮想的な電極を設定するこ
ともできる。
なり、下位空間の定義より上位空間の定義が優先される
。最終的にどの様な定義が成されるかは、ＩＢ，ＩＢＭ
，ＩＣＨＭＯＢの合成で示される。例えば周辺で電極を
定義すれば、先に定義されていた対称の境界条件は解消
される。電極は任意の形状で定義することができ、例え
ばサイリスタのように浮いた電位の層がある場合にその
電位を固定するために１点の仮想的な電極を設定するこ
ともできる。
第５図〜第７図に具体的な入力データパターン例を示す
。第５図は、ＩＢ空間でソース電極Ｓ，ドレイン電極Ｄ
，およびゲート電極Ｇを定義したものであり、第６図は
ＩＢＭ空間で物質（図の場合ＸがＳ ｉ ０２ ）を定
義したものであり、第７図はこれらをＩＣＨＭＯＢ空間
（１がチャネル領域）と合成したものである。
。第５図は、ＩＢ空間でソース電極Ｓ，ドレイン電極Ｄ
，およびゲート電極Ｇを定義したものであり、第６図は
ＩＢＭ空間で物質（図の場合ＸがＳ ｉ ０２ ）を定
義したものであり、第７図はこれらをＩＣＨＭＯＢ空間
（１がチャネル領域）と合成したものである。
次に外部回路の定義の仕方を説明する。説明のため、第
２図の具体回路を用いる。ここでは、過渡特性を求める
べき素子がＭＯＳ｝ランジスタＳであり、そのソース電
極とドレイン電極の間に、抵抗Ｒ．インダクタＬ．ダイ
オードＤ．および電源Ｅからなる外部回路が図のように
接続される。
２図の具体回路を用いる。ここでは、過渡特性を求める
べき素子がＭＯＳ｝ランジスタＳであり、そのソース電
極とドレイン電極の間に、抵抗Ｒ．インダクタＬ．ダイ
オードＤ．および電源Ｅからなる外部回路が図のように
接続される。
その接続の定義は例えば、
ＡＲＲＯＷ ２ １ ’Ｌ’ １．ＯＥｌ ０
．８４５５５は、“接点１と２の間にインダクタＬがつ
ながり、その値はＩ．ＯＥ３ １１であり、１−０では
０．８４５５５＾の電流が流れていた”という意味であ
る。
．８４５５５は、“接点１と２の間にインダクタＬがつ
ながり、その値はＩ．ＯＥ３ １１であり、１−０では
０．８４５５５＾の電流が流れていた”という意味であ
る。
ＩＮｒＴ １ ３．０
は、ｔ−０で接点１の電位は３．Ｏｖであることを意味
する。この様に外部回路を定義するときにまず、ある定
常状態での解が求まっているのがほとんどであるから、
外部回路はこの定常解が外部回路を満たすように、外部
回路に繋がっている素子の値をＷ＠Ｌて定常状態での解
が旨く外部回路を満たすように外部回路を少し変更する
。こうして過渡特性の計算を始めるときの各接点の電位
と接点間を流れる電流の初期値を与える。初期値は６桁
の精度で合うようにそれぞれの値を設定する。
する。この様に外部回路を定義するときにまず、ある定
常状態での解が求まっているのがほとんどであるから、
外部回路はこの定常解が外部回路を満たすように、外部
回路に繋がっている素子の値をＷ＠Ｌて定常状態での解
が旨く外部回路を満たすように外部回路を少し変更する
。こうして過渡特性の計算を始めるときの各接点の電位
と接点間を流れる電流の初期値を与える。初期値は６桁
の精度で合うようにそれぞれの値を設定する。
この様な方法によって第２図の外部回路は、次のように
定義される。
定義される。
ＡＲＲＯＩＩＩ ９９９ ３ ゜Ｅ゜ＡＲＲＯＷ
３ ２ ゜Ｒ゜ ＡＲＰＯＷ ２ １ ’Ｌ’ ＡＲＲＯＷ ｌ ３ ”Ｄ’ ＡＲＲＯＷ ｌ ９９９ ゜Ｓ゛ＩＮＩＴ
ｌ ３．Ｏ ＩＮＩ７ ２ ３．Ｏ ＩＮＩ７ ３ ２００ ０．［ｉ４５５５ ０．８４５５５ ０．６４５５５ １ ． ＯＥ−８ ０．８４５５５ ２００ ３０５．１６４４ １．ＯＥ３ １ ． ＯＢ−８ １．０ ここで、Ｅ，Ｒ，Ｌ，Ｄ，Ｓはそれぞれ、電源，抵抗，
インダクタンス，ダイオード．素子シミュレータで扱っ
ている素子（図の場合Ｍｏｓトランジスタ）を表わす。
３ ２ ゜Ｒ゜ ＡＲＰＯＷ ２ １ ’Ｌ’ ＡＲＲＯＷ ｌ ３ ”Ｄ’ ＡＲＲＯＷ ｌ ９９９ ゜Ｓ゛ＩＮＩＴ
ｌ ３．Ｏ ＩＮＩ７ ２ ３．Ｏ ＩＮＩ７ ３ ２００ ０．［ｉ４５５５ ０．８４５５５ ０．６４５５５ １ ． ＯＥ−８ ０．８４５５５ ２００ ３０５．１６４４ １．ＯＥ３ １ ． ＯＢ−８ １．０ ここで、Ｅ，Ｒ，Ｌ，Ｄ，Ｓはそれぞれ、電源，抵抗，
インダクタンス，ダイオード．素子シミュレータで扱っ
ている素子（図の場合Ｍｏｓトランジスタ）を表わす。
これらの素子名の直後の数値はそれぞれ、１−０での電
源の値，抵抗の値，インダクタンスの値，ダイオードの
飽和電流値，扱っている素子の面積を表わす。素子のゲ
ート電圧および電源Ｅの電圧は、データ文でその時間変
化を与えることができる。その後は、各時間ステップの
上限を与えることにより、上述のように各時間ステップ
毎に自動的に過渡特性の計算が実行される。
源の値，抵抗の値，インダクタンスの値，ダイオードの
飽和電流値，扱っている素子の面積を表わす。素子のゲ
ート電圧および電源Ｅの電圧は、データ文でその時間変
化を与えることができる。その後は、各時間ステップの
上限を与えることにより、上述のように各時間ステップ
毎に自動的に過渡特性の計算が実行される。
第３図は、この実施例による素子シミュレーションにお
けるニュートン法の収束特性の例を示している。横軸が
ニュートン・サイクルであり、縦軸が第１図のステップ
Ｓ５で収束判定に用いられる補正値である。図に矢印で
示したのが、外部回路をＭいている部分である。既に述
べたように素子の電圧電流特性を解く前にまず外部回路
の方程式をを解いている点が、従来と異なっている。
けるニュートン法の収束特性の例を示している。横軸が
ニュートン・サイクルであり、縦軸が第１図のステップ
Ｓ５で収束判定に用いられる補正値である。図に矢印で
示したのが、外部回路をＭいている部分である。既に述
べたように素子の電圧電流特性を解く前にまず外部回路
の方程式をを解いている点が、従来と異なっている。
［発明の効果］
以上のように本発明によれば、外部回路と一体になった
素子の過渡特性を数値シミュレーションにより解析する
場合に、まず外部回路方程式を先に解くことによって、
高速の数値解析が可能になる。
素子の過渡特性を数値シミュレーションにより解析する
場合に、まず外部回路方程式を先に解くことによって、
高速の数値解析が可能になる。
第１図は本発明の一実施例の数値解析シミュレーション
の流れ図、 第２図は実施例における外部回路の定義法を説明するた
めの図、 第３図は実施例におけるニュートン法の収束特性を示す
図、 第４図は実施例における素子の入力データの設定法を説
明するための図、 第５図〜第７図は具体的な素子の入力データパターン例
を階層別に示す図である。 ｎ Ｌ 第２図
の流れ図、 第２図は実施例における外部回路の定義法を説明するた
めの図、 第３図は実施例におけるニュートン法の収束特性を示す
図、 第４図は実施例における素子の入力データの設定法を説
明するための図、 第５図〜第７図は具体的な素子の入力データパターン例
を階層別に示す図である。 ｎ Ｌ 第２図
Claims (1)
- 外部回路に接続された半導体素子の過渡特性について、
ある時刻ｔでの解が分かっていて、時間ｄｔ後の解を数
値シミュレーションにより求める方法であって、最初に
外部回路の方程式を解いてｄｔ後の解を求め、次にその
解を元に試行値を設定して素子の電圧電流特性を求め、
再度外部回路の方程式を解いて素子電圧の修正を行う、
という手順を繰り返すことを特徴とする半導体素子のシ
ミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244608A JPH03105679A (ja) | 1989-09-20 | 1989-09-20 | 半導体素子のシミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244608A JPH03105679A (ja) | 1989-09-20 | 1989-09-20 | 半導体素子のシミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105679A true JPH03105679A (ja) | 1991-05-02 |
Family
ID=17121267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1244608A Pending JPH03105679A (ja) | 1989-09-20 | 1989-09-20 | 半導体素子のシミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105679A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006330327A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 投影型三次元画像表示装置 |
| US8055063B2 (en) | 2003-09-30 | 2011-11-08 | Sharp Laboratories Of America, Inc. | Methods and systems for improving robustness of color balance correction |
-
1989
- 1989-09-20 JP JP1244608A patent/JPH03105679A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8055063B2 (en) | 2003-09-30 | 2011-11-08 | Sharp Laboratories Of America, Inc. | Methods and systems for improving robustness of color balance correction |
| JP2006330327A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 投影型三次元画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Marani et al. | A simulation study of analogue and logic circuits with CNTFETs | |
| Greenfield et al. | Nonplanar VLSI device analysis using the solution of Poisson's equation | |
| US5245543A (en) | Method and apparatus for integrated circuit design | |
| Sah et al. | A history of MOS transistor compact modeling | |
| CN113221489A (zh) | 用于提取集成电路器件的器件模型参数的方法和装置 | |
| US5889687A (en) | Simulator, simulation and fabrication methods of semiconductor device and storage medium storing program for executing the simulation method | |
| Jenkins et al. | MOS-device modeling for computer implementation | |
| JPH03105679A (ja) | 半導体素子のシミュレーション方法 | |
| Goossens et al. | An automatic biasing scheme for tracing arbitrarily shaped IV curves | |
| Obrecht et al. | TRASIM: compact and efficient two-dimensional transient simulator for arbitrary planar semiconductor devices | |
| Strojwas et al. | The process engineer's workbench | |
| KR20010079650A (ko) | 강화된 생성 재결합 비율을 계산하기 위한 자동화된시뮬레이션 방법 및 시뮬레이터 | |
| Gnudi et al. | Sensitivity analysis for device design | |
| JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
| Wolfson et al. | 2-D Modeling of Dual-Gate MOSFET Devices Using Quintic Splines | |
| JPH1065159A (ja) | 回路シミュレーション用モデルパラメータ最適化装置 | |
| JP3720247B2 (ja) | デバイス・シミュレーション装置 | |
| KR102648616B1 (ko) | 반도체 소자 시뮬레이션을 위한 초기해 생성 방법 | |
| Rollins et al. | Computer Software for Circuit Analysis and Design 1 | |
| Lovshenko et al. | Physic-topological (electrical) model of a junction field effect transistor, taking into account the degradation of operational characteristics under the influence of penetrating radiation | |
| KR100567069B1 (ko) | 반도체 장치의 설계 방법 | |
| CN101471273B (zh) | 预测mos晶体管中的漏极电流的方法 | |
| Yeow et al. | Teaching semiconductor device physics with two-dimensional numerical solver | |
| Chin et al. | A tool towards integration of IC process, device, and circuit simulation | |
| Schindel et al. | Modeling and simulation |