JP3264323B2 - リバースプロファイリング方法 - Google Patents
リバースプロファイリング方法Info
- Publication number
- JP3264323B2 JP3264323B2 JP21795298A JP21795298A JP3264323B2 JP 3264323 B2 JP3264323 B2 JP 3264323B2 JP 21795298 A JP21795298 A JP 21795298A JP 21795298 A JP21795298 A JP 21795298A JP 3264323 B2 JP3264323 B2 JP 3264323B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- impurity
- gate
- mosfet
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Description
【０００１】
【発明の属する技術分野】本発明は、リバースプロファ
イリング方法に関する。
イリング方法に関する。
【０００２】
【従来の技術】半導体素子における不純物濃度分布は、
その素子の電気的特性を決定する重要なパラメータであ
る。このため、半導体素子を設計、製造する上で、不純
物濃度分布を測定することは、非常に重要である。しか
しながら、半導体素子の不純物濃度を直接測定すること
は非常に困難である。このため、製造プロセスにおける
各種条件と素子の電気的特性とに基づいてシミュレーシ
ョンを行ない、不純物濃度分布を求めるリバースプロフ
ァイリング方法が開発された。
その素子の電気的特性を決定する重要なパラメータであ
る。このため、半導体素子を設計、製造する上で、不純
物濃度分布を測定することは、非常に重要である。しか
しながら、半導体素子の不純物濃度を直接測定すること
は非常に困難である。このため、製造プロセスにおける
各種条件と素子の電気的特性とに基づいてシミュレーシ
ョンを行ない、不純物濃度分布を求めるリバースプロフ
ァイリング方法が開発された。
【０００３】従来のリバースプロファイリング方法は、
例えば、Ｚ．Ｋ．Ｌｅｅ等による「Inverse Modeling o
f MOSFETs using I-V Characteristics in the Subthre
shold Region」ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．，pp683-
686,1997.に記載されているように、ＭＯＳＦＥＴ内部
の不純物プロファイルを、図５に示すようにガウス（Ga
uss）関数などの解析式で近似し、シミュレーションに
よるＭＯＳＦＥＴの電気特性と実測値とが一致するよう
に、解析式のパラメータをフィッティングすることによ
り、チャネル内部の２次元的不純物分布を求めるアプロ
ーチが取られている。
例えば、Ｚ．Ｋ．Ｌｅｅ等による「Inverse Modeling o
f MOSFETs using I-V Characteristics in the Subthre
shold Region」ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．，pp683-
686,1997.に記載されているように、ＭＯＳＦＥＴ内部
の不純物プロファイルを、図５に示すようにガウス（Ga
uss）関数などの解析式で近似し、シミュレーションに
よるＭＯＳＦＥＴの電気特性と実測値とが一致するよう
に、解析式のパラメータをフィッティングすることによ
り、チャネル内部の２次元的不純物分布を求めるアプロ
ーチが取られている。
【０００４】
【発明が解決しようとする課題】ＭＯＳＦＥＴの製造に
おいて、チャネル不純物の注入と活性化を行った後に、
ソース／ドレイン不純物の注入（Ｓ／Ｄ注入）を行い、
熱処理を行うと、ソース／ドレイン近傍のチャネル不純
物が、増速拡散する（即ち、チャネル不純物分布が部分
的に変調される）ことが知られている。そして、従来の
リバースプロファイリング方法では、最終的な不純物濃
度分布を近似的に得ることができる。
おいて、チャネル不純物の注入と活性化を行った後に、
ソース／ドレイン不純物の注入（Ｓ／Ｄ注入）を行い、
熱処理を行うと、ソース／ドレイン近傍のチャネル不純
物が、増速拡散する（即ち、チャネル不純物分布が部分
的に変調される）ことが知られている。そして、従来の
リバースプロファイリング方法では、最終的な不純物濃
度分布を近似的に得ることができる。
【０００５】しかしながら、従来のリバースプロファイ
リング方法では、Ｓ／Ｄ注入及びその後の熱処理によっ
て生じるチャネル不純物濃度の変調効果を定量的に把握
することができないという問題点がある。
リング方法では、Ｓ／Ｄ注入及びその後の熱処理によっ
て生じるチャネル不純物濃度の変調効果を定量的に把握
することができないという問題点がある。
【０００６】これは、チャネル不純物濃度が変調を受け
ている一種類のＭＯＳＦＥＴの電気特性に基づいてい、
プロファイルを求めているからである。
ている一種類のＭＯＳＦＥＴの電気特性に基づいてい、
プロファイルを求めているからである。
【０００７】また、従来のリバースプロファイリング方
法には、シミュレーションによる電気的特性と実測値の
間のフィッティング作業に手間と時間を要するという問
題点もある。
法には、シミュレーションによる電気的特性と実測値の
間のフィッティング作業に手間と時間を要するという問
題点もある。
【０００８】これは、従来のリバースプロファイリング
方法では、シミュレーションによる電気的特性と実測値
とが一致するまで、解析式のパラメータを変えて、何回
もシミュレーションを行う必要があるからである。
方法では、シミュレーションによる電気的特性と実測値
とが一致するまで、解析式のパラメータを変えて、何回
もシミュレーションを行う必要があるからである。
【０００９】さらに、従来のリバースプロファイリング
方法には、得られたプロファイルが、必ずしも一意に求
められる解であるとは限らないという問題点もある。
方法には、得られたプロファイルが、必ずしも一意に求
められる解であるとは限らないという問題点もある。
【００１０】これは、従来のリバースプロファイリング
方法では、Ｓ／Ｄ部のプロファイルと、チャネル部のプ
ロファイル等、複数のプロファイルを同時に抽出しよう
として、複数のプロファイルパラメータを同時に変更す
るからである。
方法では、Ｓ／Ｄ部のプロファイルと、チャネル部のプ
ロファイル等、複数のプロファイルを同時に抽出しよう
として、複数のプロファイルパラメータを同時に変更す
るからである。
【００１１】本発明は、不純物濃度の変調量分布を、容
易に、定量的に、かつ一意に求めることができるリバー
スプロファイリング方法を提供することを目的とする。
易に、定量的に、かつ一意に求めることができるリバー
スプロファイリング方法を提供することを目的とする。
【００１２】なお、特開平８−３１８９１号公報には、
Ｓｉ／ＳｉＯ2界面付近の不純物濃度プロファイルを正
確に求める半導体特性測定システムが、開示されている
が、不純物濃度の変調量分布を求めることや、２つの方
法で作製したデバイスを使用することについては全く開
示されていない。特開平１０−４１３６５号公報や特開
平１０−１２５９１４号公報に記載されたプロファイル
測定方法及びプロセスシミュレーション方法についても
同様である。
Ｓｉ／ＳｉＯ2界面付近の不純物濃度プロファイルを正
確に求める半導体特性測定システムが、開示されている
が、不純物濃度の変調量分布を求めることや、２つの方
法で作製したデバイスを使用することについては全く開
示されていない。特開平１０−４１３６５号公報や特開
平１０−１２５９１４号公報に記載されたプロファイル
測定方法及びプロセスシミュレーション方法についても
同様である。
【００１３】
【課題を解決するための手段】本発明によれば、複数の
ゲート長水準Ｌgnを定め、第１の製造方法で製造される
逆短チャネル効果の大きい第１のＭＯＳＦＥＴのしきい
値電圧ＶthPRE（Ｌgn）を前記複数のゲート長水準にお
いて測定するとともに、前記第１の製造方法とは異なる
第２の製造方法で製造される逆短チャネル効果の小さい
前記第１のＭＯＳＦＥＴと同構造の第２のＭＯＳＦＥＴ
のしきい値電圧ＶthPOST（Ｌgn）を前記複数のゲート長
水準において測定し、電子電荷をｑ、ゲート酸化膜の誘
電率をεox、ゲート酸化膜の厚さをｔox、とした場合
に、ドレイン側またはソース側のゲート端からチャネル
に沿ってゲート内部へ向かう距離をｘとして、前記第１
のＭＯＳＦＥＴのチャネル不純物濃度の変調量分布Ｎmo
d（ｘ）を数式１に基づいて求めることを特徴とするリ
バースプロファイリング方法が得られる。
ゲート長水準Ｌgnを定め、第１の製造方法で製造される
逆短チャネル効果の大きい第１のＭＯＳＦＥＴのしきい
値電圧ＶthPRE（Ｌgn）を前記複数のゲート長水準にお
いて測定するとともに、前記第１の製造方法とは異なる
第２の製造方法で製造される逆短チャネル効果の小さい
前記第１のＭＯＳＦＥＴと同構造の第２のＭＯＳＦＥＴ
のしきい値電圧ＶthPOST（Ｌgn）を前記複数のゲート長
水準において測定し、電子電荷をｑ、ゲート酸化膜の誘
電率をεox、ゲート酸化膜の厚さをｔox、とした場合
に、ドレイン側またはソース側のゲート端からチャネル
に沿ってゲート内部へ向かう距離をｘとして、前記第１
のＭＯＳＦＥＴのチャネル不純物濃度の変調量分布Ｎmo
d（ｘ）を数式１に基づいて求めることを特徴とするリ
バースプロファイリング方法が得られる。
【００１４】
【数２】
【００１５】具体的には、前記第1の製造方法は、チャ
ネル不純物の注入と活性化を行った後に、ソース／ドレ
イン不純物の注入と熱処理を行う方法であり、前記第２
の製造方法は、チャネル不純物を注入する前にソース／
ドレイン不純物の注入と熱処理を行う方法である。
ネル不純物の注入と活性化を行った後に、ソース／ドレ
イン不純物の注入と熱処理を行う方法であり、前記第２
の製造方法は、チャネル不純物を注入する前にソース／
ドレイン不純物の注入と熱処理を行う方法である。
【００１６】あるいは、前記第１の製造方法は、チャネ
ル不純物とソース／ドレイン不純物の注入の後、さらに
アクセプタにもドナーにもならない元素を追加注入する
方法であり、前記第２の製造方法は、チャネル不純物と
ソース／ドレイン不純物の注入の後、前記元素の追加注
入を行わない方法である。
ル不純物とソース／ドレイン不純物の注入の後、さらに
アクセプタにもドナーにもならない元素を追加注入する
方法であり、前記第２の製造方法は、チャネル不純物と
ソース／ドレイン不純物の注入の後、前記元素の追加注
入を行わない方法である。
【００１７】
【００１８】
【００１９】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。
実施の形態について詳細に説明する。
【００２０】本発明の第１の実施の形態によるリバース
ファイリング方法では、まず、同一構造の半導体素子
（ＭＯＳＦＥＴ）を、図１に示す２種類の製造方法によ
り製造する。
ファイリング方法では、まず、同一構造の半導体素子
（ＭＯＳＦＥＴ）を、図１に示す２種類の製造方法によ
り製造する。
【００２１】一方は、図１の左側に示すように、半導体
上にゲート酸化膜及びゲートを形成したあと、ソース／
ドレイン（Ｓ／Ｄ）イオン注入と熱処理とを行う。それ
から、高エネルギーイオン注入によってチャネル不純物
をドーピングし、それに引き続き、短時間高温熱処理
（ＲＴＡ）により不純物の活性化を行って、ＭＯＳＦＥ
Ｔとしている。この方法により得られたＭＯＳＦＥＴを
Ｓ／Ｄ先行注入デバイスと呼ぶ。
上にゲート酸化膜及びゲートを形成したあと、ソース／
ドレイン（Ｓ／Ｄ）イオン注入と熱処理とを行う。それ
から、高エネルギーイオン注入によってチャネル不純物
をドーピングし、それに引き続き、短時間高温熱処理
（ＲＴＡ）により不純物の活性化を行って、ＭＯＳＦＥ
Ｔとしている。この方法により得られたＭＯＳＦＥＴを
Ｓ／Ｄ先行注入デバイスと呼ぶ。
【００２２】他方は、図１の右側に示すように、半導体
上にゲート酸化膜及びゲートを形成した後、チャネル不
純物を高エネルギーイオン注入によりドーピングし、Ｒ
ＴＡで不純物の活性化を行う。その後、Ｓ／Ｄイオン注
入と活性化熱処理を行ってＭＯＳＦＥＴとしている。こ
の方法により得られたＭＯＳＦＥＴをチャネル先行注入
デバイスと呼ぶ。
上にゲート酸化膜及びゲートを形成した後、チャネル不
純物を高エネルギーイオン注入によりドーピングし、Ｒ
ＴＡで不純物の活性化を行う。その後、Ｓ／Ｄイオン注
入と活性化熱処理を行ってＭＯＳＦＥＴとしている。こ
の方法により得られたＭＯＳＦＥＴをチャネル先行注入
デバイスと呼ぶ。
【００２３】以上の方法により、Ｓ／Ｄ先行注入デバイ
スとチャネル先行注入デバイスのそれぞれについて、ゲ
ート長の異なる複数のＭＯＳＦＥＴを製造した後、Ｓ／
Ｄ先行注入デバイスとチャネル先行注入デバイスのしき
い値電圧（Ｖｔ）対ゲート長（Ｌｇ）特性を、それぞれ
求める。
スとチャネル先行注入デバイスのそれぞれについて、ゲ
ート長の異なる複数のＭＯＳＦＥＴを製造した後、Ｓ／
Ｄ先行注入デバイスとチャネル先行注入デバイスのしき
い値電圧（Ｖｔ）対ゲート長（Ｌｇ）特性を、それぞれ
求める。
【００２４】Ｓ／Ｄ先行注入デバイスでは、Ｓ／Ｄイオ
ン注入によって発生する点欠陥は、チャネルイオン注入
前の熱処理によって消滅している。従って、この方法で
製造されたＭＯＳＦＥＴでは、Ｓ／Ｄイオン注入によ
り、その後注入されるチャネル不純物が変調されること
はない。また、チャネルイオン注入による点欠陥は、チ
ャネル内に一様に分布しているため、ＲＡＴ時のチャネ
ル不純物の増速拡散は一様に生じ、これもチャネル不純
物の部分的変調をもたらす原因とはならない。従って、
Ｓ／Ｄ先行注入デバイスのＶｔ−Ｌｇ特性は、図１左側
最下段及び図２に示すように、ハンプの無いグラフとな
っている。即ち、Ｓ／Ｄ先行注入デバイスでは、逆短チ
ャネル効果は見られない。
ン注入によって発生する点欠陥は、チャネルイオン注入
前の熱処理によって消滅している。従って、この方法で
製造されたＭＯＳＦＥＴでは、Ｓ／Ｄイオン注入によ
り、その後注入されるチャネル不純物が変調されること
はない。また、チャネルイオン注入による点欠陥は、チ
ャネル内に一様に分布しているため、ＲＡＴ時のチャネ
ル不純物の増速拡散は一様に生じ、これもチャネル不純
物の部分的変調をもたらす原因とはならない。従って、
Ｓ／Ｄ先行注入デバイスのＶｔ−Ｌｇ特性は、図１左側
最下段及び図２に示すように、ハンプの無いグラフとな
っている。即ち、Ｓ／Ｄ先行注入デバイスでは、逆短チ
ャネル効果は見られない。
【００２５】これに対して、チャネル先行注入デバイス
では、Ｓ／Ｄイオン注入時に発生した点欠陥によって、
その後の活性化熱処理中にソース領域及びドレイン領域
近傍のチャネル不純物が増速拡散し、チャネル不純物分
布が部分的に変調される。この変調は、一般的には、シ
リコン−酸化膜界面（ゲート酸化膜）へ向かってのチャ
ネル不純物のパイルアップとなるため、変調を受けた部
分のみ局所的にしきい値電圧が上昇する。その結果、チ
ャネル先行注入デバイスのＶｔ−Ｌｇ特性は、図１右側
最下段及び図２に示すようにハンプを有するグラフとな
る。即ち、チャネル先行注入デバイスには、逆短チャネ
ル効果が見られる。
では、Ｓ／Ｄイオン注入時に発生した点欠陥によって、
その後の活性化熱処理中にソース領域及びドレイン領域
近傍のチャネル不純物が増速拡散し、チャネル不純物分
布が部分的に変調される。この変調は、一般的には、シ
リコン−酸化膜界面（ゲート酸化膜）へ向かってのチャ
ネル不純物のパイルアップとなるため、変調を受けた部
分のみ局所的にしきい値電圧が上昇する。その結果、チ
ャネル先行注入デバイスのＶｔ−Ｌｇ特性は、図１右側
最下段及び図２に示すようにハンプを有するグラフとな
る。即ち、チャネル先行注入デバイスには、逆短チャネ
ル効果が見られる。
【００２６】ここで、チャネル先行注入デバイスの、チ
ャネル不純物の変調量が、チャネル長に依存せず、ソー
ス側のゲート端からチャネル内部側へ向かう場合とドレ
イン側のゲート端からチャネル内部側へ向かう場合とで
対称な、ゲート端からの距離ｘの関数である、面密度分
布Ｎmod（ｘ）を持つと仮定する。この場合、ゲート長
ＬgにおけるＳ／Ｄ先行注入デバイスとチャネル先行注
入デバイスとのしきい値の差は、数式３により表わされ
る。
ャネル不純物の変調量が、チャネル長に依存せず、ソー
ス側のゲート端からチャネル内部側へ向かう場合とドレ
イン側のゲート端からチャネル内部側へ向かう場合とで
対称な、ゲート端からの距離ｘの関数である、面密度分
布Ｎmod（ｘ）を持つと仮定する。この場合、ゲート長
ＬgにおけるＳ／Ｄ先行注入デバイスとチャネル先行注
入デバイスとのしきい値の差は、数式３により表わされ
る。
【００２７】
【数３】 ここで、ＶthPRE（Ｌg）は、チャネル先行注入デバイス
のゲート長Ｌgにおけるしきい値電圧、ＶthPOSTは、Ｓ
／Ｄ先行注入デバイスのゲート長Ｌgにおけるしきい値
電圧を示す。また、ｑは、電子電荷、ｔoxは、ゲート酸
化膜厚、εoxは、ゲート酸化膜の誘電率である。
のゲート長Ｌgにおけるしきい値電圧、ＶthPOSTは、Ｓ
／Ｄ先行注入デバイスのゲート長Ｌgにおけるしきい値
電圧を示す。また、ｑは、電子電荷、ｔoxは、ゲート酸
化膜厚、εoxは、ゲート酸化膜の誘電率である。
【００２８】この数式３に、図２に示すような互いに隣
接する２つのゲート長水準Ｌgn-1とＬgn（ｎ＝３，４，
５，...）を、それぞれ代入する。このゲート長水準
は、任意に定めることができる。そして、選られた２つ
の式の差分を取ると、数式４のようになる。
接する２つのゲート長水準Ｌgn-1とＬgn（ｎ＝３，４，
５，...）を、それぞれ代入する。このゲート長水準
は、任意に定めることができる。そして、選られた２つ
の式の差分を取ると、数式４のようになる。
【００２９】
【数４】 さらに、ゲート長Ｌgn-1〜Ｌgnの範囲では、Ｎmod
（ｘ）の値が定数であるとみなすと、数式4は、数式5の
ように近似することができる。
（ｘ）の値が定数であるとみなすと、数式4は、数式5の
ように近似することができる。
【００３０】
【数５】 そして、数式５を整理すると、数式６の様な漸化式が得
られる。
られる。
【００３１】
【数６】 数式６に、複数のゲート長水準とそれに対応するしきい
値電圧を、ゲート長水準の小さいほうから順番に代入し
ていけば、（変調不純物）面密度分布Ｎmod（ｘ）を求
めることができる。
値電圧を、ゲート長水準の小さいほうから順番に代入し
ていけば、（変調不純物）面密度分布Ｎmod（ｘ）を求
めることができる。
【００３２】こうして求められた、変調不純物面密度分
布を図３に一点鎖線で示す。なお、図３には、参考まで
に、プロセスシミュレーションにより求めた、変調を受
ける前の、チャネル不純物及びＳ／Ｄ不純物の体積濃度
分布を実線で示してある。
布を図３に一点鎖線で示す。なお、図３には、参考まで
に、プロセスシミュレーションにより求めた、変調を受
ける前の、チャネル不純物及びＳ／Ｄ不純物の体積濃度
分布を実線で示してある。
【００３３】このように、本実施の形態によれば、逆短
チャネル効果をもたらす不純物濃度の変調量分布を、定
量的かつ一意に求めることができる。
チャネル効果をもたらす不純物濃度の変調量分布を、定
量的かつ一意に求めることができる。
【００３４】次に、図４を参照して、本発明の第２の実
施の形態について説明する。
施の形態について説明する。
【００３５】この実施の形態では、図４に左側に示すよ
うに、通常のＭＯＳＦＥＴ作製工程により作製したＭＯ
ＳＦＥＴと、チャネルイオン及びＳ／Ｄイオンの注入終
了後、さらに、それ自身はアクセプタにもドナーにもな
らないが、イオン注入により点欠陥を引き起こす元素、
例えばシリコン等、を追加注入したＭＯＳＦＥＴとを作
製する。
うに、通常のＭＯＳＦＥＴ作製工程により作製したＭＯ
ＳＦＥＴと、チャネルイオン及びＳ／Ｄイオンの注入終
了後、さらに、それ自身はアクセプタにもドナーにもな
らないが、イオン注入により点欠陥を引き起こす元素、
例えばシリコン等、を追加注入したＭＯＳＦＥＴとを作
製する。
【００３６】そして、これらのＭＯＳＦＥＴのＶt−Ｌg
特性を求め、求めたＶt−Ｌg特性と上記の数式６とを用
いて、追加注入による変調チャネル不純物面密度分布を
求めることができる。
特性を求め、求めたＶt−Ｌg特性と上記の数式６とを用
いて、追加注入による変調チャネル不純物面密度分布を
求めることができる。
【００３７】本実施の形態の場合は、図４の左側最下段
及び右側最下段にそれぞれ示されているように、２つの
工程で作製されたＭＯＳＦＥＴは、ともに逆短チャネル
効果を生じるが、第１の実施の形態の場合と同様に、工
程の違いから生じる不純物濃度の変調量分布を求めるこ
とができる。
及び右側最下段にそれぞれ示されているように、２つの
工程で作製されたＭＯＳＦＥＴは、ともに逆短チャネル
効果を生じるが、第１の実施の形態の場合と同様に、工
程の違いから生じる不純物濃度の変調量分布を求めるこ
とができる。
【００３８】
【発明の効果】本発明によれば、互いに異なる２つの工
程により製造された半導体素子の特性を求め、それを利
用することにより、逆短チャネル効果をもたらす不純物
濃度の変調量分布を、定量的かつ一意に求めることがで
きる。
程により製造された半導体素子の特性を求め、それを利
用することにより、逆短チャネル効果をもたらす不純物
濃度の変調量分布を、定量的かつ一意に求めることがで
きる。
【００３９】その理由は、Ｓ／Ｄ先行注入デバイスとチ
ャネル先行注入デバイスのしきい値電圧の差分をとって
不純物濃度変調量分布を評価しているからである。ま
た、変調不純物濃度を面密度分布として評価しており、
一意性に関して不確定要素のある体積濃度分布にまで、
あえて結果を分解して求めていないからである。
ャネル先行注入デバイスのしきい値電圧の差分をとって
不純物濃度変調量分布を評価しているからである。ま
た、変調不純物濃度を面密度分布として評価しており、
一意性に関して不確定要素のある体積濃度分布にまで、
あえて結果を分解して求めていないからである。
【図１】本発明の第１の実施の形態に使用されるＭＯＳ
ＦＥＴの製造工程を示す図である。
ＦＥＴの製造工程を示す図である。
【図２】図１の工程により得られたＭＯＳＦＥＴのしき
い値対ゲート長を示すグラフである。
い値対ゲート長を示すグラフである。
【図３】本発明の第１の実施の形態により得られた不純
物濃度変調量分布を示すグラフである。
物濃度変調量分布を示すグラフである。
【図４】本発明の第２の実施の形態に使用されるＭＯＳ
ＦＥＴの製造工程を示す図である。
ＦＥＴの製造工程を示す図である。
【図５】従来のリーバースプロファイリング方法を説明
するための不純物プロファイルを示す図である。
するための不純物プロファイルを示す図である。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336 H01L 21/66
Claims (4)
- 【請求項１】 複数のゲート長水準Ｌgnを定め、第１の
製造方法で製造される逆短チャネル効果の大きい第１の
ＭＯＳＦＥＴのしきい値電圧ＶthPRE（Ｌgn）を前記複
数のゲート長水準において測定するとともに、前記第１
の製造方法とは異なる第２の製造方法で製造される逆短
チャネル効果の小さい前記第１のＭＯＳＦＥＴと同構造
の第２のＭＯＳＦＥＴのしきい値電圧ＶthPOST（Ｌgn）
を前記複数のゲート長水準において測定し、電子電荷を
ｑ、ゲート酸化膜の誘電率をεox、ゲート酸化膜の厚さ
をｔox、とした場合に、ドレイン側またはソース側のゲ
ート端からチャネルに沿ってゲート内部へ向かう距離を
ｘとして、前記第１のＭＯＳＦＥＴのチャネル不純物濃
度の変調量分布Ｎmod（ｘ）を数式１に基づいて求める
ことを特徴とするリバースプロファイリング方法。 【数１】 - 【請求項２】 前記第１の製造方法が、チャネル不純物
の注入と活性化を行った後に、ソース／ドレイン不純物
の注入と熱処理を行う方法であり、前記第２の製造方法
が、チャネル不純物を注入する前にソース／ドレイン不
純物の注入と熱処理を行う方法であることを特徴とする
請求項１記載のリバースプロファイリング方法。 - 【請求項３】 前記第１の製造方法が、チャネル不純物
とソース／ドレイン不純物の注入の後、さらにアクセプ
タにもドナーにもならない元素を追加注入する方法であ
り、前記第２の製造方法が、チャネル不純物とソース／
ドレイン不純物の注入の後、前記元素の追加注入を行わ
ない方法であることを特徴とする請求項１記載のリバー
スプロファイリング方法。 - 【請求項４】 前記元素がシリコンであることを特徴と
する請求項３記載のリバースプロファイリング方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21795298A JP3264323B2 (ja) | 1998-07-31 | 1998-07-31 | リバースプロファイリング方法 |
| US09/366,321 US6242272B1 (en) | 1998-07-31 | 1999-08-02 | Reverse profiling method for profiling modulated impurity density distribution of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21795298A JP3264323B2 (ja) | 1998-07-31 | 1998-07-31 | リバースプロファイリング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049345A JP2000049345A (ja) | 2000-02-18 |
| JP3264323B2 true JP3264323B2 (ja) | 2002-03-11 |
Family
ID=16712295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21795298A Expired - Fee Related JP3264323B2 (ja) | 1998-07-31 | 1998-07-31 | リバースプロファイリング方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6242272B1 (ja) |
| JP (1) | JP3264323B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299611A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | ゲート電極を有する半導体素子の特性の計算方法及びプログラム |
| JP4991062B2 (ja) * | 2001-05-29 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体プロセスデバイスモデリング方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734188A (en) * | 1987-09-19 | 1998-03-31 | Hitachi, Ltd. | Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same |
| US5917211A (en) * | 1988-09-19 | 1999-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same |
| KR940010930B1 (ko) * | 1990-03-13 | 1994-11-19 | 가부시키가이샤 도시바 | 반도체장치의 제조방법 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP4401448B2 (ja) * | 1997-02-24 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH10256271A (ja) * | 1997-03-11 | 1998-09-25 | Toshiba Corp | 電界効果トランジスタおよび高周波電力増幅器 |
-
1998
- 1998-07-31 JP JP21795298A patent/JP3264323B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-02 US US09/366,321 patent/US6242272B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6242272B1 (en) | 2001-06-05 |
| JP2000049345A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tsang et al. | Fabrication of high-performance LDDFET's with oxide sidewall-spacer technology | |
| JP2650035B2 (ja) | 金属−酸化膜−半導体（ｍｏｓ）集積回路の製造方法 | |
| US5424234A (en) | Method of making oxide semiconductor field effect transistor | |
| US4757026A (en) | Source drain doping technique | |
| Aitken | 1/spl mu/m MOSFET VLSI technology. VIII. Radiation effects | |
| Sung et al. | A comprehensive study on p/sup+/polysilicon-gate MOSFET's instability with fluorine incorporation | |
| Yamada et al. | Analysis of detrap current due to oxide traps to improve flash memory retention | |
| JPH09181012A (ja) | 集積回路及びその製造方法 | |
| US6355963B1 (en) | MOS type semiconductor device having an impurity diffusion layer | |
| JP3264323B2 (ja) | リバースプロファイリング方法 | |
| Mariucci et al. | Determination of hot-carrier induced interface state density in polycrystalline silicon thin-film transistors | |
| EP1308995A2 (en) | Semiconductor Device Having A Dielectric Layer With A Uniform Nitrogen Profile | |
| Pan | A physical-based analytical model for hot-carrier induced saturation current degradation of p-MOSFET's | |
| Zhang et al. | Degradation of oxides and oxynitrides under hot hole stress | |
| US6469535B1 (en) | Method for examining semiconductor substrate, and method for controlling fabrication process of semiconductor devices | |
| US6274449B1 (en) | Method of pocket implant modeling for a CMOS process | |
| JP3262089B2 (ja) | ディファレンシャル注入における条件設定方法 | |
| Umeda et al. | Silicon dioxide breakdown induced by SHE (substrate hot electron) injection | |
| KR940002404B1 (ko) | Gldd 모스패트 제조방법 | |
| Severi et al. | Accurate channel length extraction by split CV measurements on short-channel MOSFETs | |
| RU2018992C1 (ru) | Способ изготовления мдп-транзистора | |
| RU2206141C1 (ru) | Способ изготовления мдп-транзисторов | |
| JPH1041243A (ja) | ドープ領域作製方法 | |
| KR100445061B1 (ko) | 반도체 소자의 제조방법 | |
| JP3530357B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |