JP2000049345A - リバースプロファイリング方法 - Google Patents
リバースプロファイリング方法Info
- Publication number
- JP2000049345A JP2000049345A JP10217952A JP21795298A JP2000049345A JP 2000049345 A JP2000049345 A JP 2000049345A JP 10217952 A JP10217952 A JP 10217952A JP 21795298 A JP21795298 A JP 21795298A JP 2000049345 A JP2000049345 A JP 2000049345A
- Authority
- JP
- Japan
- Prior art keywords
- gate length
- impurity
- gate
- channel
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
に、かつ一意に求めることができるリバースプロファイ
リング方法を提供する。 【解決手段】 S/Dイオンを注入し熱処理をした後、
高エネルギーチャネルイオン注入を行って活性化を行う
方法で、S/D先行注入デバイスを作製し、高エネルギ
ーチャネルイオン注入と活性化を行った後、S/Dイオ
ンを注入して熱処理を行う方法で、チャネル先行注入デ
バイスを作製し、それぞれVt−Lg特性を求める。その
結果と所定の数式とを用いて不純物濃度の変調量分布を
求める。
Description
イリング方法に関する。
その素子の電気的特性を決定する重要なパラメータであ
る。このため、半導体素子を設計、製造する上で、不純
物濃度分布を測定することは、非常に重要である。しか
しながら、半導体素子の不純物濃度を直接測定すること
は非常に困難である。このため、製造プロセスにおける
各種条件と素子の電気的特性とに基づいてシミュレーシ
ョンを行ない、不純物濃度分布を求めるリバースプロフ
ァイリング方法が開発された。
例えば、Z.K.Lee等による「Inverse Modeling o
f MOSFETs using I-V Characteristics in the Subthre
shold Region」IEDM Tech.Dig.,pp683-
686,1997.に記載されているように、MOSFET内部
の不純物プロファイルを、図5に示すようにガウス(Ga
uss)関数などの解析式で近似し、シミュレーションに
よるMOSFETの電気特性と実測値とが一致するよう
に、解析式のパラメータをフィッティングすることによ
り、チャネル内部の2次元的不純物分布を求めるアプロ
ーチが取られている。
おいて、チャネル不純物の注入と活性化を行った後に、
ソース/ドレイン不純物の注入(S/D注入)を行い、
熱処理を行うと、ソース/ドレイン近傍のチャネル不純
物が、増速拡散する(即ち、チャネル不純物分布が部分
的に変調される)ことが知られている。そして、従来の
リバースプロファイリング方法では、最終的な不純物濃
度分布を近似的に得ることができる。
リング方法では、S/D注入及びその後の熱処理によっ
て生じるチャネル不純物濃度の変調効果を定量的に把握
することができないという問題点がある。
ている一種類のMOSFETの電気特性に基づいてい、
プロファイルを求めているからである。
法には、シミュレーションによる電気的特性と実測値の
間のフィッティング作業に手間と時間を要するという問
題点もある。
方法では、シミュレーションによる電気的特性と実測値
とが一致するまで、解析式のパラメータを変えて、何回
もシミュレーションを行う必要があるからである。
方法には、得られたプロファイルが、必ずしも一意に求
められる解であるとは限らないという問題点もある。
方法では、S/D部のプロファイルと、チャネル部のプ
ロファイル等、複数のプロファイルを同時に抽出しよう
として、複数のプロファイルパラメータを同時に変更す
るからである。
易に、定量的に、かつ一意に求めることができるリバー
スプロファイリング方法を提供することを目的とする。
Si/SiO2界面付近の不純物濃度プロファイルを正
確に求める半導体特性測定システムが、開示されている
が、不純物濃度の変調量分布を求めることや、2つの方
法で作製したデバイスを使用することについては全く開
示されていない。特開平10−41365号公報や特開
平10−125914号公報に記載されたプロファイル
測定方法及びプロセスシミュレーション方法についても
同様である。
製造方法で製造される逆短チャネル効果の大きい第1の
半導体素子のしきい値対ゲート長特性を求めるととも
に、前記第1の製造方法とは異なる第2の製造方法で製
造される逆短チャネル効果の小さい前記第1の半導体素
子と同構造の第2の半導体素子のしきい値対ゲート長特
性を求め、前記第1の半導体素子のしきい値対ゲート長
特性と前記第2の半導体素子のしきい値対ゲート長特性
とに基づいて、前記第1の半導体素子における不純物濃
度の変調量分布を求めることを特徴とするリバースプロ
ファイリング方法が得られる。
前記第1の半導体素子のしきい値対ゲート長特性と前記
第2の半導体素子のしきい値対ゲート長特性とから前記
複数のゲート長水準にそれぞれ対応するしきい値を求
め、これら複数のゲート長水準に対応するしきい値に基
づいて前記第1の半導体素子における不純物濃度の変調
量分布を求める。
の半導体素子は、MOSFETであり、前記第1の製造
方法は、チャネル不純物の注入と活性化を行った後に、
ソース/ドレイン不純物の注入と熱処理を行う方法であ
り、前記第2の製造方法は、チャネル不純物を注入する
前にソース/ドレイン不純物の注入と熱処理を行う方法
である。
ル不純物とソース/ドレイン不純物の注入の後、さらに
アクセプタにもドナーにもならない元素を追加注入する
方法であり、前記第2の製造方法は、チャネル不純物と
ソース/ドレイン不純物の注入の後、前記元素の追加注
入を行わない方法である。
gn、該ゲート量水準Lgnに対応する前記第1の半導体素
子のしきい値電圧をVthPRE(Lgn)、同じくゲート量
水準Lgnに対応する前記第2の半導体素子のしきい値電
圧をVthPOST(Lgn)、電子電荷をq、ゲート酸化膜の
誘電率をεox、ゲート酸化膜の厚さをtox、とした場合
に、ゲート側またはソース側のゲート端からの距離をx
として、前記第1の半導体素子における不純物濃度の変
調量分布Nmod(x)を数式2に基づいて求める。
実施の形態について詳細に説明する。
ファイリング方法では、まず、同一構造の半導体素子
(MOSFET)を、図1に示す2種類の製造方法によ
り製造する。
上にゲート酸化膜及びゲートを形成したあと、ソース/
ドレイン(S/D)イオン注入と熱処理とを行う。それ
から、高エネルギーイオン注入によってチャネル不純物
をドーピングし、それに引き続き、短時間高温熱処理
(RTA)により不純物の活性化を行って、MOSFE
Tとしている。この方法により得られたMOSFETを
S/D先行注入デバイスと呼ぶ。
上にゲート酸化膜及びゲートを形成した後、チャネル不
純物を高エネルギーイオン注入によりドーピングし、R
TAで不純物の活性化を行う。その後、S/Dイオン注
入と活性化熱処理を行ってMOSFETとしている。こ
の方法により得られたMOSFETをチャネル先行注入
デバイスと呼ぶ。
スとチャネル先行注入デバイスのそれぞれについて、ゲ
ート長の異なる複数のMOSFETを製造した後、S/
D先行注入デバイスとチャネル先行注入デバイスのしき
い値電圧(Vt)対ゲート長(Lg)特性を、それぞれ
求める。
ン注入によって発生する点欠陥は、チャネルイオン注入
前の熱処理によって消滅している。従って、この方法で
製造されたMOSFETでは、S/Dイオン注入によ
り、その後注入されるチャネル不純物が変調されること
はない。また、チャネルイオン注入による点欠陥は、チ
ャネル内に一様に分布しているため、RAT時のチャネ
ル不純物の増速拡散は一様に生じ、これもチャネル不純
物の部分的変調をもたらす原因とはならない。従って、
S/D先行注入デバイスのVt−Lg特性は、図1左側
最下段及び図2に示すように、ハンプの無いグラフとな
っている。即ち、S/D先行注入デバイスでは、逆短チ
ャネル効果は見られない。
では、S/Dイオン注入時に発生した点欠陥によって、
その後の活性化熱処理中にソース領域及びドレイン領域
近傍のチャネル不純物が増速拡散し、チャネル不純物分
布が部分的に変調される。この変調は、一般的には、シ
リコン−酸化膜界面(ゲート酸化膜)へ向かってのチャ
ネル不純物のパイルアップとなるため、変調を受けた部
分のみ局所的にしきい値電圧が上昇する。その結果、チ
ャネル先行注入デバイスのVt−Lg特性は、図1右側
最下段及び図2に示すようにハンプを有するグラフとな
る。即ち、チャネル先行注入デバイスには、逆短チャネ
ル効果が見られる。
ャネル不純物の変調量が、チャネル長に依存せず、ソー
ス側のゲート端からチャネル内部側へ向かう場合とドレ
イン側のゲート端からチャネル内部側へ向かう場合とで
対称な、ゲート端からの距離xの関数である、面密度分
布Nmod(x)を持つと仮定する。この場合、ゲート長
LgにおけるS/D先行注入デバイスとチャネル先行注
入デバイスとのしきい値の差は、数式3により表わされ
る。
のゲート長Lgにおけるしきい値電圧、VthPOSTは、S
/D先行注入デバイスのゲート長Lgにおけるしきい値
電圧を示す。また、qは、電子電荷、toxは、ゲート酸
化膜厚、εoxは、ゲート酸化膜の誘電率である。
接する2つのゲート長水準Lgn-1とLgn(n=3,4,
5,...)を、それぞれ代入する。このゲート長水準
は、任意に定めることができる。そして、選られた2つ
の式の差分を取ると、数式4のようになる。
(x)の値が定数であるとみなすと、数式4は、数式5の
ように近似することができる。
られる。
値電圧を、ゲート長水準の小さいほうから順番に代入し
ていけば、(変調不純物)面密度分布Nmod(x)を求
めることができる。
布を図3に一点鎖線で示す。なお、図3には、参考まで
に、プロセスシミュレーションにより求めた、変調を受
ける前の、チャネル不純物及びS/D不純物の体積濃度
分布を実線で示してある。
チャネル効果をもたらす不純物濃度の変調量分布を、定
量的かつ一意に求めることができる。
施の形態について説明する。
うに、通常のMOSFET作製工程により作製したMO
SFETと、チャネルイオン及びS/Dイオンの注入終
了後、さらに、それ自身はアクセプタにもドナーにもな
らないが、イオン注入により点欠陥を引き起こす元素、
例えばシリコン等、を追加注入したMOSFETとを作
製する。
特性を求め、求めたVt−Lg特性と上記の数式6とを用
いて、追加注入による変調チャネル不純物面密度分布を
求めることができる。
及び右側最下段にそれぞれ示されているように、2つの
工程で作製されたMOSFETは、ともに逆短チャネル
効果を生じるが、第1の実施の形態の場合と同様に、工
程の違いから生じる不純物濃度の変調量分布を求めるこ
とができる。
程により製造された半導体素子の特性を求め、それを利
用することにより、逆短チャネル効果をもたらす不純物
濃度の変調量分布を、定量的かつ一意に求めることがで
きる。
ャネル先行注入デバイスのしきい値電圧の差分をとって
不純物濃度変調量分布を評価しているからである。ま
た、変調不純物濃度を面密度分布として評価しており、
一意性に関して不確定要素のある体積濃度分布にまで、
あえて結果を分解して求めていないからである。
FETの製造工程を示す図である。
い値対ゲート長を示すグラフである。
物濃度変調量分布を示すグラフである。
FETの製造工程を示す図である。
するための不純物プロファイルを示す図である。
Claims (7)
- 【請求項1】 第1の製造方法で製造される逆短チャネ
ル効果の大きい第1の半導体素子のしきい値対ゲート長
特性を求めるとともに、前記第1の製造方法とは異なる
第2の製造方法で製造される逆短チャネル効果の小さい
前記第1の半導体素子と同構造の第2の半導体素子のし
きい値対ゲート長特性を求め、前記第1の半導体素子の
しきい値対ゲート長特性と前記第2の半導体素子のしき
い値対ゲート長特性とに基づいて、前記第1の半導体素
子における不純物濃度の変調量分布を求めることを特徴
とするリバースプロファイリング方法。 - 【請求項2】 複数のゲート長水準を定め、前記第1の
半導体素子のしきい値対ゲート長特性と前記第2の半導
体素子のしきい値対ゲート長特性とから前記複数のゲー
ト長水準にそれぞれ対応するしきい値を求め、これら複
数のゲート長水準に対応するしきい値に基づいて前記第
1の半導体素子における不純物濃度の変調量分布を求め
ることを特徴とする請求項1のリバースプロファイリン
グ方法。 - 【請求項3】 前記第1の半導体素子及び前記第2の半
導体素子がMOSFETであることを特徴とする請求項
1または2のリバースプロファイリング方法。 - 【請求項4】 前記ゲート長水準をLgn、該ゲート量水
準Lgnに対応する前記第1の半導体素子のしきい値電圧
をVthPRE(Lgn)、同じくゲート量水準Lgnに対応す
る前記第2の半導体素子のしきい値電圧をVthPOST(L
gn)、電子電荷をq、ゲート酸化膜の誘電率をεox、ゲ
ート酸化膜の厚さをtox、とした場合に、ゲート側また
はソース側のゲート端からの距離をxとして、前記第1
の半導体素子における不純物濃度の変調量分布Nmod
(x)を数式1に基づいて求めることを特徴とする請求
項3のリバースプロファイリング方法。 【数1】 - 【請求項5】 前記第1の製造方法が、チャネル不純物
の注入と活性化を行った後に、ソース/ドレイン不純物
の注入と熱処理を行う方法であり、前記第2の製造方法
が、チャネル不純物を注入する前にソース/ドレイン不
純物の注入と熱処理を行う方法であることを特徴とする
請求項3または4のリバースプロファイリング方法。 - 【請求項6】 前記第1の製造方法が、チャネル不純物
とソース/ドレイン不純物の注入の後、さらにアクセプ
タにもドナーにもならない元素を追加注入する方法であ
り、前記第2の製造方法が、チャネル不純物とソース/
ドレイン不純物の注入の後、前記元素の追加注入を行わ
ない方法であることを特徴とする請求項3または4のリ
バースプロファイリング方法。 - 【請求項7】 前記元素がシリコンであることを特徴と
する請求項6のリバースプロファイリング方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21795298A JP3264323B2 (ja) | 1998-07-31 | 1998-07-31 | リバースプロファイリング方法 |
US09/366,321 US6242272B1 (en) | 1998-07-31 | 1999-08-02 | Reverse profiling method for profiling modulated impurity density distribution of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21795298A JP3264323B2 (ja) | 1998-07-31 | 1998-07-31 | リバースプロファイリング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049345A true JP2000049345A (ja) | 2000-02-18 |
JP3264323B2 JP3264323B2 (ja) | 2002-03-11 |
Family
ID=16712295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21795298A Expired - Fee Related JP3264323B2 (ja) | 1998-07-31 | 1998-07-31 | リバースプロファイリング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6242272B1 (ja) |
JP (1) | JP3264323B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299611A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | ゲート電極を有する半導体素子の特性の計算方法及びプログラム |
JP4991062B2 (ja) * | 2001-05-29 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体プロセスデバイスモデリング方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734188A (en) * | 1987-09-19 | 1998-03-31 | Hitachi, Ltd. | Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same |
US5917211A (en) * | 1988-09-19 | 1999-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same |
KR940010930B1 (ko) * | 1990-03-13 | 1994-11-19 | 가부시키가이샤 도시바 | 반도체장치의 제조방법 |
US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
JP4401448B2 (ja) * | 1997-02-24 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH10256271A (ja) * | 1997-03-11 | 1998-09-25 | Toshiba Corp | 電界効果トランジスタおよび高周波電力増幅器 |
-
1998
- 1998-07-31 JP JP21795298A patent/JP3264323B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-02 US US09/366,321 patent/US6242272B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6242272B1 (en) | 2001-06-05 |
JP3264323B2 (ja) | 2002-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2650035B2 (ja) | 金属−酸化膜−半導体(mos)集積回路の製造方法 | |
US4757026A (en) | Source drain doping technique | |
US5424234A (en) | Method of making oxide semiconductor field effect transistor | |
US5744371A (en) | Asymmetrical p-channel transistor having a boron migration barrier and LDD implant only in the drain region | |
Sung et al. | A comprehensive study on p/sup+/polysilicon-gate MOSFET's instability with fluorine incorporation | |
JPH11317461A (ja) | デュアルゲートcmos素子用の窒素注入された極めて薄いゲート酸化物の形成方法 | |
US5893739A (en) | Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer | |
US5985724A (en) | Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer | |
JP3264323B2 (ja) | リバースプロファイリング方法 | |
EP1308995A2 (en) | Semiconductor Device Having A Dielectric Layer With A Uniform Nitrogen Profile | |
Pan | A physical-based analytical model for hot-carrier induced saturation current degradation of p-MOSFET's | |
CN1152798A (zh) | 制造抗辐射半导体集成电路的方法 | |
JP3262089B2 (ja) | ディファレンシャル注入における条件設定方法 | |
Umeda et al. | Silicon dioxide breakdown induced by SHE (substrate hot electron) injection | |
KR940002404B1 (ko) | Gldd 모스패트 제조방법 | |
Severi et al. | Accurate channel length extraction by split CV measurements on short-channel MOSFETs | |
RU2018992C1 (ru) | Способ изготовления мдп-транзистора | |
RU2206141C1 (ru) | Способ изготовления мдп-транзисторов | |
JPH1041243A (ja) | ドープ領域作製方法 | |
JPS59161870A (ja) | 半導体装置の製造方法 | |
US6071749A (en) | Process for forming a semiconductor device with controlled relative thicknesses of the active region and gate electrode | |
KR970004818B1 (ko) | 반도체 장치 제조 공정 | |
JP3282593B2 (ja) | Mosトランジスタの設計方法 | |
JPH0922898A (ja) | ポリシリコン層のエッチング方法及び半導体装置の製造方法 | |
US5930592A (en) | Asymmetrical n-channel transistor having LDD implant only in the drain region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |