JP3262089B2 - ディファレンシャル注入における条件設定方法 - Google Patents
ディファレンシャル注入における条件設定方法Info
- Publication number
- JP3262089B2 JP3262089B2 JP34263698A JP34263698A JP3262089B2 JP 3262089 B2 JP3262089 B2 JP 3262089B2 JP 34263698 A JP34263698 A JP 34263698A JP 34263698 A JP34263698 A JP 34263698A JP 3262089 B2 JP3262089 B2 JP 3262089B2
- Authority
- JP
- Japan
- Prior art keywords
- energy
- contamination
- amount
- energy contamination
- dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000002347 injection Methods 0.000 title claims description 16
- 239000007924 injection Substances 0.000 title claims description 16
- 238000011109 contamination Methods 0.000 claims description 65
- 150000002500 ions Chemical class 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 18
- 230000000694 effects Effects 0.000 claims description 3
- 238000004904 shortening Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 7
- 150000001768 cations Chemical class 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 27
- 238000002513 implantation Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/02—Details
- H01J2237/022—Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/31701—Ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディファレンシャ
ル注入を用いた半導体デバイスの製造方法、特にディフ
ァレンシャル注入を行う場合の条件設定方法に関する。
ル注入を用いた半導体デバイスの製造方法、特にディフ
ァレンシャル注入を行う場合の条件設定方法に関する。
【０００２】
【従来の技術】ディープ・サブクォータミクロンＭＯＳ
ＦＥＴにおいて短チャネル効果を小さくするためには、
５０ｎｍ以下の接合深さを有する極めて浅いソース／ド
レインが必要とされる。低エネルギー注入は、このよう
な浅い接合を実現する方法の１つである。しかし、注入
エネルギーが低くなると、ビーム電流量が低下し、生産
性が悪くなる。
ＦＥＴにおいて短チャネル効果を小さくするためには、
５０ｎｍ以下の接合深さを有する極めて浅いソース／ド
レインが必要とされる。低エネルギー注入は、このよう
な浅い接合を実現する方法の１つである。しかし、注入
エネルギーが低くなると、ビーム電流量が低下し、生産
性が悪くなる。
【０００３】このような問題を解決したイオン注入方法
として、ディファレンシャル注入方法がある。このディ
ファレンシャル注入方法を説明する前に、比較の意味
で、まず通常のドリフト注入方法を説明しておく。
として、ディファレンシャル注入方法がある。このディ
ファレンシャル注入方法を説明する前に、比較の意味
で、まず通常のドリフト注入方法を説明しておく。
【０００４】図１は、ドリフト注入装置の概略構成を示
す。このイオン注入装置によれば、引出し電極１０によ
り、イオン源１２からビームを引出し、ビームライン１
４を経て、ウエハ１６に注入している。低エネルギー注
入を、このドリフト注入装置で行う場合、前述したよう
に、生産性が良くない。
す。このイオン注入装置によれば、引出し電極１０によ
り、イオン源１２からビームを引出し、ビームライン１
４を経て、ウエハ１６に注入している。低エネルギー注
入を、このドリフト注入装置で行う場合、前述したよう
に、生産性が良くない。
【０００５】図２は、ディファレンシャル注入方法を用
いたイオン注入装置の概略構成を示す。このイオン注入
装置によれば、引出し電極１０により、ウエハへの注入
エネルギーより高いエネルギーでイオン源１２からビー
ムを引出し、ビームライン１４を通過させて、注入直前
に減速電極１８でビームを注入エネルギーまで減速し、
ウエハ１６に注入している。
いたイオン注入装置の概略構成を示す。このイオン注入
装置によれば、引出し電極１０により、ウエハへの注入
エネルギーより高いエネルギーでイオン源１２からビー
ムを引出し、ビームライン１４を通過させて、注入直前
に減速電極１８でビームを注入エネルギーまで減速し、
ウエハ１６に注入している。
【０００６】このイオン注入装置では、引出し電極１０
でイオンに与えられるエネルギーを高くすることができ
るので、高いビーム電流が得られる。したがって、生産
性が良いというメリットがある。
でイオンに与えられるエネルギーを高くすることができ
るので、高いビーム電流が得られる。したがって、生産
性が良いというメリットがある。
【０００７】しかし、このディファレンシャル注入は、
エネルギーコンタミネーションの問題がある（Ｊ．Ｆｒ
ｅｅｍａｎ ｅｔ ａｌ． ＩＩＴ Ｃｏｎｔｅｒｅｎ
ｃｅＰｒｏｃｅｅｄｉｎｇｓ．，３５７（１９９２）参
照）。イオンビームは、ビームライン内を通過するの
で、ビームライン内の残留ガスの原子および分子と相互
作用する。この相互作用は、“電荷交換（Ｃｈａｒｇｅ
Ｅｘｃｈａｎｇｅ）”と呼ばれ、
エネルギーコンタミネーションの問題がある（Ｊ．Ｆｒ
ｅｅｍａｎ ｅｔ ａｌ． ＩＩＴ Ｃｏｎｔｅｒｅｎ
ｃｅＰｒｏｃｅｅｄｉｎｇｓ．，３５７（１９９２）参
照）。イオンビームは、ビームライン内を通過するの
で、ビームライン内の残留ガスの原子および分子と相互
作用する。この相互作用は、“電荷交換（Ｃｈａｒｇｅ
Ｅｘｃｈａｎｇｅ）”と呼ばれ、
【０００８】
【数１】Ａ+ （高速イオン）＋ＢO （低速原子）→ＡO
（高速原子）＋Ｂ+ （低速イオン） のような交換が行われる。すなわち、相互作用の結果、
高速イオンＡ+ が中性化したイオンＡO に変換される。
この中性化したイオンは、減速電極による電界の影響を
受けることなく、所望の注入エネルギーとは異なるエネ
ルギーで、ウエハに到達する。すなわち、中性化したイ
オンは、減速電極で減速しきれずに、引出し電極で引出
された初速のまま注入されるため、イオンが深くまで注
入され接合が深くなる。
（高速原子）＋Ｂ+ （低速イオン） のような交換が行われる。すなわち、相互作用の結果、
高速イオンＡ+ が中性化したイオンＡO に変換される。
この中性化したイオンは、減速電極による電界の影響を
受けることなく、所望の注入エネルギーとは異なるエネ
ルギーで、ウエハに到達する。すなわち、中性化したイ
オンは、減速電極で減速しきれずに、引出し電極で引出
された初速のまま注入されるため、イオンが深くまで注
入され接合が深くなる。
【０００９】このような中性化したイオンが注入される
ことをエネルギーコンタミネーションと呼び、注入され
るイオンをコンタミネーション・イオンと言う。ディフ
ァレンシャル注入では、このようなエネルギーコンタミ
ネーションが生じる結果、デバイスの特性が劣化した
り、デバイスの特性がばらついたりする。
ことをエネルギーコンタミネーションと呼び、注入され
るイオンをコンタミネーション・イオンと言う。ディフ
ァレンシャル注入では、このようなエネルギーコンタミ
ネーションが生じる結果、デバイスの特性が劣化した
り、デバイスの特性がばらついたりする。
【００１０】
【発明が解決しようとする課題】ディファレンシャル注
入を用いてＭＯＳＦＥＴを製造する場合、前述したよう
にエネルギーコンタミネーションによりデバイス特性の
劣化を生じる。このような劣化を抑制するためには、エ
ネルギーコンタミネーション量（エネルギーコンタミネ
ーションのある場合のドーズ量／エネルギーコンタミネ
ーションのない場合のドーズ量の比（％）で表される）
を、デバイス特性の劣化の許容範囲内に抑えることが要
求される。デバイス特性の許容範囲については、例え
ば、ＳＩＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｄｕｓ
ｔｒｙ Ａｓｓｏｃｉａｔｉｏｎ）のロードマップに規
定されている。
入を用いてＭＯＳＦＥＴを製造する場合、前述したよう
にエネルギーコンタミネーションによりデバイス特性の
劣化を生じる。このような劣化を抑制するためには、エ
ネルギーコンタミネーション量（エネルギーコンタミネ
ーションのある場合のドーズ量／エネルギーコンタミネ
ーションのない場合のドーズ量の比（％）で表される）
を、デバイス特性の劣化の許容範囲内に抑えることが要
求される。デバイス特性の許容範囲については、例え
ば、ＳＩＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｄｕｓ
ｔｒｙ Ａｓｓｏｃｉａｔｉｏｎ）のロードマップに規
定されている。
【００１１】したがって、所望の接合深さに対し、ＳＩ
Ａロードマップで規定されるデバイス特性の許容範囲を
満たすエネルギーコンタミネーション量の許容値が予め
求められれば、エネルギーコンタミネーション量を許容
値以下とするように、イオン注入装置中のビームライ
ンの真空度を上げる、ビームラインの距離を短くする
ことにより、許容範囲内のデバイス特性が得られる。
Ａロードマップで規定されるデバイス特性の許容範囲を
満たすエネルギーコンタミネーション量の許容値が予め
求められれば、エネルギーコンタミネーション量を許容
値以下とするように、イオン注入装置中のビームライ
ンの真空度を上げる、ビームラインの距離を短くする
ことにより、許容範囲内のデバイス特性が得られる。
【００１２】したがって、本発明の目的は、デバイス特
性へのエネルギーコンタミネーションの影響を評価し
て、許容範囲内の特性を有する半導体デバイスを製造す
るための条件設定方法を提供することにある。
性へのエネルギーコンタミネーションの影響を評価し
て、許容範囲内の特性を有する半導体デバイスを製造す
るための条件設定方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明のディファレンシ
ャル注入における条件設定方法によれば、ＭＯＳＦＥＴ
のソース／ドレインを形成するために、ディファレンシ
ャル注入装置によりウエハにイオンを注入するに際し、
ＭＯＳＦＥＴの特性を表す指標が、所定の許容範囲内に
入るように、ディファレンシャル注入装置のビームライ
ンの真空度および／または距離を定めるための条件を設
定する。この条件は、許容エネルギーコンタミネーショ
ン量を表す曲線を作成し、この曲線により所望の接合深
さに対する許容エネルギーコンタミネーション量を求め
ることにより得られる。
ャル注入における条件設定方法によれば、ＭＯＳＦＥＴ
のソース／ドレインを形成するために、ディファレンシ
ャル注入装置によりウエハにイオンを注入するに際し、
ＭＯＳＦＥＴの特性を表す指標が、所定の許容範囲内に
入るように、ディファレンシャル注入装置のビームライ
ンの真空度および／または距離を定めるための条件を設
定する。この条件は、許容エネルギーコンタミネーショ
ン量を表す曲線を作成し、この曲線により所望の接合深
さに対する許容エネルギーコンタミネーション量を求め
ることにより得られる。
【００１４】前記許容エネルギーコンタミネーション量
を表す曲線は、エネルギーコンタミネーションが生じな
い方法でウエハにイオンを第１の条件で注入し、アニー
ルした後、接合深さを測定し、かつ前記指標を求め、こ
れを第１の指標とし、前記測定された接合深さと同じ接
合深さを得るように前記エネルギーコンタミネーション
が生じない方法でウエハに前記第１の条件でイオン注入
後、エネルギーコンタミネーションが生じる方法でウエ
ハに第２の条件でイオンを注入し、アニールした後、前
記指標を求め、これを第２の指標とし、前記第１の指標
と前記第２の指標との差が、前記所定の許容範囲内に入
るようなエネルギーコンタミネーション量の許容値を求
め、これを許容エネルギーコンタミネーション量とし、
前記測定した接合深さと前記求めた許容エネルギーコン
タミネーション量とをグラフ上にプロットすることによ
り作成する。
を表す曲線は、エネルギーコンタミネーションが生じな
い方法でウエハにイオンを第１の条件で注入し、アニー
ルした後、接合深さを測定し、かつ前記指標を求め、こ
れを第１の指標とし、前記測定された接合深さと同じ接
合深さを得るように前記エネルギーコンタミネーション
が生じない方法でウエハに前記第１の条件でイオン注入
後、エネルギーコンタミネーションが生じる方法でウエ
ハに第２の条件でイオンを注入し、アニールした後、前
記指標を求め、これを第２の指標とし、前記第１の指標
と前記第２の指標との差が、前記所定の許容範囲内に入
るようなエネルギーコンタミネーション量の許容値を求
め、これを許容エネルギーコンタミネーション量とし、
前記測定した接合深さと前記求めた許容エネルギーコン
タミネーション量とをグラフ上にプロットすることによ
り作成する。
【００１５】グラフの横軸をソース／ドレインの接合深
さ、縦軸をエネルギーコンタミネーション量とすると、
曲線より下側の領域にある、所望の接合深さに対するエ
ネルギーコンタミネーション量が許容エネルギーコンタ
ミネーション量である。
さ、縦軸をエネルギーコンタミネーション量とすると、
曲線より下側の領域にある、所望の接合深さに対するエ
ネルギーコンタミネーション量が許容エネルギーコンタ
ミネーション量である。
【００１６】接合深さ−許容エネルギーコンタミネーシ
ョンの曲線より求めた許容エネルギーコンタミネーショ
ンが、ディファレンシャル注入装置のビームラインの真
空度および／または距離を定めるための条件となる。こ
の条件を満たすように、ビームラインの真空度を上げ、
および／または、ビームラインの距離を短くする。これ
により、特性劣化のないＭＯＳＦＥＴが得られる。
ョンの曲線より求めた許容エネルギーコンタミネーショ
ンが、ディファレンシャル注入装置のビームラインの真
空度および／または距離を定めるための条件となる。こ
の条件を満たすように、ビームラインの真空度を上げ、
および／または、ビームラインの距離を短くする。これ
により、特性劣化のないＭＯＳＦＥＴが得られる。
【００１７】
【発明の実施の形態】半導体デバイスとしてＭＯＳＦＥ
Ｔのソース／ドレインをディファレンシャル注入により
作製する場合について説明する。また、ＭＯＳＦＥＴの
特性を表す指標の１つとしてしきい値電圧（Ｖｔ）を選
ぶものとする。
Ｔのソース／ドレインをディファレンシャル注入により
作製する場合について説明する。また、ＭＯＳＦＥＴの
特性を表す指標の１つとしてしきい値電圧（Ｖｔ）を選
ぶものとする。
【００１８】ＳＩＡロードマップによれば、しきい値電
圧Ｖｔの３σ変動（許容範囲）は、図３に示すように、
各世代毎に規定されている。以下の実施例では、２００
６年の世代（設計ルール１００ｎｍ）でのしきい値電圧
Ｖｔの許容範囲±４０ｍＶに収まるようなエネルギーコ
ンタミネーション量の許容値と接合深さとの関係を示す
グラフを作成するものとする。
圧Ｖｔの３σ変動（許容範囲）は、図３に示すように、
各世代毎に規定されている。以下の実施例では、２００
６年の世代（設計ルール１００ｎｍ）でのしきい値電圧
Ｖｔの許容範囲±４０ｍＶに収まるようなエネルギーコ
ンタミネーション量の許容値と接合深さとの関係を示す
グラフを作成するものとする。
【００１９】まず図４（ａ）に示すように、シリコン基
板２０上に酸化物層２２およびゲート２４（ゲート長１
００ｎｍ）が作製されたウエハ１６を５枚用意する。こ
れら各ウエハを、図１に示したイオン注入装置におい
て、エネルギーコンタミネーションを生じない低エネル
ギーでホウ素（Ｂ）のイオン注入を行い、イオン注入
後、ウエハをランプ加熱炉に入れてＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅｌｉｎｇ）を行う。以上の
処理により、図４（ｂ）に示すようにソース／ドレイン
２６，２８を形成した。各ウエハの処理条件を表１に示
す。
板２０上に酸化物層２２およびゲート２４（ゲート長１
００ｎｍ）が作製されたウエハ１６を５枚用意する。こ
れら各ウエハを、図１に示したイオン注入装置におい
て、エネルギーコンタミネーションを生じない低エネル
ギーでホウ素（Ｂ）のイオン注入を行い、イオン注入
後、ウエハをランプ加熱炉に入れてＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅｌｉｎｇ）を行う。以上の
処理により、図４（ｂ）に示すようにソース／ドレイン
２６，２８を形成した。各ウエハの処理条件を表１に示
す。
【００２０】
【表１】
【００２１】各ウエハからゲート長が１００ｎｍ（実測
値）のＭＯＳＦＥＴを複数個サンプリングし、各サンプ
ルの接合深さをＳＩＭＳで測定し、平均値を算出した。
算出された各ウエハの接合深さを表２に示す。
値）のＭＯＳＦＥＴを複数個サンプリングし、各サンプ
ルの接合深さをＳＩＭＳで測定し、平均値を算出した。
算出された各ウエハの接合深さを表２に示す。
【００２２】
【表２】
【００２３】さらに各ウエハのサンプルのしきい値電圧
Ｖｔを求め平均値を算出する。Ｖｔは、ＭＯＳＦＥＴの
Ｉｄ，Ｖｇを実測し、ＳＩＡロードマップにより定めら
れる規則から特定のＩｄに対応するＶｇを、Ｖｔとして
定める。このようにして算出された各ウエハのしきい値
電圧Ｖｔを、表３に示すように、Ｖｔ（１），Ｖｔ
（２），Ｖｔ（３），Ｖｔ（４），Ｖｔ（５）とする、
Ｖｔを求め平均値を算出する。Ｖｔは、ＭＯＳＦＥＴの
Ｉｄ，Ｖｇを実測し、ＳＩＡロードマップにより定めら
れる規則から特定のＩｄに対応するＶｇを、Ｖｔとして
定める。このようにして算出された各ウエハのしきい値
電圧Ｖｔを、表３に示すように、Ｖｔ（１），Ｖｔ
（２），Ｖｔ（３），Ｖｔ（４），Ｖｔ（５）とする、
【００２４】
【表３】
【００２５】図３に示したＳＩＡロードマップによれ
ば、２００６年の世代のＭＯＳＦＥＴのしきい値電圧Ｖ
ｔの許容範囲は±４０ｍＶと規定されている。例えば、
ウエハＮｏ．２に作製された接合深さが３３２Åのソー
ス／ドレインを有するＭＯＳＦＥＴのしきい値電圧Ｖｔ
は、Ｖｔ（２）±４０ｍＶであれば許容される。
ば、２００６年の世代のＭＯＳＦＥＴのしきい値電圧Ｖ
ｔの許容範囲は±４０ｍＶと規定されている。例えば、
ウエハＮｏ．２に作製された接合深さが３３２Åのソー
ス／ドレインを有するＭＯＳＦＥＴのしきい値電圧Ｖｔ
は、Ｖｔ（２）±４０ｍＶであれば許容される。
【００２６】エネルギーコンタミネーションがある場合
には、しきい値電圧Ｖｔは小さくなる。したがってソー
ス／ドレインの接合深さが３３２ÅのＭＯＳＦＥＴのし
きい値電圧ＶｔはＶｔ（２）−４０ｍＶまで許容され
る。この許容範囲に収まるエネルギーコンタミネーショ
ン量の許容値を以下に説明するような手順で求める。
には、しきい値電圧Ｖｔは小さくなる。したがってソー
ス／ドレインの接合深さが３３２ÅのＭＯＳＦＥＴのし
きい値電圧ＶｔはＶｔ（２）−４０ｍＶまで許容され
る。この許容範囲に収まるエネルギーコンタミネーショ
ン量の許容値を以下に説明するような手順で求める。
【００２７】まず、図４（ａ）に示したウエハ１６を３
枚用意し、図１に示したイオン注入装置において、３枚
に表４に示すエネルギーコンタミネーションを生じる高
エネルギーでホウ素のイオン注入を行う。次に、エネル
ギーコンタミネーションを生じる高エネルギーでホウ素
のイオン注入を行った３枚のウエハに図１の装置で０．
５ｋｅＶ，５×１０14／ｃｍ2 の条件でイオン注入後、
ウエハをランプ加熱炉に入れてＲＴＡを行う。以上の処
理により、接合深さが３３２Åのソース／ドレインを形
成した。各ウエハの処理条件を表４に示す。
枚用意し、図１に示したイオン注入装置において、３枚
に表４に示すエネルギーコンタミネーションを生じる高
エネルギーでホウ素のイオン注入を行う。次に、エネル
ギーコンタミネーションを生じる高エネルギーでホウ素
のイオン注入を行った３枚のウエハに図１の装置で０．
５ｋｅＶ，５×１０14／ｃｍ2 の条件でイオン注入後、
ウエハをランプ加熱炉に入れてＲＴＡを行う。以上の処
理により、接合深さが３３２Åのソース／ドレインを形
成した。各ウエハの処理条件を表４に示す。
【００２８】
【表４】
【００２９】前記した表１において、接合深さが３３２
ÅのＭＯＳＦＥＴを作製するイオン注入条件は、０．５
ｋｅＶ，５×１０14／ｃｍ2 であった。前述したように
エネルギーコンタミネーション量は、図７の模式図に示
すように、エネルギーコンタミネーションのある場合の
ドーズ量／エネルギーコンタミネーションのない場合の
ドーズ量の比（％）で表されるから、表４のイオン注入
条件でイオン注入した場合のエネルギーコンタミネーシ
ョン量は、それぞれ、１％，３％，５％となる。これを
表４に示す。
ÅのＭＯＳＦＥＴを作製するイオン注入条件は、０．５
ｋｅＶ，５×１０14／ｃｍ2 であった。前述したように
エネルギーコンタミネーション量は、図７の模式図に示
すように、エネルギーコンタミネーションのある場合の
ドーズ量／エネルギーコンタミネーションのない場合の
ドーズ量の比（％）で表されるから、表４のイオン注入
条件でイオン注入した場合のエネルギーコンタミネーシ
ョン量は、それぞれ、１％，３％，５％となる。これを
表４に示す。
【００３０】さて、表４に示す処理条件で作製した各ウ
エハのＭＯＳＦＥＴについて、しきい値電圧Ｖｔを求め
る。しきい値電圧は、エネルギーコンタミネーションの
ために、Ｖｔ（２）よりも低下している。表４の処理Ｎ
ｏ．１，２に示す処理条件によるしきい値電圧Ｖｔは、
Ｖｔ（２）−４０ｍＶ以下にはならなかったが、処理Ｎ
ｏ．３に示す処理条件によるしきい値電圧Ｖｔは、Ｖｔ
（２）−４０ｍＶ以下になった。このことは、エネルギ
ーコンタミネーション量が３％までは、許容範囲にある
しきい値電圧ＶｔのＭＯＳＦＥＴを作製できることを示
している。すなわち３３２Å接合深さを作製する場合、
エネルギーコンタミネーション量の許容値は、３％であ
ることがわかる。
エハのＭＯＳＦＥＴについて、しきい値電圧Ｖｔを求め
る。しきい値電圧は、エネルギーコンタミネーションの
ために、Ｖｔ（２）よりも低下している。表４の処理Ｎ
ｏ．１，２に示す処理条件によるしきい値電圧Ｖｔは、
Ｖｔ（２）−４０ｍＶ以下にはならなかったが、処理Ｎ
ｏ．３に示す処理条件によるしきい値電圧Ｖｔは、Ｖｔ
（２）−４０ｍＶ以下になった。このことは、エネルギ
ーコンタミネーション量が３％までは、許容範囲にある
しきい値電圧ＶｔのＭＯＳＦＥＴを作製できることを示
している。すなわち３３２Å接合深さを作製する場合、
エネルギーコンタミネーション量の許容値は、３％であ
ることがわかる。
【００３１】以上は、表１のウエハＮｏ．２におけるＭ
ＯＳＦＥＴのしきい値電圧Ｖｔを許容範囲内とするため
のエネルギーコンタミネーション量の許容値を求めた
が、同様にして、その他のウエハＮｏ．１，Ｎｏ．３，
Ｎｏ．４，Ｎｏ．５についても所望の接合深さに対しエ
ネルギーコンタミネーション量の許容値を求めることが
できる。求めたエネルギーコンタミネーション量の許容
値を表５示す。
ＯＳＦＥＴのしきい値電圧Ｖｔを許容範囲内とするため
のエネルギーコンタミネーション量の許容値を求めた
が、同様にして、その他のウエハＮｏ．１，Ｎｏ．３，
Ｎｏ．４，Ｎｏ．５についても所望の接合深さに対しエ
ネルギーコンタミネーション量の許容値を求めることが
できる。求めたエネルギーコンタミネーション量の許容
値を表５示す。
【００３２】
【表５】
【００３３】この表の値（５点）を、図５に示すよう
な、横軸を接合深さ（Å）、縦軸をエネルギーコンタミ
ネーション量（％）とするグラフにプロットし、これら
プロットを結んだ曲線３０を描く。この曲線は、図２の
ディファレンシャル注入を用い、引出し電極１０で２ｋ
ｅＶのエネルギーでイオンを引出し、減速電極１８で
０．５ｋｅＶの注入エネルギーに減速し、５×１０14／
ｃｍ2 のドーズ量のイオンをウエハに注入して、ＭＯＳ
ＦＥＴのソース／ドレインを形成する場合に、エネルギ
ーコンタミネーション量を曲線３０の下側の領域に抑え
ると、所望の接合深さを有するＭＯＳＦＥＴにおいて、
ＳＩＡロードマップに規定する許容範囲内のしきい値電
圧が得られることを示している。
な、横軸を接合深さ（Å）、縦軸をエネルギーコンタミ
ネーション量（％）とするグラフにプロットし、これら
プロットを結んだ曲線３０を描く。この曲線は、図２の
ディファレンシャル注入を用い、引出し電極１０で２ｋ
ｅＶのエネルギーでイオンを引出し、減速電極１８で
０．５ｋｅＶの注入エネルギーに減速し、５×１０14／
ｃｍ2 のドーズ量のイオンをウエハに注入して、ＭＯＳ
ＦＥＴのソース／ドレインを形成する場合に、エネルギ
ーコンタミネーション量を曲線３０の下側の領域に抑え
ると、所望の接合深さを有するＭＯＳＦＥＴにおいて、
ＳＩＡロードマップに規定する許容範囲内のしきい値電
圧が得られることを示している。
【００３４】同様にして、引出し電極による初速エネル
ギーが３ｋｅＶ，５ｋｅＶについても、図６に示すよう
に、許容エネルギーコンタミネーション量曲線を描い
た。
ギーが３ｋｅＶ，５ｋｅＶについても、図６に示すよう
に、許容エネルギーコンタミネーション量曲線を描い
た。
【００３５】図６のグラフを参照して、例えば、ディフ
ァレンシャル注入装置を用いて、初速エネルギー２ｋｅ
Ｖ，減速された注入エネルギー０．５ｋｅＶで、ドーズ
量５×１０14／ｃｍ2 のイオンをウエハに注入してソー
ス／ドレインを形成する場合、曲線３０より所望の接合
深さに対するエネルギーコンタミネーションの許容値が
求まる。この許容値以下となるように、ディファレンシ
ャルイオン注入装置のビームラインの真空度を上げる、
および／または、ビームラインの距離を短くする。これ
により、許容範囲内のしきい値電圧を有するＭＯＳＦＥ
Ｔを作製することができる。
ァレンシャル注入装置を用いて、初速エネルギー２ｋｅ
Ｖ，減速された注入エネルギー０．５ｋｅＶで、ドーズ
量５×１０14／ｃｍ2 のイオンをウエハに注入してソー
ス／ドレインを形成する場合、曲線３０より所望の接合
深さに対するエネルギーコンタミネーションの許容値が
求まる。この許容値以下となるように、ディファレンシ
ャルイオン注入装置のビームラインの真空度を上げる、
および／または、ビームラインの距離を短くする。これ
により、許容範囲内のしきい値電圧を有するＭＯＳＦＥ
Ｔを作製することができる。
【００３６】以上の実施例では、ＭＯＳＦＥＴの特性を
表示する指標としてしきい値電圧を扱ったが、これに限
るものではなくその他の指標であってもよい。例えば、
短チャネル効果を示す指標（Ｌｍｉｎ）を評価して、図
６の曲線を作成することもできる。
表示する指標としてしきい値電圧を扱ったが、これに限
るものではなくその他の指標であってもよい。例えば、
短チャネル効果を示す指標（Ｌｍｉｎ）を評価して、図
６の曲線を作成することもできる。
【００３７】
【発明の効果】以上説明したように本発明によれば、デ
ィファレンシャル注入装置を用いてＭＯＳＦＥＴのソー
ス／ドレインを形成する場合に、許容エネルギーコンタ
ミネーション量の曲線を作製し、この曲線を参照して、
エネルギーコンタミネーション量許容値を割り出し、イ
オン注入装置のビームラインの真空度および長さを設定
することにより、所望の接合深さに対し、特性の劣化の
ないＭＯＳＦＥＴを作製することが可能となる。
ィファレンシャル注入装置を用いてＭＯＳＦＥＴのソー
ス／ドレインを形成する場合に、許容エネルギーコンタ
ミネーション量の曲線を作製し、この曲線を参照して、
エネルギーコンタミネーション量許容値を割り出し、イ
オン注入装置のビームラインの真空度および長さを設定
することにより、所望の接合深さに対し、特性の劣化の
ないＭＯＳＦＥＴを作製することが可能となる。
【図１】ドリフト注入装置の概略構成を示す図である。
【図２】ディファレンシャル注入方法を用いたイオン注
入装置の概略構成を示す図である。
入装置の概略構成を示す図である。
【図３】ＳＩＡロードマップを示す図である。
【図４】ウエハを示す図である。
【図５】エネルギーコンタミネーション許容値を示す曲
線を示す図である。
線を示す図である。
【図６】エネルギーコンタミネーション許容値を示す曲
線を示す図である。
線を示す図である。
【図７】エネルギーコンタミネーションを説明する模式
図である。
図である。
１０ 引出し電極 １２ イオン源 １４ ビームライン １６ ウエハ ２０ シリコン基板 ２２ 酸化物層 ２４ ゲート ２６ ソース ２８ ドレイン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/336 H01L 21/265 H01L 29/78
Claims (6)
- 【請求項１】ＭＯＳＦＥＴのソース／ドレインを形成す
るために、ディファレンシャル注入装置によりウエハに
イオンをディファレンシャル注入する際の条件設定方法
であって、 エネルギーコンタミネーションの生じないエネルギーで
第１のドーズ量の不純物をイオン注入して形成した領域
の接合深さに対するトランジスタの特性指標を測定する
第１の工程と、 前記第１の工程におけるトランジスタの特性指標に対
し、エネルギーコンタミネーションを生じるエネルギー
および前記エネルギーコンタミネーションを生じないエ
ネルギーで、各々、第２のドーズ量および前記第１のド
ーズ量の不純物をイオン注入して形成したトランジスタ
の特性指標の変動量が、許容範囲内となる前記第１のド
ーズ量に対する第２のドーズ量の比である許容エネルギ
ーコンタミネーション量を測定する第２の工程と、 目的とする接合深さを有する領域を形成するにあたり、
エネルギーコンタミネーション量が前記許容エネルギー
コンタミネーション量以下となるよう、前記ディファレ
ンシャル注入装置のビームラインの真空度または距離を
設定する第３の工程と、 を有することを特徴とするディファレンシャル注入にお
ける条件設定方法。 - 【請求項２】前記第２の工程において、エネルギーコン
タミネーションを生じるエネルギーで第２のドーズ量の
不純物をイオン注入後、エネルギーコンタミネーション
を生じないエネルギーで第１のドーズ量の不純物をイオ
ン注入することを特徴とする請求項１に記載の条件設定
方法。 - 【請求項３】ＭＯＳＦＥＴのソース／ドレインを形成す
るために、ディファレンシャル注入装置によりウエハに
イオンをディファレンシャル注入する際の条件設定方法
であって、 エネルギーコンタミネーションの生じないエネルギーで
第１のドーズ量の不純物をイオン注入して形成した領域
の接合深さに対するトランジスタの特性指標を測定し、
これを第１の特性指標とする第１の工程と、 前記接合深さと同じ接合深さを得るように、エネルギー
コンタミネーションを生じるエネルギーで第２のドーズ
量の不純物をイオン注入後、前記第１の工程におけるイ
オン注入と同じ条件で不純物をイオン注入して形成した
トランジスタの特性指標を測定し、これを第２の特性指
標とし、前記第１の特性指標と前記第２の特性指標との
差が、所定の許容範囲内に入るようなエネルギーコンタ
ミネーション量の許容値を求め、これを許容エネルギー
コンタミネーション量とする第２の工程と目的とする接
合深さを有する領域を形成するにあたり、エネルギーコ
ンタミネーション量が前記許容エネルギーコンタミネー
ション量以下となるよう、前記ディファレンシャル注入
装置のビームラインの真空度または距離を設定する第３
の工程と、 を有することを特徴とするディファレンシャル注入にお
ける条件設定方法。 - 【請求項４】前記特性指標は、しきい値電圧であること
を特徴とする請求項１〜３のいずれかに記載の条件設定
方法。 - 【請求項５】前記特性指標は、短チャネル効果を表す指
標であることを特徴とする請求項１〜３のいずれかに記
載の条件設定方法。 - 【請求項６】前記第３の工程において、前記ディファレ
ンシャル注入装置のビームラインの真空度または距離の
設定は、前記ビームラインの真空度を上げ、および／ま
たは、前記ビームラインの距離を短くすることを特徴と
する請求項１〜５のいずれかに記載の条件設定方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34263698A JP3262089B2 (ja) | 1998-12-02 | 1998-12-02 | ディファレンシャル注入における条件設定方法 |
| US09/451,557 US6319734B1 (en) | 1998-12-02 | 1999-12-01 | Method for establishing differential injection conditions in mosfet source/drain regions based on determining the permitted amount of energy contamination with respect to desired junction depth |
| CN99125525A CN1255737A (zh) | 1998-12-02 | 1999-12-02 | 用于建立差别注入条件的方法 |
| TW088121237A TW440898B (en) | 1998-12-02 | 1999-12-02 | Method for establishing conditions of differential injection |
| KR1019990054614A KR100314954B1 (ko) | 1998-12-02 | 1999-12-02 | 디퍼렌셜주입조건의 설정방법 |
| GB9928529A GB2344460B (en) | 1998-12-02 | 1999-12-02 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34263698A JP3262089B2 (ja) | 1998-12-02 | 1998-12-02 | ディファレンシャル注入における条件設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174266A JP2000174266A (ja) | 2000-06-23 |
| JP3262089B2 true JP3262089B2 (ja) | 2002-03-04 |
Family
ID=18355314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34263698A Expired - Fee Related JP3262089B2 (ja) | 1998-12-02 | 1998-12-02 | ディファレンシャル注入における条件設定方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6319734B1 (ja) |
| JP (1) | JP3262089B2 (ja) |
| KR (1) | KR100314954B1 (ja) |
| CN (1) | CN1255737A (ja) |
| GB (1) | GB2344460B (ja) |
| TW (1) | TW440898B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3727047B2 (ja) * | 1999-07-30 | 2005-12-14 | 住友イートンノバ株式会社 | イオン注入装置 |
| JP3827132B2 (ja) * | 1999-07-30 | 2006-09-27 | 株式会社 Ｓｅｎ−Ｓｈｉ・アクセリス カンパニー | イオン注入装置及びイオン注入方法 |
| US7225047B2 (en) * | 2002-03-19 | 2007-05-29 | Applied Materials, Inc. | Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements |
| DE10339991A1 (de) * | 2003-08-29 | 2005-03-31 | Advanced Micro Devices, Inc., Sunnyvale | Verbesserte Technik zum Einstellen einer Eindringtiefe während der Implantation von Ionen in ein Halbleitergebiet |
| US7504693B2 (en) * | 2004-04-23 | 2009-03-17 | International Business Machines Corporation | Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering |
| JP6584927B2 (ja) * | 2015-11-13 | 2019-10-02 | 住友重機械イオンテクノロジー株式会社 | イオン注入装置、およびイオン注入装置の制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2344213B (en) * | 1995-11-08 | 2000-08-09 | Applied Materials Inc | An ion implanter with improved field control |
-
1998
- 1998-12-02 JP JP34263698A patent/JP3262089B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-01 US US09/451,557 patent/US6319734B1/en not_active Expired - Lifetime
- 1999-12-02 CN CN99125525A patent/CN1255737A/zh active Pending
- 1999-12-02 KR KR1019990054614A patent/KR100314954B1/ko not_active IP Right Cessation
- 1999-12-02 GB GB9928529A patent/GB2344460B/en not_active Expired - Fee Related
- 1999-12-02 TW TW088121237A patent/TW440898B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| GB2344460B (en) | 2003-04-30 |
| GB2344460A (en) | 2000-06-07 |
| JP2000174266A (ja) | 2000-06-23 |
| CN1255737A (zh) | 2000-06-07 |
| TW440898B (en) | 2001-06-16 |
| US6319734B1 (en) | 2001-11-20 |
| KR100314954B1 (ko) | 2001-11-23 |
| KR20000047873A (ko) | 2000-07-25 |
| GB9928529D0 (en) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372591B1 (en) | Fabrication method of semiconductor device using ion implantation | |
| Yoshimi et al. | Analysis of the drain breakdown mechanism in ultra-thin-film SOI MOSFETs | |
| US4021835A (en) | Semiconductor device and a method for fabricating the same | |
| US6180476B1 (en) | Dual amorphization implant process for ultra-shallow drain and source extensions | |
| US6387782B2 (en) | Process of forming an ultra-shallow junction dopant layer having a peak concentration within a dielectric layer | |
| Michel et al. | Annealing properties of ion‐implanted p‐n junctions in silicon | |
| US4596068A (en) | Process for minimizing boron depletion in N-channel FET at the silicon-silicon oxide interface | |
| US6355963B1 (en) | MOS type semiconductor device having an impurity diffusion layer | |
| JP3262089B2 (ja) | ディファレンシャル注入における条件設定方法 | |
| Cohen et al. | Al‐0.9% Si/Si Ohmic Contacts to Shallow Junctions | |
| Nishioka et al. | Radiation hardened micron and submicron MOSFETs containing fluorinated oxides | |
| Fichtner et al. | 0.15 µm channel-length MOSFET's fabricated using E-beam lithography | |
| JPH0571190B2 (ja) | ||
| RU2235388C2 (ru) | Способ изготовления мдп транзистора с локальными участками захороненного изолятора | |
| Lai et al. | Influence of backsurface argon bombardment on SiO2–Si interface characteristics | |
| EP0806794A2 (en) | Method of forming shallow doped regions in a semiconductor substrate, using preamorphization and ion implantation | |
| Schmitz et al. | Ultra-shallow junction formation by outdiffusion from implanted oxide | |
| JP3264323B2 (ja) | リバースプロファイリング方法 | |
| JP2810947B2 (ja) | 半導体装置の製造方法 | |
| RU2018992C1 (ru) | Способ изготовления мдп-транзистора | |
| US11527618B2 (en) | Up-diffusion suppression in a power MOSFET | |
| Iwai et al. | Two-dimensional nature of diffused layers and certain limitations in scaling-down coplanar structure | |
| Renteln et al. | STEM‐EDX Dopant Profiling of S‐D Implants in Submicron FETs | |
| Mele et al. | Process integration issues for a 0.25 μm n‐channel metal‐oxide‐semiconductor technology | |
| Guo et al. | Performance and reliability evaluation of high dielectric LDD spacer on deep sub-micrometer LDD MOSFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |