RU2018992C1 - Способ изготовления мдп-транзистора - Google Patents

Способ изготовления мдп-транзистора Download PDF

Info

Publication number
RU2018992C1
RU2018992C1 SU4937268A RU2018992C1 RU 2018992 C1 RU2018992 C1 RU 2018992C1 SU 4937268 A SU4937268 A SU 4937268A RU 2018992 C1 RU2018992 C1 RU 2018992C1
Authority
RU
Russia
Prior art keywords
areas
conductivity
impurity
type
plate
Prior art date
Application number
Other languages
English (en)
Inventor
В.Я. Красницкий
Н.А. Довнар
И.В. Смаль
Original Assignee
Конструкторско-технологическое бюро "Белмикросистемы" Научно-производственного объединения "Интеграл"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Конструкторско-технологическое бюро "Белмикросистемы" Научно-производственного объединения "Интеграл" filed Critical Конструкторско-технологическое бюро "Белмикросистемы" Научно-производственного объединения "Интеграл"
Priority to SU4937268 priority Critical patent/RU2018992C1/ru
Application granted granted Critical
Publication of RU2018992C1 publication Critical patent/RU2018992C1/ru

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Использование: способ изготовления МДП-транзистора, применяемый в электронной технике и используемый при изготовлении МДП СБИС. Сущность изобретения: МДП-транзистор создают путем формирования на поверхности полупроводниковой кремниевой пластины первого типа проводимости затвора с вертикальными стенками, внедрения ионной имплантацией в пластину по обе стороны от затвора медленно диффундирующей примеси второго типа проводимости, создания слаболегированных исток-стока областей отжигов внедренной примеси, нанесения на поверхность со ступенчатым рельефом диэлектрического слоя, создания анизотропным плазменным травлением нанесенного слоя пристеночных диэлектрических областей, внедрение ионной имплантации в пластину по обе стороны от пристеночных областей медленно диффундирующей примеси второго типа проводимости, внедрения ионной имплантацией быстродиффундирующей примеси того же типа проводимости и одновременное создание отжигом сильнолегированных исток - стоковых областей и промежуточных областей, степень легирования которых больше слаболегированных, по меньшей мере сильнолегированных, за счет чего происходит сглаживание диффузионного профиля и ослабление короткоканальных эффектов. 2 ил. 1 табл.

Description

Изобретение относится к электронной технике и может быть использовано при изготовлении МДП-транзисторов и интегральных схем высокой степени интеграции на их основе.
Известен способ изготовления МДП транзистора [1], который включает формирование на поверхности полупроводниковой кремниевой пластины первого типа проводимости затвора с вертикальными стенками, нанесение на поверхность со ступенчатым рельефом диэлектрического слоя, легированного фосфором, создание анизотропным плазменным травлением нанесенного слоя пристеночных областей, внедрение ионной имплантацией в пластину по обе стороны от пристеночных областей медленно диффундирующей примеси второго типа проводимости, создание сильнолегированных исток-стоковых областей отжигом внедренной примеси и одновременное создание слаболегированных областей диффузией фосфора из пристеночных областей.
В известном способе создания сильнолегированных исток-стоковых областей отжигом медленно диффундирующей примеси и одновременно слаболегированных исток-стоковых областей диффузией фосфором из пристеночных областей приводит к формированию неоптимального (резкого) профиля исток-стоковых областей.
Как следствие этого, образуются большие паразитные емкости исток-сток-подложка, возрастают краевые эффекты, снижается быстродействие и процент выхода годных транзисторов и ИС на их основе.
Наиболее близким техническим решением к изобретению является способ изготовления МДП-транзистора [2] , включающий формирование на поверхности полупроводниковой кремниевой пластины первого типа проводимости затвора с вертикальными стенками, внедрение ионной имплантацией в пластину по обе стороны от затвора медленно диффундирующей примеси второго типа проводимости, создание слаболегированных областей отжигом внедренной примеси, нанесение на поверхность со ступенчатым рельефом диэлектрического слоя, создание анизотропным плазменным травлением нанесенного слоя пристеночных диэлектрических областей, внедрение ионной имплантацией в пластину по обе стороны от пристеночных областей медленно диффундирующей примеси второго типа проводимости, создание сильнолегированных исток-стоковых областей отжигом внедренной примеси.
Известный способ не позволяет получить высокий процент выхода годных транзисторов и интегральных схем. В случае короткоканальных (масштабированных) транзисторов это объясняется краевыми эффектами, в случае длинноканальных транзисторов уменьшением быстродействия из-за возрастания вклада паразитных емкостей.
Целью изобретения является повышение выхода годных путем ослабления короткоканальных эффектов за счет сглаживания диффузионного профиля исток-стоковых областей.
Это достигается тем, что в способе изготовления МДП-транзистора, включающем формирование на поверхности полупроводниковой кремниевой пластины первого типа проводимости затвора с вертикальными стенками, внедрение ионной имплантацией в пластину по обе стороны от затвора медленно диффундирующей примеси второго типа проводимости, создание слаболегированных областей отжигом внедренной примеси, нанесение на поверхность со ступенчатым рельефом диэлектрического слоя, создание анизотропным плазменным травлением нанесенного слоя пристеночных диэлектрических областей, внедрение ионной имплантацией в пластину по обе стороны от пристеночных областей медленно диффундирующей примеси второго типа проводимости, создание сильно легированных исток-стоковых областей отжигом внедренной примеси, после внедрения в пластину по обе стороны от пристеночных областей медленно диффундирующей примеси второго типа проводимости, в пластину в те же области внедряют быстро диффундирующую примесь того же типа проводимости, и одновременно с созданием сильнолегированных исток-стоковых областей диффузией быстро диффундирующей примеси из сильнолегированных исток-стоковых областей формируют области, степень легирования которых больше слаболегированных, но меньше сильнолегированных областей.
Внедрение в сильнолегированные исток-стоковые области дополнительной медленно диффундирующей примеси позволяет одновременно с созданием отжигом внедренных примесей сильнолегированных исток-стоковых областей сформировать области, степень легирования которых больше слаболегированных, но меньше сильнолегированных областей. Тем самым создается плавный p-n-переход, снижается напряженность поля в краевых областях исток-стока, ослабляются короткоканальные эффекты и за счет этого повышается выход годных МДП-транзисторов и МДП ИС.
Скорость диффузии дополнительно внедренной в сильнолегированные исток-стоковые области примеси должна быть выше, чем скорость диффузии основной примеси. Иначе не произойдет формирование областей со степенью легирования больше слаболегированных, но меньше сильнолегированных областей, не будет сглажен диффузионный профиль.
На фиг.1 изображена полупроводниковая кремниевая пластина 1 первого типа проводимости после формирования на ее поверхности затвора с вертикальными стенками 2, внедрения ионной имплантацией в пластину по обе стороны от затвора медленно диффундирующей примеси второго типа проводимости и создания слаболегированных исток-стоковых областей 3 отжигом внедренной примеси, нанесения на поверхности со ступенчатым рельефом диэлектрического слоя, создания анизотропным плазменным травлением нанесенного слоя пристеночных диэлектрических областей 4, внедрения ионной имплантацией в пластину по обе стороны пристеночных областей 5 медленно диффундирующей примеси второго типа проводимости, внедрения в пластину в те же области быстро диффундирующей примеси.
На фиг. 2 изображена пластина 1 после создания отжигом внедренной примеси сильнолегированных исток-стоковых областей и областей 6, степень легирования которых больше слаболегированных, но меньше сильнолегированных областей.
П р и м е р. На поверхности полупроводниковой кремниевой пластины КДБ-12 (фиг.1) первого типа проводимости (р) сформировали термическим окислением с маской Si3N4 области локального окисла толщиной 0,5 - 0,8 мкм с последующим удалением маски Si3N4 и созданием ионным легированием бора (Е= 30 кэВ, D = 0,1 - 0,3 мкКл/см2) во всю поверхность области подлегирования каналов транзисторов. Затем проекционной фотолитографией на установке ЭМ 584А по нанесенным на пластину слоям подзатворного термического окисла толщиной 150
Figure 00000001
, легированного фосфором поликремния толщиной 0,4 мкм, и низкотемпературного окисла толщиной 0,3 мкм сформировали область затвора с вертикальными стенками. Длина канала L = 1,2 мкм, ширина W = 1,6 мкм.
Слаболегированные исток-стоковые области сформировали ионным легированием сурьмы на установке "Везувий-6" (Е = 30 кэВ, D = 0,4 - 1,0 мкКл/см2 ) по обе стороны от затвора и отжигом внедренной примеси в течение 15 мин при 1100оС. На поверхность со ступенчатым рельефом методом LPCVD нанесли слой диоксида кремния толщиной 0,8 мкм и анизотропным плазменным травлением нанесенного слоя на установке 08 ПХО-100Т-004 создали пристеночные диэлектрические области. После этого в пластину по обе стороны от пристеночных областей ионной имплантацией на установке "Везувий-6" внедрили медленно диффундирующую примесь (сурьма), Е=30 кэВ, D = 0,4 - 1,6 мкКл/см2, затем быстро диффундирующую примесь (фосфор), Е = 30 кэВ, D = 1,5 - 5,5 мкКл/см2. Отжигом внедренной примеси в течение 30 мин при 950оС создали сильнолегированные исток-стоковые области и области, степень легирования которых больше слаболегированных, но меньше сильнолегированных областей.
Эффективность способа оценили по выходу годных и посредством измерения двух параметров тестового транзистора с L = 1,2 мкм и W = 1,6 мкм, определяющих его короткоканальность: напряжения смыкания Uсм и коэффициента короткоканальнсти Кк, который представляет собой разность пороговых напряжений транзистора при двух напряжениях на стоке относительно истока (Uсм 1 = 0,5 В, Uсм 2 = 5 В). МДП-транзистор считается длинноканальным, если Uсм≥2Епит.пит. = 5 В) и Кк ≅ 0,2 В. Кроме того, одновременно оценивались крутизна и максимальный ток стока транзистора, а также его долговременная надежность. Результаты измерений приведены в таблице.
Как видно из таблицы, внедрение в заявляемом техническом решении в пластину по обе стороны от пристеночных областей быстро диффундирующей примеси (фосфора) дополнительно к внедренной в эти же области медленно диффундирующей примеси (сурьме) с последующим созданием, одновременно с созданием сильнолегированных исток-стоковых областей, областей, степень легирования которых больше слаболегированных, но меньше сильнолегированных областей, позволяет по сравнению с прототипом ослабить короткоканальные эффекты и в 1,03 - 1,2 раза повысить напряжение смыкания. Как следствие, этот процент выхода годных повышается на 6,9 - 39,2%.
Это обусловлено снижением напряженности поля в краевых областях исток-стока за счет создания плавного р-n-перехода.

Claims (1)

  1. СПОСОБ ИЗГОТОВЛЕНИЯ МДП-ТРАНЗИСТОРА, включающий формирование на поверхности полупроводниковой кремниевой пластины первого типа проводимости затвора с вертикальными стенками, внедрение ионной имплантацией в пластину по обе стороны от затвора медленнодиффундирующей примеси второго типа проподимости, создание слаболегированных исток-стоковых областей отжигом внедренной примеси, нанесение на поверхность со ступенчатым рельефом диэлектрического слоя, создание анизотропным плазменным травлением нанесенного слоя пристеночных диэлектрических областей, внедрение ионной имплантацией в пластину по обе стороны от пристеночных областей медленнодиффундирующей примеси второго типа проводимости, создание сильнолегированных исток-стоковых областей отжигом внедренной примеси, отличающийся тем, что, с целью ослабления короткоканальных эффектов путем сглаживания диффузионного профиля исток-стоковых областей, после внедрения в пластину по обе стороны от пристеночных областей медленнодиффундирующей примеси второго типа проводимости в пластину в те же области внедряют быстродиффундирующую примесь того же типа проводимости, при этом соотношение скоростей диффузии медленнодиффундирующей и быстродиффундирующей примесей выбирают из условия образования при последующем отжиге диффузией из сильнолегированных областей промежуточных участков со степенью легирования меньшей, чем для сильнолегированных, и большей, чем для слаболегированных областей.
SU4937268 1991-05-20 1991-05-20 Способ изготовления мдп-транзистора RU2018992C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4937268 RU2018992C1 (ru) 1991-05-20 1991-05-20 Способ изготовления мдп-транзистора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4937268 RU2018992C1 (ru) 1991-05-20 1991-05-20 Способ изготовления мдп-транзистора

Publications (1)

Publication Number Publication Date
RU2018992C1 true RU2018992C1 (ru) 1994-08-30

Family

ID=21575066

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4937268 RU2018992C1 (ru) 1991-05-20 1991-05-20 Способ изготовления мдп-транзистора

Country Status (1)

Country Link
RU (1) RU2018992C1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2450385C1 (ru) * 2010-10-13 2012-05-10 Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" Состав газовой смеси для формирования нитрид танталового металлического затвора методом плазмохимического травления
RU2770135C1 (ru) * 2021-07-28 2022-04-14 Федеральное государственное бюджетное образовательное учреждение высшего образования «Кабардино-Балкарский государственный университет им. Х.М. Бербекова» (КБГУ) Способ изготовления полупроводникового прибора

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1. Заявка Великобритании N 2185350, кл. H 01L 29/78, 1987. *
2. Патент США N 4486943, кл. H 01L 21/265, 1984. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2450385C1 (ru) * 2010-10-13 2012-05-10 Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" Состав газовой смеси для формирования нитрид танталового металлического затвора методом плазмохимического травления
RU2770135C1 (ru) * 2021-07-28 2022-04-14 Федеральное государственное бюджетное образовательное учреждение высшего образования «Кабардино-Балкарский государственный университет им. Х.М. Бербекова» (КБГУ) Способ изготовления полупроводникового прибора

Similar Documents

Publication Publication Date Title
US5565700A (en) Surface counter doped N-LDD for high carrier reliability
US5831306A (en) Asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region
US6504218B1 (en) Asymmetrical N-channel and P-channel devices
US5759897A (en) Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
US6127699A (en) Method for fabricating MOSFET having increased effective gate length
JPH0123954B2 (ru)
EP0070713A2 (en) A semiconductor device comprising a bulk-defect region and a process for producing such a semiconductor device
US6197645B1 (en) Method of making an IGFET with elevated source/drain regions in close proximity to gate with sloped sidewalls
JP4260905B2 (ja) 集積回路を製造するための方法
US5238859A (en) Method of manufacturing semiconductor device
US6077749A (en) Method of making dual channel gate oxide thickness for MOSFET transistor design
EP0750794A1 (en) Co-implantation of arsenic and phosphorus in extended drain region for improved performance of high voltage nmos device
US6355963B1 (en) MOS type semiconductor device having an impurity diffusion layer
JP2956018B2 (ja) 集積回路中のmosfetおよびその製造方法
US4294002A (en) Making a short-channel FET
RU2018992C1 (ru) Способ изготовления мдп-транзистора
EP0273702A2 (en) Radiation hardening techniques for metal-oxide silicon devices
US6159814A (en) Spacer formation by poly stack dopant profile design
US5913116A (en) Method of manufacturing an active region of a semiconductor by diffusing a dopant out of a sidewall spacer
US6743688B1 (en) High performance MOSFET with modulated channel gate thickness
US20010039094A1 (en) Method of making an igfet using solid phase diffusion to dope the gate, source and drain
JP3262089B2 (ja) ディファレンシャル注入における条件設定方法
US5912493A (en) Enhanced oxidation for spacer formation integrated with LDD implantation
KR0146525B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPS59161870A (ja) 半導体装置の製造方法