JPH10256271A - 電界効果トランジスタおよび高周波電力増幅器 - Google Patents
電界効果トランジスタおよび高周波電力増幅器Info
- Publication number
- JPH10256271A JPH10256271A JP9056442A JP5644297A JPH10256271A JP H10256271 A JPH10256271 A JP H10256271A JP 9056442 A JP9056442 A JP 9056442A JP 5644297 A JP5644297 A JP 5644297A JP H10256271 A JPH10256271 A JP H10256271A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- region
- layer
- impurity
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 30
- 239000012535 impurity Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 電力変換効率が高く、かつドレイン効率およ
び歩留まりを可及的に高くすることを可能にする。 【解決手段】 半導体基板１の表面領域に形成された第
１導電型の動作層３と、この動作層上に形成されたゲー
ト電極４と、ゲート電極の両側の半導体基板に形成され
た、動作層よりも不純物濃度の高い第１導電型のソース
領域８ｂおよびドレイン領域８ｂと、ゲート電極下のチ
ャネル領域とソース領域の間およびチャネル領域とドレ
イン領域の間の半導体基板に形成され、ソース領域およ
びドレイン領域とほぼ同じ深さでかつ不純物濃度がチャ
ネル領域よりも高くソース領域およびドレイン領域より
も低い第１導電型の第１および第２の不純物領域６ａ，
６ｂと、を備えていることを特徴とする。
び歩留まりを可及的に高くすることを可能にする。 【解決手段】 半導体基板１の表面領域に形成された第
１導電型の動作層３と、この動作層上に形成されたゲー
ト電極４と、ゲート電極の両側の半導体基板に形成され
た、動作層よりも不純物濃度の高い第１導電型のソース
領域８ｂおよびドレイン領域８ｂと、ゲート電極下のチ
ャネル領域とソース領域の間およびチャネル領域とドレ
イン領域の間の半導体基板に形成され、ソース領域およ
びドレイン領域とほぼ同じ深さでかつ不純物濃度がチャ
ネル領域よりも高くソース領域およびドレイン領域より
も低い第１導電型の第１および第２の不純物領域６ａ，
６ｂと、を備えていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は電界効果トランジス
タおよびこのトランジスタを有する高周波電力増幅器に
関するものである。
タおよびこのトランジスタを有する高周波電力増幅器に
関するものである。
【０００２】
【従来の技術】従来、携帯電話用電力増幅器には、電力
変換効率が高く線形性の良いＧａＡｓショットキ接合型
電界効果トランジスタ（以下、ＭＥＳＦＥＴ（MEtal Se
miconductor Field Effect Transistor ）ともいう）が
用いられている。このＭＥＳＦＥＴの構造はリセス型構
造が主であったが、より低コストで、低電圧で動作可能
となるセルフアライ構造に切り替わりつつある。ゲート
長の短いセルフアライ構造の従来のＭＥＳＦＥＴの構成
を図９に示す。
変換効率が高く線形性の良いＧａＡｓショットキ接合型
電界効果トランジスタ（以下、ＭＥＳＦＥＴ（MEtal Se
miconductor Field Effect Transistor ）ともいう）が
用いられている。このＭＥＳＦＥＴの構造はリセス型構
造が主であったが、より低コストで、低電圧で動作可能
となるセルフアライ構造に切り替わりつつある。ゲート
長の短いセルフアライ構造の従来のＭＥＳＦＥＴの構成
を図９に示す。
【０００３】図９に示すように、半絶縁性ＧａＡｓ基板
（以下、単に基板ともいう）８１に短チャネル効果を抑
制するためのｐ型の不純物層８２が形成されている。そ
してこのｐ型の不純物層８２の表面領域にｎ型の動作層
８３が形成され、この動作層８３上にショットキゲート
電極８４が形成されている。またこのゲート電極８４を
挟むように、不純物層８２にｎ型の不純物層（以下、中
間層ともいう）８６ａ，８６ｂが形成され、これらの中
間層８６ａおよび８６ｂの外側の不純物層８２にはｎ型
のソース領域８８ａおよびドレイン領域８８ｂが形成さ
れている。
（以下、単に基板ともいう）８１に短チャネル効果を抑
制するためのｐ型の不純物層８２が形成されている。そ
してこのｐ型の不純物層８２の表面領域にｎ型の動作層
８３が形成され、この動作層８３上にショットキゲート
電極８４が形成されている。またこのゲート電極８４を
挟むように、不純物層８２にｎ型の不純物層（以下、中
間層ともいう）８６ａ，８６ｂが形成され、これらの中
間層８６ａおよび８６ｂの外側の不純物層８２にはｎ型
のソース領域８８ａおよびドレイン領域８８ｂが形成さ
れている。
【０００４】この構造ＭＥＳＦＥＴにおいてはソース側
及びドレイン側の中間層８６ａ，８６ｂは通常、ソース
領域８８ａ及びドレイン領域８８ｂの半分程度の深さ
で、ソース領域８８ａ及びドレイン領域８８ｂとほぼ同
等の不純物濃度とすることによって、動作層下のポテン
シャルが低下するのを防いで短チャネル効果を抑制し、
しかも寄生抵抗を低減して、高いトランスコンダクタン
スと、低いオン抵抗を実現している。ところが、この構
造のＭＥＳＦＥＴのドレイン耐圧は６Ｖ程度であり、電
源電圧が３Ｖ程度の電力増幅器に利用するには十分とは
言い難い。このため、図１０に示すようにドレイン側の
中間層８６ｂを形成せず、動作層８３を延長してドレイ
ン領域８８ｂに接続することにより耐圧を上昇させる構
造（M.Nagaoka, et.al, SSDM93, PD-2-1）や、ドレイン
側の中間層８６ｂを長くする構造（S.Murai, et.al IEE
E GaAs IC Symp. Dig., pp139-142, 1992 ）が用いられ
てきた。
及びドレイン側の中間層８６ａ，８６ｂは通常、ソース
領域８８ａ及びドレイン領域８８ｂの半分程度の深さ
で、ソース領域８８ａ及びドレイン領域８８ｂとほぼ同
等の不純物濃度とすることによって、動作層下のポテン
シャルが低下するのを防いで短チャネル効果を抑制し、
しかも寄生抵抗を低減して、高いトランスコンダクタン
スと、低いオン抵抗を実現している。ところが、この構
造のＭＥＳＦＥＴのドレイン耐圧は６Ｖ程度であり、電
源電圧が３Ｖ程度の電力増幅器に利用するには十分とは
言い難い。このため、図１０に示すようにドレイン側の
中間層８６ｂを形成せず、動作層８３を延長してドレイ
ン領域８８ｂに接続することにより耐圧を上昇させる構
造（M.Nagaoka, et.al, SSDM93, PD-2-1）や、ドレイン
側の中間層８６ｂを長くする構造（S.Murai, et.al IEE
E GaAs IC Symp. Dig., pp139-142, 1992 ）が用いられ
てきた。
【０００５】
【発明が解決しようとする課題】しかしながら、これら
の構造は非対称構造となるため、製造工程で精密なマス
ク合わせが必要となり、歩留まりが大幅に低下し、製造
コストが上がるという問題があった。
の構造は非対称構造となるため、製造工程で精密なマス
ク合わせが必要となり、歩留まりが大幅に低下し、製造
コストが上がるという問題があった。
【０００６】本発明は上記事情を考慮してなされたもの
であって、第１の目的は、電力変換効率が高く、かつド
レイン耐圧および歩留まりを可及的に高くすることので
きる電界効果トランジスタを提供することにあり、第２
の目的は電源電圧が広範囲に変動しても可及的に信頼性
の高い高周波電力増幅器を提供することにある。
であって、第１の目的は、電力変換効率が高く、かつド
レイン耐圧および歩留まりを可及的に高くすることので
きる電界効果トランジスタを提供することにあり、第２
の目的は電源電圧が広範囲に変動しても可及的に信頼性
の高い高周波電力増幅器を提供することにある。
【０００７】
【課題を解決するための手段】本発明による電界効果ト
ランジスタの第１の態様は、半導体基板の表面領域に形
成された第１導電型の動作層と、この動作層上に形成さ
れたゲート電極と、前記ゲート電極の両側の前記半導体
基板に形成された、前記動作層よりも不純物濃度の高い
第１導電型のソース領域およびドレイン領域と、前記ゲ
ート電極下のチャネル領域と前記ソース領域の間および
前記チャネル領域と前記ドレイン領域の間の半導体基板
に形成され、前記ソース領域およびドレイン領域とほぼ
同じ深さでかつ不純物濃度がチャネル領域よりも高く前
記ソース領域およびドレイン領域よりも低い第１導電型
の第１および第２の不純物領域と、を備えていることを
特徴とする。
ランジスタの第１の態様は、半導体基板の表面領域に形
成された第１導電型の動作層と、この動作層上に形成さ
れたゲート電極と、前記ゲート電極の両側の前記半導体
基板に形成された、前記動作層よりも不純物濃度の高い
第１導電型のソース領域およびドレイン領域と、前記ゲ
ート電極下のチャネル領域と前記ソース領域の間および
前記チャネル領域と前記ドレイン領域の間の半導体基板
に形成され、前記ソース領域およびドレイン領域とほぼ
同じ深さでかつ不純物濃度がチャネル領域よりも高く前
記ソース領域およびドレイン領域よりも低い第１導電型
の第１および第２の不純物領域と、を備えていることを
特徴とする。
【０００８】本発明による電界効果トランジスタの第２
の態様は、前記第１および第２の不純物領域の不純物濃
度は前記ソース領域およびドレイン領域の不純物濃度の
１／２から１／１０であることを特徴とする。
の態様は、前記第１および第２の不純物領域の不純物濃
度は前記ソース領域およびドレイン領域の不純物濃度の
１／２から１／１０であることを特徴とする。
【０００９】本発明による電界効果トランジスタの第３
の態様は、前記第１および第２の不純物領域の下部の前
記半導体基板に前記第１導電型と異なる第２導電型の不
純物層が形成されていることを特徴とする 本発明による電界効果トランジスタの第４の態様は、前
記第１および第２の不純物領域の長さが０．４μｍ〜
０．７μｍの範囲にあることを特徴とする。
の態様は、前記第１および第２の不純物領域の下部の前
記半導体基板に前記第１導電型と異なる第２導電型の不
純物層が形成されていることを特徴とする 本発明による電界効果トランジスタの第４の態様は、前
記第１および第２の不純物領域の長さが０．４μｍ〜
０．７μｍの範囲にあることを特徴とする。
【００１０】本発明による電界効果トランジスタの第５
の態様は、請求項１乃至４のいずれかに記載の第１乃至
第ｎ（≧２）の電界効果トランジスタを有し、前記第１
乃至第ｎの電界効果トランジスタの各々は、ドレインが
チョークコイルを介して第１の電源に接続され、ソース
が第２の電源に接続され、前記第１の電界効果トランジ
スタのゲートに入力信号を受け、第ｉ（ｉ＝１，…ｎ−
１）の電界効果トランジスタのドレインが第ｉ＋１の電
界効果トランジスタのゲートに接続され、前記第ｎの電
界効果トランジスタのドレインから出力信号が出力され
ることを特徴とする。
の態様は、請求項１乃至４のいずれかに記載の第１乃至
第ｎ（≧２）の電界効果トランジスタを有し、前記第１
乃至第ｎの電界効果トランジスタの各々は、ドレインが
チョークコイルを介して第１の電源に接続され、ソース
が第２の電源に接続され、前記第１の電界効果トランジ
スタのゲートに入力信号を受け、第ｉ（ｉ＝１，…ｎ−
１）の電界効果トランジスタのドレインが第ｉ＋１の電
界効果トランジスタのゲートに接続され、前記第ｎの電
界効果トランジスタのドレインから出力信号が出力され
ることを特徴とする。
【００１１】
【発明の実施の形態】本発明による電界効果トランジス
タの第１の実施の形態の構成を図１に示す。この実施の
形態の電界効果トランジスタはＭＥＳＦＥＴであって、
図１に示すように半絶縁性ＧａＡｓ基板１上に短チャネ
ル効果を抑制するためのｐ型の不純物層２が形成されて
いる。そしてこの不純物層２の表面領域にはｎ型の動作
層３が形成され、この動作層３上には例えば窒化タング
ステンからなるショットキゲート電極４が形成されてい
る。
タの第１の実施の形態の構成を図１に示す。この実施の
形態の電界効果トランジスタはＭＥＳＦＥＴであって、
図１に示すように半絶縁性ＧａＡｓ基板１上に短チャネ
ル効果を抑制するためのｐ型の不純物層２が形成されて
いる。そしてこの不純物層２の表面領域にはｎ型の動作
層３が形成され、この動作層３上には例えば窒化タング
ステンからなるショットキゲート電極４が形成されてい
る。
【００１２】また、このゲート電極４を挟むように不純
物層２にｎ型の不純物領域（以下、中間濃度領域ともい
う）６ａ，６ｂが形成され、これらの中間濃度領域６
ａ，６ｂの外側の不純物層２にはｎ型のソース領域８ａ
およびドレイン領域８ｂが形成されている。なお、図示
はしないがこれらのソース領域８ａおよびドレイン領域
８ｂ上にはソース電極およびドレイン電極が形成され
る。
物層２にｎ型の不純物領域（以下、中間濃度領域ともい
う）６ａ，６ｂが形成され、これらの中間濃度領域６
ａ，６ｂの外側の不純物層２にはｎ型のソース領域８ａ
およびドレイン領域８ｂが形成されている。なお、図示
はしないがこれらのソース領域８ａおよびドレイン領域
８ｂ上にはソース電極およびドレイン電極が形成され
る。
【００１３】ソース領域８ａおよびドレイン領域８ｂ
は、不純物濃度が動作層３よりも高く、かつ深く形成さ
れている。また、中間濃度領域６ａおよび６ｂは、ソー
ス領域８ａおよびドレイン領域８ｂの不純物濃度と、動
作層３の不純物濃度との間の不純物濃度を有し、ソース
領域８ａおよびドレイン領域８ｂとほぼ同じ深さとなる
ように形成されている。
は、不純物濃度が動作層３よりも高く、かつ深く形成さ
れている。また、中間濃度領域６ａおよび６ｂは、ソー
ス領域８ａおよびドレイン領域８ｂの不純物濃度と、動
作層３の不純物濃度との間の不純物濃度を有し、ソース
領域８ａおよびドレイン領域８ｂとほぼ同じ深さとなる
ように形成されている。
【００１４】この第１の実施の形態のＭＥＳＦＥＴは次
のようにして形成される。
のようにして形成される。
【００１５】まず半絶縁性ＧａＡｓ基板上１に不純物、
例えばＭｇを、ピーク深さ０．２μｍで５×１０16ｃｍ
-3のピーク濃度となるよう選択イオン注入してｐ型不純
物層２を形成する。次にｎ型の不純物例えばＳｉをピー
ク深さ０．０２５μｍでピーク濃度が８×１０17ｃｍ-3
となるよう選択的にイオン注入してｎ型の動作層３を形
成する。さらにこの動作層３上に高融点金属例えば窒化
タングステンからなるショットキゲート電極４を、長さ
０．８μｍ形成する。その後、不純物例えばＳｉを、ピ
ーク深さ０．１μｍで３×１０17ｃｍ-3のピーク濃度と
なる条件で、ゲート電極４をマスクとしてイオン注入
し、ｎ型のソース側中間濃度層６ａとドレイン側中間濃
度層６ｂを自己整合的に形成する。
例えばＭｇを、ピーク深さ０．２μｍで５×１０16ｃｍ
-3のピーク濃度となるよう選択イオン注入してｐ型不純
物層２を形成する。次にｎ型の不純物例えばＳｉをピー
ク深さ０．０２５μｍでピーク濃度が８×１０17ｃｍ-3
となるよう選択的にイオン注入してｎ型の動作層３を形
成する。さらにこの動作層３上に高融点金属例えば窒化
タングステンからなるショットキゲート電極４を、長さ
０．８μｍ形成する。その後、不純物例えばＳｉを、ピ
ーク深さ０．１μｍで３×１０17ｃｍ-3のピーク濃度と
なる条件で、ゲート電極４をマスクとしてイオン注入
し、ｎ型のソース側中間濃度層６ａとドレイン側中間濃
度層６ｂを自己整合的に形成する。
【００１６】次にゲート電極４の両側に、たとえば０．
３μｍのＳｉＯ2 側壁（図示せず）を形成し、この側壁
をマスクとして、ｎ型の不純物を、ピーク深さ０．１μ
ｍ、ピーク濃度が２×１０18ｃｍ-3となるよう自己整合
的にイオン注入し、ソース領域８ａとドレイン領域８ｂ
を形成する。この製造基本プロセスは、図９に示す従来
のＢＰ−ＬＤＤ（Buried P-layer-Lightly Deped Drai
n）構造と同じで、ゲート電極４に対して、動作層３、
ソース側中間濃度層６ａとドレイン側中間濃度層６ｂ、
ソース領域８ａとドレイン領域８ｂが全て自己整合で形
成されるため、高い精度でのマスク合わせを必要とせ
ず、高歩留まりで、均一な素子を製造することができ
る。
３μｍのＳｉＯ2 側壁（図示せず）を形成し、この側壁
をマスクとして、ｎ型の不純物を、ピーク深さ０．１μ
ｍ、ピーク濃度が２×１０18ｃｍ-3となるよう自己整合
的にイオン注入し、ソース領域８ａとドレイン領域８ｂ
を形成する。この製造基本プロセスは、図９に示す従来
のＢＰ−ＬＤＤ（Buried P-layer-Lightly Deped Drai
n）構造と同じで、ゲート電極４に対して、動作層３、
ソース側中間濃度層６ａとドレイン側中間濃度層６ｂ、
ソース領域８ａとドレイン領域８ｂが全て自己整合で形
成されるため、高い精度でのマスク合わせを必要とせ
ず、高歩留まりで、均一な素子を製造することができ
る。
【００１７】このようにして形成された本実施の形態の
ＭＥＳＦＥＴの特性を、図９に示す従来のＢＰ−ＬＤＤ
構造のＭＥＳＦＥＴ、およびＰＨＳ用の電力増幅器（以
下、ＰＡともいう）に用いられる図１０に示す非対称構
造のＭＥＳＦＥＴの特性と比較した結果を下記の表１に
示す。
ＭＥＳＦＥＴの特性を、図９に示す従来のＢＰ−ＬＤＤ
構造のＭＥＳＦＥＴ、およびＰＨＳ用の電力増幅器（以
下、ＰＡともいう）に用いられる図１０に示す非対称構
造のＭＥＳＦＥＴの特性と比較した結果を下記の表１に
示す。
【００１８】
【表１】 この表１から分かるように本実施の形態の構造は従来の
ＢＰ−ＬＤＤ構造より耐圧が高く、ＰＨＳ用ＰＡに利用
できるだけの十分な耐圧が得られた。また、トランスコ
ンダクタンスは従来のＢＰ−ＬＤＤ構造と同様に高く、
従来のＰＡ用素子より高い。ソースドレイン抵抗は、従
来のＢＰ−ＬＤＤ構造と同等で、ＰＡ用素子より低い。
従って、従来のＰＡ素子よりも、高効率の素子となるこ
とが期待できる。歩留まりは、従来のＰＡ用素子より高
くなり、より低コストでの生産が可能であることが確認
できた。
ＢＰ−ＬＤＤ構造より耐圧が高く、ＰＨＳ用ＰＡに利用
できるだけの十分な耐圧が得られた。また、トランスコ
ンダクタンスは従来のＢＰ−ＬＤＤ構造と同様に高く、
従来のＰＡ用素子より高い。ソースドレイン抵抗は、従
来のＢＰ−ＬＤＤ構造と同等で、ＰＡ用素子より低い。
従って、従来のＰＡ素子よりも、高効率の素子となるこ
とが期待できる。歩留まりは、従来のＰＡ用素子より高
くなり、より低コストでの生産が可能であることが確認
できた。
【００１９】本実施の形態の構造が、従来のＢＰ−ＬＤ
Ｄ構造に比べてドレイン耐圧が高くなる効果は以下のよ
うに説明できる。ドレイン耐圧を決めている要素の一つ
はインパクトイオン化によるキャリアの発生である。こ
のインパクトイオン化現象は電界強度が大きい領域で、
電流密度が高くなると、キャリヤの発生が多くなるとい
うものである。従来のＢＰ−ＬＤＤ構造のＭＥＳＦＥＴ
では、図３に示すキャリア発生分布のシミュレーション
結果から分かるようにドレイン側中間濃度層６ｂ内部
で、電界強度、電流密度がともに高くなり、キャリアの
発生率が高くなる。例えば、ドレイン側のゲート端では
キャリアの発生密度は１０22ｃｍ-3ｓ-1にもなってい
る。
Ｄ構造に比べてドレイン耐圧が高くなる効果は以下のよ
うに説明できる。ドレイン耐圧を決めている要素の一つ
はインパクトイオン化によるキャリアの発生である。こ
のインパクトイオン化現象は電界強度が大きい領域で、
電流密度が高くなると、キャリヤの発生が多くなるとい
うものである。従来のＢＰ−ＬＤＤ構造のＭＥＳＦＥＴ
では、図３に示すキャリア発生分布のシミュレーション
結果から分かるようにドレイン側中間濃度層６ｂ内部
で、電界強度、電流密度がともに高くなり、キャリアの
発生率が高くなる。例えば、ドレイン側のゲート端では
キャリアの発生密度は１０22ｃｍ-3ｓ-1にもなってい
る。
【００２０】そこで、本実施の形態のように中間濃度層
の深さを深くすることにより電界強度の強いドレイン側
中間濃度領域６ｂの電流密度を下げ、これによりキャリ
アの発生を抑え、耐圧を上昇させることができる。
の深さを深くすることにより電界強度の強いドレイン側
中間濃度領域６ｂの電流密度を下げ、これによりキャリ
アの発生を抑え、耐圧を上昇させることができる。
【００２１】本実施の形態の構造はドレイン電圧を高く
したときに、ＭＥＳＦＥＴの内部で電界強度が最も高く
なるドレイン側の中間濃度層６ｂで、電流密度を低下さ
せ、深さ方向に幅広く電流を流すことにより、ドレイン
抵抗を増加させること無く、耐圧を上昇させている。ソ
ース側の中間濃度領域６ａも同様の構造とすれば対称構
造となり、セルフアラインゲートの利点を生かして高精
度のマスク合わせを必要とせず製造でき、寄生のソース
抵抗も低減させることができる。
したときに、ＭＥＳＦＥＴの内部で電界強度が最も高く
なるドレイン側の中間濃度層６ｂで、電流密度を低下さ
せ、深さ方向に幅広く電流を流すことにより、ドレイン
抵抗を増加させること無く、耐圧を上昇させている。ソ
ース側の中間濃度領域６ａも同様の構造とすれば対称構
造となり、セルフアラインゲートの利点を生かして高精
度のマスク合わせを必要とせず製造でき、寄生のソース
抵抗も低減させることができる。
【００２２】このことは図２に示すシミュレーション結
果からも明らかである。図２は第１の実施の形態のＭＥ
ＳＦＥＴにおけるキャリア発生分布のシミュレーション
結果を示したものである。この図２から分かるように第
１の実施の形態のＭＥＳＦＥＴにおいては、ドレイン側
中間濃度領域６ｂ内部のキャリア発生量は、最大で１０
20ｃｍ-3ｓ-1であり、従来のＢＰ−ＬＤＤ構造のＭＥＳ
ＦＥＴに比べて、２桁小さい値となっている。これによ
り耐圧が上昇している。
果からも明らかである。図２は第１の実施の形態のＭＥ
ＳＦＥＴにおけるキャリア発生分布のシミュレーション
結果を示したものである。この図２から分かるように第
１の実施の形態のＭＥＳＦＥＴにおいては、ドレイン側
中間濃度領域６ｂ内部のキャリア発生量は、最大で１０
20ｃｍ-3ｓ-1であり、従来のＢＰ−ＬＤＤ構造のＭＥＳ
ＦＥＴに比べて、２桁小さい値となっている。これによ
り耐圧が上昇している。
【００２３】次に本発明によるトランジスタの第２の実
施の形態の構成を図４に示す。この実施の形態のトラン
ジスタは図１に示す第１の実施の形態のトランジスタに
おいて、ｐ型の不純物層２を、動作層３下には形成せず
中間濃度領域６ａ，６ｂおよびソース領域８ａ、ドレイ
ン領域８ｂと基板１との接合面を含む基板１の領域にｐ
型の不純物層（以下、ｐ型層ともいう）５ａ，５ｂを形
成したものである。
施の形態の構成を図４に示す。この実施の形態のトラン
ジスタは図１に示す第１の実施の形態のトランジスタに
おいて、ｐ型の不純物層２を、動作層３下には形成せず
中間濃度領域６ａ，６ｂおよびソース領域８ａ、ドレイ
ン領域８ｂと基板１との接合面を含む基板１の領域にｐ
型の不純物層（以下、ｐ型層ともいう）５ａ，５ｂを形
成したものである。
【００２４】このような構成とすることにより、動作層
３下のポテンシャルが第１の実施の形態ほど高くないた
め、同じしきい値を、より低いドーズ量で実現できる。
これにより第１の実施の形態のトランジスタに比べてゲ
ート電極４の界面での電界強度を低減でき、このゲート
電極４の界面でのインパクトイオン化によるキャリアの
発生を抑制することが可能となり、ドレイン耐圧を更に
上昇させることができる。
３下のポテンシャルが第１の実施の形態ほど高くないた
め、同じしきい値を、より低いドーズ量で実現できる。
これにより第１の実施の形態のトランジスタに比べてゲ
ート電極４の界面での電界強度を低減でき、このゲート
電極４の界面でのインパクトイオン化によるキャリアの
発生を抑制することが可能となり、ドレイン耐圧を更に
上昇させることができる。
【００２５】この第２の実施の形態のトランジスタは、
ｐ型層５ａ，５ｂの形成を除いて第１の実施の形態のト
ランジスタと同様にして、実現することができる。中間
濃度領域６ａ，６ｂとソース領域８ａ、ドレイン領域８
ｂを囲むように形成するｐ型層５ａ，５ｂはゲート電極
４を形成したのち、ｐ型層５ａ，５ｂとなる不純物を、
例えばピーク深さ０．２μｍ、ピーク濃度５×１０16ｃ
ｍ-3となるようイオン注入することで形成することがで
きる。このようにして製作したＦＥＴの性能は下の表２
のようになった。
ｐ型層５ａ，５ｂの形成を除いて第１の実施の形態のト
ランジスタと同様にして、実現することができる。中間
濃度領域６ａ，６ｂとソース領域８ａ、ドレイン領域８
ｂを囲むように形成するｐ型層５ａ，５ｂはゲート電極
４を形成したのち、ｐ型層５ａ，５ｂとなる不純物を、
例えばピーク深さ０．２μｍ、ピーク濃度５×１０16ｃ
ｍ-3となるようイオン注入することで形成することがで
きる。このようにして製作したＦＥＴの性能は下の表２
のようになった。
【００２６】
【表２】 第１の実施の形態と第２の実施の形態の特性を比較する
と、ドレイン耐圧は第２の実施の形態の方が高く、トラ
ンスコンダクタンスは第１の実施の形態の方が高い。Ｆ
ＥＴの効率は、一般にはドレイン耐圧が高く、かつトラ
ンスコンダクタンスが高いものほど、高い値が得られる
と言われている。１．９ＧＨｚのＰＨＳシステムへの応
用を考えると、高効率と同時に隣接チャネル漏洩電力が
十分に小さいことも必要条件である。そこで、隣接チャ
ネル漏洩電力が−５９ｄＢｃ以下の条件を満たす範囲の
中で、最大効率を比較したところ、第１の実施の形態の
ＭＥＳＦＥＴは、最大効率が３７％、第２の実施の形態
のＭＥＳＦＥＴでは４７％となり、第２の実施の形態の
方が高い結果が得られた。従来の素子が３５％であった
ので、第２の実施の形態では、歩留まりのみならず、効
率も従来構造の素子より向上させることができた。
と、ドレイン耐圧は第２の実施の形態の方が高く、トラ
ンスコンダクタンスは第１の実施の形態の方が高い。Ｆ
ＥＴの効率は、一般にはドレイン耐圧が高く、かつトラ
ンスコンダクタンスが高いものほど、高い値が得られる
と言われている。１．９ＧＨｚのＰＨＳシステムへの応
用を考えると、高効率と同時に隣接チャネル漏洩電力が
十分に小さいことも必要条件である。そこで、隣接チャ
ネル漏洩電力が−５９ｄＢｃ以下の条件を満たす範囲の
中で、最大効率を比較したところ、第１の実施の形態の
ＭＥＳＦＥＴは、最大効率が３７％、第２の実施の形態
のＭＥＳＦＥＴでは４７％となり、第２の実施の形態の
方が高い結果が得られた。従来の素子が３５％であった
ので、第２の実施の形態では、歩留まりのみならず、効
率も従来構造の素子より向上させることができた。
【００２７】上述の説明では、動作層の下にｐ型層を形
成した構造と、ｐ型層がソースおよびドレイン側の中間
濃度領域６ａ，６ｂとソースドレイン領域８ａ，８ｂの
周囲に形成された構造を例に挙げて述べたが、ゲート長
が長い場合には、ｐ型層を形成しない構造としても同様
の効果が得られる。
成した構造と、ｐ型層がソースおよびドレイン側の中間
濃度領域６ａ，６ｂとソースドレイン領域８ａ，８ｂの
周囲に形成された構造を例に挙げて述べたが、ゲート長
が長い場合には、ｐ型層を形成しない構造としても同様
の効果が得られる。
【００２８】上記第１および第２の実施の形態のＭＥＳ
ＦＥＴにおいては、ドレイン耐圧は７．８Ｖ以上であ
り、電源電圧が３Ｖの電力増幅器に応用することが可能
となる。ところがＰＨＳへの応用という観点から見る
と、電源電圧は使用中に次第に低下するため、平均的に
は３Ｖの電源電圧であっても、使用初期には３．３Ｖか
ら４．５Ｖ程度と、３Ｖよりもかなり高い電圧となる。
このような電源電圧が高い状態ではドレイン電流が増加
して効率が低下するおそれがある。
ＦＥＴにおいては、ドレイン耐圧は７．８Ｖ以上であ
り、電源電圧が３Ｖの電力増幅器に応用することが可能
となる。ところがＰＨＳへの応用という観点から見る
と、電源電圧は使用中に次第に低下するため、平均的に
は３Ｖの電源電圧であっても、使用初期には３．３Ｖか
ら４．５Ｖ程度と、３Ｖよりもかなり高い電圧となる。
このような電源電圧が高い状態ではドレイン電流が増加
して効率が低下するおそれがある。
【００２９】そこで、本発明者は上記第１または第２の
実施の形態のＭＥＳＦＥＴにおいて、中間濃度領域６
ａ，６ｂの長さを変えた場合のドレイン耐圧とトランス
コンダクタンスへの影響について考察した。この考察結
果を、図５及び図６を参照して説明する。
実施の形態のＭＥＳＦＥＴにおいて、中間濃度領域６
ａ，６ｂの長さを変えた場合のドレイン耐圧とトランス
コンダクタンスへの影響について考察した。この考察結
果を、図５及び図６を参照して説明する。
【００３０】中間濃度層の長さを０．２５から０．５μ
ｍに長くすると、ドレイン耐圧は８．４Ｖから１２．７
Ｖに高くなった（図５のグラフｇ1 参照）。一方、トラ
ンスコンダクタンスは２８０から２７０ｍＳ／ｍｍとほ
ぼ同じである（図５のグラフｇ2 参照）。しかしなが
ら、中間濃度領域６ａ，６ｂをさらに長くして１μｍと
しても、耐圧はほとんど変化せず、トランスコンダクタ
ンスは２００ｍＳ／ｍｍに低下した。従ってこの例では
中間濃度領域６ａ，６ｂの長さが０．５μｍとすれば、
最も高耐圧で、かつ高トランスコンダクタンスを実現で
きる。
ｍに長くすると、ドレイン耐圧は８．４Ｖから１２．７
Ｖに高くなった（図５のグラフｇ1 参照）。一方、トラ
ンスコンダクタンスは２８０から２７０ｍＳ／ｍｍとほ
ぼ同じである（図５のグラフｇ2 参照）。しかしなが
ら、中間濃度領域６ａ，６ｂをさらに長くして１μｍと
しても、耐圧はほとんど変化せず、トランスコンダクタ
ンスは２００ｍＳ／ｍｍに低下した。従ってこの例では
中間濃度領域６ａ，６ｂの長さが０．５μｍとすれば、
最も高耐圧で、かつ高トランスコンダクタンスを実現で
きる。
【００３１】中間濃度領域６ａ，６ｂの長さを長くする
と、耐圧が上昇する現象は以下のように説明できる。図
６（ａ）乃至図６（ｃ）は二次元デバイスモデルを用い
て素子内部のインパクトイオン化によるキャリア発生の
様子をシミュレーションした結果を示す図である。図６
（ａ）は中間濃度領域６ａ，６ｂの長さが０．２５μ
ｍ、図６（ｂ）は０．５μｍ、図６（ｃ）は１．０μｍ
であるＭＥＳＦＥＴのシミュレーション結果である。ド
レイン電圧は、図６（ａ）が１０Ｖ、図６（ｂ）が９
Ｖ、図６（ｃ）が９Ｖで、ゲート電圧は全て−０．２Ｖ
である。図中の等高線は指数表示で、１６以上を、指数
１ごとに表示している。すなわち図中で１６は１０16ｃ
ｍ-3ｓ-1を意味する。同時にｎ型層とｐ型層６ａ，６ｂ
あるいは基板１との界面も表示している。
と、耐圧が上昇する現象は以下のように説明できる。図
６（ａ）乃至図６（ｃ）は二次元デバイスモデルを用い
て素子内部のインパクトイオン化によるキャリア発生の
様子をシミュレーションした結果を示す図である。図６
（ａ）は中間濃度領域６ａ，６ｂの長さが０．２５μ
ｍ、図６（ｂ）は０．５μｍ、図６（ｃ）は１．０μｍ
であるＭＥＳＦＥＴのシミュレーション結果である。ド
レイン電圧は、図６（ａ）が１０Ｖ、図６（ｂ）が９
Ｖ、図６（ｃ）が９Ｖで、ゲート電圧は全て−０．２Ｖ
である。図中の等高線は指数表示で、１６以上を、指数
１ごとに表示している。すなわち図中で１６は１０16ｃ
ｍ-3ｓ-1を意味する。同時にｎ型層とｐ型層６ａ，６ｂ
あるいは基板１との界面も表示している。
【００３２】図６（ａ）ではＸ座標の０．４から０．６
５μｍ、Ｙ座標の０から−０．２μｍの部分がドレイン
側の中間層に当たる。インパクトイオン化によるキャリ
ア発生は主にこの領域で生じており、その発生量は１０
23ｃｍ-3ｓ-1と、高密度である。
５μｍ、Ｙ座標の０から−０．２μｍの部分がドレイン
側の中間層に当たる。インパクトイオン化によるキャリ
ア発生は主にこの領域で生じており、その発生量は１０
23ｃｍ-3ｓ-1と、高密度である。
【００３３】一方、図６（ｂ）では、Ｘ座標の０．４か
ら０．９μｍの部分がドレイン側中間層となるが、この
領域のキャリア発生は図６（ａ）に比べて一桁程度小さ
くなっている。ゲートのドレイン端のキャリア発生も一
桁小さく１０22のオーダーである。これは中間濃度領域
６ａ，６ｂを長くしたことにより、この領域のＸ方向の
電界強度が低減し、インパクトイオン化を抑制できたた
めと考えられる。
ら０．９μｍの部分がドレイン側中間層となるが、この
領域のキャリア発生は図６（ａ）に比べて一桁程度小さ
くなっている。ゲートのドレイン端のキャリア発生も一
桁小さく１０22のオーダーである。これは中間濃度領域
６ａ，６ｂを長くしたことにより、この領域のＸ方向の
電界強度が低減し、インパクトイオン化を抑制できたた
めと考えられる。
【００３４】図６（ｃ）においては、Ｘ座標の０．４か
ら１．４μｍの範囲が中間濃度領域６ａ，６ｂとなる
が、キャリア発生の様子は図６（ｂ）とほぼ同様であ
る。これはインパクトイオン化に寄与する電界は電流方
向に沿ったものであり、Ｘ方向の電界だけでなく、Ｙ方
向の電界も考慮しなければならないことによる。中間濃
度領域６ａ，６ｂの内部はＹ方向に不均一な不純物濃度
となっていることに起因するＹ方向の電界と、表面に準
位が高密度に存在して負の電荷が蓄積していることに起
因するＹ方向の電界が存在する。このような電界強度は
中間濃度領域の長さを変えることでは変化しない。この
ため、中間濃度領域６ａ，６ｂを長くしてＸ方向の電界
強度を低減しても、Ｙ方向の電界強度は一定の強度のま
まのこり、インパクトイオン化の低減にも限りがある。
そのため、中間濃度領域６ａ，６ｂの長さを大きくして
も、図６（ｃ）の場合にはキャリア発生が図６（ｂ）と
同様で、耐圧の増加が現れないと考えられる。
ら１．４μｍの範囲が中間濃度領域６ａ，６ｂとなる
が、キャリア発生の様子は図６（ｂ）とほぼ同様であ
る。これはインパクトイオン化に寄与する電界は電流方
向に沿ったものであり、Ｘ方向の電界だけでなく、Ｙ方
向の電界も考慮しなければならないことによる。中間濃
度領域６ａ，６ｂの内部はＹ方向に不均一な不純物濃度
となっていることに起因するＹ方向の電界と、表面に準
位が高密度に存在して負の電荷が蓄積していることに起
因するＹ方向の電界が存在する。このような電界強度は
中間濃度領域の長さを変えることでは変化しない。この
ため、中間濃度領域６ａ，６ｂを長くしてＸ方向の電界
強度を低減しても、Ｙ方向の電界強度は一定の強度のま
まのこり、インパクトイオン化の低減にも限りがある。
そのため、中間濃度領域６ａ，６ｂの長さを大きくして
も、図６（ｃ）の場合にはキャリア発生が図６（ｂ）と
同様で、耐圧の増加が現れないと考えられる。
【００３５】一方、中間濃度領域６ａ，６ｂを長くする
ことによるトランスコンダクタンスの低下は、ソース側
中間濃度領域６ａのシートキャリア濃度がソース領域８
ａよりも低いことによる。中間濃度領域６ａが長いほど
寄生のソース抵抗が大きくなり、トランスコンダクタン
スは低下する。
ことによるトランスコンダクタンスの低下は、ソース側
中間濃度領域６ａのシートキャリア濃度がソース領域８
ａよりも低いことによる。中間濃度領域６ａが長いほど
寄生のソース抵抗が大きくなり、トランスコンダクタン
スは低下する。
【００３６】上記の例では中間濃度領域の長さが０．５
μｍが最適であったが、中間濃度領域の不純物濃度分布
により、最適の長さは変動し、通常イオン注入で作成さ
れる条件の範囲を考慮すると、最適の長さは０．４から
０．７μｍとなる。
μｍが最適であったが、中間濃度領域の不純物濃度分布
により、最適の長さは変動し、通常イオン注入で作成さ
れる条件の範囲を考慮すると、最適の長さは０．４から
０．７μｍとなる。
【００３７】以上説明したように、高耐圧で高トランス
コンダクタンスのＧａＡｓＭＥＳＦＥＴを製造できるた
め、電源電圧が３から４．５Ｖと広範囲に変動しても常
に高効率で動作するパワーアンプを実現できる。またこ
の素子はスイッチや低雑音増幅器など様々な高周波アナ
ログ回路を実現することもでき、さらにこれらを同一チ
ップで集積化するアナログＩＣを実現することも可能で
ある。
コンダクタンスのＧａＡｓＭＥＳＦＥＴを製造できるた
め、電源電圧が３から４．５Ｖと広範囲に変動しても常
に高効率で動作するパワーアンプを実現できる。またこ
の素子はスイッチや低雑音増幅器など様々な高周波アナ
ログ回路を実現することもでき、さらにこれらを同一チ
ップで集積化するアナログＩＣを実現することも可能で
ある。
【００３８】次に上記実施の形態のＭＥＳＦＥＴを携帯
無線端末用の高周波電力増幅器に用いた場合について図
７および図８を参照して説明する。
無線端末用の高周波電力増幅器に用いた場合について図
７および図８を参照して説明する。
【００３９】図７は、移動体通信装置の要部を説明する
ブロック図である。図中で３０はデジタルブロックであ
り、送信時においては、図示しないマイクロホンなどか
ら入力した送信すべきアナログ信号をデジタル信号に変
換し、このデジタル信号を信号処理技術により帯域圧縮
する。また受信時においては、受信したデジタル信号を
信号処理技術により帯域伸長し、これをアナログ信号に
変換し、図示しないスピーカを駆動する信号を出力する
ものである。３２は送信すべき信号を変調するミキサー
であり、デジタルブロック３０から入力した帯域圧縮さ
れデジタル信号を電圧制御発振器３４からの１．９ＭＨ
ｚの局部発振信号を用いてπ／４シフトＱＰＳＫ変調な
どを行い、この変調出力をＭＭＩＣとして実現されてい
る高周波電力増幅器３６へ出力する。高周波電力増幅器
３６で送信電力まで増幅された信号は、送受信を切り替
えるスイッチ３８を介してアンテナ４０へ伝搬し、この
アナテナが励振することにより信号が送信される。
ブロック図である。図中で３０はデジタルブロックであ
り、送信時においては、図示しないマイクロホンなどか
ら入力した送信すべきアナログ信号をデジタル信号に変
換し、このデジタル信号を信号処理技術により帯域圧縮
する。また受信時においては、受信したデジタル信号を
信号処理技術により帯域伸長し、これをアナログ信号に
変換し、図示しないスピーカを駆動する信号を出力する
ものである。３２は送信すべき信号を変調するミキサー
であり、デジタルブロック３０から入力した帯域圧縮さ
れデジタル信号を電圧制御発振器３４からの１．９ＭＨ
ｚの局部発振信号を用いてπ／４シフトＱＰＳＫ変調な
どを行い、この変調出力をＭＭＩＣとして実現されてい
る高周波電力増幅器３６へ出力する。高周波電力増幅器
３６で送信電力まで増幅された信号は、送受信を切り替
えるスイッチ３８を介してアンテナ４０へ伝搬し、この
アナテナが励振することにより信号が送信される。
【００４０】他方、受信の際には、アンテナ４０が受信
した信号がスイッチ３８を介して低雑音増幅器４２に入
力され、この低雑音増幅器４２により所望の信号レベル
に増幅された後、ミキサー４４に出力される。このミキ
サー４４は電圧制御発振器３４からの局部発振信号を用
いて受信信号を検波・復調し、これをデジタルブロック
３０に出力する。
した信号がスイッチ３８を介して低雑音増幅器４２に入
力され、この低雑音増幅器４２により所望の信号レベル
に増幅された後、ミキサー４４に出力される。このミキ
サー４４は電圧制御発振器３４からの局部発振信号を用
いて受信信号を検波・復調し、これをデジタルブロック
３０に出力する。
【００４１】なお、図７において図示は省略するが、こ
の移動体通信装置にはキー入力をするためのキーボー
ド、１次電池または２次電池などを電源とする電源回路
なども備えている。また、この例では高周波電力増幅器
３６をＭＭＩＣで実現しているが、スイッチ３８、低雑
音増幅器４２等もこのＭＭＩＣに搭載してもよい。
の移動体通信装置にはキー入力をするためのキーボー
ド、１次電池または２次電池などを電源とする電源回路
なども備えている。また、この例では高周波電力増幅器
３６をＭＭＩＣで実現しているが、スイッチ３８、低雑
音増幅器４２等もこのＭＭＩＣに搭載してもよい。
【００４２】図８は上記高周波電力増幅器３６の細部を
示す回路図である。ミキサー３２からの変調された送信
信号は入力端子５０に供給される。この送信信号はイン
ピーダンス整合をとる周知のインピーダンス整合回路５
２を介して前段のＭＥＳＦＥＴ５４のゲートに供給され
る。このＭＥＳＦＥＴ５４のソースは接地されており、
ドレインにはチョークコイル５６を介して例えば３Ｖの
電源電位が供給されている。なお、この電源電位は移動
体通信装置に搭載する例えばリチウムイオン２次電池の
供給電圧に対応している。また、ＭＥＳＦＥＴ５４のド
レインは前段と後段の間のインピーダンス整合をとる周
知の段間整合回路５８を介して後段のＭＥＳＦＥＴ６０
のゲートに供給される。このＭＥＳＦＥＴ６０は前段の
ＭＥＳＦＥＴ５４と同様に、ソースは接地され、ドレイ
ンにはチョークコイル６２を介して電源電位が供給され
ている。また、後段のＭＥＳＦＥＴ６０のドレインはイ
ンピーダンス整合をとる周知のインピーダンス整合回路
６４を介してスイッチ３８と接続する出力端子６６に接
続している。これらのＭＥＳＦＥＴ５４，６０には上述
の本発明の電界効果トランジスタが用いられる。
示す回路図である。ミキサー３２からの変調された送信
信号は入力端子５０に供給される。この送信信号はイン
ピーダンス整合をとる周知のインピーダンス整合回路５
２を介して前段のＭＥＳＦＥＴ５４のゲートに供給され
る。このＭＥＳＦＥＴ５４のソースは接地されており、
ドレインにはチョークコイル５６を介して例えば３Ｖの
電源電位が供給されている。なお、この電源電位は移動
体通信装置に搭載する例えばリチウムイオン２次電池の
供給電圧に対応している。また、ＭＥＳＦＥＴ５４のド
レインは前段と後段の間のインピーダンス整合をとる周
知の段間整合回路５８を介して後段のＭＥＳＦＥＴ６０
のゲートに供給される。このＭＥＳＦＥＴ６０は前段の
ＭＥＳＦＥＴ５４と同様に、ソースは接地され、ドレイ
ンにはチョークコイル６２を介して電源電位が供給され
ている。また、後段のＭＥＳＦＥＴ６０のドレインはイ
ンピーダンス整合をとる周知のインピーダンス整合回路
６４を介してスイッチ３８と接続する出力端子６６に接
続している。これらのＭＥＳＦＥＴ５４，６０には上述
の本発明の電界効果トランジスタが用いられる。
【００４３】なお、ここでは高周波電力増幅器を２段の
ＭＥＳＦＥＴで構成した例を示したが、必要に応じて３
段以上の多段構成にしてもよい。この場合は前段のＭＥ
ＳＦＥＴ５４のドレインと後段のＭＥＳＦＥＴ６０のゲ
ートの間に所望の数のＭＥＳＦＥＴを直前のＭＥＳＦＥ
Ｔのドレインと当該ＭＥＳＦＥＴのゲートを接続するよ
うに設ければよい。また、このとき必要に応じて直前の
ＭＥＳＦＥＴのドレインと当該ＭＥＳＦＥＴのゲートの
間に段間整合回路を設けてもよい。
ＭＥＳＦＥＴで構成した例を示したが、必要に応じて３
段以上の多段構成にしてもよい。この場合は前段のＭＥ
ＳＦＥＴ５４のドレインと後段のＭＥＳＦＥＴ６０のゲ
ートの間に所望の数のＭＥＳＦＥＴを直前のＭＥＳＦＥ
Ｔのドレインと当該ＭＥＳＦＥＴのゲートを接続するよ
うに設ければよい。また、このとき必要に応じて直前の
ＭＥＳＦＥＴのドレインと当該ＭＥＳＦＥＴのゲートの
間に段間整合回路を設けてもよい。
【００４４】
【発明の効果】以上述べたように、本発明の電界効果ト
ランジスタによれば、電力変換効率が高く、かつドレイ
ン耐圧および歩留まりを可及的に高くすることができ
る。
ランジスタによれば、電力変換効率が高く、かつドレイ
ン耐圧および歩留まりを可及的に高くすることができ
る。
【００４５】また本発明の高周波電力増幅回路によれ
ば、電源電圧が広範囲に変動しても可及的に信頼性の高
い高周波電力増幅器を得ることができる。
ば、電源電圧が広範囲に変動しても可及的に信頼性の高
い高周波電力増幅器を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示す断面
図。
図。
【図２】第１の実施の形態のトランジスタのキャリア発
生分布を示す図。
生分布を示す図。
【図３】従来のＢＰ−ＬＤＤ構造のトランジスタのキャ
リア発生分布を示す図。
リア発生分布を示す図。
【図４】本発明の第２の実施の形態の構成を示す断面
図。
図。
【図５】中間濃度領域の長さに対するドレイン耐圧およ
びトランスコンダクタンスの特性を示すグラフ。
びトランスコンダクタンスの特性を示すグラフ。
【図６】中間濃度領域の長さが異なる場合のキャリア発
生分布を示す図。
生分布を示す図。
【図７】携帯端末装置の構成を示すブロック図。
【図８】高周波電力増幅器の構成を示す回路図。
【図９】従来のＭＥＳＦＥＴの構成を示す断面図。
【図１０】従来のＭＥＳＦＥＴの他の構成を示す断面
図。
図。
１ 半絶縁性ＧａＡｓ基板 ２ ｐ型の不純物層 ３ 動作層（チャネル層） ４ ゲート電極 ５ａ，５ｂ ｐ型の不純物層 ６ａ，６ｂ 中間濃度領域 ８ａ ソース領域 ８ｂ ドレイン領域 ３０ デジタルブロック ３２ ミキサー ３４ 電圧制御発振器 ３６ 高周波電力増幅器 ３８ スイッチ ４０ アンテナ ４２ 低雑音増幅器 ４４ ミキサー ５０ 入力端子 ５２ インピーダンス整合回路 ５４ ＭＥＳＦＥＴ ５６ チョークコイル ５８ 整合回路 ６０ ＭＥＳＦＥＴ ６２ チョークコイル ６４ インピーダンス整合回路 ６６ 出力端子 ８１ 半絶縁性ＧａＡｓ基板 ８２ ｐ型の不純物層 ８３ 動作層 ８４ ゲート電極 ８６ａ，８６ｂ 中間層 ８８ａ ソース領域 ８８ｂ ドレイン領域
Claims (5)
- 【請求項１】半導体基板の表面領域に形成された第１導
電型の動作層と、 この動作層上に形成されたゲート電極と、 前記ゲート電極の両側の前記半導体基板に形成された、
前記動作層よりも不純物濃度の高い第１導電型のソース
領域およびドレイン領域と、 前記ゲート電極下のチャネル領域と前記ソース領域の間
および前記チャネル領域と前記ドレイン領域の間の半導
体基板に形成され、前記ソース領域およびドレイン領域
とほぼ同じ深さでかつ不純物濃度がチャネル領域よりも
高く前記ソース領域およびドレイン領域よりも低い第１
導電型の第１および第２の不純物領域と、 を備えていることを特徴とする電界効果トランジスタ。 - 【請求項２】前記第１および第２の不純物領域の不純物
濃度は前記ソース領域およびドレイン領域の不純物濃度
の１／２から１／１０であることを特徴とする請求項１
記載の電界効果トランジスタ。 - 【請求項３】前記第１および第２の不純物領域の下部の
前記半導体基板に前記第１導電型と異なる第２導電型の
不純物層が形成されていることを特徴とする請求項１ま
たは２記載の電界効果トランジスタ。 - 【請求項４】前記第１および第２の不純物領域の長さが
０．４μｍ〜０．７μｍの範囲にあることを特徴とする
請求項１乃至３のいずれかに記載の電界効果トランジス
タ。 - 【請求項５】請求項１乃至４のいずれかに記載の第１乃
至第ｎ（≧２）の電界効果トランジスタを有し、 前記第１乃至第ｎの電界効果トランジスタの各々は、ド
レインがチョークコイルを介して第１の電源に接続さ
れ、ソースが第２の電源に接続され、 前記第１の電界効果トランジスタのゲートに入力信号を
受け、 第ｉ（ｉ＝１，…ｎ−１）の電界効果トランジスタのド
レインが第ｉ＋１の電界効果トランジスタのゲートに接
続され、 前記第ｎの電界効果トランジスタのドレインから出力信
号が出力されることを特徴とする高周波電力増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9056442A JPH10256271A (ja) | 1997-03-11 | 1997-03-11 | 電界効果トランジスタおよび高周波電力増幅器 |
| US09/037,539 US6037619A (en) | 1997-03-11 | 1998-03-10 | Field effect transistor and high-frequency power amplifier having same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9056442A JPH10256271A (ja) | 1997-03-11 | 1997-03-11 | 電界効果トランジスタおよび高周波電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256271A true JPH10256271A (ja) | 1998-09-25 |
Family
ID=13027211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9056442A Pending JPH10256271A (ja) | 1997-03-11 | 1997-03-11 | 電界効果トランジスタおよび高周波電力増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6037619A (ja) |
| JP (1) | JPH10256271A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264323B2 (ja) * | 1998-07-31 | 2002-03-11 | 日本電気株式会社 | リバースプロファイリング方法 |
| US6248601B1 (en) * | 1999-04-19 | 2001-06-19 | Taiwan Semiconductor Manufacturing Company | Fix the glassivation layer's micro crack point precisely by using electroplating method |
| JP2001244419A (ja) | 2000-02-28 | 2001-09-07 | Hitachi Ltd | 高周波モジュール及び移動体検知モジュール |
| JP4928675B2 (ja) * | 2001-03-01 | 2012-05-09 | エルピーダメモリ株式会社 | 半導体装置 |
| JP6087520B2 (ja) * | 2011-07-13 | 2017-03-01 | キヤノン株式会社 | ダイオード素子及び検出素子 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2550013B2 (ja) * | 1984-10-24 | 1996-10-30 | 株式会社日立製作所 | 電界効果トランジスタ |
| DE3578271D1 (de) * | 1984-11-02 | 1990-07-19 | Toshiba Kawasaki Kk | Feldeffekttransistor mit einem schottky-gate und herstellungsverfahren dafuer. |
| JPH01162378A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置 |
| JPH0328059A (ja) * | 1989-06-27 | 1991-02-06 | Akebono Brake Ind Co Ltd | ロードセンシングバルブの制御装置 |
| JPH03192732A (ja) * | 1989-12-21 | 1991-08-22 | Nec Corp | ３―ｖ族半導体電界効果トランジスタ |
| US5572040A (en) * | 1993-07-12 | 1996-11-05 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| JP3335245B2 (ja) * | 1994-02-25 | 2002-10-15 | 株式会社東芝 | ショットキ接合型電界効果トランジスタ |
-
1997
- 1997-03-11 JP JP9056442A patent/JPH10256271A/ja active Pending
-
1998
- 1998-03-10 US US09/037,539 patent/US6037619A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6037619A (en) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10439059B2 (en) | High-linearity transistors | |
| US6555839B2 (en) | Buried channel strained silicon FET using a supply layer created through ion implantation | |
| US5614743A (en) | Microwave integrated circuit (MIC) having a reactance element formed on a groove | |
| Camilleri et al. | Silicon MOSFETs, the microwave device technology for the 1990s | |
| US7176520B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US10886382B2 (en) | Cascode amplifier optimization | |
| JPH1126776A (ja) | デュアルゲートｆｅｔ及びデュアルゲートｆｅｔを使用した高周波回路 | |
| US6134424A (en) | High-frequency power amplifier and mobile communication device using same | |
| KR101111538B1 (ko) | 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치 | |
| CN112786538B (zh) | 一种基于GaN HEMT的开关集成芯片与制作方法 | |
| US6734509B2 (en) | Semiconductor integrated circuit | |
| KR101075820B1 (ko) | 전력 증폭 장치 및 휴대 통신 단말기 장치 | |
| US7045412B2 (en) | Field-effect type semiconductor device for power amplifier | |
| JP2009517883A (ja) | 厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法 | |
| Shindo et al. | High power LDMOS for cellular base station applications | |
| JPH10256271A (ja) | 電界効果トランジスタおよび高周波電力増幅器 | |
| JPH11150124A (ja) | 電界効果トランジスタおよびその製造方法 | |
| Lai et al. | High-efficiency and low-distortion directly-ion-implanted GaAs power MESFETs for digital personal handy-phone applications | |
| Koudymov et al. | Monolithically integrated high-power broad-band RF switch based on III-N insulated gate transistors | |
| Yokoyama et al. | Low current dissipation pseudomorphic MODFET MMIC power amplifier for PHS operating with a 3.5 V single voltage supply | |
| Murai et al. | A high power-added efficiency GaAs power MESFET operating at a very low drain bias for use in L-band medium-power amplifiers | |
| JPH10256273A (ja) | 電界効果トランジスタおよびその製造方法ならびに高周波電力増幅回路 | |
| JPH11330096A (ja) | 半導体装置及びその製造方法並びに通信機 | |
| Kunii et al. | High gain and high efficiency K-band power HEMT with WSi/Au T-shaped gate | |
| Matsumoto et al. | Experimental investigation of linear amplification characteristics of radio-frequency thin-film SOI power MOSFETs |