KR101111538B1 - 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치 - Google Patents

스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치 Download PDF

Info

Publication number
KR101111538B1
KR101111538B1 KR1020050013561A KR20050013561A KR101111538B1 KR 101111538 B1 KR101111538 B1 KR 101111538B1 KR 1020050013561 A KR1020050013561 A KR 1020050013561A KR 20050013561 A KR20050013561 A KR 20050013561A KR 101111538 B1 KR101111538 B1 KR 101111538B1
Authority
KR
South Korea
Prior art keywords
switch block
branch switch
terminal
fet
supplied
Prior art date
Application number
KR1020050013561A
Other languages
English (en)
Other versions
KR20060042986A (ko
Inventor
도모오 고바야시
시게오 구스노키
마사유키 시마다
도시유키 고이모리
Original Assignee
소니 에릭슨 모빌 커뮤니케이션즈 재팬, 아이엔씨.
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 에릭슨 모빌 커뮤니케이션즈 재팬, 아이엔씨., 소니 주식회사 filed Critical 소니 에릭슨 모빌 커뮤니케이션즈 재팬, 아이엔씨.
Publication of KR20060042986A publication Critical patent/KR20060042986A/ko
Application granted granted Critical
Publication of KR101111538B1 publication Critical patent/KR101111538B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21136—An input signal of a power amplifier being on/off switched
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21175—An output signal of a power amplifier being on/off switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Electronic Switches (AREA)
  • Transceivers (AREA)

Abstract

본 발명은, 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치에 관한 것으로서, 전단(前段)의 FET 드레인을 다음 단의 FET 소스에 접속하는 형태로, 복수개의 FET에 의해 중전력용 라인인 제2 브랜치 스위치 블록(97)을 형성하고, 상기 중전력용 라인보다 적은 수의 FET를 전술한 바와 동일하게 접속하여 대전력용 라인인 제1 브랜치 스위치 블록(96)을 형성한다. FET의 수가 많을수록 아이솔레이션이 높아지기 때문에, 제1 브랜치 스위치 블록(96)보다 제2 브랜치 스위치 블록(97)의 아이솔레이션을 높게 할 수 있다. 이 때문에, 대전력 출력 시에, 대전력용 라인으로부터 중전력용 라인으로 출력이 회귀하는 문제를 방지할 수 있어, 대전력의 출력에 출력 로스를 일으키지 않고 출력할 수 있다.
FET, 라인, 중전력, 대전력, 출력 로스.

Description

스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치 {SWITCH APPARATUS, SWITCHABLE POWER AMPLIFICATION APPARATUS, AND MOBILE COMMUNICATION TERMINAL APPARATUS USING THE SAME}
도 1은 본 발명을 적용한 제1 실시예가 되는 휴대 전화기의 블록도이다.
도 2는 상기 휴대 전화기의 송신 회로에 설치되어 있는 전력 증폭 회로의 회로도이다.
도 3은 상기 전력 증폭 회로에 설치되어 있는 각 FET의 구성을 나타낸 단면도이다.
도 4는 본 발명을 적용한 제2 실시예가 되는 휴대 전화기의 송신 회로에 설치되어 있는 전력 증폭 회로의 회로도이다.
도 5는 본 발명을 적용한 제3 실시예가 되는 휴대 전화기의 송신 회로에 설치되어 있는 전력 증폭 회로의 회로도이다.
도 6은 본 발명을 적용한 제4 실시예가 되는 휴대 전화기의 송신 회로에 설치되어 있는 스위치 부착 전력 증폭 회로의 회로도이다.
도 7은 상기 스위치 부착 전력 증폭 회로에 설치되어 있는 선택 스위치의 회로도이다.
도 8은 본 발명을 적용한 제5 실시예가 되는 휴대 전화기의 송신 회로에 설 치되어 있는 선택 스위치의 회로도이다.
도 9는 본 발명을 적용한 제6 실시예가 되는 휴대 전화기의 송신 회로에 설치되어 있는 선택 스위치의 회로도이다.
도 10은 본 발명을 적용한 제7 실시예가 되는 휴대 전화기의 송신 회로에 설치되어 있는 선택 스위치의 회로도이다.
본 발명은, 예를 들면 휴대 전화기, PHS 전화기(Personal Handyphone System, 통신 기능을 구비한 PDA 장치(Personal Digital Assistant), 통신 기능을 구비한 노트형 퍼스널 컴퓨터 장치 등의 단말기 장치에 적용하여 바람직한 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치에 관한 것이다.
오늘에 있어서의 우리 나라의 휴대 전화기 가입자수는 인구의 70%를 넘고 있으며, 그 중 CDMA 기술(CDMA: Code Division Multiple Access)을 사용한 이동체 통신 단말기 장치의 소유자수는 약 40%에 상당하고 있다. 향후의 단말기 수요가, PDC 단말기 장치(PDC: Personal Digital Cellular) 등으로부터 W－CDMA 방식(W-CDMA: Wideband-CDMA)의 이동체 통신 단말기 장치로 옮겨지면, 이동체 통신 단말기 장치의 수요는 더욱 증가한다고 생각된다.
이 PDC 방식이나 CDMA 방식 등의 이동체 무선 통신 시스템에서는, 이동 단말기와 기지국 사이에서 무선 회선을 확립함으로써 통신을 행하도록 되어 있는 것이 지만, 기지국과의 통신 거리가 변화되거나, 또는 전송로 상에서 페이딩(fading)의 영향을 받거나 하기 때문에, 신호 레벨이 시시각각으로 변화된다. 이 때문에, 송신계(系)에서는, 전력 증폭기에 의해 송신 신호를 원하는 신호 레벨로 조정한 후, 기지국에 송신하도록 되어 있다.
종래, 송신계의 전력 증폭기 전원에 DC－DC 컨버터를 사용하여 상기 동작 효율을 개선하는 연구가 이루어지고 있지만, DC－DC 컨버터는 잡음을 발생하고, 또, 대용량의 코일이 필요하게 되는 등 기술적 과제도 많다.
여기에서, 종래, 일본국 특개평 9(1997)-284170호 공보 (4 페이지: 도 1)]에서, 안테나 공용기로서의 용도를 전제로 하여, 송신측 스위치 소자와 게이트 접지 FET를 하나 사용하여 스위치의 일그러짐 특성을 향상시킨 안테나 스위치가 개시되어 있다.
그러나, 상기 일본국 특개평 9(1997)-284170호 공보에 개시되어 있는 안테나 스위치는 송신측의 아이솔레이션(isolation)이 불충분하기 때문에, 수신측으로부터 송신측으로 회귀하는 전력을 충분히 저지할 수 없는 문제가 있어, 쌍방향의 신호를 취급하는 경우에는 부적당하다.
이와 같이, 복수개의 신호를 선택적으로 절환하여 출력하는 스위치 장치의 경우, 한쪽 라인의 출력이 다른 쪽 라인의 출력으로 회귀하는 문제를 일으킨다. 이 현상이 발생하면, 한쪽 라인의 출력이 출력 단자와 다른 쪽 라인으로 분류(分流)되어 버리기 때문에, 이 출력에 로스를 일으켜 버린다.
최근의 휴대 전화기에는, GPS 센서(GPS: Global Positioning System)에 의한 현재 위치 측정 기능, 텔레비전 신호의 수신 기능, 적외선 통신 기능, 카메라 장치를 사용한 텔레비전 전화 기능 등의 애플리케이션이라고 하는 기능이 다수 부가되어 있기 때문에, 기지국 사이에서 고속 통신을 행하는 기회도 많아지고, 또, 이 고속 통신을 행하는 시간도 길어지고 있다. 이 때문에, 평균 송신 전력이 10mW보다 더욱 증가하는 경향에 있어, 대전력으로 증폭한 송신 출력을, 로스를 일으키지 않고 송신 가능하게 하는 것이 필요해지고 있다.
본 발명은 전술한 과제를 감안하여 이루어진 것이며, 복수개의 라인 신호를 선택적으로 출력할 때, 한쪽 라인으로부터의 출력이 다른 쪽 라인으로 회귀하는 문제를 방지하여, 로스를 일으키지 않고 신호의 출력을 행할 수 있는 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치의 제공을 목적으로 한다.
본 발명은 전술한 과제를 해결하기 위한 수단으로서, 제1 입력 신호가 공급되는 제1 입력 단자와, 상기 제1 입력 신호보다 낮은 레벨의 제2 입력 신호가 공급되는 제2 입력 단자와, 상기 제1 입력 단자를 통해 공급된 제1 입력 신호를 복수개의 스위치 소자를 통해 출력하는 제1 브랜치 스위치 블록과, 제2 입력 단자를 통해 공급되는, 상기 제1 입력 신호보다 낮은 레벨의 제2 입력 신호를 복수개의 스위치 소자를 통해 출력하는 제2 브랜치 스위치 블록과, 상기 제1 입력 신호의 출력 시에는, 상기 제1 브랜치 스위치 블록을 구동 제어하고, 상기 제2 입력 신호의 출력 시에는, 상기 제2 브랜치 스위치 블록을 구동 제어하기 위한 제어 신호가 공급되는 제어 단자를 가진다. 그리고, 상기 제1 브랜치 스위치 블록을 상기 제2 브랜치 스위치 블록보다 적은 수의 스위치 소자로 형성한다.
이와 같은 본 발명은 제1 브랜치 스위치 블록을 제2 브랜치 스위치 블록보다 적은 수의 스위치 소자로 형성함으로써, 제2 브랜치 스위치 블록의 아이솔레이션을 제1 브랜치 스위치 블록의 아이솔레이션보다 높게 하고 있다.
이 때문에, 제1 브랜치 스위치 블록으로부터의 출력을 출력할 때, 이 출력이 제2 브랜치 스위치 블록으로 회귀하는 문제를 방지할 수 있어, 상기 제1 브랜치 스위치 블록으로부터의 출력에 로스를 일으키지 않고 출력할 수 있다.
본 발명은 도 1에 나타낸 W－CDMA 방식(W-CDMA: Wideband-Code Division Multiple Access)의 휴대 전화기에 적용할 수 있다.
［제1 실시예］
［휴대 전화기의 전체적인 구성 및 동작］
본 발명의 제1 실시예가 되는 휴대 전화기는, 수신 시에는 기지국으로부터 송신된 무선 주파 신호를 안테나(1)로 수신한다. 이 안테나(1)로 수신된 무선 주파수 신호는 안테나 공용기(2)(DUP)를 통해 수신 회로(3)(RX)에 공급된다.
수신 회로(3)는 주파수 신시사이저(4)(SYN)로부터 공급된 수신국부 발진 신호와, 안테나(1)로 수신된 무선 주파 신호를 믹싱 처리함으로써, 무선 주파 신호를 중간 주파 신호로 주파수 변환하여 CDMA 신호 처리부(6)에 공급한다. 그리고, 주파수 신시사이저(4)로부터 출력되는 상기 수신국부 발진 신호의 주파수는 제어부(5)로부터의 제어 신호에 의해 제어된다.
CDMA 신호 처리부(6)는 상기 수신 중간 주파 신호에 직교 복조 처리를 행하는 동시에, 수신 채널에 할당된 확산 부호(PN 부호)를 사용하여 역확산 처리를 행함으로써, 이 수신 중간 주파 신호를 데이터 레이트에 따른 소정 포맷의 수신 데이터로 변환하여 부호 처리부(7)에 공급한다. 그리고, CDMA 신호 처리부(6)는 상기 수신 데이터의 데이터 레이트를 나타내는 정보를 수신 데이터 레이트로서 제어부(5)에 공급한다.
부호 처리부(7)는 CDMA 신호 처리부(6)로부터 공급된 수신 데이터에 대하여, 제어부(5)로부터 통지되는 수신 데이터 레이트에 따른 신장 처리를 행한 후, 비터비 복호 등을 사용한 복호 처리와 에러 정정 복호 처리를 행하여, 베이스밴드의 수신 데이터를 재생한다.
　PCM 부호 처리부(8)는 제어부(5)에서 판별된 통신의 종별(음성 통신 또는 데이터 통신)에 따라 상이한 신호 처리를 행한다.
　구체적으로는, 음성 통신 시에는 PCM 부호 처리부(8)는 부호 처리부(7)로부터 공급된 수신 데이터를 PCM 복호 처리하여 아날로그 수화 신호를 출력한다. 이 아날로그 수화 신호는 수화 증폭기(9)에서 증폭된 후 스피커부(10)를 통해 발음된다.
또, 데이터 통신 시에는, PCM 부호 처리부(8)는 부호 처리부(7)로부터 공급된 수신 데이터를 제어부(5)에 공급한다. 제어부(5)는 상기 수신 데이터를 메모리(11)(RAM)에 저장한다. 또 필요에 따라, 상기 수신 데이터를 도시하지 않은 외부 인터페이스를 통해 PDA 장치(PDA: Personal Digital Assistance)나 노트형 퍼스널 ?컴퓨터에 출력한다.
다음에, 송신 시에 있어서, 음성 통신 시에 있어서의 말하는 사람의 송화(送話) 음성은 마이크로폰부(12)에서 집음(集音)되고, 송화 증폭기(13)에서 적정 레벨까지 증폭된다. 그리고, PCM 부호 처리부(8)에서 PCM 부호화 처리가 행해진 후, 송신 데이터로서 부호 처리부(7)에 공급된다.
부호 처리부(7)는, 이 음성 통신 시에는 PCM 부호 처리부(8)로부터 공급된 송신 데이터에 따라, 입력 음성의 에너지량을 검출하고, 이 검출 결과에 따라 데이터 레이트를 결정한다. 그리고, 상기 송신 데이터를 상기 데이터 레이트에 따른 포맷의 버스트 신호로 압축하고, 다시 에러 정정 부호화 처리를 행한 후 CDMA 신호 처리부(6)에 공급한다.
　또, PDA 장치나 노트형 퍼스널?컴퓨터로부터 출력된 데이터, 또는 디지털 카메라 장치로부터 공급된 화상 데이터는 외부 인터페이스를 통해 제어부(5)에 공급되고, 제어부(5)로부터 PCM 부호 처리부(8)를 통해 부호 처리부(7)에 공급된다. 또한, 전자 메일(휴대 메일)의 데이터 등도 제어부(5)에 공급되고, 이 제어부(5)로부터 PCM 부호 처리부(8)를 통해 부호 처리부(7)에 공급된다.
부호 처리부(7)는, 이 데이터 통신 시에는 PCM 부호 처리부(8)로부터 공급된 상기 송신 데이터를 미리 설정된 데이터 레이트에 따른 포맷의 버스트 신호로 압축하고, 다시 에러 정정 부호화 처리를 행하여 CDMA 신호 처리부(6)에 공급한다.
그리고, 상기 음성 통신 시 및 상기 데이터 통신 시의 어느 데이터 레이트도 송신 데이터 레이트로서 제어부(5)에 통지된다.
CDMA 신호 처리부(6)는 부호 처리부(7)에서 압축된 버스트 신호에 대하여, 송신 채널에 할당된 PN 부호를 사용하여 확산 처리를 행한다. 그리고, 이 확산 부호화된 송신 신호에 대하여 직교 변조 처리를 행하고, 이 직교 변조 신호를 송신 회로(14)(TX)에 공급한다.
송신 회로(14)는 상기 직교 변조 신호를 주파수 신시사이저(4)로부터 공급된 송신국부 발진 신호와 믹싱 처리하여 무선 주파 신호로 변환한다. 그리고, 송신 회로(14)는 제어부(5)로부터 통지된 송신 데이터 레이트에 따라, 이하에 상세하게 설명하는 전력 증폭 회로에 의해 상기 무선 주파 신호의 유효 부분만을 고주파 증폭하여 송신 무선 주파 신호로서 출력한다. 이 송신 회로(14)로부터 출력된 송신 무선 주파 신호는 안테나 공용기(2)를 통해 안테나(1)에 공급되고, 이 안테나(1)로부터 상기 기지국을 향해 버스트 송신된다.
그리고, 문자 입력 등의 소정 입력 조작은 조작부(15)를 조작함으로써 행해지고, 휴대 메일의 문자 등이나 화상 등은 표시부(16)에 표시되도록 되어 있다.
［전력 증폭 회로의 구성］
다음에, 이와 같은 해당 실시예의 휴대 전화기의 상기 송신 회로(14)는 도 2에 나타낸 특징적인 전력 증폭 회로가 설치되어 있다. 이 전력 증폭 회로는 2개의 전력 증폭용 FET(Field Effect Transistor: 전계 효과 트랜지스터)인 제1 증폭용 FET(21) 및 제2 증폭용 FET(22)와, 2개의 출력 절환용 FET인 제1 스위치 FET(31) 및 제2 스위치 FET(32)를 가지고 있다.
상세하게는, 이 전력 증폭 회로는 소스(S) 접지로 된 제1 증폭용 FET(21)의 게이트(G)와 입력 단자(23)(RFin) 사이에 제1 정합 회로(24)(M1)를 접속하고, 제1 증폭용 FET(21)의 드레인 단자(D)에, 직류 전압 절단용 콘덴서(25)를 통해 제1 스위치용 FET(31)의 소스를 접속하고 있다.
제1 스위치용 FET(31)의 드레인은 직류 전압 절단용 콘덴서(26)를 통해 제2 정합 회로(29)(M2)의 입력 단자에 접속되어 있고, 이 제2 정합 회로(29)의 출력 단자는 소스 접지로 된 제2 증폭용 FET(22)의 게이트에 접속되어 있다. 그리고, 이 제2 증폭용 FET(22)의 드레인은 제3 정합 회로(30)(M3)를 통해 제1 출력 단자(51)(out1)에 접속되어 있다.
또, 상기 제1 증폭용 FET(21)의 드레인 단자(D)는 직류 전압 절단용 콘덴서(27)를 통해 제2 스위치용 FET(32)의 소스에도 접속되어 있다. 이 제2 스위치용 FET(32)의 드레인은 직류 전압 절단용 콘덴서(28)를 통해 제4 정합 회로(33)(M4)의 입력 단자에 접속되어 있고, 이 제4 정합 회로(33)의 출력 단자가 제2 출력 단자(52)(out2)에 접속되어 있다.
그리고, 제1 스위치용 FET(31)의 게이트는 도 1에 나타낸 제어부(5)로부터의 절환 제어 신호가 공급되는 제1 제어 단자(41)(ctl1)에 접속되어 있고, 또, 제2 스위치용 FET(32)의 게이트는 상기 제어부(5)로부터의 절환 제어 신호가 공급되는 제2 제어 단자(42)(ctl2)에 접속되어 있다.
［전력 증폭 회로의 동작］
이와 같은 전력 증폭 회로는 제1 증폭용 FET(21) 및 제2 증폭용 FET(22)에서 다단적으로 증폭한 대전력의 송신 출력[제1 출력 단자(51)로부터 출력]과, 제1 증 폭용 FET(21)에서만 증폭한 중전력의 송신 출력[제2 출력 단자(52)로부터 출력]을 절환하여 출력하도록 되어 있다.
구체적으로는, 이 예에서는 -60dBm～20dBm 정도의 범위를 「중전력」의 범위로 하고, 21dBm～30dBm 정도의 범위를 「대전력」의 범위로 하고 있으며, 상기 제어부(5)는 대전력의 송신 출력을 얻는 경우, 제1 제어 단자(41)에 예를 들면 2.7V의 제어 신호를 공급하고, 제2 제어 단자(42)에 0V의 제어 신호를 공급한다. 이에 따라, 게이트에 0V의 제어 신호가 공급된 제2 스위치용 FET(32)가 오프 동작하고, 게이트에 2.7V의 제어 신호가 공급된 제1 스위치용 FET(31)가 온 동작한다.
그리고, 입력 단자(23)를 통해 공급된 송신 신호가, 제1 증폭용 FET(21)에 의해 증폭되어 제1 스위치용 FET(31)를 통해 제2 증폭용 FET(22)에 공급되고, 이 제2 증폭용 FET(22)에 의해 더욱 증폭됨으로써, 예를 들면 28dBm 정도의 대전력의 송신 출력으로서 제1 출력 단자(51)로부터 출력된다.
이에 대하여, 중전력의 송신 출력을 얻은 경우, 상기 제어부(5)는 제1 제어 단자(41)에 예를 들면 0V의 제어 신호를 공급하고, 제2 제어 단자(42)에 2.7V의 제어 신호를 공급한다. 이에 따라, 게이트에 0V의 제어 신호가 공급된 제1 스위치용 FET(31)가 오프 동작하고, 게이트에 2.7V의 제어 신호가 공급된 제2 스위치용 FET(32)가 온 동작한다. 그리고, 입력 단자(23)를 통해 공급된 송신 신호가 제1 증폭용 FET(21)에 의해 증폭되어, 예를 들면 18dBm 정도의 중전력의 송신 출력으로서 제2 출력 단자(52)로부터 출력된다.
이와 같이, 제1 증폭용 FET(21) 및 제2 증폭용 FET(22)에서 다단적으로 증폭 된 송신 출력을 출력하는 라인[제1 증폭용 FET(21)로부터 제1 출력 단자(51)의 라인]과, 제1 증폭용 FET(21)에서만 증폭된 송신 출력을 출력하는 라인[제1 증폭용 FET(21)로부터 제2 출력 단자(52)의 라인]을 설치하고, 각 라인에 삽입 접속된 제1 스위치용 FET(31) 및 제2 스위치용 FET(32)를 선택적으로 온오프 제어함으로써, 중전력의 출력 시에는 제2 증폭용 FET(22)를 정지 상태로 제어하여 전력 소비를 억제할 수 있다. 이 때문에, 중전력의 출력 시에 효율적으로 해당 전력 증폭 회로를 동작시킬 수 있다.
그리고, 이 예에서는, 제어부(5)는 제1 또는 제2 스위치용 FET(31, 32)의 게이트에 인가하는 전압(제어 신호)을 0V로 함으로써, 이 제1 또는 제2 스위치용 FET(31, 32)를 동작 정지 상태로 하여 해당 전력 증폭 회로 동작 효율의 향상을 도모하는 것으로 했지만, 이것은 제1 또는 제2 스위치용 FET(31, 32)에 공급하고 있는 전원 자체를 정지 제어하여, 어느 하나의 스위치용 FET(31, 32)를 동작 정지 상태로 제어하도록 해도 된다.
［전력 증폭 회로의 1칩화］
〔JP－HEMT의 구성〕
여기에서, 이 전력 증폭 회로는 상기 각 FET(21, 22, 31, 32)로서, 통상의 고전자 이동 트랜지스터(HEMT: High Electron Mobility Transistor)와는 상이한 구성을 가지는 HEMT(JP－HEMT)를 사용함으로써, 갈륨 비소칩 상에 집적화된 1칩의 모놀리식 IC로 되어 있다.
도 3에, 이 JP－HEMT의 단면도를 나타낸다. 이 JP－HEMT의 경우, GaAs 등의 반절연성 반도체 기판(61) 상에 개구부(62a)를 가지는 산화 실리콘막(62)이 형성되어 있다.
또, 개구부(62a)에 의해 표출된 반도체 기판 부분 상에 3개의 반도체층, 즉 전자 주행층(63), 전자 공급층(64) 및 배리어층(65)이 각각 선택 에피택셜 성장법에 의해 형성되어 있다.
이들 3개의 반도체층(63～65)은, 예를 들면 전자 주행층(63)이 언도프의(undoped) GaAs, 전자 공급층(64)이 Si를 도핑한 n형의 AlX Ga1－X As(x= 0.2～0.3), 배리어층(65)이 언도프의 AlX Ga1－X As로 각각 구성되어 있다.
전자 공급층(64)과 전자 주행층(63)에서는, 재료에 전자 친화력차(差)가 있고, 또한, 전자 공급층(64)에 n형 불순물(도너)이 도입되어 전자 주행층(63) 사이에 일의 함수차가 있기 때문에, 열평형(熱平衡)에 있어서의 헤테로 접합면에서의 에너지 불연속 개소에 밴드의 휨을 생기게 한다. 이것은 전자 공급층(64) 측의 도너로부터 생긴 전자가 전자 주행층(63) 내로 이동하고, 전자 공급층(64) 내의 단부에서 도너가 공핍화(空乏化)되기 때문이다.
전자 주행층(63) 내의 전자는 매우 얇은 범위에서 2차원적으로 분포되기 때문에, 「 2차원 전자 가스(2DEG)」로 칭해지며, 그 발생 모체인 도너와 공간적으로 분리되는 결과, 불순물 산란 등의 영향을 면해 매우 고속으로 이동 가능해진다. 그리고, 이하, 이 2차원 전자 가스(2DEG)의 층을 「고이동도 전하 채널」이라고 한다.
산화 실리콘막(62) 상에 돌출된 3개의 반도체층(63～65) 양 측면에, 예를 들 면 Si 등의 n형 불순물이 도입된 GaAs로 이루어지는 컨택트 반도체층(66)이 각각 형성되어 있다. 이 컨택트 반도체층(66)은 온 저항 저감을 위해 형성된 것이며, 배리어층(65) 상에 형성되는 종래의 캡층에 상당하는 것이다.
컨택트 반도체층(66)은 헤테로 접합 장벽을 형성하지 않고 전자를 흐르기 쉽게 하는 의미에서는, 전자 주행층(63)과 동일 재료가 바람직하다. 또, 컨택트 반도체층(66)의 불순물 농도는 도전율을 올리기 위해 전자 공급층(64)보다 높은것이 바람직하다.
예를 들면, 질화 실리콘으로 이루어지는 절연막(67)이, 배리어층(65) 및 컨택트 반도체층(66)의 표면을 덮어 성막되어 있다.
질화 실리콘막(67)의 배리어층(65) 상의 개소에 게이트 개구부(67a)가 형성되고, 이 개구부(67a)에 의해 표출되는 배리어층(65)의 표면 영역에, p형의 게이트 불순물 영역(68)이 형성되어 있다.
또, 게이트 개구부(67a) 내로부터 질화 실리콘막(67) 상에 걸쳐, 예를 들면 Ti/Pt/Au 등으로 게이트 전극(69)이 형성되어 있다. 게이트 전극(69)에 인가하는 전압에 의해 게이트 불순물 영역(68)을 통해 2차원 전자 가스(2DEG) 농도가 변조된다. 게이트 전극(69) 상에, 예를 들면 질화 실리콘으로 이루어지는 절연막(70)이 성막되어 있다.
질화 실리콘막(67, 70)의 컨택트 반도체층(66) 상의 2개소에, 소스 개구부(67b) 또는 드레인 개구부(67c)가 형성되고, 이들 개구부(67b, 67c)에 의해 표출되는 컨택트 반도체층(66) 상에, 예를 들면 AuGe/Ni로 이루어지는 오믹(ohmic) 접속 층(71)이 각각 형성되어 있다. 적어도 오믹 접촉층(71)과 컨택트 반도체층(66)의 계면(界面)에 가열에 의해 합금화 영역(66a)이 형성되고, 이에 따라, 오믹 컨택트가 달성되어 있다. 오믹 접촉층(71) 상에는, 도시하지 않은 소스 전극 또는 드레인 전극이 형성되고, 해당 JP－HEMT가 형성되어 있다.
그리고, 해당 전력 증폭 회로의 경우, 이와 같은 JP－HEMT 상에 다시 층간 절연막을 통해 상층 배선이 형성되고, 1칩화가 이루어져 있다.
〔JP－HEMT의 특징〕
이와 같은 구조의 JP－HEMT에서는, 그 동작 전류(드레인 전류)가 드레인 전극, 오믹 접촉층(71), 컨택트 반도체층(66)을 통해 주로 2차원 전자 가스(2DEG)의 층에 공급된다. 또, 소스 측에서도, 주로 2차원 전자 가스(2DEG)의 층으로부터 흐르기 시작하는 드레인 전류가 컨택트 반도체층(66), 오믹 접촉층(71)을 통해 소스 전극에 유입된다.
이 JP－HEMT는 드레인 전류의 경로에 고저항의 배리어층(65)이 개재하지 않기 때문에, 소스 저항 및 드레인 저항을 작게 할 수 있어, 온 저항의 저감화를 도모할 수 있다. 이 때문에, 통상의 HEMT보다 하이 파워, 고속, 저노이즈, 및 저소비 전력으로 되어 있다.
또, 이 JP－HEMT는 양호한 오믹 특성을 얻기 위해, 두께에 한계가 있는 오믹 접촉층(71)을 직접 2차원 전자 가스층에 접촉시키지 않는 구성이기 때문에, 2차원 전자 가스층의 단부(端部)가 표출되도록, 적층된 복수개의 반도체층을 메사 에칭 등으로 경사지게 가공할 필요가 없다.
메사 에칭으로 깊게 파려면, 어느 정도 넓은 면적이 필요하게 되지만, 이 JP－HEMT는 컨택트 반도체층(66)의 상부 단면(端面)에 오믹 컨택트를 취하는 구조이기 때문에, 면적 증대도 필요 최소한으로 할 수 있어, 미세화에 적합한 것으로 되어 있다. 이 때문에, 상기 각 FET(21, 22, 31, 32)로서 JP－HEMT를 사용함으로써, 해당 전력 증폭 회로를 1칩으로 형성할 수 있다.
또, 상기 각 FET(21, 22, 31, 32) 대신에 HBT(헤테로 접합 바이폴러 트랜지스터)를 사용하여 해당 전력 증폭 회로를 구성한 경우, HBT는 정(正)전원을 사용할 수 있는 것이지만, 해당 전력 증폭 회로를 1칩으로 형성하는 것은 곤란해진다(전력 증폭 회로가 멀티칩화된다). 또, 상기 각 FET(21, 22, 31, 32)로서 통상의 HEMT를 사용한 경우, 통상의 HEMT는 부(負)전원을 사용할 필요가 있기 때문에, 일부러 부전원을 형성할 필요가 있는 데다, 해당 전력 증폭 회로를 1칩으로 형성하는 것이 곤란해진다.
그러나, 상기 각 FET(21, 22, 31, 32)로서 JP－HEMT를 이용하여 해당 전력 증폭 회로를 구성함으로써, 해당 전력 증폭 회로를 1칩으로 형성할 수 있다. 또, 통상의 HEMT가 부전원을 이용하여 사용하는 것에 대하여, 이 JP－HEMT의 경우, 정전원을 사용할 수 있다. 이 때문에, 상기 각 FET(21, 22, 31, 32)로서 JP－HEMT를 사용함으로써, 일부러 부전원을 형성하지 않아도, 해당 휴대 전화기의 배터리로부터의 정전원을 그대로 사용할 수 있다. 따라서, 부전원을 형성하기 위한 특별한 회로를 생략할 수 있어, 해당 휴대 전화기의 회로 구성의 간략화를 통해, 기기의 소형 경량화를 도모할 수 있다.
［제1 실시예의 효과］
이상의 설명으로부터 명백한 바와 같이, 이 제1 실시예의 휴대 전화기는 송신 회로(14)의 전력 증폭 회로에 제1 증폭용 FET(21) 및 제2 증폭용 FET(22)에서 다단적으로 증폭된 송신 출력을 출력하는 라인[제1 증폭용 FET(21)로부터 제1 출력 단자(51)의 라인]과 제1 증폭용 FET(21)에서만 증폭된 송신 출력을 출력하는 라인[제1 증폭용 FET(21)로부터 제2 출력 단자(52)의 라인]을 설치하고, 각 라인에 삽입 접속된 제1 스위치용 FET(31) 및 제2 스위치용 FET(32)를 선택적으로 온오프 제어함으로써, 중전력의 출력 시에는 제2 증폭용 FET(22)를 정지 상태로 제어하여 전력 소비를 억제할 수 있다. 이 때문에, 해당 전력 증폭 회로의 전체적인 동작 효율의 향상을 도모할 수 있다.
특히, W－CDMA 방식 휴대 전화기의 경우, 송신 출력이 빈번하게 변동되기 때문에, 이 빈번하게 변동되는 송신 출력에 따라, 상기 송신 회로(14)의 전력 증폭 회로를 효율 양호하게 동작시킬 수 있어 절대적인 효과를 얻을수 있다.
또, 전력 증폭 회로를 구성하는 각 FET(21, 22, 31, 32)로서 JP－HEMT를 사용하고 있기 때문에, 각 FET(21, 22, 31, 32)의 미세화가 가능하므로, 해당 전력 증폭 회로를 1칩으로 형성할 수 있다.
또, 각 FET(21, 22, 31, 32)로서, 정전원을 사용 가능한 JP－HEMT를 사용하고 있기 때문에, 일부러 부전원을 형성하지 않아도, 해당 휴대 전화기의 배터리로부터의 정전원을 그대로 사용할 수 있다. 따라서, 부전원을 형성하기 위한 특별한 회로를 생략할 수 있어 해당 휴대 전화기의 회로 구성의 간략화를 통해 기기의 소 형 경량화를 도모할 수 있다.
［제2 실시예］
다음에, 본 발명의 제2 실시예의 휴대 전화기의 설명을 한다. 이 제2 실시예의 휴대 전화기는 송신 회로(14)의 전력 증폭 회로에서, 전술한 제1 증폭용 FET의 출력 전력을 조정하는 전력 조정부를 형성한 것이다. 그리고, 전술한 제1 실시예와 해당 제2 실시예에서는 이 점만이 상이하다. 이 때문에, 이하, 이 차이의 설명만 하고, 중복 설명은 생략한다.
［전력 조정부의 구성］
이 제2 실시예의 휴대 전화기는 도 4에 나타낸 바와 같이 송신 회로(14)의 전력 증폭 회로에, 상기 제1 증폭용 FET(21)의 게이트 전압을 조정함으로써, 상기 제1 증폭용 FET(21)로부터 제1 출력 단자(51)의 라인을 통해 출력되는 중전력의 출력 레벨을 조정하는 전력 조정부(88)를 형성한 구성으로 되어 있다.
구체적으로는, 이 전력 조정부(88)는 분압 저항(83)(R3)을 통해 소스 접지된 제1 조정용 FET(85)와, 동일하게 분압 저항(84)(R4)을 통해 소스 접지된 제2 조정용 FET(86)를 가지고 있다.
제1 조정용 FET(85)의 게이트는 상기 제1 스위치용 FET(31)의 게이트에 접속된 제1 제어 단자(41)(ctl1)에 접속되어 있고, 또, 제2 조정용 FET(86)의 게이트는 상기 제2 스위치용 FET(32)의 게이트에 접속된 제2 제어 단자(42)(ctl2)에 접속되어 있다.
또, 각 조정용 FET(85), (86)의 드레인은 분압 저항(81) 또는 분압 저항(82) 을 통해 기준 전압(Vdd)이 공급되는 기준 전압 공급 단자(87)에 각각 접속되어 있다. 그리고, 분압 저항(81)과 제1 조정용 FET(85)의 드레인과의 접속 사이, 및 분압 저항(82)과 제2 조정용 FET(86)의 드레인과의 접속 사이에, 상기 제1 증폭용 FET(21)의 게이트를 접속함으로써, 해당 전력 조정부(88)가 구성되어 있다.
그리고, 제1 조정용 FET(85) 및 제2 조정용 FET(86)도, 전술한 JP－HEMT로 형성되어 있고, 이 전력 증폭 회로도 1칩으로 형성되어 있다.
［전력 조정부의 동작］
이와 같은 전력 조정부(88)에서, 대전력의 출력 시가 되면, 상기 제어부(5)는 제1 제어 단자(41)에, 예를 들면 2.7V의 전압을 공급하고, 제2 제어 단자(42)에 0V의 전압을 공급한다. 이에 따라, 전술한 바와 같이 제1 스위치용 FET(31)가 온 동작하는 동시에, 제2 스위치용 FET(32)가 오프 동작하고, 입력 단자(23)를 통해 공급된 송신 신호가 제1 증폭용 FET(21) 및 제2 증폭용 FET(22)에서 증폭되어, 예를 들면 28dBm 정도의 대전력의 송신 전력이 되어, 제1 출력 단자(51)를 통해 출력된다.
또, 이 경우, 제1 제어 단자(41)에, 예를 들면 2.7V의 전압이 공급되고, 제2 제어 단자(42)에 0V의 전압이 공급되고 있으므로, 전력 조정부(88)의 제1 조정용 FET(85)가 온 동작하고, 제2 조정용 FET(86)가 오프 동작한다. 이에 따라, 제1 증폭용 FET(21)의 게이트에는, 기준 전압 공급 단자(87)를 통해 공급되는 기준 전압이 분압 저항(81, 82, 83)에서 분압된 값의 전압이 공급되게 된다.
이에 대하여, 중전력의 출력 시가 되면, 상기 제어부(5)는 제2 제어 단자 (42)에, 예를 들면 2.7V의 전압을 공급하고, 제1 제어 단자(41)에 0V의 전압을 공급한다. 이에 따라, 전술한 바와 같이 제1 스위치용 FET(31)가 오프 동작하는 동시에, 제2 스위치용 FET(32)가 온 동작하고, 입력 단자(23)를 통해 공급된 송신 신호가 제1 증폭용 FET(21)에서만 증폭되어 제1 출력 단자(51)를 통해 출력된다.
또, 이 경우, 제2 제어 단자(42)에, 예를 들면 2.7V의 전압이 공급되고, 제1 제어 단자(41)에 0V의 전압이 공급되고 있기 때문에, 전력 조정부(88)의 제1 조정용 FET(85)가 오프 동작하고, 제2 조정용 FET(86)가 온 동작한다. 이에 따라, 제1 증폭용 FET(21)의 게이트에는, 기준 전압 공급 단자(87)를 통해 공급되는 기준 전압이 분압 저항(81, 82, 84)에서 분압된 값의 전압이 공급되게 된다.
여기에서, 이 전력 조정부(88)에서는, 분압 저항(81, 82, 83)에서 상기 기준 전압을 분압했을 때의 전압값 V1[=상기 대전력 출력 시에 제1 증폭용 FET(21)의 게이트에 공급되는 전압값]과 분압 저항(81, 82, 84)에서 상기 기준 전압을 분압했을 때의 전압값 V2[=상기 중전력 출력 시에 제1 증폭용 FET(21)의 게이트에 공급되는 전압값]의 관계가 「Vl＜V2」로 되도록 각 분압 저항(81～84)의 값이 설정되어 있다. 　
이 때문에, 제1 증폭용 FET(21)에서만 송신 신호를 증폭하는 중전력의 출력 시에 있어서, 제1 증폭용 FET(21)의 게이트에 대하여 높은 전압값의 전압을 공급하고, 이 중 전력의 출력 시에 있어서의 송신 신호의 전력값을, 예를 들면 18dBm 정도로 향상시킬 수 있다.
　［제2 실시예의 효과］
이상의 설명으로부터 명백한 바와 같이, 이 제2 실시예의 휴대 전화기는 제1 증폭용 FET(21)에서만 송신 신호를 증폭하여 출력하는 중전력의 출력 시에, 이 제1 증폭용 FET(21)의 게이트에 공급하는 전압의 전압값을 향상시키는 전력 조정부(88)를 형성함으로써, 중전력의 출력 시에 있어서의 송신 신호의 전력값을 향상시킬 수 있다. 　
이 때문에, 필요로 하는 송신 전력이 커진 경우라도, 이것에 대응 가능하게 할 수 있는 외에, 전술한 제1 실시예와 동일 효과를 얻을수 있다.
［제3 실시예］
다음에, 본 발명의 제3 실시예의 휴대 전화기의 설명을 한다. 이 제3 실시예의 휴대 전화기는 송신 회로(14)의 전력 증폭 회로에서, 제1 출력 단자(51)를 통해 출력되는 송신 신호, 및 제2 출력 단자(52)를 통해 출력되는 송신 신호에 발생하는 위상차를 캔슬하는 위상 조정 회로를 설치한 것이다. 　
그리고, 전술한 각 실시예와 해당 제3 실시예에서는 이 점만이 상이하다. 이 때문에, 이하, 이 차이의 설명만 하고, 중복 설명은 생략한다.
또, 이하, 전술한 제1 실시예의 휴대 전화기의 전력 증폭 회로에 위상 조정 회로를 설치한 예를 설명한다.
［제3 실시예의 구성］
이 제3 실시예의 휴대 전화기는 도 5에 나타낸 바와 같이 송신 회로(14)의 전력 증폭 회로의, 제1 증폭용 FET(21)로부터 제2 출력 단자(52)의 라인에 위상 조정 회로(90)가 설치되어 있다.
구체적으로는, 위상 조정 회로(90)는 제2 스위치용 FET(32)의 드레인에 접속된 직류 절단용 콘덴서(28)와, 제4 정합 회로(33)(M4) 사이에 삽입 접속되어 있다.
그리고, 이 예에서는, 위상 조정 회로(90)를 제1 증폭용 FET(21)로부터 제2 출력 단자(52)의 라인 측에 설치하는 것으로 하여 설명을 진행하지만, 이것은 제1 증폭용 FET(21)로부터 제1 출력 단자(51)의 라인 측에 설치하도록 해도 된다.
［제3 실시예의 동작］
이 전력 증폭 회로의 경우, 대전력 출력 시에는, 송신 신호를 제1 증폭용 FET(21) 및 제2 증폭용 FET(22)의 합계 2개의 증폭용 FET로 증폭하여 출력하는 것에 대하여, 중전력 출력 시에는, 송신 신호를 제1 증폭용 FET(21)에서만 증폭하여 출력한다. 송신 신호는 1개의 증폭용 FET를 통하게 함으로써, 그 위상이 예를 들면 180도 회전된다.
이 때문에, 대전력 출력 시와 중전력 출력 시에서는, 출력되는 송신 신호에 180도의 위상차가 발생하는 것이지만, 위상 조정 회로(90)는 이 위상차를 캔슬하고 송신 신호를 출력한다. 즉, 중전력 출력 시에 있어서의 제1 증폭용 FET(21)로부터의 송신 신호의 위상을 180도 회전시켜 출력한다.
［제3 실시예의 효과］
이에 따라, 제1 출력 단자(51) 및 제2 출력 단자(52)로부터 출력되는 송신 신호의 위상을 동일 위상으로 하여 출력할 수 있는 외에, 전술한 각 실시예와 동일 효과를 얻을수 있다. 　
또, 위상 조정 회로(90)를 중전력 출력용 라인인 상기 제1 증폭용 FET(21)로 부터 제2 출력 단자(52)의 라인에 설치하고 있기 때문에, 대전력 출력용 라인 측[상기 제1 증폭용 FET(21)로부터 제1 출력 단자(51)의 라인]으로부터 출력되는 송신 신호에 출력 로스를 일으키지 않고, 이 대전력에 증폭된 송신 신호를 대전력인 채 출력할 수 있다.
즉, 위상 조정 회로(90)를 설치하면, 그 출력에 다소의 로스를 일으킨다. 대전력 출력 시에는, 크게 증폭한 전력을 그대로 출력하는 것이 바람직하기 때문에, 이 예에서는, 중전력 출력용 라인 측에 위상 조정 회로(90)를 설치하고 있다.
그리고, 위상 조정 회로(90)의 출력 로스를 용인할 수 있으면, 위상 조정 회로(90)를 대전력 출력용 라인인 상기 제1 증폭용 FET(21)로부터 제1 출력 단자(51)의 라인에 설치해도 되는 것은 전술한 대로이다.
［제4 실시예］
다음에, 본 발명의 제4 실시예의 휴대 전화기의 설명을 한다. 이 제4 실시예의 휴대 전화기는 전술한 어느 하나의 실시예의 휴대 전화기에 설치되어 있는 전력 증폭 회로의 중전력 출력용 라인 및 대전력 출력용 라인으로부터의 출력 중, 어느 한쪽의 출력을 상기 제어부(5)로부터의 제어 신호에 따라 선택하여 출력하는, 해당 휴대 전화기 특유의 구성을 가지는 선택 스위치를 설치한 것이다.
그리고, 전술한 각 실시예와 해당 제4 실시예에서는, 이 점만이 상이하다. 이 때문에, 이하, 이 차이의 설명만 하고, 중복 설명은 생략한다.
또, 이하, 전술한 제1 실시예의 휴대 전화기 전력 증폭 회로에 대하여 상기 선택 스위치를 설치한 예를 설명한다.
［제4 실시예의 구성］
이 제4 실시예의 휴대 전화기는 도 6에 나타낸 바와 같이 상기 송신 회로(14)의 전력 증폭 회로의, 제1 증폭용 FET(21)로부터 제1 출력 단자(51)의 라인으로부터의 출력, 및 제1 증폭용 FET(21)로부터 제2 출력 단자(52)의 라인으로부터의 출력 중, 어느 한쪽의 출력을, 제1 제어 단자(41) 및 제2 제어 단자(42)를 통해 상기 제어부(5)로부터 공급되는 제어 신호에 따라 선택하여 출력하는 선택 스위치(100)를 가지고 있다.
［선택 스위치의 구성］
이 선택 스위치(100)는 도 7에 나타낸 바와 같이 제1～제M의 복수개의 FET[FET(11)~FET(1M): M은 2 이상의 자연수]를 직렬적으로 접속하여 구성한 제1 브랜치 스위치 블록(96)과, 제1～제N의 복수개의 FET[FET(21)~FET(2N): N은 3 이상의 자연수]를 직렬적으로 접속하여 구성한 제2 브랜치 스위치 블록(97)을 가지고 있다.
제1 브랜치 스위치 블록(96)은 제1 FET(11)의 드레인을 제2 FET(12)의 소스에 접속하고, 제2 FET(12)의 드레인을 제3 FET(13)의 소스에 접속하는 등과 같이, 전단의 FET의 드레인을 다음 단의 FET의 소스에 접속함으로써 구성되어 있다.
또, 이 제1 브랜치 스위치 블록(96)의 최전단에 설치된 제1 FET(11)의 소스는 상기 제1 증폭용 FET(21)로부터 제1 출력 단자(51)의 라인에서 증폭된 대전력의 출력이 공급되는 제1 입력 단자(91)에 접속되어 있다.
또, 이 제1 브랜치 스위치 블록(96)의 최후단에 설치된 제M의 FET(1M)의 드 레인은 해당 선택 스위치(100)의 출력 단자(95)에 접속되어 있다.
그리고, 이 제1 브랜치 스위치 블록(96)을 구성하는 각 FET(11)~FET(1M)의 게이트는 상기 제1 스위치용 FET(31)의 게이트에 공급되는 제어 신호와 동일 제어 신호가 동일 타이밍으로 공급되는 제어 단자(93)(ctl1)에 대하여, 각각 공통 접속되어 있다.
제2 브랜치 스위치 블록(97)도 동일하며, 제1 FET(21)의 드레인을 제2 FET(22)의 소스에 접속하고, 제2 FET(22)의 드레인을 제3 FET(23)의 소스에 접속하는 등과 같이, 전단의 FET 드레인을 다음 단의 FET 소스에 접속함으로써 구성되어 있다.
또, 이 제2 브랜치 스위치 블록(97)의 최전단에 설치된 제1 FET(21)의 소스는 상기 제1 증폭용 FET(21)로부터 제2 출력 단자(52)의 라인에서 증폭된 중전력의 출력이 공급되는 제2 입력 단자(92)에 접속되어 있다.
또, 이 제2 브랜치 스위치 블록(97)의 최후단에 설치된 제N의 FET(2N)의 드레인은 해당 선택 스위치(100)의 출력 단자(95)에 접속되어 있다.
그리고, 이 제2 브랜치 스위치 블록(97)을 구성하는 각 FET(21)~FET(2N)의 게이트는 상기 제2 스위치용 FET(32)에 공급되는 제어 신호와 동일 제어 신호가 동일 타이밍으로 공급되는 제어 단자(94)(ctl2)에 대하여, 각각 공통 접속되어 있다.
또, 각 브랜치 스위치 블록(96, 97)을 구성하는 각 FET[FET(11)~FET(1M) 및 FET(21)~FET(2N)]는 각각 전술한 JP－HEMT로 형성되어 있다. 전술한 바와 같이, 각 FET를 이 JP－HEMT로 형성하면, 각 FET를 미세화할 수 있다. 이 때문에, 해당 제4 실시예의 휴대 전화기의 전력 증폭 회로는 이 선택 스위치(100)도 포함하여 1칩으로 형성되어 있다.
그리고, 이 예에서는, 선택 스위치(100)의 각 FET는 JP－HEMT로 형성하는 것으 하여 설명을 진행하지만, 상기 각 FET로서, HBT(헤테로 접합 바이폴러 트랜지스터)나 통상의 HEMT를 사용하도록 해도 된다. 이 경우라도, 후술하는 효과와 동일 효과를 얻을수 있다.
여기에서, 전술한 바와 같이 제1 브랜치 스위치 블록(96)에 대해서는, 상기 제1 증폭용 FET(21)로부터 제1 출력 단자(51)의 라인에서 증폭된 대전력의 출력이 공급되고, 제2 브랜치 스위치 블록(97)에 대해서는, 상기 제1 증폭용 FET(21)로부터 제2 출력 단자(52)의 라인에서 증폭된 중전력의 출력이 공급되기 때문에, 제2 브랜치 스위치 블록(97)을 구성하는 FET의 수(N 개)보다, 제1 브랜치 스위치 블록(96)을 구성하는 FET의 수(M 개) 쪽이 적어지도록, 각 브랜치 스위치 블록(96, 97)이 구성되어 있다(M＜N). 즉, 예를 들면 제1 브랜치 스위치 블록(96)을 2개의 FET로 구성한 경우, 제2 브랜치 스위치 블록(97)은 3개 이상의 FET로 구성하는 등과 같이, 각 브랜치 스위치 블록(96, 97)을 구성하는 FET의 수를 상기 각 브랜치 스위치 블록(96, 97) 사이에서 비대칭으로 하고 있다.
［선택 스위치의 동작］
먼저, 대전력의 출력 시가 되면, 전술한 바와 같이 상기 제어부(5)로부터 도 2에 나타낸 제1 제어 단자(41)에 대하여, 예를 들면 2.7V의 제어 신호가 공급되고, 제2 제어 단자(42)에 대하여, 예를 들면 0V의 제어 신호가 공급된다. 이에 따라, 제1 스위치용 FET(31)가 온 동작하고, 제2 스위치용 FET(32)가 오프 동작하여, 제1 증폭용 FET(21) 및 제2 FET(22)에 의해, 다단적으로 증폭된 송신 신호가 출력된다.
제1 제어 단자(41)에 공급된 2.7V의 제어 신호는 동일 타이밍으로 도 7에 나타낸 선택 스위치(100)의 제1 제어 단자(93)를 통해 제1 브랜치 스위치 블록(96)을 구성하는 각 FET(11~1M)의 게이트에 각각 공급된다. 이에 따라, 제1 브랜치 스위치 블록(96)의 각 FET(11~1M)가 온 동작하게 된다.
또, 제2 제어 단자(42)에 공급된 0V의 제어 신호는 동일 타이밍으로 도 7에 나타낸 선택 스위치(100)의 제2 제어 단자(94)를 통해 제2 브랜치 스위치 블록(97)을 구성하는 각 FET(21~2N)의 게이트에 각각 공급된다. 이에 따라, 제2 브랜치 스위치 블록(97)의 각 FET(21~2N)가 각각 오프 동작하게 된다.
그리고, 제1 입력 단자(91)를 통해 해당 선택 스위치(100)에 공급되는 상기 제1 증폭용 FET(21) 및 상기 제2 FET(22)에 의해 다단적으로 증폭된 송신 신호는 제1 브랜치 스위치 블록(96)의 각 FET(11~1M)를 순차적으로 통해 출력 단자(95)에 공급된다.
다음에, 중전력의 출력 시가 되면, 전술한 바와 같이 상기 제어부(5)로부터 도 2에 나타낸 제1 제어 단자(41)에 대하여, 예를 들면 0V의 제어 신호가 공급되고, 제2 제어 단자(42)에 대하여, 예를 들면 2.7V의 제어 신호가 공급된다. 이에 따라, 제1 스위치용 FET(31)가 오프 동작하고, 제2 스위치용 FET(32)가 온 동작하여, 제1 증폭용 FET(21)에서만 증폭된 송신 신호가 출력된다.
제1 제어 단자(41)에 공급된 0V의 제어 신호는 동일 타이밍으로 도 7에 나타 낸 선택 스위치(100)의 제1 제어 단자(93)를 통해 제1 브랜치 스위치 블록(96)을 구성하는 각 FET(11~1M)의 게이트에 각각 공급된다. 이에 따라, 제1 브랜치 스위치 블록(96)의 각 FET(11~1M)가 오프 동작하게 된다.
또, 제2 제어 단자(42)에 공급된 2.7V의 제어 신호는 동일 타이밍으로 도 7에 나타낸 선택 스위치(100)의 제2 제어 단자(94)를 통해 제2 브랜치 스위치 블록(97)을 구성하는 각 FET(21~2N)의 게이트에 각각 공급된다. 이에 따라, 제2 브랜치 스위치 블록(97)의 각 FET(21~2N)가 각각 온 동작하게 된다.
그리고, 제2 입력 단자(92)를 통해 해당 선택 스위치(100)에 공급되는 상기 제1 증폭용 FET(21)에서만 증폭된 송신 신호는 제2 브랜치 스위치 블록(97)의 각 FET(21~2N)를 순차적으로 통해 출력 단자(95)에 공급된다.
여기에서, 전술한 바와 같이 해당 선택 스위치(100)는 대전력의 송신 신호가 공급되는 제1 브랜치 스위치 블록(96)의 FET의 수가, 중전력의 송신 신호가 공급되는 제2 브랜치 스위치 블록(97)의 FET의 수보다 적게 되어 있다. 브랜치 스위치 블록을 구성하는 FET의 수가 많을수록, 삽입 손해도 많아지고, 또, 아이솔레이션도 커진다.
이 때문에, 제1 브랜치 스위치 블록(96)은 제2 브랜치 스위치 블록(97)보다 FET의 수가 적기 때문에, 삽입 손해도 낮아지고, 상기 대전력의 송신 신호에 로스를 발생시키지 않아, 상기 출력 단자(95)를 통해 출력시킬 수 있다.
또, 제2 브랜치 스위치 블록(97)의 FET의 수가, 제1 브랜치 스위치 블록(96)의 FET의 수보다 많기 때문에, 제2 브랜치 스위치 블록(97)의 아이솔레이션 쪽이 제1 브랜치 스위치 블록(96)의 아이솔레이션보다 높아진다.
이 때문에, 도 7 중에 점선으로 나타낸 바와 같이, 제1 브랜치 스위치 블록(96)을 통한 대전력의 송신 신호가 제2 브랜치 스위치 블록(97) 측으로 분류되는(회귀하는) 문제를 방지할 수 있고, 도 7 중에 실선으로 나타낸 바와 같이, 이 분류에 의한 로스를 발생시키지 않아, 효율 양호하게 대전력의 송신 신호를 출력 단자(95)를 통해 출력할 수 있다.
환언하면, 이와 같이 대전력 출력 시에 제2 브랜치 스위치 블록(97)이 필요한 아이솔레이션을 가지도록, 각 브랜치 스위치 블록(96, 97)을 구성하는 FET의 수가 상기 비대칭으로 조정되어 있다.
［제4 실시예의 효과］
이상의 설명으로부터 명백한 바와 같이, 이 제4 실시예의 휴대 전화기는 대전력의 송신 신호가 공급되는 제1 브랜치 스위치 블록(96)을 구성하는 FET의 수를, 중전력의 송신 신호가 공급되는 제2 브랜치 스위치 블록(97)을 구성하는 FET의 수보다 적게 함으로써, 제1 브랜치 스위치 블록(96)의 삽입 손해를 저감한 후, 제2 브랜치 스위치 블록(97)의 아이솔레이션을 높게 한다.
이에 따라, 대전력의 송신 신호에 로스를 발생시키지 않고 출력할 수 있다. 또, 이 대전력의 송신 신호가 제1 브랜치 스위치 블록(96)으로부터 제2 브랜치 스위치 블록(97)으로 회귀하는 문제를 방지할 수 있다. 이 때문에, 대전력의 송신 신호를, 이 대전력의 레벨을 거의 유지한 채 출력할 수 있는 외에, 전술한 각 실시예와 동일 효과를 얻을수 있다.
［제5 실시예］
다음에, 본 발명의 제5 실시예의 휴대 전화기의 설명을 한다. 이 제5 실시예의 휴대 전화기는 전술한 제4 실시예의 휴대 전화기의 선택 스위치(100)의 각 브랜치 스위치 블록(96, 97)에 대하여, 아이솔레이션 증가 회로를 부가한 것이다.
그리고, 전술한 제4 실시예와 해당 제5 실시예에서는, 이 점만이 상이하다. 이 때문에, 이하, 이 차이의 설명만 하고, 중복 설명은 생략한다.
［제5 실시예의 구성］
이 제5 실시예의 휴대 전화기는 도 8에 나타낸 바와 같이 각 브랜치 스위치 블록(96, 97)에 대하여, 제1, 제2 아이솔레이션 증가 회로(101, 102)를 접속하고 있다.
구체적으로는, 제1 아이솔레이션 증가 회로(101)는 FET(103) 및 정합 회로(104)를 가지고 있다. FET(103)는 게이트가 제1 제어 단자(93)에 접속되어 있고, 드레인이 상기 중전력의 송신 신호가 공급되는 제2 입력 단자(92)에 접속되어 있다. 또, 이 FET(103)의 소스는 상기 정합 회로(104)를 통해 접지되어 있다.
동일하게, 제2 아이솔레이션 증가 회로(102)는 FET(105)및 정합 회로(106)를 가지고 있다. FET(105)는 게이트가 제2 제어 단자(94)에 접속되어 있고, 드레인이 상기 대전력의 송신 신호가 공급되는 제1 입력 단자(91)에 접속되어 있다. 또, 이 FET(105)의 소스는 상기 정합 회로(106)를 통해 접지되어 있다.
［제5 실시예의 동작 및 효과］
이와 같은 선택 스위치(100)는 대전력의 출력 시에 있어서, 제1 제어 단자 (93)에 공급되는 2.7V의 제어 신호에 의해, 상기 FET(103)가 온 동작하여 제1 아이솔레이션 증가 회로(101)가 기동한다. 이에 따라, 제2 브랜치 스위치 블록(97)의 아이솔레이션을 보다 높게 할 수 있다. 따라서, 대전력의 출력이 제1 브랜치 스위치 블록(96)으로부터 제2 브랜치 스위치 블록(97)으로 회귀하는 문제를 보다 강력하게 방지하여, 더욱 양호하게 대전력의 송신 신호를 출력할 수 있다.
또, 중전력의 출력 시에는, 제2 제어 단자(94)에 공급되는 2.7V의 제어 신호에 의해, 상기 FET(105)가 온 동작하여 제2 아이솔레이션 증가 회로(102)가 기동한다.
전술한 바와 같이, 제1 브랜치 스위치 블록(96)의 FET의 수는 제2 브랜치 스위치 블록(97)의 FET의 수보다 적기 때문에, 제2 브랜치 스위치 블록(97)의 아이솔레이션보다 제1 브랜치 스위치 블록(96)의 아이솔레이션 쪽이 낮아져 있지만, 이 제2 아이솔레이션 증가 회로(102)가 기동함으로써, 중전력의 출력이 제2 브랜치 스위치 블록(97)으로부터 제1 브랜치 스위치 블록(96)으로 회귀하는 문제를 방지할 수 있다. 이 때문에, 중전력의 송신 출력도 효율적으로 출력 가능하게 할 수 있다.
이 밖에, 해당 제5 실시예의 휴대 전화기는 전술한 각 실시예의 휴대 전화기와 동일 효과를 얻을수 있다.
［제6 실시예］
다음에, 본 발명의 제6 실시예의 휴대 전화기의 설명을 한다. 이 제6 실시예의 휴대 전화기는 전술한 제5 실시예의 휴대 전화기의 선택 스위치(100)의 제1 브랜치 스위치 블록(96)을 구성하는 각 FET를 병렬적으로 접속하여 구성한 것이다.
그리고, 전술한 제5 실시예와 해당 제6 실시예에서는 이 점만이 상이하다. 이 때문에, 이하, 이 차이의 설명만 하고, 중복 설명은 생략한다.
［제6 실시예의 구성］
이 제6 실시예의 휴대 전화기는 도 9에 나타낸 바와 같이 제1 브랜치 스위치 블록(96)을 구성하는 각 FET(11)~FET(1M)의 각 소스를 제1 입력 단자(91)에 공통 접속하는 동시에, 각 FET(11)~FET(1M)의 각 드레인을 출력 단자(95)에 공통 접속하고 있다. 또, 각 FET(11)~FET(1M)의 각 게이트를 제1 제어 단자(93)에 공통 접속하는 동시에, 상기 각 게이트를 상기 제1 아이솔레이션 증가 회로(101)의 FET(103) 게이트에 공통 접속하고 있다.
［제6 실시예의 동작 및 효과］
이와 같은 선택 스위치(100)는 대전력 출력 시가 되면, 제1 제어 단자(93)를 통해 공급되는 2.7V의 제어 신호에 의해, 제1 브랜치 스위치 블록(96)의 각 FET(11)~FET(1M)가 온 구동되고, 제1 입력 단자(91)를 통해 공급되는 대전력의 송신 신호가 상기 각 FET(11)~FET(1M)를 통해 출력 단자(95)로부터 출력된다.
또, 제1 제어 단자(93)를 통해 공급되는 2.7V의 제어 신호에 의해, 제1 아이솔레이션 증가 회로(101)가 온 구동되고, 제2 브랜치 스위치 블록(97)의 아이솔레이션이 증가하는 방향으로 조정된다.
이에 따라, 전술한 제5 실시예의 휴대 전화기와 동일 효과에 더하여 전술한 제1～제4 실시예와 동일 효과를 얻을수 있다.
［제7 실시예］
다음에, 본 발명의 제7 실시예의 휴대 전화기의 설명을 한다. 이 제7 실시예의 휴대 전화기는 전술한 제4 실시예의 휴대 전화기의 선택 스위치(100)에 대하여 발진 방지용 회로를 설치한 것이다.
그리고, 전술한 제4 실시예와 해당 제7 실시예에서는, 이 점만이 상이하다. 이 때문에, 이하, 이 차이의 설명만 하고, 중복 설명은 생략한다.
［제7 실시예의 구성］
이 제7 실시예의 휴대 전화기는 도 10에 나타낸 바와 같이 선택 스위치(100)에 대하여 제1, 제2 발진 방지 회로(111, 112)가 설치되어 있다.
제1 발진 방지 회로(111)는 FET(113)와, 콘덴서(114) 및, 예를 들면 50Ω의 저항(115)을 직렬 접속함으로써 구성된 종단 정합 회로(116)를 가지고 있다. FET(113)는 게이트가 제1 제어 단자(93)에 접속되고, 드레인이 제2 입력 단자(92)에 접속되는 동시에, 소스가 상기 종단 정합 회로(116)를 통해 접지되어 있다.
동일하게, 제2 발진 방지 회로(112)는 FET(117)와, 콘덴서(118) 및, 예를 들면 50Ω의 저항(119)을 직렬 접속함으로써 구성된 종단 정합 회로(120)를 가지고 있다. FET(117)는 게이트가 제2 제어 단자(94)에 접속되고, 드레인이 제1 입력 단자(91)에 접속되는 동시에, 소스가 상기 종단 정합 회로(120)를 통해 접지되어 있다.
［제7 실시예의 동작］
전술한 바와 같이, 이 선택 스위치(100)는, 대전력 출력 시에는, 제1 브랜치 스위치 블록(96)에 2.7V의 제어 신호를 공급함으로써, 제1 입력 단자(91)를 통해 공급되는 대전력의 송신 신호를 선택하여 출력하고, 중전력 출력 시에는, 제2 브랜치 스위치 블록(97)에 2.7V의 제어 신호를 공급함으로써, 제2 입력 단자(92)를 통해 공급되는 중전력의 송신 신호를 선택하여 출력하는 것이지만, 이와 같은 출력의 절환을 행하면, 상기 출력의 절환을 행했을 때, 순간적으로 출력이 개방되기 때문에 발진할 우려가 있다.
즉, 해당 선택 스위치(100), 및 해당 선택 스위치(100)의 전단에 설치되어 있는 전력 증폭 회로(제1 실시예～제4 실시예에서 설명한 전력 증폭 회로)는 상기 제어 신호에 의해 동일 타이밍으로 그 동작이 제어된다. 이 때문에, 이 전력 증폭 회로의, 사용하지 않는 쪽의 라인을 오프 제어하는 동작과, 해당 선택 스위치(100)의 절환 동작은 거의 동시에 행해지지만, 실제로는, 전력 증폭 회로와 선택 스위치(100)에 대하여 동일 타이밍으로 제어 신호를 공급해도, 해당 선택 스위치(100)의 절환 동작 속도 쪽이 상기 전력 증폭 회로의 사용하지 않는 쪽 라인을 오프 제어하는 속도보다 빨라진다. 이 때문에, 해당 선택 스위치(100)의 절환 시에, 순간적으로 출력이 개방되어 발진할 우려가 있다.
이 때문에, 이 선택 스위치(100)는 대전력의 출력 시가 되면, 제1 제어 단자(93)에 공급되는 2.7V의 제어 신호에 의해, 상기 FET(113)가 온 동작하여 제1 발진 방지 회로(111)가 기동한다. 이에 따라, 제2 입력 단자(92)를 통해 공급되고 있던 중전력의 송신 신호를 종단 정합 회로(116)에서 종단할 수 있어, 상기 발진을 방지할 수 있다.
동일하게, 이 선택 스위치(100)는 중전력의 출력 시가 되면, 제2 제어 단자(94)에 공급되는 2.7V의 제어 신호에 의해, 상기 FET(117)가 온 동작하여 제2 발진 방지 회로(112)가 기동한다. 이에 따라, 제1 입력 단자(91)를 통해 공급되고 있던 대전력의 송신 신호를 종단 정합 회로(120)에서 종단할 수 있어, 상기 발진을 방지할 수 있다.
［제7 실시예의 효과］
이상의 설명으로부터 명백한 바와 같이, 이 제2 실시예의 휴대 전화기는 각 브랜치 스위치 블록(96, 97)에 발진 방지 회로를 설치하여, 대전력 출력 시에는, 제2 브랜치 스위치 블록(97)의 중전력 출력을 종단하고, 중전력 출력 시에는, 제1 브랜치 스위치 블록(96)의 대전력 출력을 종단한다.
이에 따라, 선택 스위치(100)의 절환 시에 발생하는 발진을 방지할 수 있는 외에, 전술한 각 실시예의 휴대 전화기와 동일 효과를 얻을수 있다.
［변형예］
전술한 각 실시예의 설명에서는, 본 발명을 W－CDMA 방식의 휴대 전화기에 적용하는 것으로 했지만, 이것은 PDC 방식 등 다른 방식의 휴대 전화기 또는 통신 단말기 장치에 적용해도 된다. 　
또, 전술한 각 실시예의 설명에서는, 본 발명을 전력 증폭 회로로부터의 출력 절환을 행하는 선택 스위치에 적용하는 것으로 했지만, 이것은 출력 절환을 행하는 회로이면, 예를 들면 안테나 스위치 등 다른 회로에 적용해도 된다. 　
마지막으로, 본 발명은 일례로서 개시한 전술한 각 실시예에 한정되지 않는 다. 이 때문에, 전술한 각 실시예 이외라도, 본 발명에 관한 기술적 사상을 일탈하지 않는 범위이면, 설계 등에 따라 여러 가지의 변경이 가능한 것은 물론인 것을 덧붙여 둔다.
본 발명은 복수개 라인의 신호를 선택적으로 출력할 때, 한쪽 라인으로부터의 출력이 다른 쪽 라인에 회귀하는 문제를 방지하여, 로스를 일으키지 않고 신호의 출력을 행할 수 있다.

Claims (19)

  1. 제1 입력 신호가 공급되는 제1 입력 단자와,
    상기 제1 입력 신호보다 낮은 레벨의 제2 입력 신호가 공급되는 제2 입력 단자와,
    상기 제1 입력 단자를 통해 공급된 제1 입력 신호를 복수개의 스위치 소자를 통해 출력하는 제1 브랜치 스위치 블록과,
    상기 제2 입력 단자를 통해 공급되고, 상기 제1 입력 신호보다 낮은 레벨의 제2 입력 신호를 복수개의 스위치 소자를 통해 출력하는 제2 브랜치 스위치 블록과,
    상기 제1 입력 신호의 출력 시에는, 상기 제1 브랜치 스위치 블록을 구동 제어하고, 상기 제2 입력 신호의 출력 시에는, 상기 제2 브랜치 스위치 블록을 구동 제어하기 위한 제어 신호가 공급되는 제어 단자
    를 구비하며,
    상기 제1 브랜치 스위치 블록은, 상기 제2 브랜치 스위치 블록보다 적은 수의 스위치 소자로 구성되어 있는 것을 특징으로 하는 스위치 장치.
  2. 제1항에 있어서,
    상기 제1 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제2 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제1 브랜치 스위치 블록의 아이솔레이션(isolation)을 증가시키는 제1 아이솔레이션 증가 회로와,
    상기 제2 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제1 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제2 브랜치 스위치 블록의 아이솔레이션을 증가시키는 제2 아이솔레이션 증가 회로를 구비한 것을 특징으로 하는 스위치 장치.
  3. 제1항에 있어서,
    상기 제1 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제2 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제1 브랜치 스위치 블록을 종단(終端)시키는 제1 종단 회로와,
    상기 제2 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제1 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제2 브랜치 스위치 블록을 종단시키는 제2 종단 회로를 구비한 것을 특징으로 하는 스위치 장치.
  4. 소스 단자를 제1 입력 단자에 접속한 제1 FET의 드레인 단자와 제2 FET의 소스 단자를 접속하고, 상기 제2 FET의 드레인 단자와 제3 FET의 소스 단자를 접속하고, 동일하게 접속된 제M의 FET(M은 자연수)의 드레인 단자를 출력 단자와 접속하고, 이들 M개의 FET의 모든 게이트 단자를 서로 접속하여 제1 제어 단자로 한 제1 브랜치 스위치 블록과,
    소스 단자를 제2 입력 단자에 접속한 제1 FET의 드레인 단자와 제2 FET의 소 스 단자를 접속하고, 상기 제2 FET의 드레인 단자와 제3 FET의 소스 단자를 접속하고, 동일하게 접속된 제N의 FET(N은 자연수)의 드레인 단자를 상기 출력 단자와 접속하고, 이들 N개의 FET의 모든 게이트 단자를 서로 접속하여 제2 제어 단자로 한 제2 브랜치 스위치 블록
    을 구비하며,
    상기 제1 브랜치 스위치 블록이 구비하는 FET의 수 M과, 상기 제2 브랜치 스위치 블록이 구비하는 FET의 수 N의 관계를 「M＜N」으로 한 것을 특징으로 하는 스위치 장치.
  5. M개(M은 자연수)의 FET의 소스를 서로 접속하여 제1 입력 단자로 하고, 상기 각 FET의 드레인을 서로 접속하여 출력 단자로 하고, 상기 각 FET의 게이트를 서로 접속하여 제1 제어 단자로 한 제1 브랜치 스위치 블록과,
    소스 단자를 제2 입력 단자에 접속한 제1 FET의 드레인 단자와 제2 FET의 소스 단자를 접속하고, 상기 제2 FET의 드레인 단자와 제3 FET의 소스 단자를 접속하고, 동일하게 접속된 제N의 FET(N은 자연수)의 드레인 단자를 상기 출력 단자와 접속하고, 이들 N개의 FET의 모든 게이트 단자를 서로 접속하여 제2 제어 단자로 한 제2 브랜치 스위치 블록
    을 구비하며,
    상기 제1 브랜치 스위치 블록이 구비하는 FET의 수 M과, 상기 제2 브랜치 스위치 블록이 구비하는 FET의 수 N의 관계를 「M＜N」으로 한 것을 특징으로 하는 스위치 장치.
  6. 제4항 또는 제5항에 있어서,
    게이트가 상기 제2 제어 단자에 접속되고, 드레인이 상기 제1 입력 단자에 접속되고, 소스가 접지된 제1 FET와,
    상기 제1 FET의 소스와 접지 사이에 삽입 접속된 제1 정합(整合) 회로와,
    게이트가 상기 제1 제어 단자에 접속되고, 드레인이 상기 제2 입력 단자에 접속되고, 소스가 접지된 제2 FET와,
    상기 제2 FET의 소스와 접지 사이에 삽입 접속된 제2 정합 회로를 구비한 것을 특징으로 하는 스위치 장치.
  7. 제6항에 있어서,
    상기 제1 정합 회로는 상기 제1 브랜치 스위치 블록의 종단 정합 회로로 되어 있고,
    상기 제2 정합 회로는 상기 제2 브랜치 스위치 블록의 종단 정합 회로로 되어 있는 것을 특징으로 하는 스위치 장치.
  8. 입력 신호를 증폭하는 제1 증폭 소자와,
    상기 제1 증폭 소자에 의해 증폭된 상기 입력 신호를 더욱 증폭하여, 이것을 제1 출력 단자에 공급하는 제2 증폭 소자와,
    제어 신호에 따라 온오프 동작하고, 온 동작 시에는, 상기 제1 증폭 소자로부터의 입력 신호를 상기 제2 증폭 소자에 공급하여 상기 제2 증폭 소자를 동작 상태로 하고, 오프 동작 시에는, 상기 제2 증폭 소자에 대한 상기 입력 신호의 공급을 정지하여 상기 제2 증폭 소자를 정지 상태로 하는 제1 스위치 소자와,
    제어 신호에 따라, 상기 제1 스위치 소자와는 대조적으로 온오프 동작하고, 온 동작 시에는, 상기 제1 증폭 소자로부터의 입력 신호를 제2 출력 단자에 공급하고, 오프 동작 시에는, 상기 제2 출력 단자에 대한 상기 입력 신호의 공급을 정지하는 제2 스위치 소자와,
    상기 제1 스위치 소자를 온 동작시키는 상기 제어 신호에 따라 온 동작하고, 상기 제1 출력 단자를 통해 공급된 제1 입력 신호를 복수개의 스위치 소자를 통해 출력하는 제1 브랜치 스위치 블록과,
    상기 제2 스위치 소자를 온 동작시키는 상기 제어 신호에 따라 온 동작하고, 상기 제2 출력 단자를 통해 공급되며, 상기 제1 출력 단자를 통해 공급되는 입력 신호보다 낮은 레벨의 제2 입력 신호를, 상기 제1 브랜치 스위치 블록이 구비하는 스위치 소자의 수보다 많은 수의 스위치 소자를 통해 출력하는 제2 브랜치 스위치 블록
    을 구비한 것을 특징으로 하는 스위치 부착 전력 증폭 장치.
  9. 제8항에 있어서,
    상기 제1 증폭 소자는 소스가 접지되어 있고, 게이트에 공급된 상기 입력 신 호에 따라 증폭한 레벨의 출력을 드레인으로부터 출력하는 전계 효과 트랜지스터를 구비하고 있으며,
    상기 제2 증폭 소자를 정지 상태로 하기 위한 제어 신호가 상기 제1 스위치 소자에 공급되었을 때, 상기 제2 증폭 소자를 동작 상태로 하기 위한 제어 신호가 상기 제1 스위치 소자에 공급되었을 때보다 큰 레벨의 전력 조정 신호를, 상기 제1 증폭 소자의 게이트에 공급되는 입력 신호에 가하는 전력 조정 회로를 구비한 것을 특징으로 하는 스위치 부착 전력 증폭 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 제1 증폭 소자 및 상기 제2 증폭 소자에 의해 증폭되어 상기 제1 출력 단자에 공급되는 입력 신호의 위상과,
    상기 제1 증폭 소자에서만 증폭되어 상기 제2 출력 단자에 공급되는 입력 신호의 위상이 동일한 위상이 되도록 위상 조정을 행하는 위상 조정 회로를 구비한 것을 특징으로 하는 스위치 부착 전력 증폭 장치.
  11. 제8항 또는 제9항에 있어서,
    상기 제1 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제2 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제1 브랜치 스위치 블록의 아이솔레이션을 증가시키는 제1 아이솔레이션 증가 회로와,
    상기 제2 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제1 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제2 브랜치 스위치 블록의 아이솔레이션을 증가시키는 제2 아이솔레이션 증가 회로를 구비한 것을 특징으로 하는 스위치 부착 전력 증폭 장치.
  12. 제8항 또는 제9항에 있어서,
    상기 제1 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제2 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제1 브랜치 스위치 블록을 종단시키는 제1 종단 회로와,
    상기 제2 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제1 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제2 브랜치 스위치 블록을 종단시키는 제2 종단 회로를 구비한 것을 특징으로 하는 스위치 부착 전력 증폭 장치.
  13. 제8항 또는 제9항에 있어서,
    적어도 상기 제1 증폭 소자, 제2 증폭 소자, 제1 스위치 소자, 제2 스위치 소자, 제1 브랜치 스위치 블록 및 제2 브랜치 스위치 블록을,
    트랜지스터의 채널을 형성하기 위해 반도체 기판 상에 적층된 복수개의 반도체층 내에서 2개의 반도체층 사이의 헤테로 접합 근방에 고(高)이동도의 전하 채널이 형성되고, 상기 복수개의 반도체층 상에 게이트 전극을 가지는 고전하 이동도의 트랜지스터로서, 불순물이 도핑된 반도체 재료로 이루어지는 컨택트 반도체층이 상기 복수개의 반도체층 중 적어도 한쪽의 측면에 형성되고, 상기 컨택트 반도체층 상에 소스 전극 또는 드레인 전극이 오믹 접촉층을 통해 형성된 고전하 이동도의 트랜지스터로 형성함으로써, 해당 스위치 부착 전력 증폭 장치를 1칩으로 형성한 것을 특징으로 하는 스위치 부착 전력 증폭 장치.
  14. 송신 신호의 송신 출력을, 전력 증폭 회로에서 복수개의 전력 송신 출력으로 변경하고, 선택 스위치로 어느 하나의 전력 송신 출력을 선택하여 송신하는 휴대 통신 단말기 장치로서,
    상기 전력 증폭 회로는,
    상기 송신 신호를 증폭하는 제1 증폭 소자와,
    상기 제1 증폭 소자에 의해 증폭된 송신 신호를 더욱 증폭하여, 이것을 제1 출력 단자에 공급하는 제2 증폭 소자와,
    제어 신호에 따라 온오프 동작하고, 온 동작 시에는, 상기 제1 증폭 소자로부터의 송신 신호를 상기 제2 증폭 소자에 공급하여 상기 제2 증폭 소자를 동작 상태로 하고, 오프 동작 시에는, 상기 제2 증폭 소자에 대한 상기 송신 신호의 공급을 정지하여 상기 제2 증폭 소자를 정지 상태로 하는 제1 스위치 소자와,
    제어 신호에 따라 상기 제1 스위치 소자와는 대조적으로 온오프 동작하고, 온 동작 시에는, 상기 제1 증폭 소자로부터의 송신 신호를 제2 출력 단자에 공급하고, 오프 동작 시에는, 상기 제2 출력 단자에 대한 상기 송신 신호의 공급을 정지하는 제2 스위치 소자
    를 구비하고,
    상기 선택 스위치는,
    상기 제1 스위치 소자를 온 동작시키는 상기 제어 신호에 따라 온 동작하고, 상기 제1 출력 단자를 통해 공급된 제1 송신 신호를 복수개의 스위치 소자를 통해 출력하는 제1 브랜치 스위치 블록과,
    상기 제2 스위치 소자를 온 동작시키는 상기 제어 신호에 따라 온 동작하고, 상기 제2 출력 단자를 통해 공급되며, 상기 제1 송신 신호보다 낮은 레벨의 제2 송신 신호를, 상기 제1 브랜치 스위치 블록이 구비하는 스위치 소자의 수보다 많은 수의 스위치 소자를 통해 출력하는 제2 브랜치 스위치 블록을 구비한 것
    을 특징으로 하는 휴대 통신 단말기 장치.
  15. 제14항에 있어서,
    상기 제1 증폭 소자는 소스가 접지되어 있고, 게이트에 공급된 입력 신호에 따라 증폭한 레벨의 출력을 드레인으로부터 출력하는 전계 효과 트랜지스터를 구비하며,
    상기 제2 증폭 소자를 정지 상태로 하기 위한 제어 신호가 상기 제1 스위치 소자에 공급되었을 때, 상기 제2 증폭 소자를 동작 상태로 하기 위한 제어 신호가 상기 제1 스위치 소자에 공급되었을 때보다 큰 레벨의 전력 조정 신호를, 상기 제1 증폭 소자의 게이트에 공급되는 입력 신호에 가하는 전력 조정 회로를 구비한 것을 특징으로 하는 휴대 통신 단말기 장치.
  16. 제14항 또는 제15항에 있어서,
    상기 제1 증폭 소자 및 상기 제2 증폭 소자에 의해 증폭되어 상기 제1 출력 단자에 공급되는 제1 입력 신호의 위상과, 상기 제1 증폭 소자에서만 증폭되어 상기 제2 출력 단자에 공급되는 제2 입력 신호의 위상이 동일한 위상이 되도록 위상 조정을 행하는 위상 조정 회로를 구비한 것을 특징으로 하는 휴대 통신 단말기 장치.
  17. 제14항 또는 제15항에 있어서,
    상기 제1 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제2 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제1 브랜치 스위치 블록의 아이솔레이션을 증가시키는 제1 아이솔레이션 증가 회로와,
    상기 제2 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제1 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제2 브랜치 스위치 블록의 아이솔레이션을 증가시키는 제2 아이솔레이션 증가 회로를 구비한 것을 특징으로 하는 휴대 통신 단말기 장치.
  18. 제14항 또는 제15항에 있어서,
    상기 제1 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제2 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제1 브랜치 스위치 블록을 종단시키는 제1 종단 회로와,
    상기 제2 브랜치 스위치 블록에 접속되고, 상기 제어 신호에 의해 상기 제1 브랜치 스위치 블록이 구동 제어되었을 때 구동함으로써, 상기 제2 브랜치 스위치 블록을 종단시키는 제2 종단 회로를 구비한 것을 특징으로 하는 휴대 통신 단말기 장치.
  19. 제14항 또는 제15항에 있어서,
    적어도 상기 제1 증폭 소자, 제2 증폭 소자, 제1 스위치 소자, 제2 스위치 소자, 제1 브랜치 스위치 블록 및 제2 브랜치 스위치 블록을,
    트랜지스터의 채널을 형성하기 위해 반도체 기판 상에 적층된 복수개의 반도체층 내에서 2개의 반도체층 사이의 헤테로 접합 근방에 고이동도의 전하 채널이 형성되고, 상기 복수개의 반도체층 상에 게이트 전극을 가지는 고전하 이동도의 트랜지스터로서, 불순물이 도핑된 반도체 재료로 이루어지는 컨택트 반도체층이 상기 복수개의 반도체층 중 적어도 한쪽의 측면에 형성되고, 상기 컨택트 반도체층 상에 소스 전극 또는 드레인 전극이 오믹 접촉층을 통해 형성된 고전하 이동도의 트랜지스터로 형성함으로써,
    상기 전력 증폭 회로와 상기 선택 스위치를 합해 1칩으로 형성한 것을 특징으로 하는 휴대 통신 단말기 장치.
KR1020050013561A 2004-02-19 2005-02-18 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치 KR101111538B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00043588 2004-02-19
JP2004043588A JP4137814B2 (ja) 2004-02-19 2004-02-19 スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置

Publications (2)

Publication Number Publication Date
KR20060042986A KR20060042986A (ko) 2006-05-15
KR101111538B1 true KR101111538B1 (ko) 2012-03-13

Family

ID=34858022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050013561A KR101111538B1 (ko) 2004-02-19 2005-02-18 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치

Country Status (5)

Country Link
US (1) US7400863B2 (ko)
EP (2) EP1592132B1 (ko)
JP (1) JP4137814B2 (ko)
KR (1) KR101111538B1 (ko)
CN (1) CN100411316C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840053B2 (ja) * 2006-09-29 2011-12-21 ソニー株式会社 電力増幅装置
JP2009060169A (ja) * 2007-08-29 2009-03-19 Toshiba Corp アンテナ装置および信号受信方法
US9479202B2 (en) 2008-02-19 2016-10-25 Infineon Technologies Ag System and method for burst mode amplifier
KR100977476B1 (ko) * 2008-07-21 2010-08-24 삼성탈레스 주식회사 고주파 전력 증폭기
JPWO2012098863A1 (ja) * 2011-01-20 2014-06-09 パナソニック株式会社 高周波電力増幅器
JP2017152896A (ja) * 2016-02-24 2017-08-31 ソニー株式会社 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置
ES2645521B2 (es) * 2016-06-03 2018-03-28 Televes, S.A. Sistema de amplificación de señales de telecomunicación
US10236838B2 (en) * 2017-02-03 2019-03-19 Qualcomm Incorporated Multi-power amplification
WO2024023983A1 (ja) * 2022-07-27 2024-02-01 株式会社アドバンテスト 接続装置、試験装置、および通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900017288A (ko) * 1989-04-29 1990-11-15 정용문 아이솔레이션 스위치회로
US5272457A (en) 1992-03-10 1993-12-21 Harris Corporation High isolation integrated switch circuit
KR940027615A (ko) * 1993-05-21 1994-12-10 오오가 노리오 신호전환용 스위치
US6066993A (en) 1998-01-16 2000-05-23 Mitsubishi Denki Kabushiki Kaisha Duplexer circuit apparatus provided with amplifier and impedance matching inductor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823270A (ja) 1994-07-08 1996-01-23 Nippon Telegr & Teleph Corp <Ntt> 高周波スイッチ
US5661434A (en) * 1995-05-12 1997-08-26 Fujitsu Compound Semiconductor, Inc. High efficiency multiple power level amplifier circuit
JP2004007796A (ja) 1995-09-29 2004-01-08 Matsushita Electric Ind Co Ltd 電力増幅器および通信機器
JPH09284170A (ja) * 1996-04-12 1997-10-31 Matsushita Electric Ind Co Ltd アンテナスイッチ及びスイッチ・パワーアンプ一体型半導体装置
JPH09321829A (ja) 1996-05-27 1997-12-12 Sanyo Electric Co Ltd 伝送線路切り換えスイッチング回路
JPH1032441A (ja) * 1996-07-15 1998-02-03 Hitachi Denshi Ltd 電力増幅器
JPH10150362A (ja) 1996-11-18 1998-06-02 Kokusai Electric Co Ltd シンセサイザ切替方式及び無線機
JPH10173453A (ja) * 1996-12-09 1998-06-26 Sony Corp 高周波可変利得増幅装置および無線通信装置
US5883541A (en) * 1997-03-05 1999-03-16 Nec Corporation High frequency switching circuit
DE69942964D1 (de) * 1998-02-19 2011-01-05 Nippon Telegraph & Telephone Verstärker zur radioübertragung
JP2000208754A (ja) 1999-01-13 2000-07-28 Sony Corp 高電荷移動度トランジスタおよびその製造方法
JP2001111450A (ja) 1999-10-13 2001-04-20 Nec Corp 無線通信装置及びそれに用いる送受信制御方式
JP3544351B2 (ja) 1999-11-26 2004-07-21 松下電器産業株式会社 高周波増幅回路およびそれを用いた移動体通信端末
JP2002246942A (ja) * 2001-02-19 2002-08-30 Sony Corp スイッチ装置および携帯通信端末装置
GB2376384B (en) * 2001-06-08 2005-03-16 Sony Uk Ltd Antenna switch
FI20012598A (fi) * 2001-12-31 2003-07-01 Nokia Corp Menetelmä vastaanottimen toiminnan varmistamiseksi ja radiolaite
JP3672196B2 (ja) * 2002-10-07 2005-07-13 松下電器産業株式会社 アンテナ装置
US7043208B2 (en) * 2002-10-15 2006-05-09 Motorola, Inc. Method and apparatus to reduce interference in a communication device
US7373171B2 (en) * 2003-02-14 2008-05-13 Tdk Corporation Front end module
KR100556909B1 (ko) * 2003-11-07 2006-03-03 엘지전자 주식회사 휴대폰의 파워앰프모듈 전원회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900017288A (ko) * 1989-04-29 1990-11-15 정용문 아이솔레이션 스위치회로
US5272457A (en) 1992-03-10 1993-12-21 Harris Corporation High isolation integrated switch circuit
KR940027615A (ko) * 1993-05-21 1994-12-10 오오가 노리오 신호전환용 스위치
US6066993A (en) 1998-01-16 2000-05-23 Mitsubishi Denki Kabushiki Kaisha Duplexer circuit apparatus provided with amplifier and impedance matching inductor

Also Published As

Publication number Publication date
US20050186919A1 (en) 2005-08-25
EP2262112A2 (en) 2010-12-15
EP2262112A3 (en) 2014-07-30
EP1592132B1 (en) 2015-11-18
CN1674453A (zh) 2005-09-28
JP4137814B2 (ja) 2008-08-20
EP1592132A1 (en) 2005-11-02
JP2005236691A (ja) 2005-09-02
CN100411316C (zh) 2008-08-13
KR20060042986A (ko) 2006-05-15
US7400863B2 (en) 2008-07-15

Similar Documents

Publication Publication Date Title
KR101111538B1 (ko) 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치
US6617927B2 (en) High frequency power amplifier module, and wireless communications system
US9608577B2 (en) Radio frequency front end module circuit incorporating an efficient high linearity power amplifier
JP3173460B2 (ja) 電力増幅器
US7298600B2 (en) Semiconductor integrated circuit device
KR101075820B1 (ko) 전력 증폭 장치 및 휴대 통신 단말기 장치
JP5375307B2 (ja) 半導体装置
Glass et al. Application of enhancement mode FET technology for wireless subscriber transmit/receive circuits
JP2001094358A (ja) 電界効果トランジスタ、電力増幅器及び移動携帯通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 8