ES2645521B2

ES2645521B2 - Sistema de amplificación de señales de telecomunicación

Info

Publication number: ES2645521B2
Application number: ES201600474A
Authority: ES
Inventors: Gumersindo López Arca; Ana María PELAEZ PEREZ; Jesús Ricart Fernández
Original assignee: Televes SA
Current assignee: Televes SA
Priority date: 2016-06-03
Filing date: 2016-06-03
Publication date: 2018-03-28
Anticipated expiration: 2036-06-03
Also published as: PT3252948T; ES2806349T3; ES2645521A1; EP3252948B1; EP3252948A1; PL3252948T3

Abstract

La presente invención se refiere a un sistema para la amplificación de señales de telecomunicación (SA), en particular para la amplificación de señales de radio, televisión y/o datos, que comprende una entrada (IN), una salida (OUT), un módulo de amplificación (1), un módulo de conmutación (2), un módulo de bypass (3) y una red de polarización (4) interna y/o externa, y que dispone de dos modos de funcionamiento: un primer modo de funcionamiento en el que la señal presente a la entrada (IN) se sitúa a la salida (OUT) a través del módulo de bypass; y un segundo modo de funcionamiento en el que la señal presente a la entrada (IN) se sitúa a la salida (OUT) amplificada a través del módulo de amplificación.

Description

SISTEMA DE AMPLI FICAC iÓN DE SEÑALES DE TELECOMUNICACiÓN

S: SECTOR DE LA TÉCNICA

la presente invención se refiere a un sistema pa ra la amplificación de señales de telecomunicación, en particular para la amplíficación de señales de radio, televisión v/o datos según la reivindicación número 1.

ANTECEDENTES DE LA INVENCiÓN

15: Un amplificador de bajo ruido (también llamado lNA, "low Noise Amplifier") es un elemento critico en cualquier sistema de recepción de comunicaciones, ya que es el primer elemento activo del sistema después de la antena. Por consiguiente, pa ra aumentar la sensibilidad del receptor y reducir la contribución del LNA al ruido tota l del sistema, es necesario que disponga de una baja figura de ruido y una ganancia elevada. Sin embargo, en entornos donde la seña l de entrada al receptor es fuerte no es necesario disponer de una ganancia ta n alta y son admisibles niveles de ruido m~s elevados. Incluso es deseable no disponer de ganancia alguna pa ra no provocar efectos de saturación en el resto de elementos del sistema, lo que puede degradar la señal como consecuencia de la intermodulación originada en el dispositivo activo.

25: En esté último caso es deseable que el LNA disponga de un sistema de conmutación que permita el paso de la señal de entrada a la salida sin ser amplificada. Este elemento se denomina circuito de bypass. Son conocidas numerosas configuraciones de LNA con Bypass. Sin embargo una de las principales desventajas que presentan es el hecho de que el circuito de Bypass consume potencia cuando está activado, como ocu rre en el circuito descrito en el documento US 6,977,552. Otra desventaja es que, como ocu rre en el circuito descrito en el documento US 6,930,546, si bien el circuito de bypass no consume potencia, necesita igualmente un voltaje de polarización/control pa ra ser activado. Esto es una desventaja ya que implica que en el modo Bypass, que es un modo pasivo, se necesita de un elemento externo adiciona l para controla r el dispositivo.

35: Aunque se han propuesto soluciones para solventar las desventajas anteriores como la descrita en el documento EP 1199771, en las que el principal inconveniente reside en la limitada ganancia que se puede obtener a la salida del amplificador. Este hecho se debe a que la ganancia máxima dellNA se encuentra limitada por el aislamiento entre la entrada y la salida del amplificador que es posible obtener del circuito de Bypass, esto hace que la mayoría de realizaciones de lNA con circuito de Bypass se limiten a amplificadores de una etapa o de ganancia moderada.

EXPLICACiÓN DE LA INVENCiÓ N

45: El objetivo de la presente invención es un sistema para la amplificación de señales de telecomunicación, en particu lar pa ra la amplificación de señales de radio, televisión y/o datos, con una entrada y una salida, que disponga de dos modos de funcionamiento: un primer modo en el que dicha señal, tras ser amplificada, pase a la sa lida y un segundo modo que permita el paso de una señal presente en la entrada hacia la salida sin ser amplificada.

Este objetivo se consigue con un sistema como el descrito en las reivindicaciones.

Este sistema para la amplificación de señales de telecomunicación, en particula r pa ra la amplificación de seña les de radio, televisión y/o datos posee una pluralidad de ventajas.

En un ejemplo según la invención el sistema para la amplificación de señales de telecomunicación en

particular para la amplificación de señales de radio. televisión V/o datos, comprende una entrada, una

salida, un módulo de amplificación configurado de tal manera que dispone de dos modos de

funcionamiento, un primer modo denominado modo amplificación y un segundo modo denominado

S: modo corte; un módulo de conmutación que dispone de dos modos de funcionamiento, un primer

modo denominado modo paso de seña l y un segundo modo denominado modo aislamiento; un módulo

de bypass que dispone de dos modos de funcionamiento, un primer modo denominado modo paso de

señal y un segundo modo denominado modo aislamiento y una red de polarización que genera a partir

de una tensión de entrada entre uno diferentes valores de ten sión de control.

10

El sistema de amplificación de seña les de telecomunicación dispone de dos modos de funcionamiento

que son seleccionables en función de alguno de los valores de tensión de control. En el primer modo de

funcionamiento, denominado modo amplificación, el (los) va lor(es) de tensión de control son tales que

el módulo de amplificación se encuentra en modo amplificación, el módulo de conmutación se

15: encuentra en modo paso de señal y el módulo de bypass 3 se encuentra en modo de aislamiento, y las

seña les prese ntes a la entrada del sistema de amplificación son amplificadas a través del módulo de

amplificación y puestas a la sa lida del sistema de amplificación. En el segundo modo de funcionamiento,

denominado modo paso de señal, el (los) valor{es) de tensión de control son tales que el módulo de

bypass se encuentra en modo paso de señal, el módulo de conmutación se encuentra en modo de

20: aislamiento y las señales a la entrada del sistema de amplificación no son amplificadas y son puestas a la

salida del sistema de amplificación a través del módulo de bypass.

Este ejemplo presenta la ventaja de disponer de dos modos de funcionamiento independientes entre si,

amplificación y paso, seleccionables mediante ten siones de control sin necesidad de actuar físicamente

25: sobre el sistema (por ejemplo con un interruptor). Esta disposición de los diferentes módulos permite

que en el modo amplificación se puedan obtener altos valores de ganancia, gracias al rechazo obtenido

por el módulo de bypass que impide tener efectos de oscilación, por realimentación de la salida hacia la

entada, al mismo tiempo permite obtener muy bajos valores de atenuación en el modo paso de señal al

tener un módulo de conmutación que, en el modo paso, proporciona una conexión entre la salida del

30: módulo amplificador y la salida del sistema y, en el modo aislamiento, aísla la salida del módulo

amplificador de la sa lida del sistema.

En otro ejemplo segú n la invención, el sistema de amplificación se encuentra en modo paso de señal

cuando alguno de el (los) valor(es) de tensión de control es de cero voltios.

35

Este ejemplo presenta la ventaja de necesitar menor número de tensiones de control en el segundo

modo de funcionamiento, con lo que mejora su rendimiento energético.

En otro ejemplo según la invención, el sistema de amplificación se encuentra en modo paso de señal

40: cuando el o todos los valor{es} de tensión de control es (son) cero voltios.

Este ejemplo presenta la ventaja de que en el segundo modo de funcionamiento, el consumo de energía

es cero y las tensiones de control son iguales a cero Voltios, convirtiéndolo en un sistema pasivo que no

necesita de una fuente de alimentación externa V adicionalmente tampoco necesita va riar la red de

45: polarización.

En otro ejemplo según la invención, al menos uno de los módulos que componen el sistema de

amplificación, esto es, el módulo de amplificación y/o el módulo de conmutación V/o el módulo de

bypass, están constituidos por bloques, denominados bloques de amplificación, bloques de conmutación

SO: y bloques de bypass respectivamente.

Este ejemplo prese nta la ventaja de flexibilizar el diseño de los distintos módulos amplificador,

conmutación y bypass, de cara al cumplimiento de distintos requisitos globales del sistema amplificador

(como pueden ser ganancia, aislamiento entre entrada y salida o impedancia de salida) simplemente con

variar el número de bloques de amplificación vio conmutación vIo bypass.

5: En otro ejemplo según la invención, los bloques de amplificación tienen dos modos de funcionamiento, un primer modo de funcionamiento denominado modo amplificación en el cual se amplifica la señal a la entrada del bloque y un segundo modo de funcionamiento denominado modo corte en el que no se permite el paso de la señal a la entrada del bloque hacia su sa lida.

LO: Este ejemplo presenta la ventaja de que permite la posibilidad de adecuar la repuesta de cada uno de los bloques de amplificación (y consecuentemente del módulo de amplificación) a los distintos modos de funcionamiento del sistema amplificador, mejorando el rendimiento global del sistema.

15: En otro ejemplo segun la invención, los bloques de conmutación son de un primer tipo denominado bloque de conmutación serie o de un segundo tipo denominado bloque de conmutación paralelo, ambos con un primer modo de funcionamiento denominado modo paso y un segundo modo de funcionamiento denominado modo corte.

20: Este ejemplo presenta la ventaja de que, el disponer de dos tipos de bloque serie y paralelo permite una mayor flexibi lidad en el diseño para ajustar las propiedades eléctricas (pérdidas de inserción y aislamiento respectivamente) del módulo de conmutación a los requisitos que se establezcan. En otro ejemplo según la invención, al menos el ultimo bloque de conmutación del módulo de conmutación es un bloque de conmutación de tipo serie.

25: Este ejemplo presenta la ventaja de incrementar el aislamiento entre la sa lida del módulo de bypass de y la salida del módulo de conmutación cuando este se encuentra en modo aislamiento, mejorando el rendimiento del sistema de amplificación en su modo paso.

30: En otro ejemplo según la invención, los bloques de bypass son de un primer tipo denominado bloque de bypass serie o de un segundo tipo denominado bloque de bypass paralelo, ambos con un primer modo de funcionamiento denominado modo paso y un segundo modo de funcionamiento denominado modo corte.

35: Este ejemplo presenta la ventaja de que, en el modo paso de señal del sistema de amplificación, se dispone de una conexión entre la entrada y la salida del sistema amplificador, mientras que en el modo aislamiento se aísla la entrada del sistema amplificador de la salida del sistema amplificador de manera que toda señal presente en la entrada del sistema amplificador se canaliza hacia la entrada del módulo amplificador, sin pérdidas de rendimiento.

40 4S 50: Además, el disponer de dos tipos de bloque (serie y paralelo) presenta la ventaja de que, permite un mayor flexibilidad en el diseño para ajustar las propiedades eléctricas (pérdidas de inserción y aislamiento respectivamente) del módulo de bypass a los requisitos que se establezcan. En otro ejemplo según la invención, el módulo de bypass contiene al menos tres bloques de bypass. De ellos, al menos el primero y el último bloque de bypass son de tipo serie, y al menos otro bloque situado entre ambos es de tipo paralelo. Este ejemplo presenta la ventaja de disponer de un módulo de bypass que en modo paso de señal proporciona una conexión de bajas pérdidas de inserción entre la entrada y la sa lida del sistema amplificador. Además, el módulo de bypass en modo aislamiento proporciona un aislamiento elevado entre la entrada y la salida del sistema amplificador que evita efectos indeseados de realimentación cuando el sistema de amplificación se encuentra en modo amplificación.

En otro ejemplo según la invención, cada bloque de amplificación contiene un transistor en tecnología PHEMT ("Pseudomorphic High electron mobifity transistor") y uno o dos condensadores, cuyo funcionamiento está controlado por tres tensiones de control generadas por la red de polarización.

Este ejemplo presenta la ventaja de que el modo de funcionamiento de cada bloque de ampllficación se

puede controlar a través de la polarización del transistor que contiene sin necesidad tensiones de control adicionales, lo que mejora la eficiencia del conjunto al usar la misma tensión para el control y la polarización de los transistores.

En otro ejemplo según la invención, cada bloque de conmutación serie contiene tres resistencias y un transistor en tecnología PHEMT ("Pseudomorphic High efectron mobility transistor1, cuyo funcionamiento está controlado por dos tensiones de control generadas por la red de polarización. En el caso de un bloque de bypass paralelo, cada bloque contiene una resistencia, un transistor en tecnología PHEMT ("Pseudomorphic High electron mobility transistor") y un condensador, cuyo funcionamiento está controlado por una tensión de control generada por la red de polarización.

Este ejemplo presenta la ventaja de que el modo de funcionamiento de cada bloque de conmutación se puede controlar a través de la polarización del transistor que contiene sin necesidad tensiones de control adicionales, lo que mejora la eficiencia del conjunto al usar la misma tensión para el control y la polarización de los transistores.

En otro ejemplo según la invención, los terminales de drenador y surtidor del transistor del bloque de conmutación se pueden intercambiar.

Esto presenta la ventaja de disponer de mayor flexibilidad en el diseño del bloque de conmutación.

En otro ejemplo según la invención, cada bloque de bypass serie contiene dos resistencias y un transistor en tecnología PHEMT ("Pseudomorphic High electron mobility tronsistor"), cuyo funcionamiento está controlado por dos tensiones de control generadas por la red de polarización. En el caso de un bloque de bypass paralelo, cada bloque contiene una resistencia, un transistor en tecnología PHEMT ("Pseudomorphic High electron mobility transistor") y un condensador, cuyo funcionamiento está controlado por una tensión de control generada por la red de polarización.

Este ejemplo presenta la ventaja de que el modo de funcionamiento de cada bloque de bypass se puede controlar a través de la polarización del transistor que contiene sin necesidad tensiones de control adicionales, lo que mejora la eficiencia del conjunto al usar la misma tensión para el control y la polarización de los transistores,

En otro ejemplo según la invención, los terminales de drenador y surtidor del transistor del bloque de bypass se pueden intercambiar.

Esto presenta la ventaja de disponer de mayor flexibilidad en el diseño del bloque de bypass.

En otro ejemplo según la invención, los transistores PHEMT pueden ser de tipo enhacement o depletion, de modo que en el caso de que si el tipo de transistor de los bloques de conmutación serie debe ser del mismo tipo que el de los bloques de bypass paralelo, y el tipo de transistor de los bloques de conmutación paralelo debe ser del mismo tipo que el de los bloques de bypass serie,

Este ejemplo presenta la ventaja de que es posible utilizar indistintamente diferentes tipos de transistores de tecnología PHEMT.

En otro ejemplo según la invención, el sistema de amplificación está formado por un bloque de adaptación de entrada del módulo de amplificación, consistente en una inductancia, un módulo de amplificación que contiene exactamente dos bloques de amplificación un bloque de adaptación de sa lida que es una línea de conexión un módulo de conmutación que contiene exactamente un bloque de conmutación serie,

un bloque de desacoplo de entrada del módulo de bypass que es un condensador de desacoplo

un módulo de bypass que contiene tres bloques de bypass, el primero y el tercero de tipo serie y

el segundo de tipo paralelo y

un bloque de desacoplo de salida del módulo de bypass que es un condensador de desacoplo.

s

Esta realización presenta la ventaja de obtener una elevada ganancia en el modo amplificación y unas

bajas pérdidas de inserción en el modo paso de señal. Todo ello con el mínimo numero de bloques de

amplificación, conmutación y bypass, además de un número reducido de tensiones de control.

10

BREVE DESCRIPCiÓN DE lOS DIBUJOS

Para complementar la descripción de la invención y con objeto de ayudar a una mejor comprensión de

las caracterfsticas y ventajas, se acompaña como parte integrante de dicha descripción un juego de

15: dibujos en donde con carácter ilustrativo y no limitativo, se ha representado lo siguiente:

Figura 1.-Diagrama de bloques general del sistema de amplificación SA según la invención

Figura 2.-Diagrama de bloques del sistema de amplificación SA según la invención con identificación de

los bloques que constituyen cada módulo

20: Figura 3.-Ejemplo de módulo de conmutación 2 según la invención

Figura 4.-Ejemplo de módulo de bypass 3 según la invención

Figura S.-Ejemplo de bloque de amplificación BAi según la invención

Figura 6.-Ejemplo de bloque de conmutación BCjS de tipo serie según la invención

Figura 7.-Ejemplo de bloque de conmutación BCjP de tipo paralelo según la invención

25: Figura 8.-Ejemplo de bloque de bypass BBkS de tipo serie según la invención

Figura 9.-Ejemplo de bloque de bypass BBkP de tipo paralelo según la invención

Figura 10.-Ejemplo de realización según la invención

Figura 11.-Gráfica de respuesta de la realización del sistema amplificación según reivindicación número

22

30

REALIZACiÓN PREFERENTE DE LA INVENCiÓN

A la vista de las mencionadas figuras, y de acuerdo con la numeración adoptada, se puede observar en

35: ellas un ejemplo de realización preferente de la invención, la cual comprende las partes y elementos que

se indican y describen en detalle a continuación.

Asi, Y como se muestra en la Fig. 1, una posible realización preferente del sistema para la amplificación

de señales de telecomunicación SA, en particular para la amplificación de señales de radio, televisión v/o

40: datos, comprende, esencialmente, los siguientes elementos V características funcionales:

Una entrada IN

Una salida OUT,

Un módulo de amplificación 1, con una entrada 11 y una salida 10, que está configurado de tal

manera que dispone de dos modos de funcionamiento, un primer modo denominado modo

45: amplificación y un segundo modo denominado modo corte.

Cuando funciona en modo amplificación, el módulo de amplificación 1 sitúa a la salida 10 la

señal presente a la entrada 11 amplificada.

Cuando funciona en modo corte, el módulo de amplificación 1 aísla la sa lida 10 del módulo de

amplificación 1 de la entrada 11 del módulo de amplificación 1.

SO: Un módulo de conmutación 2 con una entrada 21 y una salida 20, que está configurado de tal

paso de señal y un segundo modo denominado modo aislamiento.

Cuando funciona en modo paso de señal, el módulo de conmutación 2 conecta la sa lida 20 del

módulo de conmutación 2 a la entrada 21 del módulo de conmutación 2.

ES 2 645521 Al

Cuando funciona en modo aislamiento, el módulo de conmutación 2 aísla la salida 20 del módulo de conmutación 2 de la entrada 21 del módulo de conmutación 2. Un módulo de bypass 3 con una entrada 31 y una sa lida 30, y que dispone de dos modos de funcionamiento, un primer modo denominado modo paso de señal y un segundo modo denominado modo aislamiento Cuando funciona en modo paso, el módulo de bypass 3 conecta la salida 30 del módulo de bypass 3 de la entrada 31 del módulo de bypass 3 Cuando funciona en modo aislamiento, el módulo de bypass 3 aísla la salida 30 del módulo de bypass 3 de la entrada 31 del módulo de bypass 3 Una red de polarización 4 que genera a partir de una tensión de entrada Vp entre uno y un número entero s de valores de tensión de control Vcl,..., Ves. Como posible valor de estas tensiones se incluye el de O voltios, considerándose por tanto la conexión a tierra como una posible tensión generada por la red de polarización 4.

En esta realización preferente, el sistema de amplificación de señales de telecomunicación SA dispone de dos modos de funcionamiento que son seleccionables en función de alguno de los valores de tensión de control VCl, ..., Ves generados por la red de polarización 4.

En el primer modo de funcionamiento de esta primera rea lización preferente, denominado modo amplificación, el (los) valor(es) de tensión de control Vel,..., Ves son tales que el módulo de amplificación 1 se encuentra en modo amplificación, el módulo de conmutación 2 se encuentra en modo paso de señal y el módulo de bypass 3 se encuentra en modo de aislamiento, y las señales presentes a la entrada IN del sistema de amplificación SA son amplificadas a través del módulo de amplificación 1 y puestas a la salida OUT del sistema de amplificación SAo

En el segundo modo de funcionamiento de esta primera realización preferente, denominado modo paso de señal, el (los) valor(es) de tensión de control Vel,..., Vcs son tales que el módulo de bypass 3 se encuentra en modo paso de señal, el módulo de conmutación 2 se encuentra en modo de aislamiento V las señales a la entrada IN) del sistema de amplificación SA no son amplificadas y son puestas a la salida OUT del sistema de amplificación SA a través del módulo de bypass 3.

En otra realización según la invención, el sistema de amplificación SA se encuentra en modo paso de señal cuando alguno de el (los) valor(es) de tensión de control VCl, ..., Ves es cero voltios.

En otra realización según la invención, el sistema de amplificación SA se encuentra en modo paso de señal cuando el o todos los valor(es) de tensión de control VCl,... , Ves es (son) cero voltios.

Otras pOSibles realizaciones son las que muestra la figura 2. En eJ1as, al menos uno de los módulos que componen el sistema de amplificación SA, esto es, el módulo de amplificación 1 V/o el módulo de conmutación 2 V/o el módulo de bypass 3, están constituidos por bloques.

Un módulo de amplificación 1 constituido por bloques según la figura 2 comprende un bloque de adaptación de entrada BAlA del módulo de amplificación 1 que dispone de una entrada BAIAI y una salida BAIAO. Este bloque corresponder, desde simplemente a una inductancia hasta un circuito complejo de adaptación. un bloque de adaptación de salida BAOA del módulo de amplificación 2 que dispone de una entrada BADAl y una sa lida BAOAO, constituyendo la salida BAOAO la salida 10 del módulo de amplificación 1. Este bloque puede corresponder, por ejemplo, desde una línea de conexión

hasta un circuito complejo de adaptación. Un número entero de entre uno y n de bloques de amplificación SAl,..., BAn, cada uno de los cuales dispone de una entrada BAl',...,BAnl y de una salida BAlO, ..., BAnO respectivamente, y cuyo funciOnamiento está controlado por una o más tensiones de control Vel,..., Ves generadas por la red de polarización 4.

En este módulo de amplificación 1 según la figura 2 la entrada BAlAr del bloque de adaptación de entrada BAlA del módulo de amplificación 1

constituye la entrada 11 del módulo de amplificación 1, la entrada BAI! del primer bloque de amplificación SAl está conectada a la salida BAlAD del

bloque de adaptación de entrada BAlA del módulo de amplificación 1, la salida BAiO del bloque de amplificación ¡·ésimo (BAi) está conectada a la entrada BAi+ll del bloque de amplificación i+l-ésimo SAí+! para todo valor entero de i comprendido entre 1 y n-l , la sa lida SAnO del bloque de amplificación n-ésimo SAnO está conectada a la entrada BAOA! del bloque de adaptación de salida BADA del módulo de amplificación 1, la salida SAQAD del bloque de adaptación de sa lida BADA del módulo de amplificación 1 constituye la sa lida 10 del módulo de amplificación 1,

Un módulo de conmutación 2 constituido por bloques segun la figura 2 comprende un número entero de entre 1 y m bloques de conmutación BCl, ...,BCm, cada uno de los cuales dispone de una entrada BCll,...,SCml y de una salida BClO, ...,BCmO respectivamente, y cuyo funcionamiento está controlado por una o más tensiones de control Vc1•..., Vcs generadas por la red de polarización 4.

En este módulo de conmutación 2 segun la figura 2

la entrada BClI del primer bloque de conmutación SCl constituye la entrada 21 del módulo de conmutación 2, la salida BCjO del bloque de conmutación j-esimo SCj está conectada a la entrada (BCj+lI) del bloque de conmutación j+l-esimo BCj+l para todo valor entero de j comprendido entre 1 y mol, y la salida SCmO del ultimo bloque de conmutación SCm constituye la salida 20 del módulo de conmutación 2.

Un módulo de bypass 3 constituido por bloques segun la figura 2 comprende un bloque de desacoplo de entrada BOIB del módulo de bypass 3 que dispone de una entrada BOIBI y una salida BOlSO. Este bloque de desacoplo de entrada puede consistir simplemente en un condensador o bien en un circuito de desacoplo complejo, un numero entero de entre 1 y r bloques de bypass BBl,... ,BBr que disponen de una entrada BB11,...,BBrl y de una salida 8B10,...,88rO respectivamente, y cuyo funcionamiento está controlado por una o más tensiones de control VC1, ..., Vcs generadas por la red de polarización 4, un bloque de desacoplo de salida BOOS del módulo de bypass 3 que dispone de una entrada BOOBI y una salida BOOBO. Este bloque de desacoplo de entrada puede consistir simplemente en un condensador o bien en un circuito de desacoplo complejo.

En este módulo de bypass 3 segun la figura 2 la entrada BOIBI del bloque de desacoplo de entrada SOIS del módulo de bypass 3 constituye la entrada 31 del módulo de bypass 3, la entrada BSl1 del primer bloque de bypass SSl está conectada a la sa lida SOISO del bloque de desacoplo de entrada SOIS del módulo de bypass 3, la salida BBkO del bloque de bypass k-ésimo SBk está conectada a la entrada BSh11 del bloque de bypass k+1-esimo BBk+l para todo valor entero de k comprendido entre 1 y r-1. Entre estos bloques, es necesario introducir un condensador en el caso en el que las tensiones de control sean diferentes la salida SSrO del ultimo bloque de bypass SSr está conectada a la entrada SOOSI del bloque de desacoplo de salida SOOB del módulo de bypass 3, y la salida SOOBO del bloque de desacoplo de salida BODB del módulo de bypass 3 constituye la salida 30 del módulo de bypass 3

En otra realización de la invención recogida segun la figura 2, el i-esimo bloque de amplificación SSi, para todo número entero i comprendido entre 1 y n tiene dos modos de funcionamiento, un primer modo de funcionamiento denominado modo amplificación V un segundo modo de funcionamiento denominado

modo corte.

en el modo amplificación, el i-ésimo bloque de amplificación SAi e situa a su salida (BA¡O) la

S señal presente a la entrada BAil amplificada, y en el modo corte, el i-ésimo bloque de amplificación SAi sitúa a su salida BAiO la señal presente a la entrada SAil amplificada, no permitiendo el paso la de sei'ial presente en la entrada BAII él la

salida BAiO

De este modo, y según otra realización que recoge la figura 2, para que el módulo de amplificación 1 se encuentre en modo de funcionamiento de amplificación, todos y cada uno de los bloques de amplificación BA1,... , Ban se deben encontrar en modo amplificación. Alternativamente, para que el módulo de amplificación 1 se encuentre en modo de funcionamiento de corte del módulo de amplificación 1, bastará con que el primer bloque de amplificación BAl de los bloques de amplificación

15 BAl, ..., BAn se encuentre en modo corte.

En otra rea lización de la invención que también muestra la figura 2, el j-ésimo bloque de conmutación BCj, para todo valor entero de j comprendido entre 1 y m, es de un primer tipo denominado bloque de conmutación serie BCjS, con una entrada BCjSI y una salida BCjSO, o de un segundo tipo denominado bloque de conmutación paralelo BCjP, con una entrada BCjPI y una salida BCjSO.

Un bloque de conmutación de tipo serie BCS, con una entrada BCSI y una salida BCSO, tiene dos modos de funcionamiento: un primer modo de funcionam iento denominado modo paso y un segundo modo de funcionamiento denominado modo corte.

25 En un bloque de conmutación de tipo serie BCS en modo paso, se establece una conexión entre su salida BCSO y su entrada BCSI. Por conexión en este caso se entiende el habilitar un camino de baja impedancia, de modo que favorece el paso de la señal directa entre la entrada BeSI y la salida Beso respecto a cualquier camino alternativo.

En un bloque de conmutación de tipo serie BCS en modo corte, se aisla la sa lida BCSO de la entrada BCSI. Se entiende como aislar el hecho de impedir que la señal presente a la entrada BCSI pase a la salida

BC50.

35 Un bloque conmutación de tipo paralelo BCP tiene dos modos de funcionamiento: un primer modo de funcionamiento denominado modo paso y un segundo modo de funcionamiento denominado modo corte.

En un bloque conmutación de tipo paralelo BCP en el modo paso, se habilita un camino a tierra para la seña l presente a la entrada BCPI. Habilitar un camino a tierra se entiende en este contexto como establecer una conexión de muy baja impedancia entre la entrada BCPI y la tierra, favoreciendo el paso de la señal con respecto a cualquier otro camino alternativo.

En un bloque conmutación de tipo paralelo BCP en el modo corte, se establece una conexión entre la

45 salida BCPO y la entrada Bepl. Por conexión en este caso se entiende el habilitar un camino de baja impedancia, de modo que favorece el paso de la señal directa entre la entrada BeSI y la salida Beso respecto a cualquier camino alternativo.

En otra realización según la figura 2, al menos el último bloque de conmutación BCm del módulo de conmutación 3, entendiendo el último bloque de conmutación como aquel cuya salida BCmO constituye la salida 30 del módulo de conmutación 3 está conectada, es un bloque de conmutación de tipo serie

BCS.

De este modo, y en otra realización según la figura 2, para que el módulo de conmutación 2 se

5: encuentre en modo paso de señal, todos los bloques de conmutación de tipo serie BeIS, ""BemS se deben encontrar en modo paso, y todos los bloques de conmutación de tipo paralelo BCIP, ...,BCm-lP se deben encontrar en modo corte. En otro caso, para que el módulo de conmutación 2 se encuentre en modo aislamiento, al menos un bloque de conmutación serie BClS, ...,BemS que se encuentra más próximo a la sa lida del módulo de conmutación 20 que el bloque de conmutadón de tipo paralelo BCIP, ...,BCm-lP más próximo a la sa lida del módulo de conmutación (20) y que se encuentra en modo paso, se encuentra en modo corte.

la: Esto se ilustra mediante un ejemplo como el mostrado en la figura 3, en la que se muestra un módulo de conmutación 2 como el descrito más arriba formado por tres bloques de conmutación, dos bloques de tipo serie BClS y BOS, y uno de tipo paralelo BC2S.

15: Para que el módulo de conmutación 2 se encuentre en modo paso de señal, es estrictamente necesario que los bloques de conmutación serie BClS y BOS se encuentren en modo paso y que los bloques de conmutación paralelo BC2P se encuentren en modo corte.

20 25 30: Por otro lado, el módulo de conmutación 2, se encuentra en modo aislamiento en los siguientes supuestos: 1. Si el bloque de conmutación paralelo BC2P se encuentra en modo paso y el bloque de conmutación serie BC3S se encuentra en modo corte. 2. Si el bloque de conmutación paralelo BC2P se encuentra en modo corte y al menos uno de los bloques de conmutación serie BCiS, BC3 se encuentra en modo corte. En otra realización de la invención que también muestra la figura 2, el k-ésimo bloque de bypass BBk, para todo valor entero de k comprendido entre 1 y r, es de un primer tipo denominado bloque de conmutación serie BBkS, con una entrada BBkSI y una sa lida BBkSO, o de un segundo tipo denominado bloque de conmutación paralelo BBkP, con una entrada BBkPI y una sa lida BBkSO Un bloque de bypass de tipo serie BBS, con una entrada BBSI y una salida BBSO, tiene dos modos de funcionamiento: un primer modo de funcionamiento denominado modo paso y un segundo modo de funcionamiento denominado modo corte.

35: En un bloque de bypass de tipo serie BBS en modo paso, se establece una conexión entre su salida BBSO y su entrada BBS!. Por conelCión en este caso se entiende el habilitar un camino de baja impedancia, de modo que favorece el paso de la señal directa entre la entrada BBSI y la salida BBSO respecto a cualquier camino alternativo.

40: En un bloque de bypass de tipo serie BBS en modo corte, se aísla la salida BBSO de la entrada BBS!. Se entiende como aislar el hecho de impedir que la señal presente a la entrada BBSI pase a la sa lida BBSO.

45: Un bloque de bypass de tipo paralelo BBP tiene dos modos de funcionamiento: un primer modo de funcionamiento denominado modo paso y un segundo modo de funcionamiento denominado modo corte.

50: En un bloque de bypass de tipo para lelo BBP en modo paso, se habilita un camino a tierra para la señal presente a la entrada BBP!. Habilitar un camino a tierra se entiende en este contexto como establecer una conexión de muy baja impedancia entre la entrada BBPI y la tierra, favoreciendo el paso de la señal con respecto a cualquier otro camino alternativo,

En un bloque de bypass de tipo pa ralelo BBP en modo corte, se establece una conexión entre la sa lida BBPO y la entrada BBPI. Por conexión en este caso se entiende el habilitar un camino de baja impedancia, de modo que favorece el paso de la señal directa entre la entrada BBPI y la salida BBPO

respecto a cualquier camino alternativo.

En otra realización según la figura 2, el módulo de bypass 3 contiene al menos tres bloques de bypass. De

ellos, al rnt!nos el primer bloque de bypass BBI y al menos el último bloque de bypass BSr son del primer

S tipo de bloque de bypass denominado bloque de bypass serie (B8S), y al menos un bloque de bypass (BBk) situado entre el primer bloque de bypass BSI y el último bloque de bypass BSr es del segundo tipo denominado bloque de bypass paralelo sap. Se entiende como primer bloque de bypass B8l aquel cuya entrada 8811 está conectada a la salida del bloque de desacoplo de entrada BOISI del módulo de bypass 8018, y se entiende como último bloque de bypass BSr aquel cuya salida se encuentra conectada a la entrada BOQBI del bloque de desacoplo de salida del módulo de bypass BOOB.

De este modo, y en otra realización según la figura 2, para que el módulo de bypass 3 se encuentre en modo paso de señal, todos los bloques de bypass de tipo serie BBIS, ...,BBrS deben encontrarse en modo paso, y todos los bloques de bypass de tipo paralelo BB2P, ...,BBr-IP deben encontrarse en modo corte.

En otro caso, para que el módulo de bypass 3 se encuentre en modo aislamiento, se debe cumplir que

al menos un bloque de bypass de tipo paralelo BB2P, ...,BBr-IP se encuentra en modo paso,

al menos un bloque de bypass serie BBI S, ...,BBrS que se encuentre más próximo a la entrada del módulo de bypass 31 que el bloque de bypass de tipo paralelo BBIP, ...,BBr-IP más próximo a la entrada del módulo de bypass 31 y que se encuentra en modo paso, se encuentra en modo corte, yque

25 al menos un bloque de bypass serie BBIS, ...,BBrS que se encuentra más próximo a la salida del módulo de bypass 30 que el bloque de bypass de tipo paralelo BBIP, ...,BBr-IP más próximo a la salida del módulo de bypass 30 y que se encuentra en modo paso, se encuentra en modo torteo

Esto se ilustra mediante un ejemplo como el mostrado en la figura 4, en la que se muestra un módulo de bypass 3 como el descrito más arriba formado por un bloque de desacoplo de entrada de bypass BOIS, cuatro módulos de bypass de tipo serie BBIS, BB2S, BB4S y BB6S, dos bloques de bypass de tipo paralelo B83P y BB5P, Y un bloque de desacoplo de salida de bypass BOOB.

En este caso, para que el módulo de bypass 3 se encuentre en modo paso de señal, es estrictamente

35 necesario que los bloques de bypass serie BBIS, BB2S, BB4S y BB6S se encuentren en modo paso y que los bloques de bypass paralelo BB3P y BB5P se encuentren en modo corte.

Por otro lado, para que el módulo de bypass 3 se encuentre en modo aislamiento, deben dar las siguientes condiciones:

l. Si BB3P se encuentra en modo paso y BB5P se encuentra en modo corte, al menos BBIS o BB2S debe(n) estar en modo corte y al menos BB4S o BB6S debe(n) estar en corte.

2. Si BB3P se encuentra en modo corte y el bloque de bypass BBSP se encuentra en modo paso, al menos BBIS o BB2S o BB4S debe(n) estar en modo corte y BB6S debe estar en corte.

45 3. Si tanto BB3P como BBSP se encuentran en modo paso, al menos BBIS o BB2S debe(n) estar en modo corte y BB6S debe estar en corte.

La figura S muestra un ejemplo no limitativo del bloque de amplificación i-esimo SAi, siendo i un número entero comprendido entre 1 y n. Este bloque contiene

una entrada BAiI una salida BAiO un transistor TRSAi de tecnologia PHEMT cuya zona de funcionamiento está controlada por una primera tensión de control VcaiI , una segunda tensión de control Vcai2 y una tercera tensión de

"

ES 2 645521 Al

control Vcai3 y que dispone de un terminal de puerta GTRBAi, de un terminal de drenador OTRBAi y de un terminal de surtidor STRBAi un condensador de drenador CBAOi conectado por uno de sus terminales al terminal de drenador DTRBAi del transistor TRBAi un condensador de surtidor (SASi conectado por uno de sus terminales al terminal de surtidor STRBAi del transistor TRBAi, y por otro terminal a tierra.

En este bloque de amplificación i-esimo según la figura 5

la entrada SAll es el terminal de puerta del transistor GTRBAi la salida BAiO es un terminal del condensador de drenador CBAOi no conectado al terminal de drenador DTRBAi del transistor TRBAi la primera tensión de control Veail, la segunda tensión de control Vcai2 y la tercera tensiÓn de control Vcai3 son tensiones de control VCl, ..., Vcs generadas por la red de polarización 4, la primera tensión de control Vcail se aplica al terminal de puerta GTRBAi del transistor TRBAi, la segunda tensión de control Vcai2 se aplica al terminal de drenador DTRBAi del transistor TRBAi, y la tercera tensión de control Vcai3 se aplica al terminal de surtidor STRBAi del transistor TRBAi.

Para esta realización concreta del i-ésimo bloque de amplificación BAi, en el modo denominado amplificación, el valor de la primera tensión de control Vcail, el valor de la segunda tensión de control Vcai2 y el valor de la tercera tensión de control Vca3 son tales que el transistor TRBAi del i-ésimo bloque de amplificación BAi se encuentra polarizado en zona activa.

En el modo corte, el valor de la primera tensión de control Vcail, el valor de la segunda tensión de control Vcai2 y el valor de la tercera tensiÓn de control Vca3 son tales que el transistor TRBAi del i-ésimo bloque de amplificación BAi se encuentra polarizado en zona de corte.

A modo de ejemplos no limitativos de posibles valores de tensión aplicados:

para valores de tensión Vcai1= 1,7V, Vca2=4Vy Vca3=l, el transistor TRBAi se encuentra en zona de funcionamiento activa y el bloque de amplificación BAi se encuentra en modo amplificación.

para valores de tensión Vcail= O V, Vca2=lV y Vca3=lV, el transistor TRBAi se encuentra en zona de funcionamiento de corte y el bloque de amplificación BAi se encuentra en modo corte.

para valores de tensión Vcail= OV, Vca2=OV y Vca3=OV, el transistor TRBAi se encuentra en zona de funcionamiento de corte, y el bloque de amplificación BAi se encuentra en modo corte.

En el caso de que el valor de Vca3 sea de cero Voltios, es posible prescindir del condensador (BAiS.

la figura 6 muestra un ejemplo no limitativo del j-ésimo bloque de conmutación serie (BCjS), siendo j un

número entero comprendido entre 1 y m. Este bloque contiene una entrada BCjSI, una salida BCjSO, un transistor TRBCjS de tecnología PHEMT cuya zona de funcionamiento está controlada por una primera tensión de control Vccjsl y por una segunda tensión de control Vccjs2, y que dispone de un terminal de puerta GTRBCjS, de un terminal A ATRBCjS y de un terminal B BTRBCjS, una resistencia denominada de puerta RBCjSG conectada por uno de sus terminales al terminal de puerta GTRBCjS del transistor TRBCjS, una resistencia denominada A RBCjSA conectada po, uno de sus terminales al terminal A ATRBCjS del transistor TRBCjS, y una resistencia denominada B RBCjSB conectada po, uno de sus terminales al terminal B BTRBCjS del transistor TRBCjS

ES 2 645521 Al

En este j-esimo bloque de conmutación serie según la figura 6

la entrada BC¡SI del j-ésimo bloque de conmutación serie BejS es el terminal A del amplificador

5 ATRBCjS la salida BCSjO del bloque de conmutación serie BCjS es el terminal B del amplificador BTRElCjS la primera tensión de control Vccjs l y la segunda tensión de control Vccjs2 son tensiones de control Vel, ..., Ves generadas por la red de polarización 4 , la primera tensión de control Vccjsl se aplica a un terminal de la resistencia denominada de puerta RBCjSG no conectado al terminal de puerta GTRBCjS del transistor TRBCjS, y la segunda tensión de control Vccjs2 se aplica a un terminal de la resistencia denominada A (RBCjSA) no conectado al terminal A ATRBCjS del transistor TRBCjS y a un terminal de la resistencia denominada B RBCSjB no conectado al terminal B BTRBCjS del transistor TRBCjS.

15 Para esta realización concreta del j-ésimo bloque de conmutación serie (BCjS), en el modo paso el valor de la primera tensión de control Vccjsl y el valor de la segunda tensión de control Vccjs2 son tales que el transistor TRBCjS se encuentra polarizado en zona lineal.

En el modo corte, el valor de la primera tensión de control Vccjsl y el valor de la segunda tensión de control Vccjs2 son tales que el transistor TRBCjS del j-ésimo bloque de conmutación, de tipo serie BCjS, se encuentra polarizado en zona de corte.

A modo de ejemplos no limitativos de posibles valores de tensión aplicados:

25 para valores de tensión Vccjsl = 2V y Vccjs2=l V el transistor TRBCjS se encuentra en zona de funcionamiento lineal y el bloque de conmutación serie BCjS se encuentra en modo paso. para valores de tensión Vccjsl = OV y Vccjs2=l V el transistor TRBCjS se encuentra en zona de funcionamiento de corte y el bloque de conmutación serie BCjS se encuentra en modo corte. para valores de tensión Vccjsl= O V, Vccjs2=O V el transist or TRBCjS se encuentra en zona de funcionamiento corte y el bloque de conmutación serie BCjS se encuentra en modo corte.

El terminal A ATRBCjS del transistor TRBCjS puede corresponderse bien con el terminal de drenador del transistor o bien con el terminal de surtidor del transistor, en cuyo caso el terminal B BTRBCjS se corresponderá, respectivamente, con el terminal de surtidor del transistor o bien con el terminal de

35 drenador del transistor TRBCjS.

la figura 7 muestra un ejemplo no limitativo del j-ésimo bloque de conmutación paralelo BCjP, siendo j

un número entero comprendido entre 1 y m. Este bloque contiene: una entrada BCjPI, una salida BCjPO, un transistor TRBCP de tecnología PHEMT cuya zona de funcionamiento está controlada por una tensión de control Vccjpl, y que dispone de un terminal de puerta GTRBCjP, de un terminal A ATRBCjP, Y de un terminal B BTRBCjP conectado a tierra, una resistencia denominada de puerta RBCjPG conectada por uno de sus terminales al terminal

45 de puerta del transistor GTRBCjP y un condensador CSCjP conectado por uno de sus terminales al terminal A ATRSCjP del transistor TRBCjP

En este j-esimo bloque de conmutación paralelo según la figura 7

la entrada SCjPI y la salida BCjPO del bloque de conmutación paralelo BCjP son un terminal del condensador CBCjP no conectado al terminal A ATRBCjP del transistor TRBCjP la tensión de control Vccjpl es una de las tensiones de control VCl , ..., Vcs generadas por la red de polarización 4 ,Y

la tensión de control Vccjp l se aplica a un terminal de la resistencia denominada de puerta

(RBCjPG) no conectado al terminal de puerta GTRBCjP del transistor TRBCjP

Para esta realización concreta del j-ésimo bloque de conmutación paralelo BCjP, en el modo paso el 5 va lor la tensión de control Vccjpl es tal que el transistor TRBCjP se encuentra polarizado en zona lineal.

En el modo corte del, el valor de la tensión de control Vccjpl es tal que el transistor TRBCjP del j-ésimo bloque de conmutación, de tipo paralelo BCjP, se encuentra polarizado en zona de corte.

A modo de ejemplos no limitativos de posibles valores de tensión aplicados: para valores de tensión Vccjpl= -2V el transistor TRBCjP se encuentra en zona de funcionamiento lineal y el bloque de conmutación paralelo BCjP se encuentra en modo corte. para valores de tensión Vccjpl= OV el transistor TRBCjP se encuentra en zona de funcionamiento de corte y el bloque de co nmutación paralelo BCjP se encuentra en modo paso.

El terminal A ATRBCjP del transistor TRBCjP puede corresponderse bien con el terminal de drenador del transistor o bien con el terminal de surtidor del transistor, en cuyo caso el terminal B BTRBCjP se corresponderá, respectivamente, con el terminal de surtidor del transistor o bien con el terminal de drenador del transistor TRBCjP.

la figura 8 muestra un ejemplo no limitativo del k·esimo bloque de bypass serie BBkS, siendo k un

número entero comprendido entre 1 y r. Este bloque contiene una entrada BBkSl, una sa lida BBkSO,

25 un transistor TRBBkS de tecnología PHEMT cuya zona de funcionamiento está controlada por una primera tensión de control Vcbksl y por una segunda tensión de control Vcbks2, y que dispone de un terminal de puerta (GTRBBkS), de un terminal A (ATRBBkS) y de un terminal B

(BTRBBkS) , una resistencia denominada de puerta (RBBSkG) conectada por uno de sus terminales al terminal de puerta GTRBBkS del transistor TRBBkS y una resistencia denominada AS RBBkSAB conectada por uno de sus terminales al terminal A ATRBBkS del transistor TRBBkS y por otro al terminal B BTRBBkS del transistor TRBBkS

En este k-esimo bloque de conmutación serie según la figura 8

la entrada BBkSI es el terminal A ATRBBkS del transistor TRBBkS, la salida BBkSO es el terminal B BTRBBkS del transistor TRBBkS, la primera tensión de control Vcbksl y la segunda tensión de control Vcbks2 son tensiones de control Ve!, .... Vcs generadas por la red de polarización 4, la primera tensión de control Vcbksl se aplica a un terminal de la resistencia denominada de puerta RBBkSG no conectado por uno de sus terminales al terminal de puerta GTRBBkS del transistor TRBBkS, y la segunda tensión de control (Vcbks2) se aplica al terminal B BTRBBkS del transistor TRB8kS

45 Para esta realización concreta del k-ésimo bloque de bypass serie B8kS, en el modo paso el valor de la primera tensión de control Vcbksl y el valor de la segunda tensión de control Vcbks2 son tales que el transistor TRBBkS se encuentra polarizado en zona lineal.

En el modo corte, el valor de la primera tensión de control Vcbksl y el valor de la segunda tensión de control Vcbks2 son tales que el transistor TRBBkS se encuentra polarizado en zona de corte.

A modo de ejemplos no limitativos de posibles valores de tensión aplicados: para valores de tensión Vcbksl= 2V y Vcbks2= IV el transistor TRBBkS se encuentra en zona de funcionamiento lineal y el bloque de bypass serie BBkS se encuentra en modo paso.

ES 2 645521 Al

para valores de tensión Vcbksl= OV y Vcbks2=OV el transistor TRBBkS se encuentra en zona de funcionamiento corte y el bloque de bypass serie BBkS se encuentra en paso. para valores de tensión Vcbksl= OV y Vcbks2=3V el transistor TRBBkS se encuentra en zona de funcionamiento de corte y el bloque de bypass serie BBkS se encuentra en modo corte.

El terminal A ATRBBkS del transistor TRBBk5 puede corresponderse bien con el terminal de drenador del transistor o bien con el terminal de surtidor del transistor. en cuyo caso el terminal B BTRBBkS se corresponderá, respectivamente, con el terminal de surtidor del transistor o bien con el terminal de drenador del transistor TRBBkS.

la figura 9 muestra un ejemplo no limitativo del k-esimo bloque de bypass paralelo BBkP, siendo k un número entero comprendido entre 1 y r. Este bloque contiene:

una entrada BBkPI, una salida BBkPO, un transistor TRBBkP de tecnología PHEMT cuya zona de funcionamiento está controlada por una tensión de control Vcbkpl, y que dispone de un terminal de puerta GTRBBkP, de un terminal A ATRBBkP, V de un terminal B BTRBBkP conectado a tierra, una resistencia de puerta RBBkPG conectada por uno de sus terminales al terminal de puerta GTRBBk del transistor TRBBk y un condensador CBBkP conectado por uno de sus terminales al terminal A ATRBBkP del transistor TRBBkP

En este k-esimo bloque de conmutación paralelo según la figura 9

la entrada BBkPI V la salida BBkPO del bloque de bypass paralelo BBkP son un terminal del condensador CBBkP no conectado al terminal A ATRBBkP del transistor TRBBkP

la tensión de control Vcbkpl es una tensión de control Vcl,... , Vcs generada por la red de polarización 4 y la tensión de control Vcbkpl se aplica a un terminal de la resistencia denominada de puerta

RBBkPG no conectado al terminal de puerta GTRBBkP del transistor TRBBkP.

Para esta realización concreta del k-ésimo bloque de bypass paralelo BBkP, en el modo paso el valor la tensión de control Vcbkpl es tal que el transistor TRBBkP se encuentra polarizado en zona lineal.

En el modo corte el valor de la primera tensión de control Vcbkpl es tal que el transistor TRBBkP se encuentra polarizado en zona de corte.

A modo de ejemplos no limitativos de posibles valores de tensión aplicados: para valores de tensión Vcbkpl= IV el transistor TRBBkP se encuentra en zona de funcionamiento lineal y el bloque de bypass paralelo BBkP se encuentra en modo paso. para valores de tensión Vcbkpl= OV el transistor TRBBkP se encuentra en zona de funcionamiento de corte y el bloque de bypass paralelo BBkP se encuentra en modo corte.

El terminal A ATRBBkP del transistor TRBBkP puede corresponderse bien con el terminal de drenador del transistor o bien con el terminal de surtidor del transistor, en cuyo caso el terminal B BTRBBkP se corresponderá, respectivamente, con el terminal de surtidor del transistor o bien con el terminal de drenador del transistor TRBBkP.

En otra realización del sistema de amplificación SA, el transistor TRBCjS del j-ésimo bloque de conmutación de tipo serie BCjS mostrado en la figu ra 6 es de tipo enhacement para todo valor entero de j comprendido entre 1 y m, el transistor TRBCjP del j-ésimo bloque de conmutación de tipo paralelo BCjP mostrado en la figura 7 es de tipo depletion para todo valor entero de j comprendido entre I V m, el transistor TRBBkS del k-esimo bloque de bypass de tipo serie BBkS mostrado en la figura 8 es de tipo

depletion para todo valor entero de k comprendido entre 1 y f, Y el transistor TRBBkS del k·ésimo bloque

de conmutación de tipo paralelo BBkP mostrado en la figura 9 es de tipo enhacement, para todo valor

entero de k comprendido entre 1 y r.

5: En otra realización del sistema de amplificación SA segun la figura 10

el bloque de adaptación de entrada del módulo de amplificación BAlA es una inductancia LA! ,

siendo la entrada BAJA] del bloque de adaptación de entrada del módulo de amplificación BAlA

uno de los terminales de la inductancia LA!, y la salida BAIAO del bloque de adaptación de

10: entrada del módulo de amplificación BAlA otro de los terminales de la inductancia LAl,

el módulo de amplificación 1 contiene exactamente dos bloques de amplificación BAl y BA2,

el bloque de adaptación de salida del módulo de amplificación BADA es una línea de conexión

el módulo de conmutación 2 contiene exactamente un bloque de conmutación BCl del primer

tipo de bloque de conmutación denominado bloque de conmutación serie BClS, dentro del cual

1S: se suprime la resistencia del terminal B RBCISG,

el bloque de desacoplo de entrada del módulo de bypass BOIB es un condensador de desacoplo

de entrada CBI, siendo la entrada BOIBI del bloque de desacoplo de entrada del módulo de

bypass BOIB uno de los terminales del condensador de desacoplo de entrada CB I, y la salida

BOIBO de el bloque de desacoplo de entrada del módulo de bypass BOIB otro de los terminales

20: del condensador de desacoplo de entrada CBI

el módulo de bypass 3 contiene un primer bloque de bypass BBl, un segundo bloque de bypass

BB2 y un tercer bloque de bypass BB3, siendo el primer bloque BBl y el tercer bloque BB3 del

primer tipo de bloque de bypass denominado bloque de bypass serie BBIS y BB3S, y siendo el

segundo bloque BB2 del segundo tipo de bloque de bypass denominado bloque de bypass

2S: paralelo BB2P

y

el bloque de desacoplo de salida del módulo de bypass BODB es un condensador de desacoplo

de sa lida CBO, siendo la entrada BOOBI de el bloque de desacoplo de salida del módulo de

bypass BOOB uno de los terminales del condensador de desacoplo de sa lida CBO, y la salida

30: BOOBO del bloque de desacoplo de salida del módulo de bypass BOOB otro de los terminales del

condensador de desacoplo de sa lida CBO.

la figura 11 muestra la respuesta de la realización del sistema amplificación segun esta realización. Como

se puede observar, el modo amplificación se consigue una ganancia superior a 30 dBs al mismo t iempo

3S: que en modo paso de señal se consigue que las pérdidas de inserción sean inferiores a 2 dBs.

Estas ca racterísticas de ganancia / perdidas de inserción pueden adaptarse a requisitos concretos

simplemente mediante la inclusión de bloques adicionales en los módulos de amplificación y/o

conmutación ylo bypass.

40

LISTA DE REFERENCIAS

SA

IN

OUT

30 4 Vce

Ve!, ... , Ves

BAlA

BAIAI

BAlAD

LAl

BADA BAOAI

BAOAD

BA1, ..., BAn BAlI, ..., BAnl BAlO, oo, BAnO

BAI BAil BAiO TRBAi GTRBAI

OTRBAi

STRBAi

CSAOi CSAS¡ Vcai1, Vcai2, Vcai3

BOIS BOIBI

BOlSO CSI

BoOB BOOSI

Sistema amplificador Entrada del sistema amplificador

Salida de sistema amplificador Módulo de amplificación Entrada del módulo de amplificación Salida del módulo de amplificación Módulo de conmutación

Entrada del módulo de conmutación

Sa lida del módulo de conmutación Módulo de bypass Entrada del módulo de bypass Salida del módulo de bypass Red de polarización Tensión de entrada Tensión de control

Bloque de adaptación de entrada del módulo de amplificación Entrada del bloque de adaptación de entrada del módulo de amplificación Salida del bloque de adaptación de entrada del módulo de amplificación Inductancia de módulo de amplificación Bloque de adaptación de salida del módulo de amplificación Entrada del bloque de adaptación de salida del módulo de amplificación Salida del bloque de adaptación de salida del módulo de amplificación Bloque de amplificación 1,...,n Entrada del bloque de amplificación 1,..., n Salida del bloque de amplificación 1,..., n

i-ésimo bloque de amplificación Entrada del i-ésimo bloque de amplificación Salida del i-esimo bloque de amplificación Transistor del i-esimo bloque de amplificación Terminal de puerta del transistor del i-esimo bloque de amplificación Terminal de drenador del transistor del i-ésimo bloque de amplificación Terminal de surtidor del transistor del i-esimo bloque de amplificación Condensador de drenador del i-ésimo bloque de amplificación Condensador de surtidor del i-ésimo bloque de amplificación Tensiones de control de la zona de funcionamiento del transistor TRBAi del i-esimo bloque de amplificación Bloque de desacoplo de entrada del módulo de bypass Entrada del bloque de desacoplo de entrada del módulo de bypass Salida del bloque de desacoplo de entrada del módulo de bypass Condensador de desacoplo de entrada del módulo de bypass Bloque de desacoplo de salida del módulo de bypass Entrada del bloque de desacoplo de salida del módulo de bypass Salida del bloque de desacoplo de salida del módulo de by pass Condensador de desacoplo de salida del módulo de bypass

BOOBO eBO

5: aCI, .o., Bem Bell•...,Seml BCIO, ...• BernO BCj BCjI BCjO

15: BCS BCSI Beso BCjS BCjSI BCjSO TRBCjS GTRBCjS

ATRBCjS

BTRBCjS

25: RBCjSG RBCjSA

RBCjSB

Vccjs1, VccJs2, Vccjs3

35: Bep BePI BCPO BCjP BCjPI BCjPO TRBCjP GTRBCjP

ATRBCjP

45: BTRBCjP RBCjPG

CBCjP paralelo Vccjpl

BBl,...,BBr BB1I,...,BBrl

Bloque de conmutación l,...,m Entrada del bloque de conmutación l •...• m Salida del bloque de conmutación l •...,m Bloque de control j-ésímo Entrada del bloque de control j-ésimo Salida del Bloque de control j-ésimo

Bloque genérico de conmutación de tipo serie Entrada de bloque genérico de conmutación de tipo serie Salida de bloque genérico de conmutación de tipo serie j-ésimo bloque de conmutación, de tipo serie Enlrada del j-ésimo bloque de conmutación, de tipo serie Salida del j-ésimo bloque de conmutación, de tipo serie Transistor del j-ésimo bloque de conmutación, de tipo serie Terminal de puerta del transistor del j-ésimo bloque de conmutación, de tipo serie Terminal A del transistor del j-ésimo bloque de conmutación, de tipo serie Terminal B del transistor del j-ésimo bloque de conmutación, de tipo serie Resistencia de puerta del j-ésimo bloque de conmutación, de tipo serie Resistencia de terminal A del j-ésimo bloque de conmutación, de tipo serie Resistencia de terminal B del j-ésimo bloque de conmutación, de tipo serie Tensiones de control de la zona de funcionamiento del transistor TRBCjS del j -ésimo bloque de conmutación, de tipo serie

Bloque genérico de conmutación, de tipo paralelo Entrada de bloque de conmutación, de tipo paralelo Salida de bloque de conmutación, de tipo paralelo j-esimo bloque de conmutación, de tipo paralelo Entrada del j-ésimo bloque de conmutación, de tipo paralelo Salida del j-ésimo bloque de conmutación, de tipo paralelo Transistor del j-ésimo bloque de conmutación, de tipo paralelo Terminal de puerta del transistor del j-esimo bloque de conmutación, de tipo paralelo Terminal A del transistor del ¡-ésimo bloque de conmutación, de tipo paralelo Terminal B del transistor del ¡-ésimo bloque de conmutación, de tipo paralelo Resistencia de puerta del J-ésimo bloque de conmutación, de tipo paralelo Condensador del j-ésimo bloque de conmutación, de tipo

Tensión de control de la zona de funcionamiento del transistor TRBCjP del j -ésimo bloque de conmutación, de tipo paralelo

Bloque de bypass 1, ...,r Entrada del bloque de bypass 1, ...,r

,.

B810•...,BBrO BBk

BBkl

BBkQ

BBkS 8BkSI BBkSO TRBBkS GTRBBkS

ATRBBkS

serie

BTRBBkS

serie RBBkSG

RBBSkSAB

BBkP

BBkPI

8BkPO TRBBkP GTRBBkP ATRBBkP

BTRBBkP

RBBkPG paralelo CBBkP Salida del bloque de bypass 1, ...,r Bloque de bypass k-esimo Entrada del bloque de bypass k-esimo Salida del Bloque de bypass k-ésimo

k-esimo bloque de bypass. de tipo serie Entrada del k-esimo bloque de bypass. de tipo serie Salida del k-esimo bloque de bypass, de tipo serie Transistor del k-esimo bloque de bypass, de tipo serie Terminal de puerta del transistor del k-esimo bloque de bypass, de tipo serie

Terminal A del transistor del k-ésimo bloque de bypass, de tipo

Terminal B del transistor del k-és imo bloque de bypass, de tipo

Resistencia de puerta del k·ésimo bloque de bypass, de tipo serie Resistencia A·S del k·ésimo bloque de bypass, de tipo serie

k·ésimo bloque de bypass, de tipo paralelo Entrada del k·ésimo bloque de bypass, de tipo paralelo Salida del k-ésimo bloque de bypass, de tipo paralelo Transistor del k·ésimo bloque de bypass, de tipo paralelo Puerta del transistor de bloque de bypass paralelo Terminal A del transistor del k·ésimo bloque de bypass, de tipo paralelo Terminal B del transistor del k·ésimo bloque de bypass, de tipo paralelo Resistencia de puerta del k·ésimo bloque de bypass, de tipo

Condensador del k-ésimo bloque de bypass, de tipo paralelo

,.

Claims

REIVINDICACIONES

1. Sistema de amplificación de señales de telecomunicación (SA), en particular para la amplificación de señales de radio, televisión V/o datos, que comprende

Una entrada (IN)

Una salida (OUT)

Un módulo de amplificación (1) con una entrada (11) y una salida (10), configurado de tal manera que dispone de dos modos de funcionamiento, un primer modo denominado modo amplificación y un segundo modo denominado modo corte, Un módulo de conmutación (2) con una entrada (21) V una salida (20), configurado de tal manera que dispone de dos modos de funcionamiento, un primer modo denominado modo paso de señal y un segundo modo denominado modo aislamiento, Un módulo de bypass (3) con una entrada (31) y una salida (30),), configurado de tal manera que dispone de dos modos de funcionamiento, un primer modo denominado modo paso de señal y un segundo modo denominado modo aislamiento, Una red de polarización (4) que genera a partir de una tensión de entrada (Vp) al menos un valor de tensión de control (Vc1, ..., Vcs)

donde

el módulo de amplificación (1) en modo amplificación sitúa a la salida (10) del módulo de amplificación (1) la señal presente a la entrada (11) del módulo de amplificación (1) amplificada el módulo de amplificación (1) en modo corte aísla la salida (10) del módulo de amplificación (1) de la entrada (11) del módulo de amplificación (1), el módulo de conmutación (2) en modo paso de señal conecta la salida (20) del módulo de conmutación (2) a la entrada (21) del módulo de conmutación (2), el módulo de conmutación (2) en modo aislamiento aísla la salida (20) del módulo de conmutación (2) de la entrada (21) del módulo de conmutación (2) el módulo de bypass (3) en modo paso conecta la salida (30) del módulo de bypass (3) a la entrada (31) del módulo de bypass (3) el módulo de bypass (3) en modo aislamiento aísla la salida (30) del módulo de bypass (3) de la entrada (31) del módulo de bypass (3) la entrada (11) del módulo de amplificación (1) está conectada a la entrada (31) del módulo de bypass (3), constituyendo la entrada (IN) del sistema para la amplificación de señales de telecomunicación (SA), la salida (10) del módulo de amplificación (1) está conectada a la entrada (21) del módulo de conmutación (2), la salida (20) del módulo de conmutación (2) está conectada a la salida (3D) del módulo de bypass (3), constituyendo la salida (OUT) del sistema para la amplificación de señales de telecomunicación (SA)

caracterizado por

que dispone de un primer modo de funcionamiento y de un segundo modo de funcionamiento seleccionables en función del valor de la al menos una tensión de control (Vc1,...Vcs) donde

en el primer modo de funcionamiento, denominado modo amplificación, el módulo de amplificación (1) se encuentra en modo amplificación, el módulo de conmutación (2) se encuentra en modo paso de señal y el módulo de bypass (3) se encuentra en modo de aislamiento, y las señales a la entrada (IN) del sistema de amplificación (SA) son amplificadas a través del módulo de amplificación (1) y puestas a la salida (OUT) del

sistema amplificador ISA) y en el segundo modo de funcionamiento, denominado modo paso de señal. el módulo de bypass (3) se encuentra en modo paso de señal, el módulo de amplificación (1) se

encuentra en modo corte y el módulo de conmutación (2) se encuentra en modo de

S aislamiento, y las señales a la entrada (IN) del sistema de amplificación (SAl no son amplificadas y son puestas a la sallda (OUT) del sist.ema de amplificación (SA) a través del módulo de bypass (3)
2.

Sistema segun reivindicadón número 1 caracterizado por que el sistema amplificador {SAl se encuentra en modo paso de señal en el caso de que el valor de al menos una tensión de la al menos una tensión de control (Ve!, ..., Ves) sea cero Voltios.
3.

Sistema según reivindicaciones anteriores caracterizado por

15 que el sistema amplificador (SA) se encuentra en modo paso de señal el segundo modo de funcionamiento en el caso de que todos los valores de la al menos una tensión de control (Vcl , ... , Ves) sean de cero Voltios.
4. Sistema según reivindicaciones anteriores caracterizado por

que el módulo de amplificación (1) comprende un bloque de adaptación de entrada (BAlA) del módulo de ampllficación (1) que dispone de una entrada (BAlAr) y una salida (BAlAD), un bloque de adaptación de salida (BADA) del módulo de amplificación (1) que dispone

25 de una entrada (BADAl) y una salida (BAOAO), al menos un bloque de amplificación (BAl,..., BAn) que dispone de una entrada (BA11,...,BAnl) y de una salida (BAlO,..., BAnO), y cuyo funcionamiento está controlado por al menos una de la al menos una tensión de control (Vc1, .., Ves) donde

la entrada (BAIAI) del bloque de adaptación de entrada (BAlA) del módulo de amplificación (1) constituye la entrada (11) del módulo de amplificación (11, la entrada (BAIl) del primer bloque de amplificación (BAl) está conectada a la salida (BAIAO) del bloque de adaptación de entrada (BAlA) del módulo de amplificación

35 (1),

la salida (BAiO) del bloque de amplificación ¡·ésimo (BAi) está conectada a la entrada (BAi+ll) del bloque de amplificación i+l-ésimo (BAi+l) para todo valor entero de i comprendido entre 1 y n-l , la salida (BAnO) del bloque de amplificación n-ésimo (BAnO) está conectada a la entrada (BAOAI) del bloque de adaptación de salida (BADA) del módulo de amplificación (1), y la salida (BAOAO) del bloque de adaptación de salida (BADA) del módulo de amplificación (1) constituye la salida (101del módulo de amplificación (1).

45 vio

que el módulo de conmutación (2) comprende por al menos un bloque de conmutación (BCl, .... BCm) que dispone de una entrada (BCll,...,BCml) y de una salida (BCIO, ...,8CmO), y cuyo funcionamiento está controlado por al menos una tensión de la al menos una tensión de control

(Vel,...• Ves),

donde la entrada (BClI) del primer bloque de conmutación (BCl) constituye la entrada (2 del módulo de conmutación (2),

so

la salida (BCjO) del bloque de conmutación j-ésimo (aCj) está conectada a la

entrada (BCj+l l) del bloque de conmutación j+l-ésimo (BCj+l1 para todo valor entero de j comprendido entre 1 y m-l, y la salida (BemO) del último bloque de conmutación (Sem) constituye la salida

(20) del módulo de conmutación (2).

v/o

que el módulo de bypass (3) comprende un bloque de desacoplo de entrada (BOI8) del módulo de bypass (3) que dispone de una entrada (BOI81) y una salida (BOI80), al menos un bloque de bypass (BSI •...• BSr) que dispone de una entrada (881I,,,.,88rl) y de una salida (8810,... ,BBrO), y cuyo funcionamiento está

controlado por al menos una tensión de control (Vel •...• Ves), y

un bloque de desacoplo de salida (BOOB) del módulo de bypass (3) que dispone de una entrada (BOOBI) y una salida (BOOBO),

donde la entrada (BOIBI) del bloque de desacoplo de entrada (BOIB) del módulo de bypass (3) constituye la entrada (31) del módulo de bypass (3), la entrada (BB11) del primer bloque de bypass (BB1) está conectada a la salida (BOIBO) del bloque de desacoplo de entrada (BOIB) del módulo de bypass (3), la salida (BBkO) del bloque de bypass k·ésimo (BBk) está conectada a la entrada (BBk+1l) del bloque de bypass k+l·ésimo (BBk+1) para todo valor entero de k comprendido entre 1 y rol , la salida (B8rO) del último bloque de bypass (BBr) está conectada a la entrada (BOOBI) del bloque de desacoplo de salida (BOOB) del módulo de bypass (3), y la salida (BOOBO) del bloque de desacoplo de salida (BOOB) del módulo de bypass (3) constituye la salida (30) del módulo de bypass (3)
5. Sistema según reivin dicación número 4 caracterizado por

que el i-ésimo bloque de amplificación (BAi) de el al menos un bloque de amplificación (BAl, BAn), para todo valor entero de i comprendido entre 1 y n, puede tener dos modos de funcionamiento, un primer modo de funcionamiento denominado modo amplificación y un segundo modo de funcionamiento denominado modo corte

donde

en el modo amplificación, el i-ésimo bloque de amplificación (BAi) sitúa a su salida (BAiO) la señal presente a la entrada (BAil) amplificada, y en el modo corte, el i·ésimo bloque de amplificación (BAi) sitúa a su salida (BAiO) la señal presente a la entrada (BAi!) amplificada no permitiendo el paso la de señal presente en la entrada (BAil) a la salida (BAiOl
6. Sistema según reivindicación número 5 caracteri zado por

que en el modo amplificación del módulo de amplificación (1), todos los bloques de amplificación de el al menos un bloque de amplificación (BAl, ..., BAn) se encuentran en modo amplificación

v

que en el modo corte del módulo de amplificación U), al menos el primer bloque de amplificación (BAl) de el al menos un bloque de amplificación (BAl, ..., BAn) se encuentran en modo corte
7. Sistema según reivindicaciones números 4 a 6 caracterizado por que el j-ésimo bloque de conmutación (BCj) de el al menos un bloque de conmutación (Be1,...,

Sem) para todo valor entero de j comprendido entre 1 y m es de un primer tipo denominado bloque de conmutación serie (BCjSJ, con una entrada (BCjSI) y una salida {BCjSQJ, o de un segundo tipo denominado bloque de conmutación paralelo (BCjP), con una entrada (BCjPI) y una salida (BCjSOj

que el j-ésimo bloque de conmutación, de tipo serie (BCjS), de el al menos un bloque de conmutación (BC1, .., BCm). para todo va lor entero de j comprendido entre 1 y m, tiene dos modos de funcionamiento, un primer modo de funcionamiento denominado modo paso y un segundo modo de funcionamiento denominado modo corte

donde

en el modo paso, se establece una conexión entre la salida (BCjSO) del ¡-ésimo bloque de conmutación, de tipo serie (BCjS), y a la entrada (BCjSI) del ¡-ésimo bloque de conmutación, de tipo serie (BCjSI. y en el modo corte, se aísla la salida (BCjSO) del j-ésimo bloque de conmutación, de tipo serie (SCjS) . de la entrada (SCjSI) del ¡-ésimo bloque de conmutación, de tipo serie (SCjS)

y

que el ¡-ésimo bloque de conmutación, de tipo paralelo (BCjP), de el al menos un bloque de conmutación (BC1,..• SCm), para todo valor entero de j comprendido entre 1 y m, tiene dos modos de funcionamiento. un primer modo de funcionamiento denominado modo paso y un segundo modo de funcionamiento denominado modo corte

donde

en el modo paso, se habilita un camino a tierra para la señal presente a la entrada (BCjPI) del j-ésimo bloque de conmutación, de tipo paralelo (BCjP), y en el modo corte, se establece una conexión entre la salida (BCjPO) del j-ésimo bloque de conmutación, de tipo paralelo (BCjP). y la entrada (BCjPI) del j-ésimo bloque de conmutación, de tipo paralelo (BCjP).
8.

Sistema según reivindicación número 7 caracterizado por

que al menos el último bloque de conmutación (BCm), es del primer tipo de bloque de conmutación denominado bloque de conmutación serie (BCmS)
9.

Sistema segun reivindicación numero 8 caracterizado por

que en el modo paso de señal del módulo de conmutación (2). todos los bloques de conmutación de tipo serie (BClS, ...,BCmS) de el al menos un bloque de conmutación (BCl.... , BCm) se encuentran en modo paso. y todos los bloques de conmutación de tipo paralelo (BCIP, ...,BCm-1P) de el al menos un bloque de conmutación (BC1,..., BCm) se encuentran en modo corte

y

que en el modo aislamiento del módulo de conmutación (2). al menos un bloque de con mutació n serie (8ClS, ...,BCmS) de el al menos un bloque de conmutación (BCl, ... , BCm),que se encuentra más próximo a la salida del módulo de conmutación (20) que el bloque de conmutación de tipo paralelo (BClP, ...,BCm-1P) de el al menos un bloque de conmutación (BCl,..., Bem) más próximo a la salida del módulo de conmutación (20) V que se encuentra en

modo paso, se encuentra en modo corte.
10. Sistema segun reivindicaciones números 4 a 9 caracterizado por

que el k-ésimo bloque de bypass (BBk) de el al menos un bloque de bypass (B81, ...• BBk) para todo valor entero de k comprendido entre 1 y r es de un primer tipo denominado bloque de conmutación serie (BBkS), con una entrada (BBkSI) y una salida (BBkSO), o de un segundo tipo denominado bloque de conmutación paralelo (BBkPj, con una entrada (BBkPI) y una salida (BBkSO)

que el k-ésimo bloque de bypass, de tipo serie (BBkS), de el al menos un bloque de bypass (B81,.., BBr), para todo valor entero de k comprendido entre 1 y r, tiene dos modos de funcionamiento, un primer modo de funcionamiento denominado modo paso y un segundo modo de funcionamiento denominado modo corte

donde

en el modo paso, se establece una conexión entre la salida (BBkSO) del k-ésimo bloque de bypass, de tipo serie (BBkS) y la entrada (BBkSI) del k-ésimo bloque de bypass, de tipo serie (BBkS), y en el modo corte, se aísla la salida (BBkSO) del k-ésimo bloque de bypass, de tipo serie (BBkS) de la entrada (BBkSI) del k-ésimo bloque de bypass, de tipo serie (BBkS)

y

que el k-ésimo bloque de conmutación, de tipo paralelo (BBkP), de el al menos un bloque de conmutación (B81, .., BSr), para todo valor entero de k comprendido entre 1 y r, tiene dos modos de funcionamiento, un primer modo de funcionamiento denominado modo paso y un segundo modo de funcionamiento denominado modo corte

donde

en el modo paso se habilita un camino a tierra para la señal presente a la entrada (BBkPI) del k-ésimo bloque de conmutación, de tipo paralelo (BBkP), y en el modo corte, se establece una conexión entre la salida (BBkPO) del k-ésimo bloque de conmutación, de tipo paralelo (BBkP) y la entrada (BBkPI) del k-esimo bloque de conmutación, de tipo paralelo (BBkP)
11.

Sistema según reivindicaciones número 10 caracterizado por

que contiene al menos tres bloques de bypass (BB1, ...,BBr), donde al menos el primer bloque de bypass (BB1) y al menos el último bloque de bypass (BSr) son del primer tipo de bloque de bypass denominado bloque de bypass serie (BBkS) y al menos un bloque de bypass (BBk) situado entre el primer bloque de bypass (BS1) y el último bloque de bypass (SSr) es del segundo tipo denominado bloque de bypass paralelo (BBkP)
12.

Sistema según reivindicación número 11 caracterizado por

que en el modo paso de señal del módulo de bypass (3), todos los bloques de bypass de tipo serie (BB1S, ...,88rS) de el al menos un bloque de bypass (BB1, ..., BBr) se encuentran en modo paso, y todos los bloques de bypass de tipo paralelo (8B2P, ...,BBr-1P) de el al menos un bloque de conmutación (BB1,..., BBr) se encuentran en modo corte.

que en el modo aislamiento del módulo de bypass {31

al menos un bloque de bypass de tipo paralelo (BB2P, ...,BBr-lP) de el al menos un bloque de bypass (BBl,. _, BBr) se encuentra en modo paso,

al menos un bloque de bypass serie (BBIS, ...,88rS) de el al menos un bloque de bypass (B81,..., BB r J, que se encuentra más próximo a la entrada del módulo de bypass (31) que el bloque de bypass de tipo paralelo (BBIP, ...,BBr-1P) de el al menos un bloque de bypass (BB1,..., BBr) más próximo a la entrada del módulo de bypass (31) y que se encuentra en modo paso, se encuentra en modo corte

y al menos un bloque de bypass serie (B815, ...,88(5) de el al menos un bloque de bypass (B81,..., BBr J, que se encuentra más próximo a la salida del módulo de bypass (30) que el bloque de bypass de tipo paralelo (BBlP, ...,BBr-lP) de el al menos un bloque de bypass (BBl,...• BBr) más próximo a la salida del módulo de bypass (30) y que se encuentra en modo paso, se encuentra en modo corte.
13. Sistema según las reivindicación número 4 a 12 caracterizado por que al menos el i-esimo bloque de amplificación (BAi) de el al menos un bloque de amplificación (BA!,.., BAn), para todo valor entero de i comprendido entre 1 y n contiene

una entrada (BAil) una sa lida (BAiO) un transistor (TRBAi) de tecnología PHEMT cuya zona de funcionamiento está controlada por una primera tensión de control (Vcail), una segunda tensión de control (Vcai2) y una tercera tensión de control (Vcai3) y que dispone de un terminal de puerta (GTRBAi), de un terminal de drenador (OTRBAi) y de un terminal de surtidor (STRBAi) un condensador de drenador (CBAiD) conectado por uno de sus terminales al terminal de drenador (OTRBAi) del transistor (TRBAi) un condensador de surtidor (CBAiS) conectado por uno de sus terminales al terminal de surtidor (STRBAi) del transistor (TRBAi), y por otro terminal a tierra.

donde

la entrada (BAil) es el terminal de puerta del transistor (GTRBAi) la salida (BAiO) es un terminal del condensador de drenador {(BAiO) no conectado al terminal de drenador (DTRBAi) del transistor (TRBAi)

la primera tensión de control (Veail), la segunda tensión de control (Vcai2) y la tercera tensión de control (Vcai3) son al menos las al menos una tensión de control (Vcl, ..., Vcs) generadas por la red de polarización (4), la primera tensión de control (Vcail) se aplica al terminal de puerta (GTRBAi) del transistor (TRBAi), la segunda tensión de control (Vcai2) se aplica al terminal de drenador (OTRBAi) del transistor (TRBAi) y la tercera tensión de control (Vcai3) se aplica al terminal de surtidor (STRBAi) del transistor (TRBAi).
14. Sistema según reivindicación número 13 caracterizado por

que en el modo amplificación del i-esimo bloque de amplificación (BAi) para todo valor entero de i comprendido entre 1 y n, el valor de la primera tensión de control (Vcail), el valor de la segunda tensión de control (Vcai2) y el valor de la tercera tensión de control (Vcai3) son tales que el transistor (TRBAi) del i-esimo bloque de amplificación (BAi) se encuentra polarizado en zona activa. y en el modo corte del i-esimo bloque de amplificación (BAi) para todo valor entero de i comprendido entre 1 y n, el valor de la primera tensión de control (Veai!), el valor de la segunda

tensión de control (Vcai2) y el valor de la tercera tensión de control (Vcai3) son tales que el transistor ITRBAi) del j-ésimo bloque de amplificación (BAi) se encuentra polarizado en zona de corte.
15. Sistema según reivindicación números 7 a 14 ca racterizado por

que el primer tipo denominado bloque de conmutación serie (BCjS) contiene una entrada (BCjSI), una salida (BCjSQJ, un transistor (TRBCjS) de tecnología PHEMT cuya zona de funcionamiento está controlada por una primera tensión de control (Vccjsl) y por una segunda tensión de control (Vccjs2), y que dispon e de un terminal de puerta (GTRBCjSl, de un terminal A (ATRBCjS) y de un terminal B (BTRBCjS), una resistencia denominada de puerta (RBCjSG) conectada por uno de sus terminales al terminal de puerta (GTRBCjS) del transistor (TRBCjS), una resistencia denominada A (RBCjSA) conectada por uno de sus terminales al terminal A (ATRBCjS) del transistor (TRBCjS) una resistencia denominada B (RBCjSB) conectada por uno de sus terminales al terminal B (BTRBCjS) del transistor (TRBCjS)

donde

la entrada (BCjSI) del j-ésimo bloque de conmutación serie (BCjS) es el terminal A del amplificador (ATRBCjS) la salida (BCSjO) del bloque de conmutación serie (BCjS) es el terminal B del amplificador (BTRBCjS) la primera tensión de control (Vccjsl) V la segunda tensión de control (Vccjs2) son al menos las al menos una tensión de control (Vc1, ..., Ves) generadas por la red de polarización (4), la primera tensión de control (Vccjsl) se aplica a un terminal de la resistencia denominada de puerta (RBCjSG) no conectado al terminal de puerta (GTRBCjS) del transistor (TRBCjS),y la segunda tensión de control (Vccjs2) se aplica a un terminal de la resistencia denominada A (RBCjSA) no conectado al terminal A (ATRBCjS) del transistor (TRBCjS) y a un terminal de la resistencia denominada B (RBCSjB) no conectado al terminal B (BTRBCjS) del transistor (TRBCjS).

y

que el segundo tipo denominado bloque de conmutación paralelo (BCjP) contiene una entrada (BCjPI), una salida (BCjPO), un transistor (TRBCjP) de tecnología PHEMT cuya zona de funcionamiento está controlada por una tensión de control (Vccjpl), y que dispone de un terminal de puerta (GTRBCjP), de un terminal A (ATRBCjP), Y de un terminal B (BTRBCjP) conectado a tierra, una resistencia denominada de puerta (RBCjPG) conectada por uno de sus terminales al terminal de puerta del transistor (GTRBCjP) y un condensador (CBCjP) conectado por uno de sus terminales al terminal A (ATRBCjP) del transistor (TRBCjP)

donde la entrada (BCjPl) y la salida (BCjPO) del bloque de conmutación paralelo (BCjP) son un terminal del condensador (CBCjP) no conectado al terminal A (ATRBCjP) del transistor (TRBCjP) la tensión de control (Vccjpl) es al menos la al menos una tensión de control (Ve!, ..., Ves) generada por la red de polarización (4) y la tensión de control (Vccjpl) se aplica a un terminal de la resistencia denominada de puerta (RBCjPG) no conectado al terminal de puerta (GTRBCjP) del transistor (TRBCjP)
2.

JO
16.

Sistema según reivindicaciones números 15 caracterizado por

que en el modo paso del j-ésimo bloque de conmutación, de tipo serie (BCjSI. para todo valor entero de j comprendido entre 1 y m, el valor de la primera tensión de control (Vccjsl) y el valor de la segunda tensión de control (Vccjs2) son tales que el transistor (TRBCjS) del ¡-ésimo bloque de conmutación, de tipo serie (BCjSJ, se encuentra polarizado en zona lineal. que en el modo corte del j-ésimo bloque de conmutación, de tipo serie (BCjS), para todo valor entero de j comprendido entre 1 y m, el valor de la primera tensión de control (Vccjsl) y el valor de la segunda tensión de control (Vccjs2) son tales que el transistor (TRBCjS) del j-ésimo bloque de conmutación, de tipo serie (BCjS), se encuentra polarizado en zona de corte, que en el modo paso del j-ésimo bloque de conmutación, de tipo paralelo (BCjP), el valor la tensión de control (Vccjp1) es tal que el transistor (TRBCjP) del j-ésimo bloque de conmutación, de tipo paralelo (BCjP), se encuentra polarizado en zona lineal, y que en el modo corte del j-ésimo bloque de conmutación, de tipo paralelo (BCjP), el valor de la tensión de control (Vccjp1) es tal que el transistor (TRBCjP) del j-ésimo bloque de conmutación, de tipo paralelo (BCjP), se encuentra polarizado en zona de corte.
17.

Sistema según reivindicaciones números 15 y 16 caracterizado por

que el terminal A (ATRBCjS, ATRBCjP) del transistor (TR8CjS, TRBCjP) del j-ésimo bloque de conmutación (BCjS, BCjP) corresponde al terminal de drenador del transistor (TRBCjS. TRBCjP) del j-ésimo bloque de conmutación (BCjS. BCjP) y el terminal B (BTRBCjS. BTRBCjP) del transistor (TRBCjS. TRBCjP) del j-ésimo bloque de conmutación (BCjS. BCjP) corresponde al terminal de surtidor del transistor (TRBCjS, TRBCjP) del j-ésimo bloque de conmutación (BCjS, BCjP).

o

que el terminal B (BTRBCjS, BTRBCjP) del transistor (TRBCjS, TRBCjP) del j-ésimo bloque de conmutación (BCjS, BCjP) corresponde al terminal de drenador del transistor (TRBCjS, TRBCjP) del j-ésimo bloque de conmutación (BCjS, BCjP) y el terminal A (ATRBCjS, ATRBCjP) del transistor (TRBCjS, TRBCjP) del j-ésimo bloque de conmutación (BCjS, BCjP) corresponde al terminal de surtidor del transistor (TRBCjS, TRBCjP) del j-ésimo bloque de conmutación (BCjS. BCjP).
18. Sistema según reivindicaciones números 10 a 17 caracterizado por

que el primer tipo denominado bloque de bypass serie (BBkS) contiene un<l entrada (BBkSI), una sa lida (BBkSO), un transistor (TRBBkS) de tecnología PHEMT cuya zona de funcionamiento está controlada por una primera tensión de control (Vcbksl) y por una segunda tensión de control (Vcbks2l. y que dispone de un terminal de puerta (GTRBBkS). de un terminal A (ATRBBkS) y de un terminal B (BTRBBkS), una resistencia denominada de puerta (RBBSkG) conectada por uno de sus terminales al terminal de puerta (GTRBBkS) del transistor (TRBBkS) y una resistencia denominada AB (RBBkSAB) conectada por uno de sus terminales al terminal A (ATRBBkS) del transistor (TRBBkS) y por otro al terminal B (BTRBBkS) del transistor (TRBBkS)

donde la entrada (BBkSI) es el terminal A (ATRBBkS) del transistor (TRBBkS), la salida (BBkSO) es el terminal B (BTRBBkS) del transistor (TRBBkS), la primera tensión de conftol (Vcbksl) y la segunda tensión de control (Vcbks2) son al menos las al menos una tensión de control (Vc1, ..., Ves) generadas por la red de polarización (4) la primera tensión de control (Vcbksl) se aplica a un terminal de la resistencia denominada de puerta (RBBkSG) no conectado por uno de sus terminales al terminal de puerta (GTRBBkS) del transistor (TRBBkS),y

la segunda tensión de control (Vcbks2) se aplica al terminal B (BTRBBk5) del transistor (TRBBkS) que el segundo tipo denominado bloque de by pass paralelo (BBkP) contiene

una entrada (BBkPlj, una salida (BBkPOj, un transistor (TRBBkP) de tecnología PHEMT cuya zona de funcionamiento está controlada por una tensión de control (Vcbkpl), y que dispone de un terminal de pu erta (GTRBBkP), de un terminal A (ATRBBkPj, y de un terminal B (BTRBBkP) conectado a tierra, ,una resistencia de puerta (RBBkPG) conectada por uno de sus terminales al terminal de puerta (GTRBBkP) del transistor (TRBBkP) y un condensador (CBBkP) conectado por uno de sus terminales al terminal A (ATRBBkP) del transistor (TR BBkP)

donde la entrada (BBkPI) y la salida (BBkPO) del bloque de bypass paralelo (BBkP) son un terminal del condensador (CBBkP) no conectado al terminal A (ATRBBkP) del transistor (TRBBkP) la tensión de control (Vcbkp1) es al menos la al menos una tensión de control (Vel,..., Vcs) generada por la red de polarización (4) y la tensión de control (Vcbkp1) se aplica a un terminal de la resistencia denominada de puerta (RBBkPG) no conectado al terminal de puerta (GTRBBkP) del transistor (TRBBkP).
19. Sistema según reivindicación número 18 caracterizado por

que en el modo paso del k-ésimo bloque de bypass, de tipo serie (BBkS), de el al menos un

bloque de bypass (BB1,.., BBr), para todo valor entero de k comprendido entre 1 y r, el valor de

la primera tensión de control (Vcbks1) y el valor de la segunda tensión de control (Vcbks2) son

tales que el transistor (TRBBkS) del k-ésimo bloque de bypass, de tipo serie (BBkS), se encuentra

polarizado en zona lineal, y

que en el modo corte el k-ésimo bloque de bypass, de tipo serie (BBkS), de el al menos un

bloque de bypass (BB1,.., BSr), para todo valor entero de k comprendido entre 1 y r, el valor de

la primera tensión de control (Vcbks1) y el valor de la segunda tensión de control (Vcbks2) son

tales que el transistor (TRBBkS) del k-ésimo bloque de conmutación, de tipo serie (BBkS), se

encuentra polarizado en zona de corte

que en el modo paso del k-ésimo bloque de conmutación, de tipo paralelo (BBkP), de el al

menos un bloque de conmutación (BB1,.., BSr), para todo valor entero de k comprendido entre

1 y r, el valor la tensión de control (Vcbkp1) es tal que el transistor (TRBBkP) del k-esimo bloque

de con mutación, de tipo paralelo (BBkP), se encuentra polarizado en zona lineal, y

que en el modo corte del k-esimo bloque de conmutación, de tipo paralelo (BBkP), de el al

menos un bloque de conmutación (BB1,.., BBr), para todo valor entero de k comprendido entre

1 y r, el valor de la primera tensión de control (Vcbkp1) es tal que el transistor (TRBBkP) del k

ésimo bloque de conmutación, de tipo paralelo (BBkP), se encuentra polarizado en zona de corte
20. Sistema según reivindicaciones números 13 a 16 caracterizado por

que el terminal A del transistor (ATRBBkS, ATRBBkP) del k-esimo bloque de bypass (BBkS, BBkP) corrresponde al terminal de drena dar del transistor (TRBBkS, TRBBkP) del k-ésimo bloque de bypass (BBkS, BBkP) y el terminal B (BTRBBkS, BTRBBkP) del k-ésimo bloque de bypass (BBkS, BBkP) corresponde al terminal de surtidor del transistor (TRBBkS, TRBBkP) del k-ésimo bloque de bypass (BBk S, BBkP)

o

que el terminal B del transistor (BTRBBkS, BTRBBkP) del k-ésimo bloque de bypass (BBkS. BBkP) corresponde al terminal de drenador del transistor (TRBBkS, TRBBkP) del k-esimo bloque de bypass (BBkS, BBkP) y el terminal A (ATRBBkS, ATRBBkP) del k-esimo bloque de bypass (BBkS, BBkP) corresponde al terminal de surtidor del transistor (TRBBkS, TRBBkP) del k-ésimo bloque de bypass (BBkS, BBkP)
21. Sistema según reivindicaciones números 18 a 20 caracterizado por

que el transistor (TRBCjS) del j-esimo bloque de conmutación de tipo se rie (BCjS) de el al menos 5 un bloque de conmutación (BCl, ... Sem) es de tipo enhacement, para todo valor entero de j

comprendido entre 1 y m,

que el transistor (TRBCjP) del j-ésimo bloque de conmutación de tipo paralelo (aCjp) de el al menos un bloque de conmutación (BCI,... Sem) es de tipo depletion, para todo valor entero de j comprendido entre 1 y m,

10 que el transistor (TRBBkS) del k-esimo bloque de bypass de tipo serie (BBkS) de el al menos un bloque de bypass (B81, ... BBr) es de tipo depletion, para todo valor entero de k comprendido

entre 1 y r,

y que el transistor (TRBBkS) del k-ésimo bloque de conmutación de tipo paralelo (SSkP) de el al 15 menos un bloque de conmutación (SSl, ... BSr) es de tipo enhacement, para todo valor entero de k comprendido entre 1 y r,
22.-Sistema según reivindicaciones numeras 4 a 21 caracterizado por

20 que el bloque de adaptación de entrada del módulo de amplificación (BAlA) es una inductancia (LA1), siendo la entrada (SAIAI) de el bloque de adaptación de entrada del módulo de amplificación (SAlA) uno de los terminales de la inductancia (LAl), y la salida (SAlAD) de el bloque de adaptación de entrada del módulo de amplificación (SAlA) otro de los terminales de la inductancia (LA1),

25 que el módulo de amplificación (1) contiene exactamente dos bloques de amplificación (SAl, SA2).

que el bloque de adaptación de salida del módulo de amplificación (SAOA) es una línea de conexión que el módulo de conmutación (2) contiene exactamente un bloque de conmutación (BC1) del

30 primer tipo de bloque de conmutación denominado bloque de conmutación serie (SClS), dentro del cual se suprime la resistencia del terminal S (RSC1SG), que el bloque de desacoplo de entrada del módulo de bypass (SOIS) es un condensador de desacoplo de entrada (CSI). siendo la entrada (SOlSI) de el bloque de desacoplo de entrada del módulo de bypass (SOJS) uno de los terminales del condensador de desacoplo de entrada (CSI),

35 y la salida (BOIBO) de el bloque de desacoplo de entrada del módulo de bypass (BOIB) otro de los terminales del condensador de desacoplo de entrada (C81) que el módulo de bypass (3) contiene un primer bloque de bypass (BB1), un segundo bloque de bypass (BB2) y un tercer bloque de bypass (BB3), siendo el primer bloque (BBl) y el tercer bloque (BB3) del primer tipo de bloque de bypass denominado bloque de bypass serie

40 {BB1S,BS3S}, y siendo el segundo bloque (BB2) del segundo tipo de bloque de bypass denominado bloque de bypass paralelo (SS2P)

y que el bloque de desacoplo de salida del módulo de bypass (BOOB) es un condensador de desacoplo de salida (CBO), siendo la entrada (BOOBI) de el bloque de desacoplo de salida del

45 módulo de bypass (BOOB) uno de los terminales del condensador de desacoplo de salida (CSO), y la salida (BDOBO) de el bloque de desacoplo de salida del módulo de bypass (BOaS) otro de los terminales del condensador de desacoplo de salida (CBO).