JP2549741B2 - Ｃｍｏｓ集積回路用の静電放電気からの保護回路 - Google Patents

Ｃｍｏｓ集積回路用の静電放電気からの保護回路

Info

Publication number
JP2549741B2
JP2549741B2 JP2023622A JP2362290A JP2549741B2 JP 2549741 B2 JP2549741 B2 JP 2549741B2 JP 2023622 A JP2023622 A JP 2023622A JP 2362290 A JP2362290 A JP 2362290A JP 2549741 B2 JP2549741 B2 JP 2549741B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
circuit
voltage supply
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2023622A
Other languages
English (en)
Other versions
JPH02246265A (ja
Inventor
コリン・ハリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Mitel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Corp filed Critical Mitel Corp
Publication of JPH02246265A publication Critical patent/JPH02246265A/ja
Application granted granted Critical
Publication of JP2549741B2 publication Critical patent/JP2549741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はCMOS集積回路に接続するアナログ基準信号又
はバイアス電圧の供給入力端子用のラッチアップ及び静
電放電気からの保護回路に関する。
（従来の技術） CMOS集積回路には、出力回路と入力保護回路とを備え
た寄生二極装置を設置することができる。この寄生装置
を連結すると四層装置が形成される。この場合、寄生四
層二極装置は、時には寄生ラッチ装置とも呼ばれ、CMOS
回路と共に使用されるアナログ基準又はバイアス電圧供
給手段の入力端子に接続可能となる。
寄生ラッチ装置は通常オフ状態にあり、該装置の絶対
最大定格を超えないかぎりオフ状態は続く。この状態に
おいて、ラッチ装置は電力供給手段の電圧レール間に非
常に高いインピーダンスを生じている。又、寄生ラッチ
装置をオンにするには、通常、電流をCMOS回路の入力端
子か出力端子に強制的に流し、そうすることによって、
CMOS回路は静電放電あるいは電力供給手段の限界を超え
るEOSと呼ばれる過渡の正電圧又は負電圧がその入力端
子か出力端子に印加されることにより、その電流を取り
こむ。寄生ラッチ装置内の正フィードバック装置により
電流が中断された時でも、該ラッチ装置はオン状態を保
つように保証されている。
オン状態の寄生ラッチ装置はラッチアップされている
と言われる。このラッチアップとは、２つの電力供給レ
ール間に安定した低インピーダンス通路が形成されるこ
とを意味する。ラッチ装置が低インピーダンス状態に切
替わると、電力供給レール間に接続されたCMOS回路に大
電流が流れる。そして、電力抑制機構や、電力供給手段
の入力端子に過渡の正電圧や負電圧が印加されるのを防
ぐ機構がなければ、結果的に高電流が流れ、CMOS回路の
一部として一般に存在する相互導通ラインが蒸発し、破
壊されてしまう。従って、アナログ基準あるいはバイア
ス電圧供給手段の入力端子をラッチアップやESDから守
ることが大きな問題となっていた。
（発明が解決しようとする課題） アナログ基準又はバイアス電圧供給手段は、CMOS回路
チップの一部として（チップ上に）設置してもよいし、
CMOS回路チップとは別に（チップから離して）設置する
こともできるが、電力供給手段のフィルターに必要とさ
れるコンデンサは非常に大きく、チップ上に載置できな
いのでチップを取除く必要がある。その上、電力供給手
段のフィルターには外部コンデンサを使用するので、電
力供給手段の入力端子と直列に接続される抵抗は小さく
しなければならない。さもなければ、コンデンサのフィ
ルター効果に悪影響があらわれる。アナログ基準又はバ
イアス電圧供給手段の入力端子をラッチアップや高電圧
過渡電流（ESD）から守るために使用される従来の回路
においては、入力端子とコンデンサに直列に接続された
レジスタが利用されていた。しかし、本発明では、この
レジスタを削除して、実質上抵抗を全く備えていない回
路を使っている。従って、本発明によれば、電力供給手
段フィルターのコンデンサが原因となるフィルター効果
への悪影響が排除される。
CMOS集積回路において、ラッチアップやESDからの保
護用回路に使用されるレジスタは製造が困難であり、従
ってコスト高に結がっていた。しかるに、本発明ではこ
のレジスタの使用を完全に控え、コストの低下を図るも
のである。
更に、従来のラッチアップ及びESD保護回路の設計者
は、保護回路が接続されるCMOS回路の内部回路ノードに
ついての知識やアレンジが要求されていたが、しかし、
本発明ではそのような知識やアレンジは必要とされず、
それにもかかわらず、ESDやラッチアップから回路を守
ることができる。なぜなら、本発明の回路は、CMOS回路
とは独立したものであり、従って、CMOS回路は最適・最
善に設計可能となり、ラッチアップの影響の回避を断念
する必要もなくなる。というのは、電力供給手段の入力
端子に過渡の正電圧や負電圧が印加され発生するラッチ
アップなるものが全くひきおこされないからである。
（課題を解決するための手段） 本発明の一実施例によれば、電力供給手段の電力供給
入力端子と、寄生ラッチ装置を備えたCMOS集積回路の電
力端子との間の接続を守る回路が提供される。この保護
回路は少なくとも１つの電界効果トランジスタから構成
される。トランジスタのソース−ドレイン回路は、電力
供給入力端子とCMOS回路の電力端子間に接続される。
又、該トランジスタのゲートは電圧供給端子に接続され
る。この電圧供給端子の極性は、上記電界効果トランジ
スタがｎチヤンネル型のときは正であり、Ｐチヤンネル
型のときは負になっている。入力端子と電力端子との間
に通常の電流供給がなされている間は、ソース−ドレイ
ン回路はバイアス化されている。電圧供給端子と同一の
極性方向にある入力端子に生じる極端に高い過大電圧に
あり、トランジスタはバイアス化され、非導通状態にな
り、よって、CMOS集積回路は過電圧による電流から保護
される。
もう一つの実施例において、アナログ基準又はバイア
ス電圧供給手段の入力端子のためのラッチアップ並びに
ESD保護回路が提供される。該保護回路は電力供給手段
の入力端子とCMOS集積回路の電力端子との間に接続され
る。又、該保護回路はｎチヤンネル型電界効果第一トラ
ンジスタとＰチヤンネル型電界効果第二トランジスタと
で構成される。上記ｎチヤンネル型トランジスタのソー
スとドレインはＰチヤンネル型トランジスタのソースと
ドレインに直列に接続する。そして、ｎチヤンネル型ト
ランジスタのゲートは正電圧供給手段に接続し、Ｐチヤ
ンネル型トランジスタのゲートは負電圧供給手段に接続
されている。第二トランジスタと非接続の上記第一トラ
ンジスタのドレインあるいはソースは、電力供給入力端
子に接続され、第一トランジスタに非接続の上記第二ト
ランジスタのソースあるいはドレインはCMOS回路の電力
端子に接続されている。
（実施例） 以下、本発明の実施例について、添付図面を参照しな
がら説明する。
第１図は、ラッチアップ並びにESD保護用の周知回路
の概略図であるが、該回路は基準あるいはバイアス電圧
供給手段の入力端子２と、寄生ラッチ装置を有するCMOS
回路の電力端子に接続される出力端子３とに直列接続し
たレジスタ１を備えている。該回路はラッチアップから
保護される必要がある。ダイオード４の陽極は上記入力
端子２に接続され、ダイオード４の陰極は正電圧端子Vd
d（５ボルトが典型的）に接続されている。又、ダイオ
ード５の陰極は入力端子２に接続され、その陽極は接地
されている（負電圧Vss）。
入力端子２を過渡の正電圧や負電圧（ESD）から保護
するために、ダイオード４と５は、それぞれ端子２とVd
d、端子２とVssに接続されている。このダイオードの目
的は、入力端子２に存在する電圧が供給電圧Vddより、
１ダイオード電圧降下分以上超過したり、あるいは接地
電圧Vssより１ダイオード電圧降下分以上低下すること
を防止するためにある。
通常の環境下では、ダイオード４と５は逆バイアスさ
れている。しかし、過渡の正電圧が端子２にあらわれる
と、ダイオード４は順方向バイアスされ、入力電流を供
給電圧Vddに迂回させる。反対に、過渡の負電圧が端子
２に加わると、ダイオード５が順方向バイアスされ、供
給端子Vssから端子２への導通路を形成する。ダイオー
ド４と５が上記限度以上の入力電圧に対して、電力供給
端子VddとVssとにそれぞれ低抵抗路を与え、よって入力
端子２を保護している間は、レジスタを流れる入力電流
は実質上０である。入力端子２から引き出せる最大電流
が扱えるダイオードを選ばなければならない。
ラッチアップの発生を抑えるために、レジスタ１は電
力供給入力端子２と出力端子３とに直列に接続されてい
る。該レジスタは電流制御機構として働き、過渡の電流
が端子２・３間に流れるのを転じる。つまり、過渡の電
流は端子２及び３内のより抵抗の少ない通路、言い換え
ればVddあるいはVssに方向転換される。レジスタ１には
適当な抵抗値を与え、過渡の電流が端子２・３間に流れ
ないように十分な電流を転換する必要がある。このよう
に、CMOS集積回路にレジスタ１を形成することは困難で
もあり、高価でもあった。
その上、端子３に接続されている集積回路において
は、ラッチアップに感応する各内部ノードは一条の不純
物拡散片又はガードリングで周囲を保護する必要があっ
た。これは従来、ガードバンドとして知られている。ｎ
チヤンネル型装置はＰ＋をドープした拡散リングで保護
され、Ｐチヤンネル型装置はｎ＋をドープした拡散リン
グで包囲保護されている。これらの拡散リングは非常に
多量にドープした領域であり、種類の異なる素子間に疑
似電界効果チヤンネル型あるいは二極型の漏れ電流が導
通するのを防止する役目がある。それでなければ、不要
な漏れ電流が生じ、ラッチアップをひきおこしかねな
い。
本発明の一実施例によれば、第２図に示す如く、３つ
の電界効果トランジスタが使用され、ラッチアップ及び
ESDを防止している。ｎチヤンネル型電界効果トランジ
スタ11はソースとドレインが、Ｐチヤンネル型電界効果
トランジスタ12のソースとドレインに直列に接続されて
いる。トランジスタ11のソース側はアナログ基準又はバ
イアス電圧供給入力端子２に接続されている。そして、
トランジスタ11のドレイン側は、トランジスタ12のソー
ス側に接続されている。又、トランジスタ12のドレイン
は出力端子３に接続され、トランジスタ11のゲートはVd
dに、トランジスタ12のゲートはVssに各々接続されてい
る。バイパス用のｎチヤンネル型トランジスタ13のドレ
インは電力供給入力端子２に接続され、そのゲートとソ
ースはVssに接続されている。
動作においては、論理的にはトランジスタ11と12の両
ゲートはオン状態で、トランジスタ13のゲートはオフと
なっている。従って、通常の電力供給状況にあっては、
入力端子２と出力端子３との間に電流が流れる。この結
果、トランジスタ12のソース−ドレイン閾値電圧と、Vd
dからトランジスタ11のゲート−ソース閾値電圧を差し
引いた範囲内の電圧が出力端子３に存在する。トランジ
スタ11と12のドレイン−ソースへのチヤンネル抵抗は適
切に選択され、アナログ基準信号はバイアス電圧供給の
ための適切な入力抵抗を与える。
入力端子２に過大な電圧がかかると、端子３に接続す
る集積回路に正のラッチアップをひきおこす可能性があ
ると共に、トランジスタ11のソース電圧がゲート電圧を
上回るので、ドレインとソース間の電流の流れは停止
し、トランジスタは効果的に遮断される。一方、入力端
子２に過少な電圧がかかると、端子３に接続する集積回
路に負のラッチアップ状態をもたらすと共に、トランジ
スタ12の動作を停止させ、そのソースとドレイン間の電
流の流れを中断する。これはトランジスタ12のソース電
圧がゲート電圧に比して負となるからである。この結
果、過大電圧と過少電圧に伴う過渡の電流は、これらト
ランジスタ11と12を通過できず、入力端子２に接続する
回路は保護されることになる。
端子２と３との間に接続される保護回路に耐ラッチア
ップ性を付与するために、トランジスタ11と12はガード
バンドで包囲保護する必要がある。しかし、前述した通
り、この場合CMOS集積回路の内部ノードにアレンジを加
える必要はない。
ESDからの保護はトランジスタ11と13によって実現さ
れる。トランジスタ13の破壊電圧は10ボルトを超えない
のが典型であるので、過渡電圧に併う電流に対して低抵
抗電流導通路が形成されることとなる。トランジスタ13
はVddに直接に接続されているので、生成エネルギーの
大部分を通す。トランジスタ11あるいは12は非導通であ
るので、ESD過渡現象に起因する残存エネルギーはすべ
て、該トランジスタ11又は12に固有の二極装置を通過す
る。そして、該トランジスタ11又は12は、バイパストラ
ンジスタ13からの電流に対しては非常に高い抵抗を示
す。この種の構成はESDの保護に非常に有効である。
第３図に本発明の今一つの実施例を示す。第３図の回
路は第２図と同様であるが、トランジスタ13が省略され
ている。トランジスタ11と12は、既述の通り、ESDの過
渡電流が入力すると開路するので、トランジスタ13が省
略されてもESD保護に必要なレベルは得られる。この場
合、トランジスタ11と12の基板が、このとき発生する電
流を吸収する。
更に、もう一つの実施例によれば、第４図に示すごと
く、トランジスタ12が第２図の構成から省かれている。
この実施例において、正の過大電圧によって遮断される
時、正方向でのラッチアップは、高インピーダンスを示
すトランジスタ11によって回避される。負方向でのラッ
チアップの可能性は残るが、正方向でのラッチアップの
可能性は失くなる。又、トランジスタ12の削除により、
トランジスタ12のソース−ゲート閾値電圧からVssへの
装置の低電圧域が増大する。
あるいは、第５図に図示される通り、第２図の実施例
からトランジスタ11を削除することもできる。この場
合、負の過大電圧方向でのラッチアップは、負の過大電
圧により遮断された時、開回路を提供するトランジスタ
12により回避できる。正の過大電圧方向でのラッチアッ
プの可能性は残るが、負の過大電圧方向でのラッチアッ
プの可能性は除かれる。トランジスタ11の省略により、
Vddがトランジスタ11のゲート−ソース閾値電圧をひい
た値から、Vddへの装置の高電圧域が増大する。
（発明の効果） 以上の通り、本発明実施例によれば、電圧供給入力端
子２と出力端子３との間の直列抵抗は極めて小さく（実
質的には削除）できる利点がある。なぜなら、この抵抗
は、電界効果トランジスタ11、12の片分あるいは両方の
ソース−ドレインチャンネル型抵抗のみで成り立ってい
るからであり、端子２に接続される電力供給手段は端子
２か３に並列に接続するコンデンサによってフィルター
する必要があるので、上記のような小さい抵抗は、この
コンデンサが原因のフィルター効果の減少を最小限に抑
える効果がある。
又、本発明の実施例によれば、ラッチアップ保護回路
素子をすべて保護回路内に納めることができ、従って、
端子３に接続するCMOS集積回路において、ラッチアップ
保護のために内部感応ノードに接続されるトランジスタ
をガードバンドで保護する必要のあった従来例の欠点を
解決できる。
【図面の簡単な説明】
第１図はアナログ基準又はバイアス電圧供給手段の入力
端子のラッチアップ及びESDからの保護に用いられる従
来回路の回路図、 第２図はアナログ基準又はバイアス電圧供給手段の入力
端子のラッチアップ及びESDからの保護に用いられる本
発明の一実施例による回路の回路図、 第３図は本発明のラッチアップ及び減少ESD保護用回路
の回路図、 第４図は本発明の過大電圧保護用回路の回路図、 第５図は本発明の過少電圧保護用回路の回路図である。 ２……電力供給入力端子 ３……出力端子 11,12……電界効果トランジスタ 13……パイパス電界効果トランジスタ Vdd……正の電圧供給端子 Vss……負の電圧供給端子

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】電力供給手段の入力端子と、寄生ラッチ装
    置を有するCMOS集積回路の電力端子との間の接続を保護
    するための回路であって、 第一の電界効果トランジスタを備え、該第１のトランジ
    スタのソース−ドレイン回路は上記入力端子と電力端子
    間に接続されるとともに、そのゲートは電圧供給端子に
    接続され、該電圧供給端子の極性は上記第一の電界効果
    トランジスタがｎチャンネル型のとき正である一方、Ｐ
    チャンネル型のときは負であるように構成し、前記入力
    端子から電力端子へ電流が通常に供給されている時は該
    第一の電界効果トランジスタのソース−ドレイン回路が
    導通状態となる一方、上記入力端子に、電圧供給端子と
    同極性の過電圧があらわれると、上記該第一の電界効果
    トランジスタは非導通状態になり、過大電圧を起因とす
    る電流からCMOS回路を保護し、 そして、前記電界効果トランジスタと反対のチャンネル
    型の第２の電界効果トランジスタを備え、そのソース−
    ドレイン回路を前記第一の電界効果トランジスタのソー
    ス−ドレイン回路と直列に接続すると共に、そのゲート
    を上記第一の電界効果トランジスタの電圧供給端子と反
    対の極性をもつ電圧供給端子に接続し、 これにより、上記入力端子に、電圧供給端子と反対極性
    の低電圧があらわれると、上記該第二の電界効果トラン
    ジスタは非導通状態になり、これにより、CMOS集積回路
    を低電圧に起因する電流から保護することを特徴とする
    CMOS集積回路用の静電放電気からの保護回路。
  2. 【請求項２】請求項第（１）項記載の保護回路であっ
    て、更にバイパス電界効果トランジスタを備え、そのソ
    ースとドレインは前記入力端子と電圧供給端子との間に
    接続すると共に、そのゲートは電圧供給端子に接続し、
    該バイパス電界効果トランジスタと接続する電圧供給端
    子の極性は、該バイパス電界効果トランジスタがｎチャ
    ンネル型の場合は負である一方、Ｐチャンネル型の場合
    は正であるように構成したことを特徴とするCMOS集積回
    路用の静電放電気からの保護回路。
  3. 【請求項３】請求項第（１）項に記載の保護回路であっ
    て、更にバイパス電界効果トランジスタとガードバンド
    を備え、該バイパス電界効果トランジスタのソースとド
    レインは前記入力端子と電圧供給端子との間に接続する
    と共に、そのゲートは電圧供給端子に接続し、該バイパ
    ス電界効果トランジスタと接続する電力供給端子の極性
    は該バイパス電界効果トランジスタがｎチャンネル型の
    場合は負である一方、Ｐチャンネル型の場合は正である
    ように構成し、更に該ガードバンドは上記第一及び第二
    電界効果トランジスタのそれぞれを保護して、第一及び
    第二電界効果トランジスタを流れ得る電流を防止するよ
    う構成したことを特徴とするCMOS集積回路用の静電放電
    気からの保護回路。
  4. 【請求項４】CMOS集積回路と電圧供給入力間に接続する
    アナログ基準信号又はバイアス電圧供給手段のためのラ
    ッチアップ及び静電放電気からの保護手段であって、ｎ
    チャンネル型の第一の電界効果トランジスタとＰチャン
    ネル型の第二の電界効果トランジスタとから構成され、
    上記ｎチャンネル型の第一の電界効果トランジスタのソ
    ースとドレインは上記Ｐチャンネル型の第２の電界効果
    トランジスタのソースとドレインに直列に接続されると
    共に、上記ｎチャンネル型の第一の電界効果トランジス
    タのゲートは正の電圧供給端子に接続する一方、上記Ｐ
    チャンネル型の第二の電界効果トランジスタのゲートは
    負の電圧供給端子に接続し、更には一方の電界効果トラ
    ンジスタのドレインもしくはソースであって、他方の電
    界効果トランジスタに接続していない方は上記電圧入力
    端子に接続すると共に、上記他方の電界効果トランジス
    タのドレインもしくはソースであって、該一方の電界効
    果トランジスタに接続していない方を上記CMOS回路に接
    続して構成したことを特徴とするCMOS集積回路用の静電
    放電気からの保護回路。
  5. 【請求項５】請求項第（４）項に記載の保護回路であっ
    て、更にｎチャンネル型の第三の電界効果トランジスタ
    を備え、該第三の電界効果トランジスタのソースとゲー
    トは共に負の電圧供給端子に接続する一方、第三の電界
    効果トランジスタのドレインは前記電圧入力端子に接続
    することを特徴とするCMOS集積回路用の静電放電気から
    の保護回路。
  6. 【請求項６】請求項第（４）項または第（５）項記載の
    保護回路であって、更にガードバンドを設け、前記第一
    および第二の各電界効果トランジスタを包囲保護して、
    漏れ電流が第一あるいは第二トランジスタを通過するの
    を防止するよう構成したことを特徴とするCMOS集積回路
    用の静電放電気からの保護回路。
JP2023622A 1989-02-01 1990-01-31 Ｃｍｏｓ集積回路用の静電放電気からの保護回路 Expired - Fee Related JP2549741B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA589,834 1989-02-01
CA000589834A CA1314946C (en) 1989-02-01 1989-02-01 Protection of analog reference and bias voltage inputs

Publications (2)

Publication Number Publication Date
JPH02246265A JPH02246265A (ja) 1990-10-02
JP2549741B2 true JP2549741B2 (ja) 1996-10-30

Family

ID=4139555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023622A Expired - Fee Related JP2549741B2 (ja) 1989-02-01 1990-01-31 Ｃｍｏｓ集積回路用の静電放電気からの保護回路

Country Status (4)

Country Link
US (1) US5218506A (ja)
JP (1) JP2549741B2 (ja)
CA (1) CA1314946C (ja)
GB (1) GB2227898B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2676870B1 (fr) * 1991-05-24 1994-12-23 Sgs Thomson Microelectronics Structure de protection dans un circuit cmos contre le verrouillage.
US5301084A (en) * 1991-08-21 1994-04-05 National Semiconductor Corporation Electrostatic discharge protection for CMOS integrated circuits
US5807791A (en) * 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
TW307913B (en) * 1996-04-24 1997-06-11 Winbond Electronics Corp Protection circuit of CMOS integrated circuit
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US5793592A (en) * 1997-05-13 1998-08-11 International Business Machines Corporation Dynamic dielectric protection circuit for a receiver
TW359887B (en) * 1997-11-28 1999-06-01 Winbond Electronics Corp IC interline protective circuit
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6624992B1 (en) 2000-10-06 2003-09-23 Qualcomm, Incorporated Electro-static discharge protection circuit
US6812766B2 (en) 2001-05-22 2004-11-02 Matsushita Electric Industrial Co., Ltd. Input/output circuit of semiconductor integrated circuit
JP4620571B2 (ja) * 2005-11-21 2011-01-26 ルネサスエレクトロニクス株式会社 電池電圧監視装置
GB2464771B (en) * 2008-10-31 2013-11-20 Cambridge Silicon Radio Ltd Low voltage protection
US9583938B2 (en) 2015-05-01 2017-02-28 International Business Machines Corporation Electrostatic discharge protection device with power management
FR3131981B1 (fr) * 2022-01-17 2024-01-26 St Microelectronics Sa Dispositif de protection contre les décharges électrostatiques

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530312B2 (ja) * 1975-01-16 1980-08-09
JPS60786B2 (ja) * 1975-11-07 1985-01-10 株式会社東芝 絶縁ゲ−ト型電界効果トランジスタ集積回路
US4057844A (en) * 1976-06-24 1977-11-08 American Microsystems, Inc. MOS input protection structure
US4110775A (en) * 1976-08-23 1978-08-29 Festa Thomas A Schottky diode with voltage limiting guard band
JPS577969A (en) * 1980-06-18 1982-01-16 Toshiba Corp Semiconductor integrated circuit
JPS57147278A (en) * 1981-03-05 1982-09-11 Fujitsu Ltd Protecting device for mis integrated circuit
CA1175503A (en) * 1981-07-17 1984-10-02 Andreas Demetriou Cmos turn-on circuit
JPS62241429A (ja) * 1986-04-14 1987-10-22 Hitachi Ltd 半導体集積回路装置
JPH0695545B2 (ja) * 1988-01-07 1994-11-24 株式会社東芝 半導体集積回路
US4922371A (en) * 1988-11-01 1990-05-01 Teledyne Semiconductor ESD protection circuit for MOS integrated circuits
US4930037A (en) * 1989-02-16 1990-05-29 Advaced Micro Devices, Inc. Input voltage protection system

Also Published As

Publication number Publication date
GB2227898B (en) 1993-02-24
US5218506A (en) 1993-06-08
JPH02246265A (ja) 1990-10-02
GB2227898A (en) 1990-08-08
GB9000227D0 (en) 1990-03-07
CA1314946C (en) 1993-03-23

Similar Documents

Publication Publication Date Title
JP2549741B2 (ja) Ｃｍｏｓ集積回路用の静電放電気からの保護回路
US5617283A (en) Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps
US7755870B2 (en) Semiconductor integrated circuit device
EP1356524B1 (en) Esd protection devices
US6239958B1 (en) Electrostatic damage protection circuit and dynamic random access memory
US6442008B1 (en) Low leakage clamp for E.S.D. protection
US7271989B2 (en) Electrostatic discharge protection circuit
JP2001160615A (ja) スタック型ｍｏｓトランジスタ保護回路
US20230138437A1 (en) Electrostatic discharge protection circuit
US6337787B2 (en) Gate-voltage controlled electrostatic discharge protection circuit
US6049111A (en) Semiconductor device including protective circuit with guard ring
EP0802604B1 (en) Protection circuit
JPH07193195A (ja) Ｃｍｏｓ集積回路装置
US6218881B1 (en) Semiconductor integrated circuit device
EP0424394B1 (en) Means for reducing damage to jfets from electrostatic discharge events
JPH0548021A (ja) 半導体保護回路
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
JPH0290669A (ja) 半導体集積回路装置
KR100907894B1 (ko) 정전기 방전 보호회로
JP3633297B2 (ja) サージ保護装置及び方法
US20230154919A1 (en) Protection of a domain of an integrated circuit against overvoltages
JP2752680B2 (ja) 半導体集積回路装置の過電圧吸収回路
JP3003825B2 (ja) サージ電圧保護回路
US5574609A (en) Fail-safe MOS shutdown circuitry
US20240340001A1 (en) Clamp circuits

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees