JP4137814B2 - スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置 - Google Patents
スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置 Download PDFInfo
- Publication number
- JP4137814B2 JP4137814B2 JP2004043588A JP2004043588A JP4137814B2 JP 4137814 B2 JP4137814 B2 JP 4137814B2 JP 2004043588 A JP2004043588 A JP 2004043588A JP 2004043588 A JP2004043588 A JP 2004043588A JP 4137814 B2 JP4137814 B2 JP 4137814B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- fet
- source
- voltage
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 96
- 230000003321 amplification Effects 0.000 claims description 79
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 79
- 239000003990 capacitor Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 27
- 230000010355 oscillation Effects 0.000 claims description 21
- 230000002265 prevention Effects 0.000 claims description 11
- 238000010295 mobile communication Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 50
- 238000012545 processing Methods 0.000 description 34
- 230000001413 cellular effect Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 230000005533 two-dimensional electron gas Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 101150052401 slc44a1 gene Proteins 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 101150050114 CTL1 gene Proteins 0.000 description 1
- 101100494773 Caenorhabditis elegans ctl-2 gene Proteins 0.000 description 1
- 101150116431 Slc44a2 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21136—An input signal of a power amplifier being on/off switched
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21175—An output signal of a power amplifier being on/off switched
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
Description
本発明は、例えば携帯電話機，ＰＨＳ電話機（Personal Handyphone System），通信機能を備えたＰＤＡ装置（Personal Digital Assistant），通信機能を備えたノート型のパーソナルコンピュータ装置等の端末装置に適用して好適なスイッチ付電力増幅装置及び携帯通信端末装置に関する。
今日における我が国の携帯電話の加入者数は、人口の７０％を超えており、そのうち、ＣＤＭＡ技術（CDMA：Code Division Multiple Access）を用いた移動体通信端末装置の所有者数は、約４０％に相当している。今後の端末需要が、ＰＤＣ端末装置（PDC：Personal Digital Cellular）等からＷ−ＣＤＭＡ方式（W-CDMA：Wideband-CDMA）の移動体通信端末装置に置き換わると、移動体通信端末装置の需要は更に増加すると考えられる。
このＰＤＣ方式やＣＤＭＡ方式等の移動体無線通信システムにおいては、移動端末と基地局との間で無線回線を確立することで通信を行うようになっているのであるが、基地局との通信距離が変化したり、或いは伝送路上でフェージングの影響を受けたりするため、信号レベルが時々刻々と変化する。 このため、送信系においては、電力増幅器により、送信信号を所望の信号レベルに調整したうえで、基地局に送信するようになっている。
従来、送信系の電力増幅器の電源にＤＣ−ＤＣコンバータを用いて上記動作効率を改善する工夫がなされているが、ＤＣ−ＤＣコンバータは雑音を発生し、また、大容量のコイルが必要となる等、技術的課題も多い。
ここで、従来、特許文献１（特開平９−２８４１７０号公報）において、アンテナ共用器としての用途を前提とし、送信側スイッチ素子としゲート接地ＦＥＴを一つ用いてスイッチの歪み特性を向上させたアンテナスイッチが開示されている。
しかし、この特許文献１に開示されているアンテナスイッチは、送信側のアイソレーションが不十分のため、受信側から送信側に回り込む電力を十分阻止できない問題があり、双方向の信号を扱う場合には不適当である。
このように、複数の信号を選択的に切り替えて出力するスイッチ装置の場合、一方のラインの出力が他方のラインの出力に回り込む不都合を生ずる。この現象が生ずると、一方のラインの出力が、出力端子と他方のラインとに分流してしまうため、該出力にロスを生じてしまう。
近年の携帯電話機には、ＧＰＳセンサ（GPS：Global Positioning System）による現在位置測定機能、テレビジョン信号の受信機能、赤外線通信機能、カメラ装置を用いたテレビ電話機能等のアプリケーションと呼ばれる機能が多数付加されているため、基地局との間で高速通信を行う機会も多くなり、また、この高速通信を行う時間も長くなっている。このため、平均送信電力が１０ｍＷより更に増加する傾向にあり、大電力に増幅した送信出力を、ロスを生ずることなく送信可能とすることが必要となってきている。
本発明は上述の課題に鑑みてなされたものであり、複数のラインの信号を選択的に出力する際に、一方のラインからの出力が他方のラインの回り込む不都合を防止して、ロスを生ずることなく信号の出力を行うことができるようなスイッチ付電力増幅装置及び携帯通信端末装置の提供を目的とする。
本発明は、上述の課題を解決するために、
増幅用の第１のソース接地ＦＥＴ（電界効果トランジスタ）のゲート端子と入力端子との間に第１の整合回路を設け、
上記第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介してスイッチ用の第１のＦＥＴのソース端子を接続し、
上記スイッチ用の第１のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第２の整合回路を接続し、
上記第２の整合回路のもう一方の端子を、増幅用の第２のソース接地ＦＥＴのゲートに接続し、
上記増幅用の第２のソース接地ＦＥＴのドレイン端子に第３の整合回路を接続し、
上記増幅用の第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して上記スイッチ用の第１のＦＥＴと並列的に、スイッチ用の第２のＦＥＴのソース端子を接続し、
上記スイッチ用の第２のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第４の整合回路を接続し、
上記スイッチ用の第１のＦＥＴのゲート端子を第１の制御端子に接続し、
上記スイッチ用の第２のＦＥＴのゲート端子を第２の制御端子に接続し、
ソース端子と接地との間に第３の分圧抵抗を接続した電力調整用の第１のＦＥＴのドレイン端子を、第１の分圧抵抗を介して電源に接続し、
ソース端子と接地との間に第４分圧抵抗を接続した電力調整用の第２のＦＥＴのドレイン端子を、第２の分圧抵抗を介して上記電源に接続し、
上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第３の分圧抵抗で上記電源の電圧を分圧した際の電圧値よりも、上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第４の分圧抵抗で上記電源の電圧を分圧した際の電圧値の方が高い電圧値となるように、該各分圧抵抗の抵抗値を設定し、
上記電力調整用の第１及び第２のＦＥＴの各ドレイン端子同士を接続した接続点を、上記増幅用の第１のソース接地ＦＥＴのゲート端子と上記第１の整合回路との間に接続し、
上記電力調整用の第１のＦＥＴのゲート端子、及び上記スイッチ用の第１のＦＥＴのゲート端子を、それぞれ上記第１の制御端子に接続し、
上記電力調整用の第２のＦＥＴのゲート端子、及び上記スイッチ用の第２のＦＥＴのゲート端子を、それぞれ上記第２の制御端子に接続し、
上記第３の整合回路のもう一方の端子にソース端子を接続した第１のＦＥＴのドレイン端子と第２のＦＥＴのソース端子とを接続し、該第２のＦＥＴのドレイン端子と第３のＦＥＴのソース端子を接続し、同様に接続された第ＭのＦＥＴ（Ｍは自然数）のドレイン端子を出力端子と接続し、これらＭ個のＦＥＴの全てのゲート端子を上記第１の制御端子に接続することで第１の枝スイッチブロックを形成し、
上記第４の整合回路のもう一方の端子にソース端子を接続した第１のＦＥＴのドレイン端子と第２のＦＥＴのソース端子とを接続し、該第２のＦＥＴのドレイン端子と第３のＦＥＴのソース端子を接続し、同様に接続された第ＮのＦＥＴ（Ｎは自然数）のドレイン端子を上記出力端子と接続し、これらＮ個のＦＥＴの全てのゲート端子を上記第２の制御端子に接続することで第２の枝スイッチブロックを形成し、
上記第１の枝スイッチブロックが備えるＦＥＴの数Ｍと、上記第２の枝スイッチブロックが備えるＦＥＴの数Ｎとの関係を「Ｍ＜Ｎ」とした。
増幅用の第１のソース接地ＦＥＴ（電界効果トランジスタ）のゲート端子と入力端子との間に第１の整合回路を設け、
上記第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介してスイッチ用の第１のＦＥＴのソース端子を接続し、
上記スイッチ用の第１のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第２の整合回路を接続し、
上記第２の整合回路のもう一方の端子を、増幅用の第２のソース接地ＦＥＴのゲートに接続し、
上記増幅用の第２のソース接地ＦＥＴのドレイン端子に第３の整合回路を接続し、
上記増幅用の第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して上記スイッチ用の第１のＦＥＴと並列的に、スイッチ用の第２のＦＥＴのソース端子を接続し、
上記スイッチ用の第２のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第４の整合回路を接続し、
上記スイッチ用の第１のＦＥＴのゲート端子を第１の制御端子に接続し、
上記スイッチ用の第２のＦＥＴのゲート端子を第２の制御端子に接続し、
ソース端子と接地との間に第３の分圧抵抗を接続した電力調整用の第１のＦＥＴのドレイン端子を、第１の分圧抵抗を介して電源に接続し、
ソース端子と接地との間に第４分圧抵抗を接続した電力調整用の第２のＦＥＴのドレイン端子を、第２の分圧抵抗を介して上記電源に接続し、
上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第３の分圧抵抗で上記電源の電圧を分圧した際の電圧値よりも、上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第４の分圧抵抗で上記電源の電圧を分圧した際の電圧値の方が高い電圧値となるように、該各分圧抵抗の抵抗値を設定し、
上記電力調整用の第１及び第２のＦＥＴの各ドレイン端子同士を接続した接続点を、上記増幅用の第１のソース接地ＦＥＴのゲート端子と上記第１の整合回路との間に接続し、
上記電力調整用の第１のＦＥＴのゲート端子、及び上記スイッチ用の第１のＦＥＴのゲート端子を、それぞれ上記第１の制御端子に接続し、
上記電力調整用の第２のＦＥＴのゲート端子、及び上記スイッチ用の第２のＦＥＴのゲート端子を、それぞれ上記第２の制御端子に接続し、
上記第３の整合回路のもう一方の端子にソース端子を接続した第１のＦＥＴのドレイン端子と第２のＦＥＴのソース端子とを接続し、該第２のＦＥＴのドレイン端子と第３のＦＥＴのソース端子を接続し、同様に接続された第ＭのＦＥＴ（Ｍは自然数）のドレイン端子を出力端子と接続し、これらＭ個のＦＥＴの全てのゲート端子を上記第１の制御端子に接続することで第１の枝スイッチブロックを形成し、
上記第４の整合回路のもう一方の端子にソース端子を接続した第１のＦＥＴのドレイン端子と第２のＦＥＴのソース端子とを接続し、該第２のＦＥＴのドレイン端子と第３のＦＥＴのソース端子を接続し、同様に接続された第ＮのＦＥＴ（Ｎは自然数）のドレイン端子を上記出力端子と接続し、これらＮ個のＦＥＴの全てのゲート端子を上記第２の制御端子に接続することで第２の枝スイッチブロックを形成し、
上記第１の枝スイッチブロックが備えるＦＥＴの数Ｍと、上記第２の枝スイッチブロックが備えるＦＥＴの数Ｎとの関係を「Ｍ＜Ｎ」とした。
このような本発明は、第１の枝スイッチブロックを、第２の枝スイッチブロックよりも少ない数のＦＥＴで形成することで、第２の枝スイッチブロックのアイソレーションを、第１の枝スイッチブロックのアイソレーションよりも高くしている。
このため、第１の枝スイッチブロックからの出力を出力する際に、この出力が第２の枝スイッチブロックに回り込む不都合を防止することができ、該第１の枝スイッチブロックからの出力にロスを生ずることなく出力することができる。
本発明は、複数のラインの信号を選択的に出力する際に、一方のラインからの出力が他方のラインの回り込む不都合を防止して、ロスを生ずることなく信号の出力を行うことができる。
本発明は、図１に示すＷ−ＣＤＭＡ方式（W-CDMA：Wideband-Code Division Multiple Access）の携帯電話機に適用することができる。
［第１の実施の形態］
［携帯電話機の全体的な構成及び動作］
この本発明の第１の実施の形態となる携帯電話機は、受信時には、基地局から送信された無線周波信号をアンテナ１で受信する。このアンテナ１で受信された無線周波数信号は、アンテナ共用器２（ＤＵＰ）を介して受信回路３（ＲＸ）に供給される。
［携帯電話機の全体的な構成及び動作］
この本発明の第１の実施の形態となる携帯電話機は、受信時には、基地局から送信された無線周波信号をアンテナ１で受信する。このアンテナ１で受信された無線周波数信号は、アンテナ共用器２（ＤＵＰ）を介して受信回路３（ＲＸ）に供給される。
受信回路３は、周波数シンセサイザ４（ＳＹＮ）から供給された受信局部発振信号と、アンテナ１で受信された無線周波信号をミキシング処理することで、無線周波信号を中間周波信号に周波数変換してＣＤＭＡ信号処理部６に供給する。なお、周波数シンセサイザ４から出力される上記受信局部発振信号の周波数は、制御部５からの制御信号によって制御される。
ＣＤＭＡ信号処理部６は、上記受信中間周波信号に直交復調処理を施すと共に、受信チャネルに割り当てられた拡散符号（ＰＮ符号）を用いて逆拡散処理を施すことで、該受信中間周波信号を、データレートに応じた所定のフォーマットの受信データに変換して符号処理部７に供給する。なお、ＣＤＭＡ信号処理部６は、上記受信データのデータレートを示す情報を、受信データレートとして制御部５に供給する。
符号処理部７は、ＣＤＭＡ信号処理部６から供給された受信データに対して、制御部５から通知される受信データレートに応じた伸長処理を施した後、ビタビ復号等を用いた復号処理と誤り訂正復号処理を行って、ベースバンドの受信データを再生する。
ＰＣＭ符号処理部８は、制御部５で判別された通信の種別（音声通信或いはデータ通信）に応じて異なる信号処理を行う。
具体的には、音声通信時には、ＰＣＭ符号処理部８は、符号処理部７から供給された受信データをＰＣＭ復号処理してアナログ受話信号を出力する。このアナログ受話信号は、受話増幅器９にて増幅された後スピーカ部１０を介して発音される。
また、データ通信時には、ＰＣＭ符号処理部８は、符号処理部７から供給された受信データを制御部５に供給する。制御部５は、上記受信データをメモリ１１（ＲＡＭ）に格納する。また必要に応じて、上記受信データを図示しない外部インタフェースを介してＰＤＡ装置（PDA:Personal Digital Assistance）やノート型パーソナル・コンピュータへ出力する。
次に、送信時において、音声通信時における話者の送話音声は、マイクロホン部１２で集音され、送話増幅器１３で適正レベルまで増幅される。そして、ＰＣＭ符号処理部８でＰＣＭ符号化処理が施された後、送信データとして符号処理部７に供給される。
符号処理部７は、この音声通信時には、ＰＣＭ符号処理部８から供給された送信データに基づいて、入力音声のエネルギー量を検出し、この検出結果に基づいてデータレートを決定する。そして、上記送信データを上記データレートに応じたフォーマットのバースト信号に圧縮し、さらに誤り訂正符号化処理を施したのちＣＤＭＡ信号処理部６に供給する。
また、ＰＤＡ装置やノート型パーソナル・コンピュータから出力されたデータ、或いはデジタルカメラ装置から供給された画像データは、外部インタフェースを介して制御部５に供給され、制御部５からＰＣＭ符号処理部８を介して符号処理部７に供給される。さらに、電子メール（携帯メール）のデータ等も制御部５に供給され、この制御部５からＰＣＭ符号処理部８を介して符号処理部７に供給される。
符号処理部７は、このデータ通信時には、ＰＣＭ符号処理部８から供給された上記送信データを、予め設定されたデータレートに応じたフォーマットのバースト信号に圧縮し、さらに誤り訂正符号化処理を施してＣＤＭＡ信号処理部６に供給する。
なお、上記音声通信時及び上記データ通信時のいずれのデータレートも、送信データレートとして制御部５に通知される。
ＣＤＭＡ信号処理部６は、符号処理部７で圧縮されたバースト信号に対して、送信チャネルに割り当てられたＰＮ符号を用いて拡散処理を施す。そして、この拡散符号化された送信信号に対して直交変調処理を行い、この直交変調信号を送信回路１４（ＴＸ）に供給する。
送信回路１４は、上記直交変調信号を周波数シンセサイザ４から供給された送信局部発振信号とミキシング処理して無線周波信号に変換する。そして、送信回路１４は、制御部５から通知された送信データレートに基づいて、以下に詳細に説明する電力増幅回路により、上記無線周波信号の有効部分だけを高周波増幅し、送信無線周波信号として出力する。この送信回路１４から出力された送信無線周波信号は、アンテナ共用器２を介してアンテナ１に供給され、このアンテナ１から上記基地局へ向けてバースト送信される。
なお、文字入力等の所定の入力操作は操作部１５を操作することで行われ、携帯メールの文字等や画像等は表示部１６に表示されるようになっている。
［電力増幅回路の構成］
次に、このような当該実施の形態の携帯電話機の上記送信回路１４は、図２に示す特徴的な電力増幅回路が設けられている。この電力増幅回路は、２つの電力増幅用のＦＥＴ（Field Effect Transistor：電界効果トランジスタ）である第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２と、２つの出力切り替え用のＦＥＴである第１のスイッチＦＥＴ３１及び第２のスイッチＦＥＴ３２を有している。
次に、このような当該実施の形態の携帯電話機の上記送信回路１４は、図２に示す特徴的な電力増幅回路が設けられている。この電力増幅回路は、２つの電力増幅用のＦＥＴ（Field Effect Transistor：電界効果トランジスタ）である第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２と、２つの出力切り替え用のＦＥＴである第１のスイッチＦＥＴ３１及び第２のスイッチＦＥＴ３２を有している。
詳細には、この電力増幅回路は、ソース（Ｓ）接地とされた第１の増幅用ＦＥＴ２１のゲート（Ｇ）と入力端子２３（ＲＦｉｎ）との間に第１の整合回路２４（Ｍ１）を接続し、第１の増幅用ＦＥＴ２１のドレイン端子（Ｄ）に、直流電圧切断用のコンデンサ２５を介して第１のスイッチ用ＦＥＴ３１のソースを接続している。
第１のスイッチ用ＦＥＴ３１のドレインは、直流電圧切断用のコンデンサ２６を介して第２の整合回路２９（Ｍ２）の入力端子に接続されており、この第２の整合回路２９の出力端子は、ソース接地とされた第２の増幅用ＦＥＴ２２のゲートに接続されている。そして、この第２の増幅用ＦＥＴ２２のドレインは、第３の整合回路３０（Ｍ３）を介して第１の出力端子５１（ｏｕｔ１）に接続されている。
また、上記第１の増幅用ＦＥＴ２１のドレイン端子（Ｄ）は、直流電圧切断用のコンデンサ２７を介して第２のスイッチ用ＦＥＴ３２のソースにも接続されている。この第２のスイッチ用ＦＥＴ３２のドレインは、直流電圧切断用のコンデンサ２８を介して第４の整合回路３３（Ｍ４）の入力端子に接続されており、この第４の整合回路３３の出力端子が第２の出力端子５２（ｏｕｔ２）に接続されている。
そして、第１のスイッチ用ＦＥＴ３１のゲートは、図１に示す制御部５からの切り替え制御信号が供給される第１の制御端子４１（ｃｔｌ１）に接続されており、また、第２のスイッチ用ＦＥＴ３２のゲートは、上記制御部５からの切り替え制御信号が供給される第２の制御端子４２（ｃｔｌ２）に接続されている。
［電力増幅回路の動作］
このような電力増幅回路は、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で多段的に増幅した大電力の送信出力（第１の出力端子５１から出力）と、第１の増幅用ＦＥＴ２１のみで増幅した中電力の送信出力（第２の出力端子５２から出力）とを切り替えて出力するようになっている。
このような電力増幅回路は、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で多段的に増幅した大電力の送信出力（第１の出力端子５１から出力）と、第１の増幅用ＦＥＴ２１のみで増幅した中電力の送信出力（第２の出力端子５２から出力）とを切り替えて出力するようになっている。
具体的には、この例においては、−６０ｄＢｍ〜２０ｄＢｍ程度の範囲を「中電力」の範囲とし、２１ｄＢｍ〜３０ｄＢｍ程度の範囲を「大電力」の範囲としており、上記制御部５は、大電力の送信出力を得る場合、第１の制御端子４１に例えば２．７Ｖの制御信号を供給し、第２の制御端子４２に０Ｖの制御信号を供給する。これにより、ゲートに０Ｖの制御信号が供給された第２のスイッチ用ＦＥＴ３２がオフ動作し、ゲートに２．７Ｖの制御信号が供給された第１のスイッチ用ＦＥＴ３１がオン動作する。
そして、入力端子２３を介して供給された送信信号が、第１の増幅用ＦＥＴ２１により増幅され、第１のスイッチ用ＦＥＴ３１を介して第２の増幅用ＦＥＴ２２に供給され、この第２の増幅用ＦＥＴ２２により、さらに増幅されることで、例えば２８ｄＢｍ程度の大電力の送信出力として第１の出力端子５１から出力される。
これに対して、中電力の送信出力を得る場合、上記制御部５は、第１の制御端子４１に例えば０Ｖの制御信号を供給し、第２の制御端子４２に２．７Ｖの制御信号を供給する。これにより、ゲートに０Ｖの制御信号が供給された第１のスイッチ用ＦＥＴ３１がオフ動作し、ゲートに２．７Ｖの制御信号が供給された第２のスイッチ用ＦＥＴ３２がオン動作する。そして、入力端子２３を介して供給された送信信号が、第１の増幅用ＦＥＴ２１により増幅され、例えば１８ｄＢｍ程度の中電力の送信出力として第２の出力端子５２から出力される。
このように、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で多段的に増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第１の出力端子５１のライン）と、第１の増幅用ＦＥＴ２１のみで増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第２の出力端子５２のライン）を設け、各ラインに挿入接続された第１のスイッチ用ＦＥＴ３１及び第２のスイッチ用ＦＥＴ３２を選択的にオンオフ制御することで、中電力の出力時には、第２の増幅用ＦＥＴ２２を停止状態に制御して電力消費を抑制することができる。このため、中電力の出力時に、効率的に当該電力増幅回路を動作させることができる。
なお、この例では、制御部５は、第１或いは第２のスイッチ用ＦＥＴ３１，３２のゲートに印加する電圧（制御信号）を０Ｖとすることにより、該第１或いは第２のスイッチ用ＦＥＴ３１，３２を動作停止状態として、当該電力増幅回路の動作効率の向上を図ることとしたが、これは、第１或いは第２のスイッチ用ＦＥＴ３１，３２に供給している電源自体を停止制御して、いずれかのスイッチ用ＦＥＴ３１，３２を動作停止状態に制御するようにしてもよい。
［電力増幅回路の１チップ化］
〔ＪＰ−ＨＥＭＴの構成〕
ここで、この電力増幅回路は、上記各ＦＥＴ２１，２２，３１，３２として、通常の高電子移動トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）とは異なる構成を有するＨＥＭＴ（ＪＰ−ＨＥＭＴ）を用いることで、ガリウム砒素チップ上に集積化された１チップのモノリシックＩＣとなっている。
〔ＪＰ−ＨＥＭＴの構成〕
ここで、この電力増幅回路は、上記各ＦＥＴ２１，２２，３１，３２として、通常の高電子移動トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）とは異なる構成を有するＨＥＭＴ（ＪＰ−ＨＥＭＴ）を用いることで、ガリウム砒素チップ上に集積化された１チップのモノリシックＩＣとなっている。
図３に、このＪＰ−ＨＥＭＴの断面図を示す。このＪＰ−ＨＥＭＴの場合、ＧａＡｓ等の半絶縁性半導体基板６１上に、開口部６２ａを有する酸化シリコン膜６２が形成されている。
また、開口部６２ａにより表出した半導体基板部分上に、３つの半導体層、すなわち電子走行層６３、電子供給層６４及びバリア層６５が、それぞれ選択エピタキシャル成長法により形成されている。
これら３つの半導体層６３〜６５は、例えば電子走行層６３がアンドープのＧａＡｓ、電子供給層６４がＳｉをドーピングしたｎ型のＡｌＸ Ｇａ１−Ｘ Ａｓ（ｘ＝０．２〜０．３）、バリア層６５がアンドープのＡｌＸ Ｇａ１−Ｘ Ａｓでそれぞれ構成されている。
電子供給層６４と電子走行層６３では、材料に電子親和力差があり、かつ、電子供給層６４にｎ型不純物（ドナー）が導入されて電子走行層６３との間に仕事関数差があることから、熱平衡におけるヘテロ接合面でのエネルギー不連続箇所にバンドの曲がりを生ずる。これは、電子供給層６４側のドナーから生じた電子が電子走行層６３内に移動し、電子供給層６４内の端部でドナーが空乏化するためである。
電子走行層６３内の電子は極めて薄い範囲で２次元的に分布するため、「２次元電子ガス（２ＤＥＧ）」と称され、その発生母体であるドナーと空間的に分離される結果、不純物散乱等の影響を免れて極めて高速に移動可能となる。なお、以下、この２次元電子ガス（２ＤＥＧ）の層を「高移動度電荷チャネル」という。
酸化シリコン膜６２上に突出した３つの半導体層６３〜６５の両側面に、例えばＳｉ等のｎ型不純物が導入されたＧａＡｓからなるコンタクト半導体層６６がそれぞれ形成されている。このコンタクト半導体層６６は、オン抵抗低減のために設けられたもので、バリア層６５上に形成される従来のキャップ層に相当するものである。
コンタクト半導体層６６は、ヘテロ接合障壁を設けないで電子を流れやすくする意味では、電子走行層６３と同じ材料が望ましい。また、コンタクト半導体層６６の不純物濃度は、導電率を上げるために電子供給層６４より高いことが望ましい。
例えば、窒化シリコンからなる絶縁膜６７が、バリア層６５およびコンタクト半導体層６６の表面を覆って成膜されている。
窒化シリコン膜６７のバリア層６５上の箇所にゲート開口部６７ａが形成され、この開口部６７ａにより表出するバリア層６５の表面領域に、ｐ型のゲート不純物領域６８が形成されている。
また、ゲート開口部６７ａ内から窒化シリコン膜６７上にかけて、たとえばＴｉ／Ｐｔ／Ａｕ等からゲート電極６９が形成されている。ゲート電極６９に印加する電圧により、ゲート不純物領域６８を介して２次元電子ガス（２ＤＥＧ）濃度が変調される。ゲート電極６９上に、たとえば窒化シリコンからなる絶縁膜７０が成膜されている。
窒化シリコン膜６７，７０のコンタクト半導体層６６上の２箇所に、ソース開口部６７ｂまたはドレイン開口部６７ｃが形成され、これらの開口部６７ｂ，６７ｃにより表出するコンタクト半導体層６６上に、例えばＡｕＧｅ／Ｎｉからなるオーミック接続層７１がそれぞれ形成されている。少なくともオーミック接続層７１とコンタクト半導体層６６との界面に加熱により合金化領域６６ａが形成され、これにより、オーミックコンタクトが達成されている。オーミック接続層７１上には、図示しないソース電極又はドレイン電極が形成され、当該ＪＰ−ＨＥＭＴが形成されている。
なお、当該電力増幅回路の場合、このようなＪＰ−ＨＥＭＴ上にさらに層間絶縁膜を介して上層配線が形成され、１チップ化がなされている。
〔ＪＰ−ＨＥＭＴの特徴〕
このような構造のＪＰ−ＨＥＭＴでは、その動作電流（ドレイン電流）がドレイン電極、オーミック接続層７１、コンタクト半導体層６６を介して主に２次元電子ガス（２ＤＥＧ）の層に供給される。また、ソース側においても、主に２次元電子ガス（２ＤＥＧ）の層から流れだすドレイン電流が、コンタクト半導体層６６、オーミック接続層７１を介してソース電極に流入される。
このような構造のＪＰ−ＨＥＭＴでは、その動作電流（ドレイン電流）がドレイン電極、オーミック接続層７１、コンタクト半導体層６６を介して主に２次元電子ガス（２ＤＥＧ）の層に供給される。また、ソース側においても、主に２次元電子ガス（２ＤＥＧ）の層から流れだすドレイン電流が、コンタクト半導体層６６、オーミック接続層７１を介してソース電極に流入される。
このＪＰ−ＨＥＭＴは、ドレイン電流の経路に高抵抗なバリア層６５が介在しないため、ソース抵抗及びドレイン抵抗を小さくすることができ、オン抵抗の低減化を図ることができる。このため、通常のＨＥＭＴよりも、ハイパワー、高速、低ノイズ、及び低消費電力となっている。
また、このＪＰ−ＨＥＭＴは、良好なオーミック特性を得るために、厚さに限界があるオーミック接続層７１を直接２次元電子ガス層に接触させない構成であるため、２次元電子ガス層の端部が表出するように、積層された複数の半導体層をメサエッチング等で斜めに加工する必要がない。
メサエッチングで深く掘るには、ある程度広い面積が必要となるが、このＪＰ−ＨＥＭＴは、コンタクト半導体層６６の上部端面にオーミックコンタクトをとる構造であることから、面積増大も必要最小限とすることができ、微細化に適したものとなっている。このため、上記各ＦＥＴ２１，２２，３１，３２としてＪＰ−ＨＥＭＴを用いることにより、当該電力増幅回路を１チップで形成することができる。
また、上記各ＦＥＴ２１，２２，３１，３２の代わりにＨＢＴ（ヘテロ接合バイポーラトランジスタ）を用いて当該電力増幅回路を構成した場合、ＨＢＴは、正電源を用いることができるのであるが、当該電力増幅回路を１チップで形成することは困難となる（電力増幅回路がマルチチップ化する。）。また、上記各ＦＥＴ２１，２２，３１，３２として通常のＨＥＭＴを用いた場合、通常のＨＥＭＴは、負電源を用いる必要があるため、わざわざ負電源を形成する必要があるうえ、当該電力増幅回路を１チップで形成することが困難となる。
しかし、上記各ＦＥＴ２１，２２，３１，３２としてＪＰ−ＨＥＭＴを用いて当該電力増幅回路を構成することで、当該電力増幅回路を１チップで形成することができる。また、通常のＨＥＭＴが負電源を用いて使用するのに対して、このＪＰ−ＨＥＭＴの場合、正電源を使用することができる。このため、上記各ＦＥＴ２１，２２，３１，３２としてＪＰ−ＨＥＭＴを用いることで、わざわざ負電源を形成しなくても、当該携帯電話機のバッテリからの正電源をそのまま使用することができる。従って、負電源を形成するための特別な回路を省略することができ、当該携帯電話機の回路構成の簡略化を通じて、機器の小型軽量化を図ることができる。
［第１の実施の形態の効果］
以上の説明から明らかなように、この第１の実施の形態の携帯電話機は、送信回路１４の電力増幅回路に、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で多段的に増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第１の出力端子５１のライン）と、第１の増幅用ＦＥＴ２１のみで増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第２の出力端子５２のライン）を設け、各ラインに挿入接続された第１のスイッチ用ＦＥＴ３１及び第２のスイッチ用ＦＥＴ３２を選択的にオンオフ制御することで、中電力の出力時には、第２の増幅用ＦＥＴ２２を停止状態に制御して電力消費を抑制することができる。このため、当該電力増幅回路の全体的な動作効率の向上を図ることができる。
以上の説明から明らかなように、この第１の実施の形態の携帯電話機は、送信回路１４の電力増幅回路に、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で多段的に増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第１の出力端子５１のライン）と、第１の増幅用ＦＥＴ２１のみで増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第２の出力端子５２のライン）を設け、各ラインに挿入接続された第１のスイッチ用ＦＥＴ３１及び第２のスイッチ用ＦＥＴ３２を選択的にオンオフ制御することで、中電力の出力時には、第２の増幅用ＦＥＴ２２を停止状態に制御して電力消費を抑制することができる。このため、当該電力増幅回路の全体的な動作効率の向上を図ることができる。
特に、Ｗ−ＣＤＭＡ方式の携帯電話機の場合、送信出力が頻繁に変動するため、この頻繁に変動する送信出力に応じて、上記送信回路１４の電力増幅回路を効率良く動作させることができ、絶大な効果を得ることができる。
また、電力増幅回路を構成する各ＦＥＴ２１，２２，３１，３２としてＪＰ−ＨＥＭＴを用いているため、各ＦＥＴ２１，２２，３１，３２の微細化が可能であることから、当該電力増幅回路を１チップで形成することができる。
また、各ＦＥＴ２１，２２，３１，３２として、正電源を使用可能なＪＰ−ＨＥＭＴを用いているため、わざわざ負電源を形成しなくても、当該携帯電話機のバッテリからの正電源をそのまま使用することができる。従って、負電源を形成するための特別な回路を省略することができ、当該携帯電話機の回路構成の簡略化を通じて、機器の小型軽量化を図ることができる。
［第２の実施の形態］
次に、本発明の第２の実施の形態の携帯電話機の説明をする。この第２の実施の形態の携帯電話機は、送信回路１４の電力増幅回路において、上述の第１の増幅用ＦＥＴの出力電力を調整する電力調整部を設けたものである。なお、上述の第１の実施の形態と当該第２の実施の形態とでは、この点のみが異なる。このため、以下、この差異の説明のみ行い、重複説明は省略する。
次に、本発明の第２の実施の形態の携帯電話機の説明をする。この第２の実施の形態の携帯電話機は、送信回路１４の電力増幅回路において、上述の第１の増幅用ＦＥＴの出力電力を調整する電力調整部を設けたものである。なお、上述の第１の実施の形態と当該第２の実施の形態とでは、この点のみが異なる。このため、以下、この差異の説明のみ行い、重複説明は省略する。
［電力調整部の構成］
この第２の実施の形態の携帯電話機は、図４に示すように送信回路１４の電力増幅回路に、上記第１の増幅用ＦＥＴ２１のゲート電圧を調整することで、該第１の増幅用ＦＥＴ２１から第１の出力端子５１のラインを介して出力される中電力の出力レベルを調整する電力調整部８８を設けた構成となっている。
この第２の実施の形態の携帯電話機は、図４に示すように送信回路１４の電力増幅回路に、上記第１の増幅用ＦＥＴ２１のゲート電圧を調整することで、該第１の増幅用ＦＥＴ２１から第１の出力端子５１のラインを介して出力される中電力の出力レベルを調整する電力調整部８８を設けた構成となっている。
具体的には、この電力調整部８８は、分圧抵抗８３（Ｒ３）を介してソース接地された第１の調整用ＦＥＴ８５と、同様に分圧抵抗８４（Ｒ４）を介してソース接地された第２の調整用ＦＥＴ８６とを有している。
第１の調整用ＦＥＴ８５のゲートは、上記第１のスイッチ用ＦＥＴ３１のゲートに接続された第１の制御端子４１（ｃｔｌ１）に接続されており、また、第２の調整用ＦＥＴ８６のゲートは、上記第２のスイッチ用ＦＥＴ３２のゲートに接続された第２の制御端子４２（ｃｔｌ２）に接続されている。
また、各調整用ＦＥＴ８５，８６のドレインは、分圧抵抗８１或いは分圧抵抗８２を介して、基準電圧（Ｖｄｄ）が供給される基準電圧供給端子８７にそれぞれ接続されている。そして、分圧抵抗８１と第１の調整用ＦＥＴ８５のドレインとの接続間、及び分圧抵抗８２と第２の調整用ＦＥＴ８６のドレインとの接続間に、上記第１の増幅用ＦＥＴ２１のゲートを接続することで、当該電力調整部８８が構成されている。
なお、第１の調整用ＦＥＴ８５及び第２の調整用ＦＥＴ８６も、上述のＪＰ−ＨＥＭＴで形成されており、この電力増幅回路も１チップで形成されている。
［電力調整部の動作］
このような電力調整部８８において、大電力の出力時となると、上記制御部５は、第１の制御端子４１に例えば２．７Ｖの電圧を供給し、第２の制御端子４２に０Ｖの電圧を供給する。これにより、上述のように第１のスイッチ用ＦＥＴ３１がオン動作すると共に、第２のスイッチ用ＦＥＴ３２がオフ動作し、入力端子２３を介して供給された送信信号が、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で増幅され、例えば２８ｄＢｍ程度の大電力の送信電力とされ、第１の出力端子５１を介して出力される。
このような電力調整部８８において、大電力の出力時となると、上記制御部５は、第１の制御端子４１に例えば２．７Ｖの電圧を供給し、第２の制御端子４２に０Ｖの電圧を供給する。これにより、上述のように第１のスイッチ用ＦＥＴ３１がオン動作すると共に、第２のスイッチ用ＦＥＴ３２がオフ動作し、入力端子２３を介して供給された送信信号が、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で増幅され、例えば２８ｄＢｍ程度の大電力の送信電力とされ、第１の出力端子５１を介して出力される。
また、この場合、第１の制御端子４１に例えば２．７Ｖの電圧が供給され、第２の制御端子４２に０Ｖの電圧が供給されているため、電力調整部８８の第１の調整用ＦＥＴ８５がオン動作し、第２の調整用ＦＥＴ８６がオフ動作する。これにより、第１の増幅用ＦＥＴ２１のゲートには、基準電圧供給端子８７を介して供給される基準電圧が、分圧抵抗８１，８２，８３で分圧された値の電圧が供給されることとなる。
これに対して、中電力の出力時となると、上記制御部５は、第２の制御端子４２に例えば２．７Ｖの電圧を供給し、第１の制御端子４１に０Ｖの電圧を供給する。これにより、上述のように第１のスイッチ用ＦＥＴ３１がオフ動作すると共に、第２のスイッチ用ＦＥＴ３２がオン動作し、入力端子２３を介して供給された送信信号が、第１の増幅用ＦＥＴ２１のみで増幅され、第１の出力端子５１を介して出力される。
また、この場合、第２の制御端子４２に例えば２．７Ｖの電圧が供給され、第１の制御端子４１に０Ｖの電圧が供給されているため、電力調整部８８の第１の調整用ＦＥＴ８５がオフ動作し、第２の調整用ＦＥＴ８６がオン動作する。これにより、第１の増幅用ＦＥＴ２１のゲートには、基準電圧供給端子８７を介して供給される基準電圧が、分圧抵抗８１，８２，８４で分圧された値の電圧が供給されることとなる。
ここで、この電力調整部８８においては、分圧抵抗８１，８２，８３で上記基準電圧を分圧した際の電圧値Ｖ１（＝上記大電力出力時に第１の増幅用ＦＥＴ２１のゲートに供給される電圧値）と、分圧抵抗８１，８２，８４で上記基準電圧を分圧した際の電圧値Ｖ２（＝上記中電力出力時に第１の増幅用ＦＥＴ２１のゲートに供給される電圧値）との関係が、「Ｖｌ＜Ｖ２」となるように各分圧抵抗８１〜８４の値が設定されている。
このため、第１の増幅用ＦＥＴ２１のみで送信信号を増幅する中電力の出力時において、第１の増幅用ＦＥＴ２１のゲートに対して高い電圧値の電圧を供給し、この中電力の出力時における送信信号の電力値を、例えば１８ｄＢｍ程度に向上させることができる。
［第２の実施の形態の効果］
以上の説明から明らかなように、この第２の実施の形態の携帯電話機は、第１の増幅用ＦＥＴ２１のみで送信信号を増幅して出力する中電力の出力時に、この第１の増幅用ＦＥＴ２１のゲートに供給する電圧の電圧値を向上させる電力調整部８８を設けることにより、中電力の出力時における送信信号の電力値を向上させることができる。
以上の説明から明らかなように、この第２の実施の形態の携帯電話機は、第１の増幅用ＦＥＴ２１のみで送信信号を増幅して出力する中電力の出力時に、この第１の増幅用ＦＥＴ２１のゲートに供給する電圧の電圧値を向上させる電力調整部８８を設けることにより、中電力の出力時における送信信号の電力値を向上させることができる。
このため、必要とする送信電力が大きくなった場合でも、これに対応可能とすることができる他、上述の第１の実施の形態と同じ効果を得ることができる。
［第３の実施の形態］
次に、本発明の第３の実施の形態の携帯電話機の説明をする。この第３の実施の形態の携帯電話機は、送信回路１４の電力増幅回路において、第１の出力端子５１を介して出力される送信信号、及び第２の出力端子５２を介して出力される送信信号に生ずる位相差をキャンセルする位相調整回路を設けたものである。
次に、本発明の第３の実施の形態の携帯電話機の説明をする。この第３の実施の形態の携帯電話機は、送信回路１４の電力増幅回路において、第１の出力端子５１を介して出力される送信信号、及び第２の出力端子５２を介して出力される送信信号に生ずる位相差をキャンセルする位相調整回路を設けたものである。
なお、上述の各実施の形態と当該第３の実施の形態とでは、この点のみが異なる。このため、以下、この差異の説明のみ行い、重複説明は省略する。
また、以下、上述の第１の実施の形態の携帯電話機の電力増幅回路に位相調整回路を設けた例を説明する。
［第３の実施の形態の構成］
この第３の実施の形態の携帯電話機は、図５に示すように送信回路１４の電力増幅回路の、第１の増幅用ＦＥＴ２１から第２の出力端子５２のラインに位相調整回路９０が設けられている。
この第３の実施の形態の携帯電話機は、図５に示すように送信回路１４の電力増幅回路の、第１の増幅用ＦＥＴ２１から第２の出力端子５２のラインに位相調整回路９０が設けられている。
具体的には、位相調整回路９０は、第２のスイッチ用ＦＥＴ３２のドレインに接続された直流切断用コンデンサ２８と、第４の整合回路３３（Ｍ４）との間に挿入接続されている。
なお、この例では、位相調整回路９０を、第１の増幅用ＦＥＴ２１から第２の出力端子５２のライン側に設けることとして説明を進めるが、これは、第１の増幅用ＦＥＴ２１から第１の出力端子５１のライン側に設けるようにしてもよい。
［第３の実施の形態の動作］
この電力増幅回路の場合、大電力出力時には、送信信号を第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２の計２つの増幅用ＦＥＴで増幅して出力するのに対して、中電力出力時には、送信信号を第１の増幅用ＦＥＴ２１のみで増幅して出力する。送信信号は、１つの増幅用ＦＥＴを介すことで、その位相が例えば１８０度回転する。
この電力増幅回路の場合、大電力出力時には、送信信号を第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２の計２つの増幅用ＦＥＴで増幅して出力するのに対して、中電力出力時には、送信信号を第１の増幅用ＦＥＴ２１のみで増幅して出力する。送信信号は、１つの増幅用ＦＥＴを介すことで、その位相が例えば１８０度回転する。
このため、大電力出力時と中電力出力時では、出力される送信信号に１８０度の位相差が生ずるのであるが、位相調整回路９０は、この位相差をキャンセルして、送信信号を出力する。すなわち、中電力出力時における第１の増幅用ＦＥＴ２１からの送信信号の位相を、１８０度回転させて出力する。
［第３の実施の形態の効果］
これにより、第１の出力端子５１及び第２の出力端子５２から出力される送信信号の位相を同じ位相として出力することができる他、上述の各実施の形態と同じ効果を得ることができる。
これにより、第１の出力端子５１及び第２の出力端子５２から出力される送信信号の位相を同じ位相として出力することができる他、上述の各実施の形態と同じ効果を得ることができる。
また、位相調整回路９０を、中電力出力用のラインである、上記第１の増幅用ＦＥＴ２１から第２の出力端子５２のラインに設けているため、大電力出力用のライン側（上記第１の増幅用ＦＥＴ２１から第１の出力端子５１のライン）から出力される送信信号に出力ロスを生ずることなく、該大電力に増幅された送信信号を大電力のまま出力することができる。
すなわち、位相調整回路９０を設けると、その出力に多少のロスを生ずる。大電力出力時には、大きく増幅した電力をそのまま出力することが好ましいため、この例では、中電力出力用のライン側に位相調整回路９０を設けている。
なお、位相調整回路９０の出力ロスが容認できるのであれば、位相調整回路９０を大電力出力用のラインである、上記第１の増幅用ＦＥＴ２１から第１の出力端子５１のラインに設けてもよいことは上述のとおりである。
［第４の実施の形態］
次に、本発明の第４の実施の形態の携帯電話機の説明をする。この第４の実施の形態の携帯電話機は、上述のいずれかの実施の形態の携帯電話機に設けられている電力増幅回路の中電力出力用のライン及び大電力出力用のラインからの出力のうち、いずれか一方の出力を、上記制御部５からの制御信号に基づいて選択して出力する、当該携帯電話機特有の構成を有する選択スイッチを設けたものである。
次に、本発明の第４の実施の形態の携帯電話機の説明をする。この第４の実施の形態の携帯電話機は、上述のいずれかの実施の形態の携帯電話機に設けられている電力増幅回路の中電力出力用のライン及び大電力出力用のラインからの出力のうち、いずれか一方の出力を、上記制御部５からの制御信号に基づいて選択して出力する、当該携帯電話機特有の構成を有する選択スイッチを設けたものである。
なお、上述の各実施の形態と当該第４の実施の形態とでは、この点のみが異なる。このため、以下、この差異の説明のみ行い、重複説明は省略する。
また、以下、上述の第１の実施の形態の携帯電話機の電力増幅回路に対して上記選択スイッチを設けた例を説明する。
［第４の実施の形態の構成］
この第４の実施の形態の携帯電話機は、図６に示すように上記送信回路１４の電力増幅回路の、第１の増幅用ＦＥＴ２１から第１の出力端子５１のラインからの出力、及び第１の増幅用ＦＥＴ２１から第２の出力端子５２のラインからの出力のうち、いずれか一方の出力を、第１の制御端子４１及び第２の制御端子４２を介して上記制御部５から供給される制御信号に基づいて選択して出力する選択スイッチ１００を有している。
この第４の実施の形態の携帯電話機は、図６に示すように上記送信回路１４の電力増幅回路の、第１の増幅用ＦＥＴ２１から第１の出力端子５１のラインからの出力、及び第１の増幅用ＦＥＴ２１から第２の出力端子５２のラインからの出力のうち、いずれか一方の出力を、第１の制御端子４１及び第２の制御端子４２を介して上記制御部５から供給される制御信号に基づいて選択して出力する選択スイッチ１００を有している。
［選択スイッチの構成］
この選択スイッチ１００は、図７に示すように第１〜第Ｍの複数のＦＥＴ（ＦＥＴ１１〜ＦＥＴ１Ｍ：Ｍは２以上の自然数）を直列的に接続して構成した第１の枝スイッチブロック９６と、第１〜第Ｎの複数のＦＥＴ（ＦＥＴ２１〜ＦＥＴ２Ｎ：Ｎは３以上の自然数）を直列的に接続して構成した第２の枝スイッチブロック９７を有している。
この選択スイッチ１００は、図７に示すように第１〜第Ｍの複数のＦＥＴ（ＦＥＴ１１〜ＦＥＴ１Ｍ：Ｍは２以上の自然数）を直列的に接続して構成した第１の枝スイッチブロック９６と、第１〜第Ｎの複数のＦＥＴ（ＦＥＴ２１〜ＦＥＴ２Ｎ：Ｎは３以上の自然数）を直列的に接続して構成した第２の枝スイッチブロック９７を有している。
第１の枝スイッチブロック９６は、第１のＦＥＴ１１のドレインを第２のＦＥＴ１２のソースに接続し、第２のＦＥＴ１２のドレインを第３のＦＥＴ１３のソースに接続する等のように、前段のＦＥＴのドレインを次段のＦＥＴのソースに接続することで構成されている。
また、この第１の枝スイッチブロック９６の最前段に設けられた第１のＦＥＴ１１のソースは、上記第１の増幅用ＦＥＴ２１から第１の出力端子５１のラインで増幅された大電力の出力が供給される第１の入力端子９１に接続されている。
また、この第１の枝スイッチブロック９６の最後段に設けられた第ＭのＦＥＴ１Ｍのドレインは、当該選択スイッチ１００の出力端子９５に接続されている。
そして、この第１の枝スイッチブロック９６を構成する各ＦＥＴ１１〜ＦＥＴ１Ｍのゲートは、上記第１のスイッチ用ＦＥＴ３１のゲートに供給される制御信号と同じ制御信号が同じタイミングで供給される制御端子９３（ｃｔｌ１）に対して、それぞれ共通接続されている。
第２の枝スイッチブロック９７も同様であり、第１のＦＥＴ２１のドレインを第２のＦＥＴ２２のソースに接続し、第２のＦＥＴ２２のドレインを第３のＦＥＴ２３のソースに接続する等のように、前段のＦＥＴのドレインを次段のＦＥＴのソースに接続することで構成されている。
また、この第２の枝スイッチブロック９７の最前段に設けられた第１のＦＥＴ２１のソースは、上記第１の増幅用ＦＥＴ２１から第２の出力端子５２のラインで増幅された中電力の出力が供給される第２の入力端子９２に接続されている。
また、この第２の枝スイッチブロック９７の最後段に設けられた第ＮのＦＥＴ２Ｎのドレインは、当該選択スイッチ１００の出力端子９５に接続されている。
そして、この第２の枝スイッチブロック９７を構成する各ＦＥＴ２１〜ＦＥＴ２Ｎのゲートは、上記第２のスイッチ用ＦＥＴ３２に供給される制御信号と同じ制御信号が同じタイミングで供給される制御端子９４（ｃｔｌ２）に対して、それぞれ共通接続されている。
また、各枝スイッチブロック９６，９７を構成する各ＦＥＴ（ＦＥＴ１１〜ＦＥＴ１Ｍ及びＦＥＴ２１〜ＦＥＴ２Ｎ）は、それぞれ上述のＪＰ−ＨＥＭＴで形成されている。前述のように、各ＦＥＴをこのＪＰ−ＨＥＭＴで形成すると、各ＦＥＴを微細化することがができる。このため、当該第４の実施の形態の携帯電話機の電力増幅回路は、この選択スイッチ１００も含めて１チップで形成されている。
なお、この例では、選択スイッチ１００の各ＦＥＴは、ＪＰ−ＨＥＭＴで形成するものとして説明を進めるが、上記各ＦＥＴとして、ＨＢＴ（ヘテロ接合バイポーラトランジスタ）や通常のＨＥＭＴを用いるようにしてもよい。この場合でも、後述する効果と同じ効果を得ることができる。
ここで、前述のように第１の枝スイッチブロック９６に対しては、上記第１の増幅用ＦＥＴ２１から第１の出力端子５１のラインで増幅された大電力の出力が供給され、第２の枝スイッチブロック９７に対しては、上記第１の増幅用ＦＥＴ２１から第２の出力端子５２のラインで増幅された中電力の出力が供給されることから、第２の枝スイッチブロック９７を構成するＦＥＴの数（Ｎ個）よりも、第１の枝スイッチブロック９６を構成するＦＥＴの数（Ｍ個）の方が少なくなるように、各枝スイッチブロック９６，９７が構成されている（Ｍ＜Ｎ）。すなわち、例えば第１の枝スイッチブロック９６を２個のＦＥＴで構成した場合、第２の枝スイッチブロック９７は３個以上のＦＥＴで構成する等のように、各枝スイッチブロック９６，９７を構成するＦＥＴの数を、該各枝スイッチブロック９６，９７間で非対称としている。
［選択スイッチの動作］
まず、大電力の出力時となると、上述のように上記制御部５から図２に示す第１の制御端子４１に対して例えば２．７Ｖの制御信号が供給され、第２の制御端子４２に対して例えば０Ｖの制御信号が供給される。これにより、第１のスイッチ用ＦＥＴ３１がオン動作し、第２のスイッチ用ＦＥＴ３２がオフ動作して、第１の増幅用ＦＥＴ２１及び第２のＦＥＴ２２により、多段的に増幅された送信信号が出力される。
まず、大電力の出力時となると、上述のように上記制御部５から図２に示す第１の制御端子４１に対して例えば２．７Ｖの制御信号が供給され、第２の制御端子４２に対して例えば０Ｖの制御信号が供給される。これにより、第１のスイッチ用ＦＥＴ３１がオン動作し、第２のスイッチ用ＦＥＴ３２がオフ動作して、第１の増幅用ＦＥＴ２１及び第２のＦＥＴ２２により、多段的に増幅された送信信号が出力される。
第１の制御端子４１に供給された２．７Ｖの制御信号は、同じタイミングで、図７に示す選択スイッチ１００の第１の制御端子９３を介して第１の枝スイッチブロック９６を構成する各ＦＥＴ１１〜１Ｍのゲートにそれぞれ供給される。これにより、第１の枝スイッチブロック９６の各ＦＥＴ１１〜１Ｍがオン動作することとなる。
また、第２の制御端子４２に供給された０Ｖの制御信号は、同じタイミングで、図７に示す選択スイッチ１００の第２の制御端子９４を介して第２の枝スイッチブロック９７を構成する各ＦＥＴ２１〜２Ｎのゲートにそれぞれ供給される。これにより、第２の枝スイッチブロック９７の各ＦＥＴ２１〜２Ｎがそれぞれオフ動作することとなる。
そして、第１の入力端子９１を介して当該選択スイッチ１００に供給される上記第１の増幅用ＦＥＴ２１及び上記第２のＦＥＴ２２により多段的に増幅された送信信号は、第１の枝スイッチブロック９６の各ＦＥＴ１１〜１Ｍを順次介して出力端子９５に供給される。
次に、中電力の出力時となると、上述のように上記制御部５から図２に示す第１の制御端子４１に対して例えば０７Ｖの制御信号が供給され、第２の制御端子４２に対して例えば２．７Ｖの制御信号が供給される。これにより、第１のスイッチ用ＦＥＴ３１がオフ動作し、第２のスイッチ用ＦＥＴ３２がオン動作して、第１の増幅用ＦＥＴ２１のみで増幅された送信信号が出力される。
第１の制御端子４１に供給された０Ｖの制御信号は、同じタイミングで、図７に示す選択スイッチ１００の第１の制御端子９３を介して第１の枝スイッチブロック９６を構成する各ＦＥＴ１１〜１Ｍのゲートにそれぞれ供給される。これにより、第１の枝スイッチブロック９６の各ＦＥＴ１１〜１Ｍがオフ動作することとなる。
また、第２の制御端子４２に供給された２．７Ｖの制御信号は、同じタイミングで、図７に示す選択スイッチ１００の第２の制御端子９４を介して第２の枝スイッチブロック９７を構成する各ＦＥＴ２１〜２Ｎのゲートにそれぞれ供給される。これにより、第２の枝スイッチブロック９７の各ＦＥＴ２１〜２Ｎがそれぞれオン動作することとなる。
そして、第２の入力端子９２を介して当該選択スイッチ１００に供給される上記第１の増幅用ＦＥＴ２１のみで増幅された送信信号は、第２の枝スイッチブロック９７の各ＦＥＴ２１〜２Ｎを順次介して出力端子９５に供給される。
ここで、前述のように当該選択スイッチ１００は、大電力の送信信号が供給される第１の枝スイッチブロック９６のＦＥＴの数が、中電力の送信信号が供給される第２の枝スイッチブロック９７のＦＥＴの数よりも少なくなっている。枝スイッチブロックを構成するＦＥＴの数が多い程、挿入損も多くなり、また、アイソレーションも大きくなる。
このため、第１の枝スイッチブロック９６は、第２の枝スイッチブロック９７よりもＦＥＴの数が少ないため、挿入損も低くなり、上記大電力の送信信号にロスを発生させることなく、上記出力端子９５を介して出力させることができる。
また、第２の枝スイッチブロック９７のＦＥＴの数が、第１の枝スイッチブロック９６のＦＥＴの数よりも多いため、第２の枝スイッチブロック９７のアイソレーションの方が、第１の枝スイッチブロック９６のアイソレーションよりも高くなる。
このため、図７中に点線で示すように、第１の枝スイッチブロック９６を介した大電力の送信信号が、第２の枝スイッチブロック９７側に分流する（回り込む）不都合を防止することができ、図７中に実線で示すように、この分流によるロスを発生させることなく、効率良く大電力の送信信号を出力端子９５を介して出力することができる。
換言すれば、このように大電力出力時に第２の枝スイッチブロック９７が必要なアイソレーションを有するように、各枝スイッチブロック９６，９７を構成するＦＥＴの数が上記非対称に調整されている。
［第４の実施の形態の効果］
以上の説明から明らかなように、この第４の実施の形態の携帯電話機は、大電力の送信信号が供給される第１の枝スイッチブロック９６を構成するＦＥＴの数を、中電力の送信信号が供給される第２の枝スイッチブロック９７を構成するＦＥＴの数よりも少なくすることで、第１の枝スイッチブロック９６の挿入損を低減したうえで、第２の枝スイッチブロック９７のアイソレーションを高くする。
以上の説明から明らかなように、この第４の実施の形態の携帯電話機は、大電力の送信信号が供給される第１の枝スイッチブロック９６を構成するＦＥＴの数を、中電力の送信信号が供給される第２の枝スイッチブロック９７を構成するＦＥＴの数よりも少なくすることで、第１の枝スイッチブロック９６の挿入損を低減したうえで、第２の枝スイッチブロック９７のアイソレーションを高くする。
これにより、大電力の送信信号にロスを発生させることなく出力することができる。また、この大電力の送信信号が第１の枝スイッチブロック９６から第２の枝スイッチブロック９７に回り込む不都合を防止することができる。このため、大電力の送信信号を、この大電力のレベルを略々維持したままで出力することができる他、上述の各実施の形態と同じ効果を得ることができる。
［第５の実施の形態］
次に、本発明の第５の実施の形態の携帯電話機の説明をする。この第５の実施の形態の携帯電話機は、上述の第４の実施の形態の携帯電話機の選択スイッチ１００の各枝スイッチブロック９６，９７に対して、アイソレーション増加回路を付加したものである。
次に、本発明の第５の実施の形態の携帯電話機の説明をする。この第５の実施の形態の携帯電話機は、上述の第４の実施の形態の携帯電話機の選択スイッチ１００の各枝スイッチブロック９６，９７に対して、アイソレーション増加回路を付加したものである。
なお、上述の第４の実施の形態と当該第５の実施の形態とでは、この点のみが異なる。このため、以下、この差異の説明のみ行い、重複説明は省略する。
［第５の実施の形態の構成］
この第５の実施の形態の携帯電話機は、図８に示すように各枝スイッチブロック９６，９７に対して、第１，第２のアイソレーション増加回路１０１，１０２を接続している。
この第５の実施の形態の携帯電話機は、図８に示すように各枝スイッチブロック９６，９７に対して、第１，第２のアイソレーション増加回路１０１，１０２を接続している。
具体的には、第１のアイソレーション増加回路１０１は、ＦＥＴ１０３及び整合回路１０４を有している。ＦＥＴ１０３は、ゲートが第１の制御端子９３に接続されており、ドレインが、上記中電力の送信信号が供給される第２の入力端子９２に接続されている。また、このＦＥＴ１０３のソースは、上記整合回路１０４を介して接地されている。
同様に、第２のアイソレーション増加回路１０２は、ＦＥＴ１０５及び整合回路１０６を有している。ＦＥＴ１０５は、ゲートが第２の制御端子９４に接続されており、ドレインが、上記大電力の送信信号が供給される第１の入力端子９１に接続されている。また、このＦＥＴ１０５のソースは、上記整合回路１０６を介して接地されている。
［第５の実施の形態の動作及び効果］
このような選択スイッチ１００は、大電力の出力時において、第１の制御端子９３に供給される２．７Ｖの制御信号により、上記ＦＥＴ１０３がオン動作して第１のアイソレーション増加回路１０１が起動する。これにより、第２の枝スイッチブロック９７のアイソレーションを、より高くすることができる。従って、大電力の出力が、第１の枝スイッチブロック９６から第２の枝スイッチブロック９７に回り込む不都合を、より強力に防止して、さらに良好に大電力の送信信号を出力することができる。
このような選択スイッチ１００は、大電力の出力時において、第１の制御端子９３に供給される２．７Ｖの制御信号により、上記ＦＥＴ１０３がオン動作して第１のアイソレーション増加回路１０１が起動する。これにより、第２の枝スイッチブロック９７のアイソレーションを、より高くすることができる。従って、大電力の出力が、第１の枝スイッチブロック９６から第２の枝スイッチブロック９７に回り込む不都合を、より強力に防止して、さらに良好に大電力の送信信号を出力することができる。
また、中電力の出力時には、第２の制御端子９４に供給される２．７Ｖの制御信号により、上記ＦＥＴ１０５がオン動作して第２のアイソレーション増加回路１０２が起動する。
前述のように、第１の枝スイッチブロック９６のＦＥＴの数は、第２の枝スイッチブロック９７のＦＥＴの数よりも少ないため、第２の枝スイッチブロック９７のアイソレーションよりも、第１の枝スイッチブロック９６のアイソレーションの方が低くなっているのであるが、この第２のアイソレーション増加回路１０２が起動することで、中電力の出力が第２の枝スイッチブロック９７から第１の枝スイッチブロック９６に回り込む不都合を防止することができる。このため、中電力の送信出力も効率よく出力可能とすることができる。
この他、当該第５の実施の形態の携帯電話機は、上述の各実施の形態の携帯電話機と同じ効果を得ることができる。
［第６の実施の形態］
次に、本発明の第６の実施の形態の携帯電話機の説明をする。この第６の実施の形態の携帯電話機は、上述の第５の実施の形態の携帯電話機の選択スイッチ１００の第１の枝スイッチブロック９６を構成する各ＦＥＴを並列的に接続して構成したものである。
次に、本発明の第６の実施の形態の携帯電話機の説明をする。この第６の実施の形態の携帯電話機は、上述の第５の実施の形態の携帯電話機の選択スイッチ１００の第１の枝スイッチブロック９６を構成する各ＦＥＴを並列的に接続して構成したものである。
なお、上述の第５の実施の形態と当該第６の実施の形態とでは、この点のみが異なる。このため、以下、この差異の説明のみ行い、重複説明は省略する。
［第６の実施の形態の構成］
この第６の実施の形態の携帯電話機は、図９に示すように第１の枝スイッチブロック９６を構成する各ＦＥＴ１１〜ＦＥＴ１Ｍの各ソースを、第１の入力端子９１に共通接続すると共に、各ＦＥＴ１１〜ＦＥＴ１Ｍの各ドレインを出力端子９５に共通接続している。また、各ＦＥＴ１１〜ＦＥＴ１Ｍの各ゲートを、第１の制御端子９３に共通接続すると共に、該各ゲートを、上記第１のアイソレーション増加回路１０１のＦＥＴ１０３のゲートに共通接続している。
この第６の実施の形態の携帯電話機は、図９に示すように第１の枝スイッチブロック９６を構成する各ＦＥＴ１１〜ＦＥＴ１Ｍの各ソースを、第１の入力端子９１に共通接続すると共に、各ＦＥＴ１１〜ＦＥＴ１Ｍの各ドレインを出力端子９５に共通接続している。また、各ＦＥＴ１１〜ＦＥＴ１Ｍの各ゲートを、第１の制御端子９３に共通接続すると共に、該各ゲートを、上記第１のアイソレーション増加回路１０１のＦＥＴ１０３のゲートに共通接続している。
［第６の実施の形態の動作及び効果］
このような選択スイッチ１００は、大電力出力時となると、第１の制御端子９３を介して供給される２．７Ｖの制御信号により、第１の枝スイッチブロック９６の各ＦＥＴ１１〜ＦＥＴ１Ｍがオン駆動され、第１の入力端子９１を介して供給される大電力の送信信号が、該各ＦＥＴ１１〜ＦＥＴ１Ｍを介して出力端子９５から出力される。
このような選択スイッチ１００は、大電力出力時となると、第１の制御端子９３を介して供給される２．７Ｖの制御信号により、第１の枝スイッチブロック９６の各ＦＥＴ１１〜ＦＥＴ１Ｍがオン駆動され、第１の入力端子９１を介して供給される大電力の送信信号が、該各ＦＥＴ１１〜ＦＥＴ１Ｍを介して出力端子９５から出力される。
また、第１の制御端子９３を介して供給される２．７Ｖの制御信号により、第１のアイソレーション増加回路１０１がオン駆動され、第２の枝スイッチブロック９７のアイソレーションが増加する方向に調整される。
これにより、上述の第５の実施の形態の携帯電話機と同じ効果に加え、上述の第１〜第４の実施の形態と同じ効果を得ることができる。
［第７の実施の形態］
次に、本発明の第７の実施の形態の携帯電話機の説明をする。この第７の実施の形態の携帯電話機は、上述の第４の実施の形態の携帯電話機の選択スイッチ１００に対して発振防止用回路を設けたものである。
次に、本発明の第７の実施の形態の携帯電話機の説明をする。この第７の実施の形態の携帯電話機は、上述の第４の実施の形態の携帯電話機の選択スイッチ１００に対して発振防止用回路を設けたものである。
なお、上述の第４の実施の形態と当該第７の実施の形態とでは、この点のみが異なる。このため、以下、この差異の説明のみ行い、重複説明は省略する。
［第７の実施の形態の構成］
この第７の実施の形態の携帯電話機は、図１０に示すように選択スイッチ１００に対して第１，第２の発振防止回路１１１，１１２が設けられている。
この第７の実施の形態の携帯電話機は、図１０に示すように選択スイッチ１００に対して第１，第２の発振防止回路１１１，１１２が設けられている。
第１の発振防止回路１１１は、ＦＥＴ１１３と、コンデンサ１１４及び例えば５０Ωの抵抗１１５を直列接続することで構成された終端整合回路１１６とを有している。ＦＥＴ１１３は、ゲートが第１の制御端子９３に接続され、ドレインが第２の入力端子９２に接続されると共に、ソースが、上記終端整合回路１１６を介して接地されている。
同様に、第２の発振防止回路１１２は、ＦＥＴ１１７と、コンデンサ１１８及び例えば５０Ωの抵抗１１９を直列接続することで構成された終端整合回路１２０とを有している。ＦＥＴ１１７は、ゲートが第２の制御端子９４に接続され、ドレインが第１の入力端子９１に接続されると共に、ソースが、上記終端整合回路１２０を介して接地されている。
［第７の実施の形態の動作］
上述のように、この選択スイッチ１００は、大電力出力時には、第１の枝スイッチブロック９６に２．７Ｖの制御信号を供給することで、第１の入力端子９１を介して供給される大電力の送信信号を選択して出力し、中電力出力時には、第２の枝スイッチブロック９７に２．７Ｖの制御信号を供給することで、第２の入力端子９２を介して供給される中電力の送信信号を選択して出力するのであるが、このような出力の切り替えを行うと、該出力の切り替えを行った際に、瞬間的に出力が開放されるため発振するおそれがある。
上述のように、この選択スイッチ１００は、大電力出力時には、第１の枝スイッチブロック９６に２．７Ｖの制御信号を供給することで、第１の入力端子９１を介して供給される大電力の送信信号を選択して出力し、中電力出力時には、第２の枝スイッチブロック９７に２．７Ｖの制御信号を供給することで、第２の入力端子９２を介して供給される中電力の送信信号を選択して出力するのであるが、このような出力の切り替えを行うと、該出力の切り替えを行った際に、瞬間的に出力が開放されるため発振するおそれがある。
すなわち、当該選択スイッチ１００、及び当該選択スイッチ１００の前段に設けられている電力増幅回路（第１の実施の形態〜第４に実施の形態で説明した電力増幅回路）は、上記制御信号により同じタイミングでその動作が制御される。このため、この電力増幅回路の、使用しない方のラインをオフ制御する動作と、当該選択スイッチ１００の切り替え動作は略々同時に行われるはずであるが、実際には、電力増幅回路と選択スイッチ１００に対して同じタイミングで制御信号を供給しても、当該選択スイッチ１００の切り替え動作速度の方が、上記電力増幅回路の使用しない方のラインをオフ制御する速度よりも速くなる。このため、当該選択スイッチ１００の切り替えの際に、瞬間的に出力が開放されて発振するおそれがある。
このため、この選択スイッチ１００は、大電力の出力時となると、第１の制御端子９３に供給される２．７Ｖの制御信号により、上記ＦＥＴ１１３がオン動作して第１の発振防止回路１１１が起動する。これにより、第２の入力端子９２を介して供給されていた中電力の送信信号を終端整合回路１１６で終端することができ、上記発振を防止することができる。
同様に、この選択スイッチ１００は、中電力の出力時となると、第２の制御端子９４に供給される２．７Ｖの制御信号により、上記ＦＥＴ１１７がオン動作して第２の発振防止回路１１２が起動する。これにより、第１の入力端子９１を介して供給されていた大電力の送信信号を終端整合回路１２０で終端することができ、上記発振を防止することができる。
［第７の実施の形態の効果］
以上の説明から明らかなように、この第２の実施の形態の携帯電話機は、各枝スイッチブロック９６，９７に発振防止回路を設け、大電力出力時には、第２の枝スイッチブロック９７の中電力出力を終端し、中電力出力時には、第１の枝スイッチブロック９６の大電力出力を終端する。
以上の説明から明らかなように、この第２の実施の形態の携帯電話機は、各枝スイッチブロック９６，９７に発振防止回路を設け、大電力出力時には、第２の枝スイッチブロック９７の中電力出力を終端し、中電力出力時には、第１の枝スイッチブロック９６の大電力出力を終端する。
これにより、選択スイッチ１００の切り替え時に生ずる発振を防止することができる他、上述の各実施の形態の携帯電話機と同じ効果を得ることができる。
［変形例］
上述の各実施の形態の説明では、本発明をＷ−ＣＤＭＡ方式の携帯電話機に適用することとしたが、これはＰＤＣ方式等の他の方式の携帯電話機或いは通信端末装置に適用してもよい。
上述の各実施の形態の説明では、本発明をＷ−ＣＤＭＡ方式の携帯電話機に適用することとしたが、これはＰＤＣ方式等の他の方式の携帯電話機或いは通信端末装置に適用してもよい。
また、上述の各実施の形態の説明では、本発明を、電力増幅回路からの出力の切り替えを行う選択スイッチに適用することとしたが、これは、出力の切り替えを行う回路であれば、例えばアンテナスイッチ等の他の回路に適用してもよい。
最後に、本発明は、一例として開示した上述の各実施の形態に限定されることはない。このため、上述の各実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論であることを付け加えておく。
１４ 送信回路、２１ 第１の増幅用ＦＥＴ、２２ 第２の増幅用ＦＥＴ、２３ 入力端子、２４ 第１の整合回路、２５ 直流電圧切断用のコンデンサ、２６ 直流電圧切断用のコンデンサ、２７ 直流電圧切断用のコンデンサ、２８ 直流電圧切断用のコンデンサ、２９ 第２の整合回路、３０ 第３の整合回路、３１ 第１のスイッチ用ＦＥＴ、３２ 第２のスイッチ用ＦＥＴ、３３ 第４の整合回路、５１ 第１の出力端子、５２ 第２の出力端子、８１ 分圧抵抗、８２ 分圧抵抗、８３ 分圧抵抗、８４ 分圧抵抗、８５ 第１の調整用ＦＥＴ、８６ 第２の調整用ＦＥＴ、８７ 基準電圧供給端子、８８ 電力調整部、９０ 位相調整部、９１ 選択スイッチの第１の入力端子、９２ 選択スイッチの第２の入力端子、９３ 選択スイッチの第１の制御端子、９４ 選択スイッチの第２の制御端子、９５ 選択スイッチの出力端子、９６ 第１の枝スイッチブロック、９７ 第２の枝スイッチブロック、１００ 選択スイッチ、１０１ アイソレーション増加回路、１０２ アイソレーション増加回路、１０３ ＦＥＴ、１０４ 整合回路、１０５ ＦＥＴ、１０６ 整合回路、１１１ 第１の発振防止回路、１１２ 第２の発振防止回路、１１３ ＦＥＴ、１１６ 終端整合回路、１１７ ＦＥＴ、１２０ 終端整合回路
Claims (12)
- 増幅用の第１のソース接地ＦＥＴ（電界効果トランジスタ）のゲート端子と入力端子との間に第１の整合回路を設け、
上記第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介してスイッチ用の第１のＦＥＴのソース端子を接続し、
上記スイッチ用の第１のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第２の整合回路を接続し、
上記第２の整合回路のもう一方の端子を、増幅用の第２のソース接地ＦＥＴのゲートに接続し、
上記増幅用の第２のソース接地ＦＥＴのドレイン端子に第３の整合回路を接続し、
上記増幅用の第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して上記スイッチ用の第１のＦＥＴと並列的に、スイッチ用の第２のＦＥＴのソース端子を接続し、
上記スイッチ用の第２のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第４の整合回路を接続し、
上記スイッチ用の第１のＦＥＴのゲート端子を第１の制御端子に接続し、
上記スイッチ用の第２のＦＥＴのゲート端子を第２の制御端子に接続し、
ソース端子と接地との間に第３の分圧抵抗を接続した電力調整用の第１のＦＥＴのドレイン端子を、第１の分圧抵抗を介して電源に接続し、
ソース端子と接地との間に第４分圧抵抗を接続した電力調整用の第２のＦＥＴのドレイン端子を、第２の分圧抵抗を介して上記電源に接続し、
上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第３の分圧抵抗で上記電源の電圧を分圧した際の電圧値よりも、上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第４の分圧抵抗で上記電源の電圧を分圧した際の電圧値の方が高い電圧値となるように、該各分圧抵抗の抵抗値を設定し、
上記電力調整用の第１及び第２のＦＥＴの各ドレイン端子同士を接続した接続点を、上記増幅用の第１のソース接地ＦＥＴのゲート端子と上記第１の整合回路との間に接続し、
上記電力調整用の第１のＦＥＴのゲート端子、及び上記スイッチ用の第１のＦＥＴのゲート端子を、それぞれ上記第１の制御端子に接続し、
上記電力調整用の第２のＦＥＴのゲート端子、及び上記スイッチ用の第２のＦＥＴのゲート端子を、それぞれ上記第２の制御端子に接続し、
上記第３の整合回路のもう一方の端子にソース端子を接続した第１のＦＥＴのドレイン端子と第２のＦＥＴのソース端子とを接続し、該第２のＦＥＴのドレイン端子と第３のＦＥＴのソース端子を接続し、同様に接続された第ＭのＦＥＴ（Ｍは自然数）のドレイン端子を出力端子と接続し、これらＭ個のＦＥＴの全てのゲート端子を上記第１の制御端子に接続することで第１の枝スイッチブロックを形成し、
上記第４の整合回路のもう一方の端子にソース端子を接続した第１のＦＥＴのドレイン端子と第２のＦＥＴのソース端子とを接続し、該第２のＦＥＴのドレイン端子と第３のＦＥＴのソース端子を接続し、同様に接続された第ＮのＦＥＴ（Ｎは自然数）のドレイン端子を上記出力端子と接続し、これらＮ個のＦＥＴの全てのゲート端子を上記第２の制御端子に接続することで第２の枝スイッチブロックを形成し、
上記第１の枝スイッチブロックが備えるＦＥＴの数Ｍと、上記第２の枝スイッチブロックが備えるＦＥＴの数Ｎとの関係を「Ｍ＜Ｎ」とした
スイッチ付電力増幅装置。 - 上記スイッチ用の第２のＦＥＴのドレイン端子に接続された直流電圧切断用のコンデンサと上記第４の整合回路との間に挿入接続され、上記第１の枝スイッチブロックに供給される上記第３の整合回路からの出力の位相と、上記第２の枝スイッチブロックに供給される上記第４の整合回路からの出力の位相とが同相となるように位相調整を行う位相調整部を有する
請求項１に記載のスイッチ付電力増幅装置。 - 一方の端子が接地された整合回路と、この整合回路のもう一方の端子にソース端子が接続され、ドレイン端子が上記第１の枝スイッチブロックの上記第１のＦＥＴのソース端子に接続され、ゲート端子が上記第２の制御端子に接続されたＦＥＴとを備えた第１のアイソレーション増加部と、
一方の端子が接地された整合回路と、この整合回路のもう一方の端子にソース端子が接続され、ドレイン端子が上記第２の枝スイッチブロックの上記第１のＦＥＴのソース端子に接続され、ゲート端子が上記第１の制御端子に接続されたＦＥＴとを備えた第２のアイソレーション増加部と
を有する請求項１又は請求項２に記載のスイッチ付電力増幅装置。 - 上記第１の枝スイッチブロックは、上記第１のＦＥＴ〜第ＭのＦＥＴ（Ｍは自然数）の各ソース端子を上記第３の整合回路のもう一方の端子に接続し、上記第１のＦＥＴ〜第ＭのＦＥＴ（Ｍは自然数）の各ドレイン端子を上記出力端子と接続し、上記第１のＦＥＴ〜第ＭのＦＥＴ（Ｍは自然数）の各ゲート端子を上記第１の制御端子に接続した
請求項１から請求項３のうち、いずれか一項に記載のスイッチ付電力増幅装置。 - 一方の端子が接地された抵抗のもう一方の端子にコンデンサの一方の端子を接続して形成した終端整合回路と、上記コンデンサのもう一方の端子にソース端子を接続し、ドレイン端子を上記第４の整合回路のもう一方の端子に接続し、ゲート端子を上記第１の制御端子に接続したＦＥＴとを備えた第１の発振防止回路と、
一方の端子が接地された抵抗のもう一方の端子にコンデンサの一方の端子を接続して形成した終端整合回路と、上記コンデンサのもう一方の端子にソース端子を接続し、ドレイン端子を上記第３の整合回路のもう一方の端子に接続し、ゲート端子を上記第２の制御端子に接続したＦＥＴとを備えた第２の発振防止回路と
を有する請求項１、請求項２又は請求項４に記載のスイッチ付電力増幅装置。 - 少なくとも上記増幅用の第１のソース接地ＦＥＴ、上記増幅用の第１のソース接地ＦＥＴ、上記スイッチ用の第１のＦＥＴ、及び上記スイッチ用の第２のＦＥＴを、
トランジスタのチャネルを形成するために半導体基板上に積層された複数の半導体層内で２つの半導体層間のヘテロ接合近傍に高移動電荷チャネルが形成され、上記複数の半導体層上にゲート電極を有する高電荷移動トランジスタであって、不純物がドーピングされた半導体材料からなるコンタクト半導体層が、上記複数の半導体層の少なくとも一方の側面に形成され、上記コンタクト半導体層上に、ソース電極またはドレイン電極がオーミック接続層を介して形成された高電荷移動トランジスタで形成した
請求項１から請求項５のうち、いずれか一項に記載のスイッチ付電力増幅装置。 - 送信信号の送信出力を、電力増幅部で複数の電力の送信出力に変更し、選択部で、いずれかの電力の送信出力を選択して送信する携帯通信端末装置であって、
上記電力増幅部を、
増幅用の第１のソース接地ＦＥＴ（電界効果トランジスタ）のゲート端子と入力端子との間に第１の整合回路を設け、
上記第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介してスイッチ用の第１のＦＥＴのソース端子を接続し、
上記スイッチ用の第１のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第２の整合回路を接続し、
上記第２の整合回路のもう一方の端子を、増幅用の第２のソース接地ＦＥＴのゲートに接続し、
上記増幅用の第２のソース接地ＦＥＴのドレイン端子に第３の整合回路を接続し、
上記増幅用の第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して上記スイッチ用の第１のＦＥＴと並列的に、スイッチ用の第２のＦＥＴのソース端子を接続し、
上記スイッチ用の第２のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第４の整合回路を接続し、
上記スイッチ用の第１のＦＥＴのゲート端子を第１の制御端子に接続し、
上記スイッチ用の第２のＦＥＴのゲート端子を第２の制御端子に接続し、
ソース端子と接地との間に第３の分圧抵抗を接続した電力調整用の第１のＦＥＴのドレイン端子を、第１の分圧抵抗を介して電源に接続し、
ソース端子と接地との間に第４分圧抵抗を接続した電力調整用の第２のＦＥＴのドレイン端子を、第２の分圧抵抗を介して上記電源に接続し、
上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第３の分圧抵抗で上記電源の電圧を分圧した際の電圧値よりも、上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第４の分圧抵抗で上記電源の電圧を分圧した際の電圧値の方が高い電圧値となるように、該各分圧抵抗の抵抗値を設定し、
上記電力調整用の第１及び第２のＦＥＴの各ドレイン端子同士を接続した接続点を、上記増幅用の第１のソース接地ＦＥＴのゲート端子と上記第１の整合回路との間に接続し、
上記電力調整用の第１のＦＥＴのゲート端子、及び上記スイッチ用の第１のＦＥＴのゲート端子を、それぞれ上記第１の制御端子に接続し、
上記電力調整用の第２のＦＥＴのゲート端子、及び上記スイッチ用の第２のＦＥＴのゲート端子を、それぞれ上記第２の制御端子に接続して形成し、
上記選択部を、
上記第３の整合回路のもう一方の端子にソース端子を接続した第１のＦＥＴのドレイン端子と第２のＦＥＴのソース端子とを接続し、該第２のＦＥＴのドレイン端子と第３のＦＥＴのソース端子を接続し、同様に接続された第ＭのＦＥＴ（Ｍは自然数）のドレイン端子を出力端子と接続し、これらＭ個のＦＥＴの全てのゲート端子を上記第１の制御端子に接続することで第１の枝スイッチブロックを形成し、
上記第４の整合回路のもう一方の端子にソース端子を接続した第１のＦＥＴのドレイン端子と第２のＦＥＴのソース端子とを接続し、該第２のＦＥＴのドレイン端子と第３のＦＥＴのソース端子を接続し、同様に接続された第ＮのＦＥＴ（Ｎは自然数）のドレイン端子を上記出力端子と接続し、これらＮ個のＦＥＴの全てのゲート端子を上記第２の制御端子に接続することで第２の枝スイッチブロックを形成し、
上記第１の枝スイッチブロックが備えるＦＥＴの数Ｍと、上記第２の枝スイッチブロックが備えるＦＥＴの数Ｎとの関係を「Ｍ＜Ｎ」として形成した
携帯通信端末装置。 - 上記電力増幅部は、
上記スイッチ用の第２のＦＥＴのドレイン端子に接続された直流電圧切断用のコンデンサと上記第４の整合回路との間に挿入接続され、上記第１の枝スイッチブロックに供給される上記第３の整合回路からの出力の位相と、上記第２の枝スイッチブロックに供給される上記第４の整合回路からの出力の位相とが同相となるように位相調整を行う位相調整部を有する
請求項７に記載の携帯通信端末装置。 - 上記選択部は、
一方の端子が接地された整合回路と、この整合回路のもう一方の端子にソース端子が接続され、ドレイン端子が上記第１の枝スイッチブロックの上記第１のＦＥＴのソース端子に接続され、ゲート端子が上記第２の制御端子に接続されたＦＥＴとを備えた第１のアイソレーション増加部と、
一方の端子が接地された整合回路と、この整合回路のもう一方の端子にソース端子が接続され、ドレイン端子が上記第２の枝スイッチブロックの上記第１のＦＥＴのソース端子に接続され、ゲート端子が上記第１の制御端子に接続されたＦＥＴとを備えた第２のアイソレーション増加部と
を有する請求項７又は請求項８に記載の携帯通信端末装置。 - 上記選択部の上記第１の枝スイッチブロックを、
上記第１のＦＥＴ〜第ＭのＦＥＴ（Ｍは自然数）の各ソース端子を上記第３の整合回路のもう一方の端子に接続し、上記第１のＦＥＴ〜第ＭのＦＥＴ（Ｍは自然数）の各ドレイン端子を上記出力端子と接続し、上記第１のＦＥＴ〜第ＭのＦＥＴ（Ｍは自然数）の各ゲート端子を上記第１の制御端子に接続して形成した
請求項７から請求項９のうち、いずれか一項に記載の携帯通信端末装置。 - 上記選択部は、
一方の端子が接地された抵抗のもう一方の端子にコンデンサの一方の端子を接続して形成した終端整合回路と、上記コンデンサのもう一方の端子にソース端子を接続し、ドレイン端子を上記第４の整合回路のもう一方の端子に接続し、ゲート端子を上記第１の制御端子に接続したＦＥＴとを備えた第１の発振防止回路と、
一方の端子が接地された抵抗のもう一方の端子にコンデンサの一方の端子を接続して形成した終端整合回路と、上記コンデンサのもう一方の端子にソース端子を接続し、ドレイン端子を上記第３の整合回路のもう一方の端子に接続し、ゲート端子を上記第２の制御端子に接続したＦＥＴとを備えた第２の発振防止回路と
を有する請求項７、請求項８又は請求項１０に記載の携帯通信端末装置。 - 少なくとも上記電力増幅部の上記増幅用の第１のソース接地ＦＥＴ、上記増幅用の第１のソース接地ＦＥＴ、上記スイッチ用の第１のＦＥＴ、及び上記スイッチ用の第２のＦＥＴを、
トランジスタのチャネルを形成するために半導体基板上に積層された複数の半導体層内で２つの半導体層間のヘテロ接合近傍に高移動電荷チャネルが形成され、上記複数の半導体層上にゲート電極を有する高電荷移動トランジスタであって、不純物がドーピングされた半導体材料からなるコンタクト半導体層が、上記複数の半導体層の少なくとも一方の側面に形成され、上記コンタクト半導体層上に、ソース電極またはドレイン電極がオーミック接続層を介して形成された高電荷移動トランジスタで形成した
請求項７から請求項１１のうち、いずれか一項に記載の携帯通信端末装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004043588A JP4137814B2 (ja) | 2004-02-19 | 2004-02-19 | スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置 |
| US11/056,266 US7400863B2 (en) | 2004-02-19 | 2005-02-14 | Switch apparatus, switchable power amplification apparatus, and mobile communication terminal apparatus using the same |
| KR1020050013561A KR101111538B1 (ko) | 2004-02-19 | 2005-02-18 | 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치 |
| EP05250937.9A EP1592132B1 (en) | 2004-02-19 | 2005-02-18 | Switch apparatus, switchable power amplification apparatus, and mobile communication terminal apparatus |
| CNB2005100697327A CN100411316C (zh) | 2004-02-19 | 2005-02-18 | 开关装置、可切换的功率放大装置以及使用其的移动通信终端装置 |
| EP10179190.3A EP2262112A3 (en) | 2004-02-19 | 2005-02-18 | Switch apparatus. switchable power amplification apparatus, and mobile communication terminal apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004043588A JP4137814B2 (ja) | 2004-02-19 | 2004-02-19 | スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005236691A JP2005236691A (ja) | 2005-09-02 |
| JP4137814B2 true JP4137814B2 (ja) | 2008-08-20 |
Family
ID=34858022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004043588A Expired - Lifetime JP4137814B2 (ja) | 2004-02-19 | 2004-02-19 | スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7400863B2 (ja) |
| EP (2) | EP1592132B1 (ja) |
| JP (1) | JP4137814B2 (ja) |
| KR (1) | KR101111538B1 (ja) |
| CN (1) | CN100411316C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4840053B2 (ja) * | 2006-09-29 | 2011-12-21 | ソニー株式会社 | 電力増幅装置 |
| JP2009060169A (ja) * | 2007-08-29 | 2009-03-19 | Toshiba Corp | アンテナ装置および信号受信方法 |
| US9479202B2 (en) | 2008-02-19 | 2016-10-25 | Infineon Technologies Ag | System and method for burst mode amplifier |
| KR100977476B1 (ko) * | 2008-07-21 | 2010-08-24 | 삼성탈레스 주식회사 | 고주파 전력 증폭기 |
| JPWO2012098863A1 (ja) * | 2011-01-20 | 2014-06-09 | パナソニック株式会社 | 高周波電力増幅器 |
| JP2017152896A (ja) * | 2016-02-24 | 2017-08-31 | ソニー株式会社 | 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 |
| ES2645521B2 (es) * | 2016-06-03 | 2018-03-28 | Televes, S.A. | Sistema de amplificación de señales de telecomunicación |
| US10236838B2 (en) * | 2017-02-03 | 2019-03-19 | Qualcomm Incorporated | Multi-power amplification |
| WO2024023983A1 (ja) * | 2022-07-27 | 2024-02-01 | 株式会社アドバンテスト | 接続装置、試験装置、および通信装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920004914B1 (ko) * | 1989-04-29 | 1992-06-22 | 삼성전자 주식회사 | 아이솔레이션 스위치회로 |
| US5272457A (en) * | 1992-03-10 | 1993-12-21 | Harris Corporation | High isolation integrated switch circuit |
| JP3243892B2 (ja) * | 1993-05-21 | 2002-01-07 | ソニー株式会社 | 信号切り替え用スイッチ |
| JPH0823270A (ja) | 1994-07-08 | 1996-01-23 | Nippon Telegr & Teleph Corp <Ntt> | 高周波スイッチ |
| US5661434A (en) * | 1995-05-12 | 1997-08-26 | Fujitsu Compound Semiconductor, Inc. | High efficiency multiple power level amplifier circuit |
| JP2004007796A (ja) | 1995-09-29 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 電力増幅器および通信機器 |
| JPH09284170A (ja) * | 1996-04-12 | 1997-10-31 | Matsushita Electric Ind Co Ltd | アンテナスイッチ及びスイッチ・パワーアンプ一体型半導体装置 |
| JPH09321829A (ja) | 1996-05-27 | 1997-12-12 | Sanyo Electric Co Ltd | 伝送線路切り換えスイッチング回路 |
| JPH1032441A (ja) * | 1996-07-15 | 1998-02-03 | Hitachi Denshi Ltd | 電力増幅器 |
| JPH10150362A (ja) | 1996-11-18 | 1998-06-02 | Kokusai Electric Co Ltd | シンセサイザ切替方式及び無線機 |
| JPH10173453A (ja) * | 1996-12-09 | 1998-06-26 | Sony Corp | 高周波可変利得増幅装置および無線通信装置 |
| US5883541A (en) * | 1997-03-05 | 1999-03-16 | Nec Corporation | High frequency switching circuit |
| JP3711193B2 (ja) * | 1998-01-16 | 2005-10-26 | 三菱電機株式会社 | 送受信切り換え回路 |
| DE69942964D1 (de) * | 1998-02-19 | 2011-01-05 | Nippon Telegraph & Telephone | Verstärker zur radioübertragung |
| JP2000208754A (ja) | 1999-01-13 | 2000-07-28 | Sony Corp | 高電荷移動度トランジスタおよびその製造方法 |
| JP2001111450A (ja) | 1999-10-13 | 2001-04-20 | Nec Corp | 無線通信装置及びそれに用いる送受信制御方式 |
| JP3544351B2 (ja) | 1999-11-26 | 2004-07-21 | 松下電器産業株式会社 | 高周波増幅回路およびそれを用いた移動体通信端末 |
| JP2002246942A (ja) * | 2001-02-19 | 2002-08-30 | Sony Corp | スイッチ装置および携帯通信端末装置 |
| GB2376384B (en) * | 2001-06-08 | 2005-03-16 | Sony Uk Ltd | Antenna switch |
| FI20012598A (fi) * | 2001-12-31 | 2003-07-01 | Nokia Corp | Menetelmä vastaanottimen toiminnan varmistamiseksi ja radiolaite |
| JP3672196B2 (ja) * | 2002-10-07 | 2005-07-13 | 松下電器産業株式会社 | アンテナ装置 |
| US7043208B2 (en) * | 2002-10-15 | 2006-05-09 | Motorola, Inc. | Method and apparatus to reduce interference in a communication device |
| US7373171B2 (en) * | 2003-02-14 | 2008-05-13 | Tdk Corporation | Front end module |
| KR100556909B1 (ko) * | 2003-11-07 | 2006-03-03 | 엘지전자 주식회사 | 휴대폰의 파워앰프모듈 전원회로 |
-
2004
- 2004-02-19 JP JP2004043588A patent/JP4137814B2/ja not_active Expired - Lifetime
-
2005
- 2005-02-14 US US11/056,266 patent/US7400863B2/en active Active
- 2005-02-18 KR KR1020050013561A patent/KR101111538B1/ko active IP Right Grant
- 2005-02-18 EP EP05250937.9A patent/EP1592132B1/en active Active
- 2005-02-18 CN CNB2005100697327A patent/CN100411316C/zh active Active
- 2005-02-18 EP EP10179190.3A patent/EP2262112A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20050186919A1 (en) | 2005-08-25 |
| KR101111538B1 (ko) | 2012-03-13 |
| EP2262112A2 (en) | 2010-12-15 |
| EP2262112A3 (en) | 2014-07-30 |
| EP1592132B1 (en) | 2015-11-18 |
| CN1674453A (zh) | 2005-09-28 |
| EP1592132A1 (en) | 2005-11-02 |
| JP2005236691A (ja) | 2005-09-02 |
| CN100411316C (zh) | 2008-08-13 |
| KR20060042986A (ko) | 2006-05-15 |
| US7400863B2 (en) | 2008-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101111538B1 (ko) | 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치 | |
| US9425749B2 (en) | DC-DC converter incorporating trim cell | |
| JP3173460B2 (ja) | 電力増幅器 | |
| KR101075820B1 (ko) | 전력 증폭 장치 및 휴대 통신 단말기 장치 | |
| WO2014052417A1 (en) | Cmos based tx/rx switch | |
| JP5375307B2 (ja) | 半導体装置 | |
| JP2006157435A (ja) | 歪補償回路、それを用いた電力増幅器および電力増幅器を備える通信装置 | |
| Glass et al. | Application of enhancement mode FET technology for wireless subscriber transmit/receive circuits | |
| US7912432B1 (en) | Output power detection circuit with threshold limiting characteristics | |
| Yamaguchi et al. | 3.4 V operation 1 W MMIC power amplifier with SrTiO/sub 3/capacitors for digital cellular phones | |
| JP2001094358A (ja) | 電界効果トランジスタ、電力増幅器及び移動携帯通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050929 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080514 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4137814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |