KR920004914B1 - 아이솔레이션 스위치회로 - Google Patents

Abstract

내용 없음.

Description

아이솔레이션 스위치회로

제 1 도는 종래의 회로도.

제 2 도는 본 발명에 따른 회로도.

제 3 도는 본 발명에 따른 제 2 도를 적용한 멀티플렉서의 구성도.

* 도면의 주요부분에 대한 부호의 설명

100 : 제어부 REC1-RECn : 제 1- 제 n 정류부

SW1-SWn : 제 1-제 n 스위칭부 BRI : 브리지 정류회로

G1-G4 : 노아게이트 R1-R4 : 저항

Q1-Q2 : 전계효과 트랜지스터 C1-C3 : 캐패시터

본 발명은 캐패시턴스(capacitance)을 이용하여 제어(control) 단자와 부하(load)단자를 아이솔레이션(isolation)시킨 릴레이(relay)에 관한 것으로, 특히 서로 다른 통신장치간의 신호전송라인을 단속하는 아이솔레이션 스위치(switch)회로에 관한 것이다.

일반적으로 기계식 릴레이를 대체하는 전자적인 릴레이들이 현재 제품화되어 시장에 나오고 있다. 그 대표적인 예가 옵터-모스(opto-MOS)스위치인데 고가이면서 일부 업체에서만 생산되고 있다.

제 1 도 회로는 종래의 스위치회로의 일예를 도시한 것이다. 상기 제 1 도의 구성중 낸드게이트(G10)의 일입력단자에는 동작(operation) 주파수신화(OF)가 외부로부터 입력된다. 이와같은 상태에서 외부로부터 입력되는 제어신호(CS)가 논리 하이(high)로 스위치(S)에 인가되면, 상기 스위치(S)가 온됨으로써 낸드게이트(G10)가 인에이블된다. 이에따라 상기 동작주파수신호(OF)는 낸드게이트(G10) 거쳐 캐패시터(C10)에 입력되는 동시에 인버터(G11)에 의해 반전되어 캐패시터(C11)에 입력되어 펌핑(pumping)된다. 상기 캐패시터(C10,C11)에서 각각 펌핑된 위상이 서로 다른 두 개의 신호는 배타적 논리합게이트(G12)에 입력되는 동시에 다이오드(D1-D4)로 이루어진 브리지 정류회로에 입력된다. 이때 상기 브리지 정류회로는 상기 입력되는 신호를 정류하여 캐패시터(C12)에 충전함으로써 상기 배타적 논리합게이트(G12)에 전원을 공급하게 된다. 상기 배타적 논리합게이트(G12)는 상기한 바와같이 전원이 공급되는 상태에서 상기 입력된 위상이 서로 다른 두 신호에 의해 논리 하이의 신호를 출력하여 다이오드(D5)를 통해 전계효과 트랜지스터(Q5-Q6)의 게이트(gate)단자로 인가한다.

그러므로 상기 전계효과 트랜지스터(Q5-Q6)는 게이트단자 전압이 소오스(source)단자 전압에 비해 높게 되어 턴온(turn on)됨으로써 상기 전계효과 트랜지스터(Q5-Q6)의 드레인(drain)단자에 각각 접속되는 두 개의 연결단자(P1,P2)는 서로 연결된 상태가 된다.

이때 만일 제어신호(CS)를 논리 로우로 스위치(S)에 인가하면 상기 전계효과 트랜지스터(Q5-Q6) 각각의 게이트단자와 소오스단자 사이에 걸리는 게이트-소오스간 전압(Vgs)이 논리 하이에서 로우로 되어 상기 전계효과 트랜지스터(Q5-Q6)는 턴오프(turn off)됨으로써 상기 두개의 연결단자(P1, P2)는 끊어진 상태가 된다.

여기서 상기 캐패시터(C10, C11)는 동작주파수신호(OF) 및 제어신호(CS)를 입력하는 제어단자측과 전계효과 트랜지스터(Q5, Q6)의 스위칭에 의해 단속되는 부하단자측 사이를 직류 아이솔레이션시킨다.

한편 상기 제 1 도의 회로는 전체 동작전원이 15V로 동작하게 되어 있는데 이는 동작주파수신호(OF)를 내부 동작전원으로 사용하도록 구성되어 있기 때문이다.

따라서 상기한 바와 같은 종래의 스위치회로는 동작주파수신호(OF)를 정류하여 동작전원으로 사용함에 따라 턴온/턴오프되는 스위칭시간이 10msec 정도로 긴 시간이 걸리게 되는 문제점이 있었다. 그리고 하나의 제어신호에 의해 하나의 부하 접점만을 제어할 수 밖에 없는 문제점이 있었다. 또한 낸드게이트(G10) 및 인버터(G11) 및 배타적 논리합게이트(G12)등의 다양한 논리게이트를 사용하게 됨으로써 회로를 이산적(discrete)으로 구성하기가 곤란한 문제점이 있었다.

따라서 본 발명의 목적은 캐패시턴스를 이용하여 제어단자와 부하단자를 아이솔레이션시킨 릴레이에 있어서, 다수의 부하단자를 가지게 하여 하나의 제어신호에 의해 다수의 접점을 동시에 제어할 수 있는 아이솔레이션 스위치회로를 제공함에 있다.

본 발명의 다른 목적은 캐패시턴스를 이용하여 제어단자와 부하단자를 아이솔레이션시킨 릴레이에 있어서, 스위칭시간을 줄일 수 있으며 간단하게 구성할 수 있는 아이솔레이션 스위치회로를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제 2 도는 본 발명에 따른 아이솔레이션 스위치회로의 회로도로서, 서로 다른 통신장치에 각각 접속되는 제 1 연결단자(Pla-Pna) 및 제 2 연결단자(Plb-Pnb) 각각의 연결에 의해 도전성 경로를 제공하는 n(여기서 n은 0이 아닌 자연수임)개의 제 1- 제 n 신호전송라인(L1-Ln)의 단속을 공통 제어하기 위한 제어신호(CS)의 액티브(active) 입력에 응답하여 일정 주파수의 신호를 자체 발진하고 발진한 신호를 반전시켜 서로 위상이 반전된 제 1 및 제 2 발진신호로 출력하는 제어부(100)와, 상기 제어부(100)의 제 1 및 제 2 발진신호 출력단에 병렬로 공통 접속되어 각각 상기 제 1 및 제 2 발진신호를 정류하는 n개의 제 1-제 n 정류부(REC1-RECn)와, 상기 제 1-제 n 신호전송라인(L1-Ln)의 제 1 및 제 2 연결단자(Pla-Pna, P1b-Pnb) 사이에 각각 대응접속되며 상기 다수의 정류부(REC1-RECn)로부터 각각 대응입력하는 신호전압의 상태에 따라 상기 대응접속된 제 1- 제 n 신호전송라인(L1-Ln)의 제 1 및 제 2 연결단자(Pla-Pna, P1b-Pnb)의 접속을 단속하는 n개의 제 1- 제 n 스위칭부(SW1-SWn)로 구성된다.

상기 제 1 도의 구성중 제어부(100)는 저항(R1-R3)과 캐패시터(C1) 및 노아게이트(G1-G4)로 구성된다.

제 1 -제 n 정류부(REC1-RECn)는 각각 상기 제어부(100)로부터 입력되는 제 1 및 제 2 발진신호를 각각 펌핑시키는 동시에 상기 제어부(100)와 상기 제 1 -제 n 스위칭부(SW1-SWn)중 대응하는 스위칭부간을 직류아이솔레이션시키는 한쌍의 캐패시터(C2,C3)와, 상기 캐패시터(C2,C3)의 출력신호를 전파정류하여 상기 제 1 -제 n 스위칭부(SW1-SWn)중 대응하는 스위칭부에 인가하는 브리지 정류회로(BR1)로 구성된다.

제 1-제 n 스위칭부(SW1-SWn)는 상기 제 1 -제 n 정류부(REC1-RECn)중 각각 대응하는 정류부의 제 1, 제 2 전원출력단에 게이트단자와 소오스단자가 공통 접속되고 드레인단자가 상기 제1-제n신호전송라인(L1-Ln)중 대응하는 신호 전송라인의 제 1 및 제 2 연결단자(P1a-Pna, P1b-Pnb)에 각각 접속되어 턴온될시 내부의 게이트-소오스간 캐패시턴스(Cgs)에 의해 급속 충전되는 한쌍의 전계효과 트랜지스터(Q1,Q2)와, 상기 한쌍의 전계효과 트랜지스터(Q1,Q2)의 게이트단자와 소오스단자 사이에 접속되어 상기 한쌍의 전계효과 트랜지스터(Q1,Q2)가 턴오프될시 급속 방전 통로를 형성하는 저항(R4)으로 구성된다.

제 3 도는 본 발명에 따른 상기 제 2 도의 회로를 적용한 전화라인(telephone line)에 대한 멀티플랙서(multiplexer)의 구성도이다.

상술한 구성에 의거하여 본 발명을 첨부한 제 2 도 및 제 3 도를 참조하여 상세히 설명한다.

우선 제 2 도에서 TTL게이트등으로 구성된 제어부(100)는 노아게이트(G1)의 제 1 입력단자에 논리 로우의 신호가 입력되면 인버터로서 사용한 노아게이트(G2,G3)를 거쳐 저항(R2,R1) 및 캐패시터(C1)를 통해 상기 노아게이트(G1)의 제 2 입력단자로 피드백됨으로써 일정 주파수의 고주파신호를 자체 발진을 하게 된다. 그리고 상기 발진된 신호는 인버터로서 사용한 노아게이트(G4)에 의해 위상이 반전된다. 여기서 상기 노아게이트(G1)의 제 1 입력단자에는 저항(R3)을 연결하여 접지하고, 상기 노아게이트(G1)의 제 2 입력단자와 노아게이트(G2)의 출력단자 사이에 저항(R1) 및 캐패시터(C1)를 직렬 연결하며, 상기 캐패시터(C1)와 병렬로 저항(R2)을 연결하여 노아게이트(G3)의 출력단자에 연결한 구성회로는 C-MOS 게이트를 사용한 일반적인 발진회로의 구성이므로 상세한 동작 설명은 생략한다.

또한 부하단자측인 다수개 즉, n개의 제 1 - 제 n 스위칭부(SW1-SWn)의 전계효과 트랜지스터쌍(Q1-Q2)은 제어단자측인 제어부(100)에 입력되는 제어신호(CS)의 논리 상태에 따라 턴온 또는 턴오프됨으로써 다수개 즉, n개의 제 1 - 제 n 신호전송라인(L1-Ln)중 각각 대응하는 신호전송라인의 제 1 및 제 2 연결단자(P1a-Pna, P1b-Pnb)의 접속을 단속한다. 이때 상기 제어신호(CS)는 제 1 - 제 n 신호전송라인(L1-Ln)의 단속을 공통 제어하기 위한 신호로서 외부의 제어회로에서 입력되는 신호이다.

먼저 상기 전계효과 트랜지스터(Q1-Q2)가 턴온됨으로써 각각 대응하는 제 1 - 제 n 신호전송라인(L1-Ln)의 제 1 연결단자(P1a-Pna)와 제 2 연결단자(P1b-Pnb)를 각각 연결시켜 도전성 경로를 제공하는 경우를 설명하는 다음과 같다.

제어신호(CS)가 논리 로우로 액티브되어 제어부(100)의 노아게이트(G1)의 제 1 입력단자에 입력되면, 전술한 바와 같은 발진 동작에 의해 노아게이트(G3)에서는 발진신호가 출력되고 노아게이트(G4)에 의해 위상이 반전된다. 상기 노아게이트(G3)에서 출력되는 발진신호는 제 1 발진신호로써 제 1 - 제 n 정류부(REC1-RECn)의 캐패시터(C2)에 공통 입력되고 상기 노아게이트(G4)에서 위상이 반전된 발진신호는 제 2 발진신호로써 상기 제 1 - 제 n 정류부(REC1-RECn)의 캐패시터(C3)에 공통 입력된다. 상기 제 1-제 n 정류부(REC1-RECn)의 캐패시터(C2, C3)에 공통 입력된 위상이 서로 다른 제 1, 제 2 발진신호는 각각 펌핑되어 브리지 정류회로(BR1)에 입력됨으로써 전파 정류된다. 이에따라 상기 제 1 - 제 n 정류부(REC1-RECn)에서는 각각의 제 1, 제 2 전원출력단자를 통하여 정류된 신호전압을 각각 대응하는 제 1 -제 n 스위칭부(SW1-SWn)로 출력한다. 이때 상기 제 1 전원출력단자가 정(positive)전압 출력단자가 되며 상기 제 2 전원출력단자가 접지(ground)전압 출력단자가 된다.

그리고 상기 제 1 - 제 n 스위칭부(SW1-SWn)의 전계효과 트랜지스터(Q1-Q2)는 각각의 게이트단자가 상기 대응하는 제 1 - 제 n 정류부(REC1-RECn)의 제 1 전원출력단자에 접속되어 있고 각각의 소오스단자가 상기 대응하는 제 1 - 제 n 정류부(REC1-RECn)의 제 2 전원출력단자에 접속되어있다. 그러므로 상기 전계효과트랜지스터(Q1-Q2)는 각각 대응하는 제 1 - 제 n 정류부(REC1-RECn)로부터 입력되는 신호전압에 의해 턴온된다. 이때 상기 전계효과 트랜지스터(Q1-Q2)는 내부의 게이트-소오스간 캐패시턴스(Cgs)에 의해 급속 충전됨으로써 급속히 턴온된다.

그러므로 제1-제n신호전송라인(L1-Ln)의 제 1 연결단자(P1a-Pna)와 제 2 연결단자(P1b-Pnb) 가 동시에 연결됨으로써 상기 제 1 및 제 2 연결단자(P1a-Pna, P1b-Pnb)에 각각 접속되는 통신장치간에 도전성 경로가 제공된다.

상기와 같은 상태에서 제어부(100)의 노아게이트(G1)의 제 1 입력단자에 입력되는 제어신호(CS)가 논리하이로 비액티브(non-active)되면, 발진이 중단됨에 따라 노아게이트(G3,G4)에서는 제 1 및 제 2 발진신호가 출력되지 않게된다. 그러므로 제 1- 제 n 정류부(REC1-RECn)의 제1, 제 2 전원출력단자에서는 신호전압이 나타나지 않게된다. 그러므로 제 1 -제 n 정류부(REC1-RECn)의 제 1 ,제 2 전원출력단자에서는 신호전압이 나타나지 않게된다. 이에따라 제 1 -제 n 스위칭부(SW1-SWn)의 전계효과 트랜지스터(Q1-Q2)는 턴오프된다. 이때 상기 전계효과 트랜지스터(Q1-Q2)의 내부의 게이트-소오스간 캐패시턴스(Cgs)에 의해 충전되어 있던 전압은 저항(R4)을 통한 방전통로에 의해 급속히 방전된다.

그러므로 제 1 -제 n 신호전송라인(L1-Ln)의 제 1 연결단자(P1a-Pna)와 제 2 연결단자(P1b-Pnb)의 연결이 끊어짐으로써 상기 제 1 및 제 2 연결단자(P1a-Pna, P1b-Pnb)에 각각 접속되는 통신장치는 서로의 연결이 끊어진다.

따라서 하나의 제어단자측 즉, 하나의 제어부(100)에 대하여 부하단자측인 스위칭부는 필요에 따라 병렬 연결하여 추가 구성하면 하나의 제어신호로서 다수의 부하단자측의 접점을 동시에 제어할 수 있게된다.

한편 상기 캐패시터(C2,C3)는 아이솔레이션 캐패시터로서 전술한 바와 같이 제어부(100)로부터 입력된 고주파의 제 1 및 제 2 발진신호를 각각 펌핑시켜 브리지 정류회로(BR1)에 입력시키는 동시에, 제어부(100)와 제1-제n스위칭부(SW1-SWn)간을 직류 아이솔레이션시켜 제어단자측인 제어부(100)와 부하단자측인 제 1 -제 n 스위칭부(SW1-SWn)간의 전위차를 방지시켜 준다. 그러므로 상기 캐패시터(C2,C3)는 고전압(high voltage) 캐패시터를 사용해야 한다.

또한 상기 전계효과 트랜지스터(Q1-Q2)는 게이트단자와 소오스단자간에 별도의 캐패시터를 사용하지 않고 내부의 게이트-소오스간 캐패시턴스(Cgs)를 이용하여 턴온시 급속 충전시키고 턴오프시 저항(R4)에 의해 형성되는 방전 통로에 의해 급속 방전시킴으로써 수백 μsec내에 턴온/턴오프될 수 있게 된다.

그리고 동작전원 TTL 레벨인 +5V레벨만을 사용함으로써 전원 공급이 용이하고 제어부(100)에 한가지의 논리 게이트소자만을 사용함으로써 전원소모를 줄이며 구성이 용이하게 된다.

또 한편 전술한 바와 같은 본 발명에 따른 제 2 도의 스위치회로를 전화라인에 대한 멀티플렉서에 적용한 예를 제 3 도를 참조항 설명하면 다음과 같다.

제 3 도에서 제 1 릴레이(10) 및 제 2 릴레이(20), …. ,제 n 릴레이(30)는 각각 전술한 바와 같은 본 발명의 스위치회로에서 하나의 제어신호에 대하여 부하단자를 두개 즉, 팁(Tip)신호라인용과 링(Ring)신호라인용으로 사용한 것으로서 각각의 제어신호를 순차적으로 각 릴레이에 인가하였을때 상기 n개의 제 1 -제 n 릴레이(10-30)는 하나의 릴레이씩 순차적으로 스위칭 온되게 된다.

따라서 n개의 전화라인을 순차로 억세스(access)할 수 있게된다.

상술한 바와 같이 본 발명은 캐패시턴스를 이용하여 제어단자와 부하단자를 아이솔레이션시킨 릴레이에 있어서, 하나의 제어신호에 의해 다수의 접점을 동시에 제어할 수 있는 동시에 전원 소모를 줄이며 구성이 용이한 이점이 있고, 스위칭소자로서 사용한 전계효과 트랜지스터의 게이트단자와 소오스단자 사이에 별도의 캐패시터를 사용하지 않고 턴온/턴오프시킴으로써 스위칭 속도를 향상시키는 동시에 전원 공급이 용이하게 되는 이점이 있다.

Claims (3)

1. 서로 다른 통신장치에 각각 접속되는 제 1 및 제 2 연결단자의 연결에 의해 도전성 경로를 제공하는 다수의 신호전송라인을 동시에 단속하기 위한 스위치회로에 있어서, 상기 다수의 신호전송라인의 단속을 공통 제어하기 위한 제어신호의 액티브 입력에 응답하여 일정 주파수의 신호를 자체 발진하고 발진한 신호를 반전시켜 서로 위상이 반전된 제 1 및 제 2 발진신호로 출력하는 제어부(100)와, 상기 제어부(100)의 제 1 및 제 2 발진신호 출력단에 병렬로 공통 접속되어 각각 사기 제 1 및 제 2 발진신호를 정류하는 다수의 정류부(REC1-RECn)와, 상기 다수의 신호전송라인의 제 1 연결단자와 제 2 연결단자 사이에 각각 대응접속되며 상기 다수의 정류부(REC1-RECn)로부터 각각 대응입력하는 신호전압의 상태에 따라 상기 대응접속된 신호전송라인의 제 1 및 제 2 연결단자의 접속을 단속하는 다수의 스위칭부(SW1-SWn)로 구성하는 것을 특징으로 하는 아이솔레이션 스위치회로.
2. 제 1 항에 있어서, 상기 다수의 정류부(REC1-RECn) 각각은 상기 제어부(100)로부터 입력되는 제 1 및 제 2 발진신호를 각각 펌핑시키는 동시에 상기 제어부(100)와 상기 대응하는 스위칭부간을 직류 아이솔레이션키시는 한쌍의 캐패시터(C2, C3)와, 상기 캐패시터(C2, C3)의 출력신호를 전파정류하여 상기 대응하는 스위칭부에 인가하는 브리지 정류회로(BR1)로 구성하는 것을 특징으로 하는 아이솔레이션 스위치회로.
3. 제 2 항에 있어서, 상기 스위칭부(SW1-SWn) 각각은 상기 대응하는 정류부의 제 1, 제 2 전원출력단에 각각 게이트단자와 소오스단자가 공통 접속되고 드레인단자가 상기 대응하는 신호전송라인의 제 1 및 제 2 연결단자에 각각 접속되어 턴온될시 내부의 게이트-소오스간 캐패시턴스(Cgs)에 의해 급속 충전되는 한쌍의 전계효과 트랜지스터(Q1, Q2)와, 상기 한쌍의 전계효과 트랜지스터(Q1, Q2)의 게이트단자와 소오스단자 사이에 접속되어 상기 한쌍의 전계효과 트랜지스터(Q1, Q2)가 턴오프될시 급속 방전 통로를 형성하는 저항(R4)으로 구성하는 것을 특징으로 하는 아이솔레이션 스위치회로.

Images