JP4137815B2

JP4137815B2 - 電力増幅装置及び携帯通信端末装置

Info

Publication number: JP4137815B2
Application number: JP2004043589A
Authority: JP
Inventors: 智雄小林; 繁雄楠; 将之嶋田
Original assignee: Sony Corp; Sony Ericsson Mobile Communications Japan Inc
Current assignee: Sony Corp
Priority date: 2004-02-19
Filing date: 2004-02-19
Publication date: 2008-08-20
Anticipated expiration: 2024-02-19
Also published as: US20050189989A1; CN100468964C; JP2005236692A; EP1566886A3; US7224221B2; CN1658496A; KR101075820B1; KR20060042003A; EP1566886A2

Description

本発明は、例えば携帯電話機，ＰＨＳ電話機（Personal Handyphone System），通信機能を備えたＰＤＡ装置（Personal Digital Assistant），通信機能を備えたノート型のパーソナルコンピュータ装置等の端末装置に適用して好適な電力増幅装置及び携帯通信端末装置に関する。

今日における我が国の携帯電話の加入者数は、人口の７０％を超えており、そのうち、ＣＤＭＡ技術（CDMA：Code Division Multiple Access）を用いた移動体通信端末装置の所有者数は、約４０％に相当している。今後の端末需要が、ＰＤＣ端末装置（PDC：Personal Digital Cellular）等からＷ−ＣＤＭＡ方式（W-CDMA：Wideband-CDMA）の移動体通信端末装置に置き換わると、移動体通信端末装置の需要は更に増加すると考えられる。

このＰＤＣ方式やＣＤＭＡ方式等の移動体無線通信システムにおいては、移動端末と基地局との間で無線回線を確立することで通信を行うようになっているのであるが、基地局との通信距離が変化したり、或いは伝送路上でフェージングの影響を受けたりするため、信号レベルが時々刻々と変化する。このため、送信系においては、電力増幅器により、送信信号を所望の信号レベルに調整したうえで、基地局に送信するようになっている。

従来、送信系の電力増幅器の電源にＤＣ−ＤＣコンバータを用いて上記動作効率を改善する工夫がなされているが、ＤＣ−ＤＣコンバータは雑音を発生し、また、大容量のコイルが必要となる等、技術的課題も多い。

このため、特許文献１（特開平９−１３０２７５号公報）において、それぞれ異なる利得を有する信号増幅手段がそれぞれ設けられた複数の信号路のうち、所望の信号レベルに対応する利得の信号増幅手段が設けられた信号路を選択し、この選択した信号路の信号増幅手段の利得で送信信号を増幅して出力すると共に、選択されていない信号路中の信号増幅手段の動作を停止制御することで、不要な電力消費を抑制して、電力増幅装置の動作効率の改善を図った送信信号の利得調整方法が開示されている。

特開平９−１３０２７５号公報（第１２頁〜第１３頁：図３）

しかし、近年の携帯電話機には、ＧＰＳセンサ（GPS：Global Positioning System）による現在位置測定機能、テレビジョン信号の受信機能、赤外線通信機能、カメラ装置を用いたテレビ電話機能等のアプリケーションと呼ばれる機能が多数付加されているため、基地局との間で高速通信を行う機会も多くなり、また、この高速通信を行う時間も長くなっている。このため、上述した平均送信電力が１０ｍＷより更に増加する傾向にあり、電力増幅装置の動作効率をさらに向上させることが必要となってきている。

また、特許文献１に開示されている技術の場合、並列的に設けられた複数の信号増幅手段を切り替えて用いる構成であるため、回路規模が大きくなり、実際に実現する場合には、マルチチップとなるおそれがある。近年における移動体通信端末装置には、さらなる小型化が求められており、この要望に応えるためにも、電力増幅装置の１チップに集積化することが必要である。

本発明は上述の課題に鑑みてなされたものであり、動作効率を飛躍的に向上させることができ、また、１チップに集積化することができるような電力増幅装置及び携帯通信端末装置の提供を目的とする。

本発明に係る電力増幅装置は、上述の課題を解決するために、
増幅用の第１のソース接地ＦＥＴ（電界効果トランジスタ）のゲート端子と入力端子との間に第１の整合回路を設け、
上記第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介してスイッチ用の第１のＦＥＴのソース端子を接続し、
上記スイッチ用の第１のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第２の整合回路を接続し、
上記第２の整合回路のもう一方の端子を、増幅用の第２のソース接地ＦＥＴのゲートに接続し、
上記増幅用の第２のソース接地ＦＥＴのドレイン端子に第３の整合回路を接続し、
上記第３の整合回路のもう一方の端子を第１の出力端子と接続し、
上記増幅用の第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して上記スイッチ用の第１のＦＥＴと並列的に、スイッチ用の第２のＦＥＴのソース端子を接続し、
上記スイッチ用の第２のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第４の整合回路を接続し、
上記第４の整合回路のもう一方の端子を第２の出力端子と接続し、
上記スイッチ用の第１のＦＥＴのゲート端子を第１の制御端子に接続し、
上記スイッチ用の第２のＦＥＴのゲート端子を第２の制御端子に接続し、
ソース端子と接地との間に第３の分圧抵抗を接続した電力調整用の第１のＦＥＴのドレイン端子を、第１の分圧抵抗を介して電源に接続し、
ソース端子と接地との間に第４分圧抵抗を接続した電力調整用の第２のＦＥＴのドレイン端子を、第２の分圧抵抗を介して上記電源に接続し、
上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第３の分圧抵抗で上記電源の電圧を分圧した際の電圧値よりも、上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第４の分圧抵抗で上記電源の電圧を分圧した際の電圧値の方が高い電圧値となるように、該各分圧抵抗の抵抗値を設定し、
上記電力調整用の第１及び第２のＦＥＴの各ドレイン端子同士を接続した接続点を、上記増幅用の第１のソース接地ＦＥＴのゲート端子と上記第１の整合回路との間に接続し、
上記電力調整用の第１のＦＥＴのゲート端子、及び上記スイッチ用の第１のＦＥＴのゲート端子を、それぞれ上記第１の制御端子に接続し、
上記電力調整用の第２のＦＥＴのゲート端子、及び上記スイッチ用の第２のＦＥＴのゲート端子を、それぞれ上記第２の制御端子に接続する。

このような本発明に係る電力増幅装置は、大電力の送信出力を得る場合、スイッチ用の第１のＦＥＴをオン動作させ、スイッチ用の第２のＦＥＴをオフ動作させる。これにより、入力端子を介して供給された送信信号が、増幅用の第１のソース接地ＦＥＴにより増幅されると共に、スイッチ用の第１のＦＥＴを介して増幅用の第２のソース接地ＦＥＴに供給され、この増幅用の第２のソース接地ＦＥＴにより、さらに増幅されることで大電力の送信出力とされ、第１の出力端子から出力される。

これに対して、中電力の送信出力を得る場合、スイッチ用の第１のＦＥＴをオフ動作させ、スイッチ用の第２のＦＥＴをオン動作させる。これにより、入力端子を介して供給された送信信号が、増幅用の第１のソース接地ＦＥＴにより増幅されることで中電力の送信出力とされ、スイッチ用の第２のＦＥＴを介して第２の出力端子から出力される。

このように、増幅用の第１のソース接地ＦＥＴ、及び増幅用の第２のソース接地ＦＥＴで多段的に増幅された送信出力を出力するライン（＝上記大電力の送信出力を得るライン）と、増幅用の第１のソース接地ＦＥＴのみで増幅された送信出力を出力するライン（＝上記中電力の送信出力を得るライン）を設け、各ラインに挿入接続されたスイッチ用の第１のＦＥＴ、及びスイッチ用の第２のＦＥＴを選択的にオンオフ制御することで、中電力の出力時には、増幅用の第２のソース接地ＦＥＴを停止状態に制御して電力消費を抑制することができる。このため、中電力の出力時に、効率的に当該電力増幅装置を動作させることができる。

また、当該電力増幅装置は、大電力の送信出力を得る場合、電力調整用の第１のＦＥＴをオン動作させ、電力調整用の第２のＦＥＴをオフ動作させる。この場合、増幅用の第１のソース接地ＦＥＴのゲート端子には、第１の分圧抵抗、第２の分圧抵抗、及び第３の分圧抵抗で分圧された電圧値の、電源の電圧が供給される。これに対して、中電力の送信出力を得る場合、電力調整用の第１のＦＥＴをオフ動作させ、電力調整用の第２のＦＥＴをオン動作させる。この場合、増幅用の第１のソース接地ＦＥＴのゲート端子には、第１の分圧抵抗、第２の分圧抵抗、及び第４の分圧抵抗で分圧された電圧値の、電源の電圧が供給される。

各分圧抵抗の抵抗値は、第１の分圧抵抗、第２の分圧抵抗、及び第３の分圧抵抗で電源の電圧を分圧した際の電圧値よりも、第１の分圧抵抗、第２の分圧抵抗、及び第４の分圧抵抗で電源の電圧を分圧した際の電圧値の方が高い電圧値となるように設定されている。

このため、増幅用の第１のソース接地ＦＥＴのみで送信信号を増幅する中電力の出力時において、増幅用の第１のソース接地ＦＥＴのゲート端子に対して高い電圧値の電圧を供給することができ、この中電力の出力時における送信信号の電力値を向上させることができる。従って、必要とする送信電力が大きくなった場合でも、これに対応可能とすることができる。

また、本発明に係る電力増幅装置は、上述の課題を解決するために、
少なくとも上記増幅用の第１、第２のソース接地ＦＥＴ、及び上記スイッチ用の第１、第２のＦＥＴを、
トランジスタのチャネルを形成するために半導体基板上に積層された複数の半導体層内で２つの半導体層間のヘテロ接合近傍に高移動度電荷チャネルが形成され、上記複数の半導体層上にゲート電極を有する高電荷移動トランジスタであって、不純物がドーピングされた半導体材料からなるコンタクト半導体層が、上記複数の半導体層の少なくとも一方の側面に形成され、上記コンタクト半導体層上に、ソース電極またはドレイン電極がオーミック接続層を介して形成された高電荷移動トランジスタで形成する。

この高電荷移動トランジスタは、複数の半導体層（ヘテロ構造）の側面にコンタクト半導体層が形成され、その上面にオーミック接続層が設けられている。このため、動作電流経路に高抵抗なバリア層が介在することがないことから、オン抵抗を小さくすることができる。

また、コンタクト半導体層は導電性半導体材料からなりヘテロ構造の上面まで延びていることから、この部分でオーミック接触が可能であり、半導体材料を深くまでエッチングにより掘り下げる必要がない。このため、コンタクト半導体層を設けて動作電流をバリア層の外に迂回させても、その占有面積の増大は殆どない。

従って、少なくとも上記増幅用の第１、第２のソース接地ＦＥＴ、及び上記スイッチ用の第１、第２のＦＥＴとして、この高電荷移動トランジスタを用いることにより、当該電力増幅装置を１チップで形成することができる。

本発明は、電力増幅装置の動作効率を飛躍的に向上させることができる。

また、電力増幅装置を１チップに集積化することができる。

本発明は、図１に示すＷ−ＣＤＭＡ方式（W-CDMA：Wideband-Code Division Multiple Access）の携帯電話機に適用することができる。

［第１の実施の形態］
［携帯電話機の全体的な構成及び動作］
この本発明の第１の実施の形態となる携帯電話機は、受信時には、基地局から送信された無線周波信号をアンテナ１で受信する。このアンテナ１で受信された無線周波数信号は、アンテナ共用器２（ＤＵＰ）を介して受信回路３（ＲＸ）に供給される。

受信回路３は、周波数シンセサイザ４（ＳＹＮ）から供給された受信局部発振信号と、アンテナ１で受信された無線周波信号をミキシング処理することで、無線周波信号を中間周波信号に周波数変換してＣＤＭＡ信号処理部６に供給する。なお、周波数シンセサイザ４から出力される上記受信局部発振信号の周波数は、制御部５からの制御信号によって制御される。

ＣＤＭＡ信号処理部６は、上記受信中間周波信号に直交復調処理を施すと共に、受信チャネルに割り当てられた拡散符号（ＰＮ符号）を用いて逆拡散処理を施すことで、該受信中間周波信号を、データレートに応じた所定のフォーマットの受信データに変換して符号処理部７に供給する。なお、ＣＤＭＡ信号処理部６は、上記受信データのデータレートを示す情報を、受信データレートとして制御部５に供給する。

符号処理部７は、ＣＤＭＡ信号処理部６から供給された受信データに対して、制御部５から通知される受信データレートに応じた伸長処理を施した後、ビタビ復号等を用いた復号処理と誤り訂正復号処理を行って、ベースバンドの受信データを再生する。

ＰＣＭ符号処理部８は、制御部５で判別された通信の種別（音声通信或いはデータ通信）に応じて異なる信号処理を行う。

具体的には、音声通信時には、ＰＣＭ符号処理部８は、符号処理部７から供給された受信データをＰＣＭ復号処理してアナログ受話信号を出力する。このアナログ受話信号は、受話増幅器９にて増幅された後スピーカ部１０を介して発音される。

また、データ通信時には、ＰＣＭ符号処理部８は、符号処理部７から供給された受信データを制御部５に供給する。制御部５は、上記受信データをメモリ１１（ＲＡＭ）に格納する。また必要に応じて、上記受信データを図示しない外部インタフェースを介してＰＤＡ装置（PDA:Personal Digital Assistance）やノート型パーソナル・コンピュータへ出力する。

次に、送信時において、音声通信時における話者の送話音声は、マイクロホン部１２で集音され、送話増幅器１３で適正レベルまで増幅される。そして、ＰＣＭ符号処理部８でＰＣＭ符号化処理が施された後、送信データとして符号処理部７に供給される。

符号処理部７は、この音声通信時には、ＰＣＭ符号処理部８から供給された送信データに基づいて、入力音声のエネルギー量を検出し、この検出結果に基づいてデータレートを決定する。そして、上記送信データを上記データレートに応じたフォーマットのバースト信号に圧縮し、さらに誤り訂正符号化処理を施したのちＣＤＭＡ信号処理部６に供給する。

また、ＰＤＡ装置やノート型パーソナル・コンピュータから出力されたデータ、或いはデジタルカメラ装置から供給された画像データは、外部インタフェースを介して制御部５に供給され、制御部５からＰＣＭ符号処理部８を介して符号処理部７に供給される。さらに、電子メール（携帯メール）のデータ等も制御部５に供給され、この制御部５からＰＣＭ符号処理部８を介して符号処理部７に供給される。

符号処理部７は、このデータ通信時には、ＰＣＭ符号処理部８から供給された上記送信データを、予め設定されたデータレートに応じたフォーマットのバースト信号に圧縮し、さらに誤り訂正符号化処理を施してＣＤＭＡ信号処理部６に供給する。

なお、上記音声通信時及び上記データ通信時のいずれのデータレートも、送信データレートとして制御部５に通知される。

ＣＤＭＡ信号処理部６は、符号処理部７で圧縮されたバースト信号に対して、送信チャネルに割り当てられたＰＮ符号を用いて拡散処理を施す。そして、この拡散符号化された送信信号に対して直交変調処理を行い、この直交変調信号を送信回路１４（ＴＸ）に供給する。

送信回路１４は、上記直交変調信号を周波数シンセサイザ４から供給された送信局部発振信号とミキシング処理して無線周波信号に変換する。そして、送信回路１４は、制御部５から通知された送信データレートに基づいて、以下に詳細に説明する電力増幅回路により、上記無線周波信号の有効部分だけを高周波増幅し、送信無線周波信号として出力する。この送信回路１４から出力された送信無線周波信号は、アンテナ共用器２を介してアンテナ１に供給され、このアンテナ１から上記基地局へ向けてバースト送信される。

なお、文字入力等の所定の入力操作は操作部１５を操作することで行われ、携帯メールの文字等や画像等は表示部１６に表示されるようになっている。

［電力増幅回路の構成］
次に、このような当該実施の形態の携帯電話機の上記送信回路１４は、図２に示す特徴的な電力増幅回路が設けられている。この電力増幅回路は、２つの電力増幅用のＦＥＴ（Field Effect Transistor：電界効果トランジスタ）である第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２と、２つの出力切り替え用のＦＥＴである第１のスイッチＦＥＴ３１及び第２のスイッチＦＥＴ３２を有している。

詳細には、この電力増幅回路は、ソース（Ｓ）接地とされた第１の増幅用ＦＥＴ２１のゲート（Ｇ）と入力端子２３（ＲＦｉｎ）との間に第１の整合回路２４（Ｍ１）を接続し、第１の増幅用ＦＥＴ２１のドレイン端子（Ｄ）に、直流電圧切断用のコンデンサ２５を介して第１のスイッチ用ＦＥＴ３１のソースを接続している。

第１のスイッチ用ＦＥＴ３１のドレインは、直流電圧切断用のコンデンサ２６を介して第２の整合回路２９（Ｍ２）の入力端子に接続されており、この第２の整合回路２９の出力端子は、ソース接地とされた第２の増幅用ＦＥＴ２２のゲートに接続されている。そして、この第２の増幅用ＦＥＴ２２のドレインは、第３の整合回路３０（Ｍ３）を介して第１の出力端子５１（ｏｕｔ１）に接続されている。

また、上記第１の増幅用ＦＥＴ２１のドレイン端子（Ｄ）は、直流電圧切断用のコンデンサ２７を介して第２のスイッチ用ＦＥＴ３２のソースにも接続されている。この第２のスイッチ用ＦＥＴ３２のドレインは、直流電圧切断用のコンデンサ２８を介して第４の整合回路３３（Ｍ４）の入力端子に接続されており、この第４の整合回路３３の出力端子が第２の出力端子５２（ｏｕｔ２）に接続されている。

そして、第１のスイッチ用ＦＥＴ３１のゲートは、図１に示す制御部５からの切り替え制御信号が供給される第１の制御端子４１（ｃｔｌ１）に接続されており、また、第２のスイッチ用ＦＥＴ３２のゲートは、上記制御部５からの切り替え制御信号が供給される第２の制御端子４２（ｃｔｌ２）に接続されている。

［電力増幅回路の動作］
このような電力増幅回路は、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で多段的に増幅した大電力の送信出力（第１の出力端子５１から出力）と、第１の増幅用ＦＥＴ２１のみで増幅した中電力の送信出力（第２の出力端子５２から出力）とを切り替えて出力するようになっている。

具体的には、この例においては、−６０ｄＢｍ〜２０ｄＢｍ程度の範囲を「中電力」の範囲とし、２１ｄＢｍ〜３０ｄＢｍ程度の範囲を「大電力」の範囲としており、上記制御部５は、大電力の送信出力を得る場合、第１の制御端子４１に例えば２．７Ｖの制御信号を供給し、第２の制御端子４２に０Ｖの制御信号を供給する。

これにより、ゲートに０Ｖの制御信号が供給された第２のスイッチ用ＦＥＴ３２がオフ動作し、ゲートに２．７Ｖの制御信号が供給された第１のスイッチ用ＦＥＴ３１がオン動作する。

そして、入力端子２３を介して供給された送信信号が、第１の増幅用ＦＥＴ２１により増幅され、第１のスイッチ用ＦＥＴ３１を介して第２の増幅用ＦＥＴ２２に供給され、この第２の増幅用ＦＥＴ２２により、さらに増幅されることで、例えば２８ｄＢｍ程度の大電力の送信出力として第１の出力端子５１から出力される。

これに対して、中電力の送信出力を得る場合、上記制御部５は、第１の制御端子４１に例えば０Ｖの制御信号を供給し、第２の制御端子４２に２．７Ｖの制御信号を供給する。これにより、ゲートに０Ｖの制御信号が供給された第１のスイッチ用ＦＥＴ３１がオフ動作し、ゲートに２．７Ｖの制御信号が供給された第２のスイッチ用ＦＥＴ３２がオン動作する。そして、入力端子２３を介して供給された送信信号が、第１の増幅用ＦＥＴ２１により増幅され、例えば１８ｄＢｍ程度の中電力の送信出力として第２の出力端子５２から出力される。

このように、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で多段的に増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第１の出力端子５１のライン）と、第１の増幅用ＦＥＴ２１のみで増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第２の出力端子５２のライン）を設け、各ラインに挿入接続された第１のスイッチ用ＦＥＴ３１及び第２のスイッチ用ＦＥＴ３２を選択的にオンオフ制御することで、中電力の出力時には、第２の増幅用ＦＥＴ２２を停止状態に制御して電力消費を抑制することができる。このため、中電力の出力時に、効率的に当該電力増幅回路を動作させることができる。

なお、この例では、制御部５は、第１或いは第２のスイッチ用ＦＥＴ３１，３２のゲートに印加する電圧（制御信号）を０Ｖとすることにより、該第１或いは第２のスイッチ用ＦＥＴ３１，３２を動作停止状態として、当該電力増幅回路の動作効率の向上を図ることとしたが、これは、第１或いは第２のスイッチ用ＦＥＴ３１，３２に供給している電源自体を停止制御して、いずれかのスイッチ用ＦＥＴ３１，３２を動作停止状態に制御するようにしてもよい。

［電力増幅回路の１チップ化］
〔ＪＰ−ＨＥＭＴの構成〕
ここで、この電力増幅回路は、上記各ＦＥＴ２１，２２，３１，３２として、通常の高電子移動トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）とは異なる構成を有するＨＥＭＴ（ＪＰ−ＨＥＭＴ）を用いることで、ガリウム砒素チップ上に集積化された１チップのモノリシックＩＣとなっている。

図３に、このＪＰ−ＨＥＭＴの断面図を示す。このＪＰ−ＨＥＭＴの場合、ＧａＡｓ等の半絶縁性半導体基板６１上に、開口部６２ａを有する酸化シリコン膜６２が形成されている。

また、開口部６２ａにより表出した半導体基板部分上に、３つの半導体層、すなわち電子走行層６３、電子供給層６４及びバリア層６５が、それぞれ選択エピタキシャル成長法により形成されている。

これら３つの半導体層６３〜６５は、例えば電子走行層６３がアンドープのＧａＡｓ、電子供給層６４がＳｉをドーピングしたｎ型のＡｌＸＧａ１−ＸＡｓ（ｘ＝０．２〜０．３）、バリア層６５がアンドープのＡｌＸＧａ１−ＸＡｓでそれぞれ構成されている。

電子供給層６４と電子走行層６３では、材料に電子親和力差があり、かつ、電子供給層６４にｎ型不純物（ドナー）が導入されて電子走行層６３との間に仕事関数差があることから、熱平衡におけるヘテロ接合面でのエネルギー不連続箇所にバンドの曲がりを生ずる。これは、電子供給層６４側のドナーから生じた電子が電子走行層６３内に移動し、電子供給層６４内の端部でドナーが空乏化するためである。

電子走行層６３内の電子は極めて薄い範囲で２次元的に分布するため、「２次元電子ガス（２ＤＥＧ）」と称され、その発生母体であるドナーと空間的に分離される結果、不純物散乱等の影響を免れて極めて高速に移動可能となる。なお、以下、この２次元電子ガス（２ＤＥＧ）の層を「高移動度電荷チャネル」という。

酸化シリコン膜６２上に突出した３つの半導体層６３〜６５の両側面に、例えばＳｉ等のｎ型不純物が導入されたＧａＡｓからなるコンタクト半導体層６６がそれぞれ形成されている。このコンタクト半導体層６６は、オン抵抗低減のために設けられたもので、バリア層６５上に形成される従来のキャップ層に相当するものである。

コンタクト半導体層６６は、ヘテロ接合障壁を設けないで電子を流れやすくする意味では、電子走行層６３と同じ材料が望ましい。また、コンタクト半導体層６６の不純物濃度は、導電率を上げるために電子供給層６４より高いことが望ましい。

例えば、窒化シリコンからなる絶縁膜６７が、バリア層６５およびコンタクト半導体層６６の表面を覆って成膜されている。

窒化シリコン膜６７のバリア層６５上の箇所にゲート開口部６７ａが形成され、この開口部６７ａにより表出するバリア層６５の表面領域に、ｐ型のゲート不純物領域６８が形成されている。

また、ゲート開口部６７ａ内から窒化シリコン膜６７上にかけて、たとえばＴｉ／Ｐｔ／Ａｕ等からゲート電極６９が形成されている。ゲート電極６９に印加する電圧により、ゲート不純物領域６８を介して２次元電子ガス（２ＤＥＧ）濃度が変調される。ゲート電極６９上に、たとえば窒化シリコンからなる絶縁膜７０が成膜されている。

窒化シリコン膜６７，７０のコンタクト半導体層６６上の２箇所に、ソース開口部６７ｂまたはドレイン開口部６７ｃが形成され、これらの開口部６７ｂ，６７ｃにより表出するコンタクト半導体層６６上に、例えばＡｕＧｅ／Ｎｉからなるオーミック接続層７１がそれぞれ形成されている。少なくともオーミック接続層７１とコンタクト半導体層６６との界面に加熱により合金化領域６６ａが形成され、これにより、オーミックコンタクトが達成されている。オーミック接続層７１上には、図示しないソース電極又はドレイン電極が形成され、当該ＪＰ−ＨＥＭＴが形成されている。

なお、当該電力増幅回路の場合、このようなＪＰ−ＨＥＭＴ上にさらに層間絶縁膜を介して上層配線が形成され、１チップ化がなされている。

〔ＪＰ−ＨＥＭＴの特徴〕
このような構造のＪＰ−ＨＥＭＴでは、その動作電流（ドレイン電流）がドレイン電極、オーミック接続層７１、コンタクト半導体層６６を介して主に２次元電子ガス（２ＤＥＧ）の層に供給される。また、ソース側においても、主に２次元電子ガス（２ＤＥＧ）の層から流れだすドレイン電流が、コンタクト半導体層６６、オーミック接続層７１を介してソース電極に流入される。

このＪＰ−ＨＥＭＴは、ドレイン電流の経路に高抵抗なバリア層６５が介在しないため、ソース抵抗及びドレイン抵抗を小さくすることができ、オン抵抗の低減化を図ることができる。このため、通常のＨＥＭＴよりも、ハイパワー、高速、低ノイズ、及び低消費電力となっている。

また、このＪＰ−ＨＥＭＴは、良好なオーミック特性を得るために、厚さに限界があるオーミック接続層７１を直接２次元電子ガス層に接触させない構成であるため、２次元電子ガス層の端部が表出するように、積層された複数の半導体層をメサエッチング等で斜めに加工する必要がない。

メサエッチングで深く掘るには、ある程度広い面積が必要となるが、このＪＰ−ＨＥＭＴは、コンタクト半導体層６６の上部端面にオーミックコンタクトをとる構造であることから、面積増大も必要最小限とすることができ、微細化に適したものとなっている。このため、上記各ＦＥＴ２１，２２，３１，３２としてＪＰ−ＨＥＭＴを用いることにより、当該電力増幅回路を１チップで形成することができる。

また、上記各ＦＥＴ２１，２２，３１，３２の代わりにＨＢＴ（ヘテロ接合バイポーラトランジスタ）を用いて当該電力増幅回路を構成した場合、ＨＢＴは、正電源を用いることができるのであるが、当該電力増幅回路を１チップで形成することは困難となる（電力増幅回路がマルチチップ化する。）。また、上記各ＦＥＴ２１，２２，３１，３２として通常のＨＥＭＴを用いた場合、通常のＨＥＭＴは、負電源を用いる必要があるため、わざわざ負電源を形成する必要があるうえ、当該電力増幅回路を１チップで形成することが困難となる。

しかし、上記各ＦＥＴ２１，２２，３１，３２としてＪＰ−ＨＥＭＴを用いて当該電力増幅回路を構成することで、当該電力増幅回路を１チップで形成することができる。また、通常のＨＥＭＴが負電源を用いて使用するのに対して、このＪＰ−ＨＥＭＴの場合、正電源を使用することができる。このため、上記各ＦＥＴ２１，２２，３１，３２としてＪＰ−ＨＥＭＴを用いることで、わざわざ負電源を形成しなくても、当該携帯電話機のバッテリからの正電源をそのまま使用することができる。従って、負電源を形成するための特別な回路を省略することができ、当該携帯電話機の回路構成の簡略化を通じて、機器の小型軽量化を図ることができる。

［第１の実施の形態の効果］
以上の説明から明らかなように、この第１の実施の形態の携帯電話機は、送信回路１４の電力増幅回路に、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で多段的に増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第１の出力端子５１のライン）と、第１の増幅用ＦＥＴ２１のみで増幅された送信出力を出力するライン（第１の増幅用ＦＥＴ２１から第２の出力端子５２のライン）を設け、各ラインに挿入接続された第１のスイッチ用ＦＥＴ３１及び第２のスイッチ用ＦＥＴ３２を選択的にオンオフ制御することで、中電力の出力時には、第２の増幅用ＦＥＴ２２を停止状態に制御して電力消費を抑制することができる。このため、当該電力増幅回路の全体的な動作効率の向上を図ることができる。

特に、Ｗ−ＣＤＭＡ方式の携帯電話機の場合、送信出力が頻繁に変動するため、この頻繁に変動する送信出力に応じて、上記送信回路１４の電力増幅回路を効率良く動作させることができ、絶大な効果を得ることができる。

また、電力増幅回路を構成する各ＦＥＴ２１，２２，３１，３２としてＪＰ−ＨＥＭＴを用いているため、各ＦＥＴ２１，２２，３１，３２の微細化が可能であることから、当該電力増幅回路を１チップで形成することができる。

また、各ＦＥＴ２１，２２，３１，３２として、正電源を使用可能なＪＰ−ＨＥＭＴを用いているため、わざわざ負電源を形成しなくても、当該携帯電話機のバッテリからの正電源をそのまま使用することができる。従って、負電源を形成するための特別な回路を省略することができ、当該携帯電話機の回路構成の簡略化を通じて、機器の小型軽量化を図ることができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態の携帯電話機の説明をする。この第２の実施の形態の携帯電話機は、送信回路１４の電力増幅回路において、上述の第１の増幅用ＦＥＴの出力電力を調整する電力調整部を設けたものである。なお、上述の第１の実施の形態と当該第２の実施の形態とでは、この点のみが異なる。このため、以下、この差異の説明のみ行い、重複説明は省略する。

［電力調整部の構成］
この第２の実施の形態の携帯電話機は、図４に示すように送信回路１４の電力増幅回路に、上記第１の増幅用ＦＥＴ２１のゲート電圧を調整することで、該第１の増幅用ＦＥＴ２１から第１の出力端子５１のラインを介して出力される中電力の出力レベルを調整する電力調整部８８を設けた構成となっている。

具体的には、この電力調整部８８は、分圧抵抗８３（Ｒ３）を介してソース接地された第１の調整用ＦＥＴ８５と、同様に分圧抵抗８４（Ｒ４）を介してソース接地された第２の調整用ＦＥＴ８６とを有している。

第１の調整用ＦＥＴ８５のゲートは、上記第１のスイッチ用ＦＥＴ３１のゲートに接続された第１の制御端子４１（ｃｔｌ１）に接続されており、また、第２の調整用ＦＥＴ８６のゲートは、上記第２のスイッチ用ＦＥＴ３２のゲートに接続された第２の制御端子４２（ｃｔｌ２）に接続されている。

また、各調整用ＦＥＴ８５，８６のドレインは、分圧抵抗８１或いは分圧抵抗８２を介して、基準電圧（Ｖｄｄ）が供給される基準電圧供給端子８７にそれぞれ接続されている。そして、分圧抵抗８１と第１の調整用ＦＥＴ８５のドレインとの接続間、及び分圧抵抗８２と第２の調整用ＦＥＴ８６のドレインとの接続間に、上記第１の増幅用ＦＥＴ２１のゲートを接続することで、当該電力調整部８８が構成されている。

なお、第１の調整用ＦＥＴ８５及び第２の調整用ＦＥＴ８６も、上述のＪＰ−ＨＥＭＴで形成されており、この電力増幅回路も１チップで形成されている。

［電力調整部の動作］
このような電力調整部８８において、大電力の出力時となると、上記制御部５は、第１の制御端子４１に例えば２．７Ｖの電圧を供給し、第２の制御端子４２に０Ｖの電圧を供給する。これにより、上述のように第１のスイッチ用ＦＥＴ３１がオン動作すると共に、第２のスイッチ用ＦＥＴ３２がオフ動作し、入力端子２３を介して供給された送信信号が、第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２で増幅され、例えば２８ｄＢｍ程度の大電力の送信電力とされ、第１の出力端子５１を介して出力される。

また、この場合、第１の制御端子４１に例えば２．７Ｖの電圧が供給され、第２の制御端子４２に０Ｖの電圧が供給されているため、電力調整部８８の第１の調整用ＦＥＴ８５がオン動作し、第２の調整用ＦＥＴ８６がオフ動作する。これにより、第１の増幅用ＦＥＴ２１のゲートには、基準電圧供給端子８７を介して供給される基準電圧が、分圧抵抗８１，８２，８３で分圧された値の電圧が供給されることとなる。

これに対して、中電力の出力時となると、上記制御部５は、第２の制御端子４２に例えば２．７Ｖの電圧を供給し、第１の制御端子４１に０Ｖの電圧を供給する。これにより、上述のように第１のスイッチ用ＦＥＴ３１がオフ動作すると共に、第２のスイッチ用ＦＥＴ３２がオン動作し、入力端子２３を介して供給された送信信号が、第１の増幅用ＦＥＴ２１のみで増幅され、第１の出力端子５１を介して出力される。

また、この場合、第２の制御端子４２に例えば２．７Ｖの電圧が供給され、第１の制御端子４１に０Ｖの電圧が供給されているため、電力調整部８８の第１の調整用ＦＥＴ８５がオフ動作し、第２の調整用ＦＥＴ８６がオン動作する。これにより、第１の増幅用ＦＥＴ２１のゲートには、基準電圧供給端子８７を介して供給される基準電圧が、分圧抵抗８１，８２，８４で分圧された値の電圧が供給されることとなる。

ここで、この電力調整部８８においては、分圧抵抗８１，８２，８３で上記基準電圧を分圧した際の電圧値Ｖ１（＝上記大電力出力時に第１の増幅用ＦＥＴ２１のゲートに供給される電圧値）と、分圧抵抗８１，８２，８４で上記基準電圧を分圧した際の電圧値Ｖ２（＝上記中電力出力時に第１の増幅用ＦＥＴ２１のゲートに供給される電圧値）との関係が、「Ｖｌ＜Ｖ２」となるように各分圧抵抗８１〜８４の値が設定されている。

このため、第１の増幅用ＦＥＴ２１のみで送信信号を増幅する中電力の出力時において、第１の増幅用ＦＥＴ２１のゲートに対して高い電圧値の電圧を供給し、この中電力の出力時における送信信号の電力値を、例えば１８ｄＢｍ程度に向上させることができる。

［第２の実施の形態の効果］
以上の説明から明らかなように、この第２の実施の形態の携帯電話機は、第１の増幅用ＦＥＴ２１のみで送信信号を増幅して出力する中電力の出力時に、この第１の増幅用ＦＥＴ２１のゲートに供給する電圧の電圧値を向上させる電力調整部８８を設けることにより、中電力の出力時における送信信号の電力値を向上させることができる。

このため、必要とする送信電力が大きくなった場合でも、これに対応可能とすることができる他、上述の第１の実施の形態と同じ効果を得ることができる。

［第３の実施の形態］
次に、本発明の第３の実施の形態の携帯電話機の説明をする。この第３の実施の形態の携帯電話機は、送信回路１４の電力増幅回路において、第１の出力端子５１を介して出力される送信信号、及び第２の出力端子５２を介して出力される送信信号に生ずる位相差をキャンセルする位相調整回路を設けたものである。

なお、上述の各実施の形態と当該第３の実施の形態とでは、この点のみが異なる。このため、以下、この差異の説明のみ行い、重複説明は省略する。

また、以下、上述の第１の実施の形態の携帯電話機の電力増幅回路に位相調整回路を設けた例を説明する。

［第３の実施の形態の構成］
この第３の実施の形態の携帯電話機は、図５に示すように送信回路１４の電力増幅回路の、第１の増幅用ＦＥＴ２１から第２の出力端子５２のラインに位相調整回路９０が設けられている。

具体的には、位相調整回路９０は、第２のスイッチ用ＦＥＴ３２のドレインに接続された直流切断用コンデンサ２８と、第４の整合回路３３（Ｍ４）との間に挿入接続されている。

なお、この例では、位相調整回路９０を、第１の増幅用ＦＥＴ２１から第２の出力端子５２のライン側に設けることとして説明を進めるが、これは、第１の増幅用ＦＥＴ２１から第１の出力端子５１のライン側に設けるようにしてもよい。

［第３の実施の形態の動作］
この電力増幅回路の場合、大電力出力時には、送信信号を第１の増幅用ＦＥＴ２１及び第２の増幅用ＦＥＴ２２の計２つの増幅用ＦＥＴで増幅して出力するのに対して、中電力出力時には、送信信号を第１の増幅用ＦＥＴ２１のみで増幅して出力する。送信信号は、１つの増幅用ＦＥＴを介すことで、その位相が例えば１８０度回転する。

このため、大電力出力時と中電力出力時では、出力される送信信号に１８０度の位相差が生ずるのであるが、位相調整回路９０は、この位相差をキャンセルして、送信信号を出力する。すなわち、中電力出力時における第１の増幅用ＦＥＴ２１からの送信信号の位相を、１８０度回転させて出力する。

［第３の実施の形態の効果］
これにより、第１の出力端子５１及び第２の出力端子５２から出力される送信信号の位相を同じ位相として出力することができる他、上述の各実施の形態と同じ効果を得ることができる。

また、位相調整回路９０を、中電力出力用のラインである、上記第１の増幅用ＦＥＴ２１から第２の出力端子５２のラインに設けているため、大電力出力用のライン側（上記第１の増幅用ＦＥＴ２１から第１の出力端子５１のライン）から出力される送信信号に出力ロスを生ずることなく、該大電力に増幅された送信信号を大電力のまま出力することができる。

すなわち、位相調整回路９０を設けると、その出力に多少のロスを生ずる。大電力出力時には、大きく増幅した電力をそのまま出力することが好ましいため、この例では、中電力出力用のライン側に位相調整回路９０を設けている。

なお、位相調整回路９０の出力ロスが容認できるのであれば、位相調整回路９０を大電力出力用のラインである、上記第１の増幅用ＦＥＴ２１から第１の出力端子５１のラインに設けてもよいことは上述のとおりである。

［変形例］
上述の各実施の形態の説明では、本発明をＷ−ＣＤＭＡ方式の携帯電話機に適用することとしたが、これはＰＤＣ方式等の他の方式の携帯電話機或いは通信端末装置に適用してもよい。

また、上述の各実施の形態の説明では、本発明を、送信回路１４の電力増幅器に適用することとしたが、これは、出力電力の可変制御を行う回路であれば、どのような回路に適用してもよい。

最後に、本発明は、一例として開示した上述の各実施の形態に限定されることはない。このため、上述の各実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論であることを付け加えておく。

本発明を適用した第１の実施の形態となる携帯電話機のブロック図である。上記携帯電話機の送信回路に設けられている電力増幅回路の回路図である。上記電力増幅回路に設けられている各ＦＥＴの構成を示す断面図である。本発明を適用した第２の実施の形態となる携帯電話機の送信回路に設けられている電力増幅回路の回路図である。本発明を適用した第３の実施の形態となる携帯電話機の送信回路に設けられている電力増幅回路の回路図である。

符号の説明

１４送信回路、２１第１の増幅用ＦＥＴ、２２第２の増幅用ＦＥＴ、２３入力端子、２４第１の整合回路、２５直流電圧切断用のコンデンサ、２６直流電圧切断用のコンデンサ、２７直流電圧切断用のコンデンサ、２８直流電圧切断用のコンデンサ、２９第２の整合回路、３０第３の整合回路、３１第１のスイッチ用ＦＥＴ、３２第２のスイッチ用ＦＥＴ、３３第４の整合回路、５１第１の出力端子、５２第２の出力端子、８１分圧抵抗、８２分圧抵抗、８３分圧抵抗、８４分圧抵抗、８５第１の調整用ＦＥＴ、８６第２の調整用ＦＥＴ、８７基準電圧供給端子、８８電力調整部、９０位相調整部

Claims

増幅用の第１のソース接地ＦＥＴ（電界効果トランジスタ）のゲート端子と入力端子との間に第１の整合回路を設け、
上記第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介してスイッチ用の第１のＦＥＴのソース端子を接続し、
上記スイッチ用の第１のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第２の整合回路を接続し、
上記第２の整合回路のもう一方の端子を、増幅用の第２のソース接地ＦＥＴのゲートに接続し、
上記増幅用の第２のソース接地ＦＥＴのドレイン端子に第３の整合回路を接続し、
上記第３の整合回路のもう一方の端子を第１の出力端子と接続し、
上記増幅用の第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して上記スイッチ用の第１のＦＥＴと並列的に、スイッチ用の第２のＦＥＴのソース端子を接続し、
上記スイッチ用の第２のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第４の整合回路を接続し、
上記第４の整合回路のもう一方の端子を第２の出力端子と接続し、
上記スイッチ用の第１のＦＥＴのゲート端子を第１の制御端子に接続し、
上記スイッチ用の第２のＦＥＴのゲート端子を第２の制御端子に接続し、
ソース端子と接地との間に第３の分圧抵抗を接続した電力調整用の第１のＦＥＴのドレイン端子を、第１の分圧抵抗を介して電源に接続し、
ソース端子と接地との間に第４分圧抵抗を接続した電力調整用の第２のＦＥＴのドレイン端子を、第２の分圧抵抗を介して上記電源に接続し、
上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第３の分圧抵抗で上記電源の電圧を分圧した際の電圧値よりも、上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第４の分圧抵抗で上記電源の電圧を分圧した際の電圧値の方が高い電圧値となるように、該各分圧抵抗の抵抗値を設定し、
上記電力調整用の第１及び第２のＦＥＴの各ドレイン端子同士を接続した接続点を、上記増幅用の第１のソース接地ＦＥＴのゲート端子と上記第１の整合回路との間に接続し、
上記電力調整用の第１のＦＥＴのゲート端子、及び上記スイッチ用の第１のＦＥＴのゲート端子を、それぞれ上記第１の制御端子に接続し、
上記電力調整用の第２のＦＥＴのゲート端子、及び上記スイッチ用の第２のＦＥＴのゲート端子を、それぞれ上記第２の制御端子に接続した
電力増幅装置。
上記スイッチ用の第２のＦＥＴのドレインに接続された直流切断用コンデンサと、上記第４の整合回路との間に位相調整回路を設けた
請求項１に記載の電力増幅装置。
少なくとも上記増幅用の第１、第２のソース接地ＦＥＴ、及び上記スイッチ用の第１、第２のＦＥＴを、
トランジスタのチャネルを形成するために半導体基板上に積層された複数の半導体層内で２つの半導体層間のヘテロ接合近傍に高移動度電荷チャネルが形成され、上記複数の半導体層上にゲート電極を有する高電荷移動トランジスタであって、不純物がドーピングされた半導体材料からなるコンタクト半導体層が、上記複数の半導体層の少なくとも一方の側面に形成され、上記コンタクト半導体層上に、ソース電極またはドレイン電極がオーミック接続層を介して形成された高電荷移動トランジスタで形成した
請求項１又は請求項２に記載の電力増幅装置。
送信信号の送信出力を変更して送信する電力増幅部を有し、
上記電力増幅部は、
増幅用の第１のソース接地ＦＥＴ（電界効果トランジスタ）のゲート端子と入力端子との間に第１の整合回路を設け、
上記第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介してスイッチ用の第１のＦＥＴのソース端子を接続し、
上記スイッチ用の第１のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第２の整合回路を接続し、
上記第２の整合回路のもう一方の端子を、増幅用の第２のソース接地ＦＥＴのゲートに接続し、
上記増幅用の第２のソース接地ＦＥＴのドレイン端子に第３の整合回路を接続し、
上記第３の整合回路のもう一方の端子を第１の出力端子と接続し、
上記増幅用の第１のソース接地ＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して上記スイッチ用の第１のＦＥＴと並列的に、スイッチ用の第２のＦＥＴのソース端子を接続し、
上記スイッチ用の第２のＦＥＴのドレイン端子に、直流電圧切断用のコンデンサを介して第４の整合回路を接続し、
上記第４の整合回路のもう一方の端子を第２の出力端子と接続し、
上記スイッチ用の第１のＦＥＴのゲート端子を第１の制御端子に接続し、
上記スイッチ用の第２のＦＥＴのゲート端子を第２の制御端子に接続し、
ソース端子と接地との間に第３の分圧抵抗を接続した電力調整用の第１のＦＥＴのドレイン端子を、第１の分圧抵抗を介して電源に接続し、
ソース端子と接地との間に第４の分圧抵抗を接続した電力調整用の第２のＦＥＴのドレイン端子を、第２の分圧抵抗を介して上記電源に接続し、
上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第３の分圧抵抗で上記電源の電圧を分圧した際の電圧値よりも、上記第１の分圧抵抗、上記第２の分圧抵抗、及び上記第４の分圧抵抗で上記電源の電圧を分圧した際の電圧値の方が高い電圧値となるように、該各分圧抵抗の抵抗値を設定し、
上記電力調整用の第１及び第２のＦＥＴの各ドレイン端子同士を接続した接続点を、上記増幅用の第１のソース接地ＦＥＴのゲート端子と上記第１の整合回路との間に接続し、
上記電力調整用の第１のＦＥＴのゲート端子、及び上記スイッチ用の第１のＦＥＴのゲート端子を、それぞれ上記第１の制御端子に接続し、
上記電力調整用の第２のＦＥＴのゲート端子、及び上記スイッチ用の第２のＦＥＴのゲート端子を、それぞれ上記第２の制御端子に接続した
携帯通信端末装置。
上記電力増幅部は、
上記スイッチ用の第２のＦＥＴのドレインに接続された直流切断用コンデンサと、上記第４の整合回路との間に位相調整回路を設けた
請求項４に記載の携帯通信端末装置。
上記電力増幅部は、少なくとも上記増幅用の第１、第２のソース接地ＦＥＴ、及び上記スイッチ用の第１、第２のＦＥＴを、
トランジスタのチャネルを形成するために半導体基板上に積層された複数の半導体層内で２つの半導体層間のヘテロ接合近傍に高移動度電荷チャネルが形成され、上記複数の半導体層上にゲート電極を有する高電荷移動トランジスタであって、不純物がドーピングされた半導体材料からなるコンタクト半導体層が、上記複数の半導体層の少なくとも一方の側面に形成され、上記コンタクト半導体層上に、ソース電極またはドレイン電極がオーミック接続層を介して形成された高電荷移動トランジスタで形成した
請求項４又は請求項５に記載の携帯通信端末装置。