JP2017152896A - 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 - Google Patents

半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 Download PDF

Info

Publication number
JP2017152896A
JP2017152896A JP2016033063A JP2016033063A JP2017152896A JP 2017152896 A JP2017152896 A JP 2017152896A JP 2016033063 A JP2016033063 A JP 2016033063A JP 2016033063 A JP2016033063 A JP 2016033063A JP 2017152896 A JP2017152896 A JP 2017152896A
Authority
JP
Japan
Prior art keywords
transmission
transistor
antenna
reception
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016033063A
Other languages
English (en)
Inventor
厚志 倉野内
Atsushi Kuranouchi
厚志 倉野内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016033063A priority Critical patent/JP2017152896A/ja
Priority to PCT/JP2017/001365 priority patent/WO2017145576A1/ja
Priority to US16/078,136 priority patent/US11211966B2/en
Publication of JP2017152896A publication Critical patent/JP2017152896A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】無線通信の多バンド化をより好適に実現する半導体装置を提供する。
【解決手段】複数の端子と、前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、を備え、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される。前記複数のトランジスタ群のうち、第１のトランジスタ群は、当該第１のトランジスタ群よりも電力の低い信号が入力される第２のトランジスタ群よりも、より高いオン抵抗を有する。
【選択図】図１

Description

本開示は、半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置に関する。
近年では、通信技術の進化に伴い、無線通信に利用できる周波数帯として、所謂８００ＭＨｚ帯（以降では、「低周波数帯」とも称する）に限らず、１．５ＧＨｚ帯や２．０ＧＨｚ帯等のより高い周波数帯（以降では、「高周波数帯」とも称する）が利用可能になってきている。このような状況から、スマートフォン等のような無線通信が可能な無線通信装置では、複数の異なる周波数帯の信号の送受信への対応が必要となる場合がある。そのため、このような無線通信装置では、互いに周波数帯の異なる複数の信号の送受信間において１つのアンテナを共有するために、アンテナスイッチ回路が設けられている場合がある。
アンテナスイッチ回路の構成としては、例えば、所望の信号を通過させる導通状態（オン状態）と、不要な信号を遮断する遮断状態（オフ状態）のトランジスタ（例えば、ＦＥＴ：Field effect transistor）とを組み合わせたものが挙げられる。例えば、特許文献１には、アンテナスイッチ回路の一例が開示されている。
特開２０１１−２４９４６６号公報
また、近年では、複数の周波数帯を統合することにより通信チャネルを形成することで、通信のスループットを向上させる、所謂キャリアアグリゲーション（ＣＡ：Carrier Aggregation）と呼ばれる技術も実用化されている。このようなＣＡ等の技術の実用化に伴い、無線通信に利用する通信帯域（バンド）の数も増加する傾向にある。そのため、アンテナスイッチ回路にもより多くの周波数帯域への対応（即ち、多バンド化）が要求されており、近年では、最小構成であるＳＰＤＴ（Single Pole Double Throw）のものに限らず、例えば、ＳＰ８ＴやＳＰ１０Ｔといった構成のものも求められている。
一方で、所謂オン抵抗、オフ容量、及び耐圧等のようなアンテナスイッチ回路に求められる特性は、通過させる信号の周波数に応じて異なる場合がある。そのため、多バンド化と、バンドごとのより良好な特性の実現とを両立が求められている。
そこで、本開示では、無線通信の多バンド化をより好適な態様で実現することが可能な、半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置を提案する。
本開示によれば、複数の端子と、前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、を備え、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、半導体装置が提供される。
また、本開示によれば、アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子と、前記アンテナ端子と、前記複数の送受信端子のそれぞれとの間の接続関係を選択的に切り替える切替え部と、前記送受信端子ごとに設けられ、複数のトランジスタが直列に接続された複数のトランジスタ群と、を備え、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、アンテナスイッチ回路が提供される。
また、本開示によれば、アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される送信信号と、当該送受信端子から出力される受信信号とを分波するデュプレクサと、を備え、前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、モジュール装置が提供される。
また、本開示によれば、アンテナと、前記アンテナへの送信信号の入力と、前記アンテナで受信した受信信号の出力とを、周波数ごとに選択的に切り替えるフロントエンドモジュールと、を備え、前記フロントエンドモジュールは、前記アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される前記送信信号と、当該送受信端子から出力される前記受信信号とを分波するデュプレクサと、を備え、前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、無線通信装置が提供される。
以上説明したように本開示によれば、無線通信の多バンド化をより好適な態様で実現することが可能な、半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置が提供される。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
アンテナスイッチ回路の概略的な回路構成の一例について説明するための説明図である。 アンテナスイッチ回路の構成の他の一例について説明するための説明図である。 アンテナスイッチ回路の等価回路の一例を示している。 図３に示した等価回路における入出力の周波数特性の一例を示している。 本開示の一実施形態に係るアンテナスイッチ回路で適用されるトランジスタの概略的な構成の一例について説明するための説明図である。 同実施形態に係るアンテナスイッチ回路において適用されるトランジスタ群の概略的な構成の一例について説明するための説明図である。 ゲート長とオン抵抗との間の関係について説明するための説明図である。 ゲート長と耐圧との間の関係の一例について説明するための説明図である。 本開示の一実施例に係るアンテナスイッチにおける、高周波数帯側の系のロスの変化のシミュレーション結果の一例を示している。 本開示の一実施例に係るアンテナスイッチにおける、高周波数帯側の系のロスの変化のシミュレーション結果の一例を示している。 本開示の一実施例に係るアンテナスイッチにおける、低周波数帯側の系のロスの変化のシミュレーション結果の一例を示している。 本開示の一実施例に係るアンテナスイッチにおける、低周波数帯側の系のロスの変化のシミュレーション結果の一例を示している。 本開示の一実施例に係るアンテナスイッチ回路の特性のシミュレーション結果の一例を示している。 本開示の一実施例に係るアンテナスイッチ回路の特性のシミュレーション結果の一例を示している。 本開示の一実施例に係るアンテナスイッチ回路の特性のシミュレーション結果の一例を示している。 同実施形態の適用例について説明するための説明図である。 同実施形態の適用例について説明するための説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．はじめに
１．１．アンテナスイッチ回路の構成
１．２．アンテナスイッチ回路の検討
２．技術的特徴
２．１．概要
２．２．半導体素子の構成
２．３．実施例
２．４．適用例
３．むすび
＜＜１．はじめに＞＞
＜１．１．アンテナスイッチ回路の構成＞
まず、図１を参照して、互いに周波数帯の異なる複数の信号の送受信を１つのアンテナで共有するためのアンテナスイッチ回路の構成の一例について説明する。図１は、アンテナスイッチ回路の概略的な回路構成の一例について説明するための説明図であり、互いに周波数帯の異なる２つの信号の送受信を１つのアンテナで共有するＳＰＤＴ構成のアンテナスイッチ回路の一例を示している。
図１に示すように、アンテナスイッチ回路１００は、アンテナ端子Ｄａｎｔと、送受信端子Ｄ１ａ及びＤ１ｂとを有する。また、アンテナスイッチ回路１００は、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ａとの間にシリーズ部１０１ａを有し、送受信端子Ｄ１ａと基準電位（以降では、「ＧＮＤ端子」とも称する）との間にシャント部１０３ａを有する。シリーズ部１０１ａは、複数のトランジスタＴｒａ１１〜Ｔｒａ１Ｎが直列に接続されたトランジスタ群により構成される。また、シャント部１０３ａは、複数のトランジスタＴｒａ２１〜Ｔｒａ２Ｍが直列に接続されたトランジスタ群により構成される。同様に、アンテナスイッチ回路１００は、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ｂとの間にシリーズ部１０１ｂを有し、送受信端子Ｄ１ｂとＧＮＤ端子との間にシャント部１０３ｂを有する。シリーズ部１０１ｂ及びシャント部１０３ｂは、シリーズ部１０１ａ及びシャント部１０３ａと同様に、複数のトランジスタが直列に接続されたトランジスタ群により構成される。
シリーズ部１０１ａ及び１０１ｂと、シャント部１０３ａ及び１０３ｂとのそれぞれは、導通状態とする場合には、各トランジスタに対して、ゲート電圧として昇圧電圧（例えば、６Ｖ）が与えられ、バックゲート電圧として設置電圧（例えば、０Ｖ）が与えられる。また、遮断状態（即ち、非導通状態）とする場合には、各トランジスタに対して、ゲート電圧及びバックゲート電圧のそれぞれとして降圧電圧（例えば、−５Ｖ）が与えられる。なお、以降の説明では、シリーズ部１０１ａ及び１０１ｂを特に区別しない場合には、単に「シリーズ部１０１」と称する場合がある。同様に、シャント部１０３ａ及び１０３ｂを特に区別しない場合には、単に「シャント部１０３」と称する場合がある。
アンテナスイッチ回路１００は、例えば、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ａとの間が導通状態に制御される場合には、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ｂとの間は遮断状態に制御される。この場合には、シリーズ部１０１ａは導通状態に制御され、シャント部１０３ａは遮断状態に制御される。また、このときシリーズ部１０１ｂは遮断状態に制御され、シャント部１０３ｂは導通状態に制御される。
また、アンテナスイッチ回路１００は、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ｂとの間が導通状態に制御される場合には、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ａとの間は遮断状態に制御される。この場合には、シリーズ部１０１ｂは導通状態に制御され、シャント部１０３ｂは遮断状態に制御される。また、このときシリーズ部１０１ａは遮断状態に制御され、シャント部１０３ａは導通状態に制御される。
以上のような構成のもと、アンテナスイッチ回路１００は、例えば、送受信端子Ｄ１ａ及びＤ１ｂのそれぞれに対して、互いに異なる周波数帯の信号が入出力される。より具体的な一例として、送受信端子Ｄ１ａに対して高周波数帯の信号が入出力され、送受信端子Ｄ１ｂに対して低周波数帯の信号が入出力される。即ち、アンテナを介して高周波数帯の信号を送受信する場合には、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ａとの間（換言すると、シリーズ部１０１ａ）が導通状態に制御され、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ｂとの間（換言すると、シリーズ部１０１ｂ）は遮断状態に制御される。また、アンテナを介して低周波数帯の信号を送受信する場合には、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ｂとの間（換言すると、シリーズ部１０１ｂ）が導通状態に制御され、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ａとの間（換言すると、シリーズ部１０１ａ）は遮断状態に制御される。
なお、上記では、アンテナスイッチ回路の構成の一例として、１つのアンテナ端子Ｄａｎｔに対して、２つの送受信端子Ｄ１ａ及びＤ１ｂを選択的に接続するＳＰＤＴ構成について説明したが、必ずしも上述した構成のみには限定されない。例えば、１つのアンテナ端子Ｄａｎｔに対して、３以上の送受信端子が選択的に接続可能に構成されていてもよい。より具体的な一例として、１つのアンテナ端子Ｄａｎｔに対して、８つの送受信端子を選択的に接続可能に構成したＳＰ８Ｔや、１０の送受信端子を選択的に接続可能に構成したＳＰ１０Ｔ等が挙げられる。
例えば、図２は、アンテナスイッチ回路の構成の他の一例について説明するための説明図であり、ＳＰ８Ｔ構成のアンテナスイッチ回路の一例を示している。
即ち、図２に示すように、ＳＰ８Ｔ構成のアンテナスイッチ回路１００’は、アンテナ端子Ｄａｎｔと、８つの送受信端子Ｄ１ａ〜Ｄ１ｈとを有する。また、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ａ〜Ｄ１ｈのそれぞれとの間にはシリーズ部１０１（即ち、シリーズ部１０１ａ〜１０１ｈ）が介在し、送受信端子Ｄ１ａ〜Ｄ１ｈのそれぞれとＧＮＤ端子との間にはシャント部１０３（即ち、シャント部１０３ａ〜１０１ｈ）が介在する。
以上のような構成のもと、アンテナスイッチ回路１００’は、例えば、送受信端子Ｄ１ａ〜Ｄ１ｈのそれぞれに対して、互いに異なる周波数帯の信号が入出力される。そして、送受信端子Ｄ１ａ〜Ｄ１ｈのいずれかがアンテナ端子Ｄａｎｔに接続される場合には、他の送受信端子は、アンテナ端子Ｄａｎｔとの間の接続が遮断されるようにシリーズ部１０１ａ〜１０１ｈ及びシャント部１０３ａ〜１０３ｈの接続状態が制御される。
より具体的には、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ａとの間（換言すると、シリーズ部１０１ａ）が導通状態に制御されている場合には、アンテナ端子Ｄａｎｔと送受信端子Ｄ１ｂ〜Ｄ１ｈのそれぞれとの間（換言すると、シリーズ部１０１ｂ〜１０１ｈ）は遮断状態に制御される。即ち、この場合には、送受信端子Ｄ１ａに対して入出力される信号が、アンテナを介して送受信されることとなる。
以上、図１及び図２を参照して、互いに周波数帯の異なる複数の信号の送受信を１つのアンテナで共有するためのアンテナスイッチ回路の構成の一例について説明した。
＜１．２．アンテナスイッチ回路の検討＞
次いで、図３及び図４を参照して、アンテナスイッチ回路の特性について説明したうえで、本実施形態に係るアンテナスイッチ回路の課題について整理する。
アンテナスイッチに求められる特性としては、「Insertion loss」、「Isolation」、及び「Harmonics、IIP3、IMD」等が挙げられる。「Insertion loss」は、アンテナやＰＡ（Power Amp）からの信号を低損失で通過させる特性を示している。また、「Isolation」は、周辺回路への信号の漏えいを抑制する特性を示している。また、「Harmonics、IIP3、IMD」は、不要な電波の放出を抑制する（即ち、歪みを低減する）特性を示している。
「Insertion loss」及び「Isolation」をより良好にするための手法としては、オン状態のトランジスタ（図１におけるシリーズ部）の抵抗（オン抵抗Ｒｏｎ）と、オフ状態のトランジスタの容量（オフ容量Ｃｏｆｆ）の積（Ｒｏｎ＊Ｃｏｆｆ）の低減が挙げられる。また、「Harmonics、IIP3、IMD」をより良好にするための手法としては、トランジスタの各接合容量や拡散層抵抗の非線形性（電圧依存）の改善が挙げられる。
また、アンテナスイッチは、入力電圧が高い傾向にあり、トランジスタ単体で耐圧（即ち、耐電圧）を確保することが困難な場合がある。そのため、図１を参照して説明したシリーズ部１０１及びシャント部１０３は、複数のトランジスタ（例えば、ＦＥＴ）を直列に多段接続（スタック）することで耐圧を確保する場合がある。なお、オン抵抗Ｒｏｎやオフ容量Ｃｏｆｆは、例えば、シリーズ部１０１として多段接続したトランジスタの段数に依存する。
ここで、図３を参照して、「Insertion loss」についてより詳しく説明する。図３は、「Insertion loss」について説明するための説明図であり、最もシンプルなスイッチ回路の構成を、シリーズ部１０１のオン抵抗Ｒｏｎと、シャント部１０３のオフ容量Ｃｏｆｆとにより示した等価回路の一例を示している。なお、図３に示す回路のＬｏｓｓ（即ち、「Insertion loss」）は、以下に示す（式１）で表される。なお、以下に示す（式１）において、Ｐｉｎは入力電力を示しており、Ｐｏｕｔは出力電力を示している。
Figure 2017152896
また、図４は、図３に示した等価回路における入力電力Ｐｉｎ及び出力電力Ｐｏｕｔの周波数特性の一例を示している。図４において、縦軸は、入力Ｐｉｎと出力Ｐｏｕｔとの比Ｐｏｕｔ／Ｐｉｎを示しており、横軸は周波数を示している。図３及び図４を参照するとわかるように、低周波数帯では、オン抵抗Ｒｏｎの影響がより大きくなる。これに対して、高周波数帯では、オフ容量Ｃｏｆｆの影響がより支配的となる。
ここで、図１に示すアンテナスイッチ回路１００に着目する。図１に示すアンテナスイッチ回路１００においては、送受信端子Ｄ１ａに接続された系（例えば、シリーズ部１０１ａ）が導通状態（オン状態）に制御されている場合には、他方の送受信端子Ｄ１ｂに接続された系（例えば、シリーズ部１０１ｂ）は、遮断状態（オフ状態）に制御されている。ここで、多段接続されたトランジスタのオン抵抗Ｒｏｎは直列抵抗となり、オフ容量Ｃｏｆｆは直列容量となる。そのため、例えば、シリーズ部１０１の耐圧を確保するために、多段接続されるトランジスタの数（以降では、「スタック数」とも称する）を増やした場合には、オン抵抗Ｒｏｎはより大きくなり、オフ容量Ｃｏｆｆはより小さくなる。各トランジスタのゲート幅Ｗｇをより大きくすることでオン抵抗Ｒｏｎをより小さくすることが可能ではあるが、この場合には、オフ容量Ｃｏｆｆがより大きくなり、アンテナスイッチ回路１００のチップサイズもより大きくなる。
また、近年では、複数の周波数帯を統合することにより通信チャネルを形成することで、通信のスループットを向上させる、所謂キャリアアグリゲーション（ＣＡ：Carrier Aggregation）と呼ばれる技術も実用化されている。そのため、前述したＳＰ８ＴやＳＰ１０Ｔのように、ＳＰＤＴ構成よりもより多くの周波数帯の信号の送受信間において１つのアンテナを共有することが可能なアンテナスイッチ回路も提案されている。
ここで、図３及び図４を参照して説明した特性に再度着目する。前述したように、低周波数帯では、オン抵抗Ｒｏｎの影響がより大きくなり、高周波数帯では、オフ容量Ｃｏｆｆの影響がより支配的となる。そのため、例えば、高周波数帯の信号の送受信に用いられるアンテナスイッチ回路（以降では、「ハイバンド用のアンテナスイッチ回路」とも称する）では、特性をより向上させるために、遮断状態に制御されている経路のオフ容量Ｃｏｆｆの低減や、導通状態に制御されている経路のオン抵抗Ｒｏｎの低減が求められる。具体的には、オフ容量Ｃｏｆｆは、例えば、シリーズ部１０１を構成するトランジスタのスタック数を増加させることで低減させることが可能である。また、オン抵抗Ｒｏｎは、例えば、シリーズ部１０１を構成するトランジスタのゲート幅Ｗｇをより大きくすることで低減させることが可能である。ただし、ゲート幅Ｗｇの拡大はチップサイズの拡大につながる可能性があり、その拡大幅には制約がある場合がある。そのため、例えば、トランジスタ自体のオン抵抗Ｒｏｎをより低減することが求められる場合もある。
また、低周波数帯の信号の送受信に用いられるアンテナスイッチ回路（以降では、「ローバンド用のアンテナスイッチ回路」とも称する）では、より高い耐圧が求められる。具体的には、シリーズ部１０１を構成するトランジスタのスタック数を増加させることでより高い耐圧を得ることが可能となる。一方で、スタック数の増加は、チップサイズの拡大につながる可能性がある。また、スタック数の増加に伴い、オン抵抗Ｒｏｎも増大する。そのため、スタック数の過剰の増加を抑制するために、高耐圧のトランジスタ（ＦＥＴ）の使用が求められる場合もある。
特に、オン抵抗Ｒｏｎを低減することと、耐圧を上げることとはトレードオフの関係にある傾向が見られ、多バンドへの対応が求められるアンテナスイッチ回路においては、上述した低周波数帯及び高周波数帯それぞれの特性を踏まえたデバイス開発が求められる。そこで、本開示では、多バンドへ対応し、かつ、各周波数帯の信号の送受信をより好適な態様（特性）で実現することが可能なアンテナスイッチ回路と、当該アンテナスイッチ回路を適用した各種装置とについて提案する。
＜＜２．技術的特徴＞＞
以下に、本開示の一実施形態に係るアンテナスイッチ回路の技術的特徴について説明する。
＜２．１．概要＞
まず、本実施形態に係るアンテナスイッチ回路の技術的特徴の概要について説明する。本実施形態に係るアンテナスイッチ回路１００では、各送受信端子に接続されたシリーズ部１０１（即ち、直列に接続されたトランジスタ群）それぞれには、当該送受信端子に入出力される信号の周波数に応じて、互いに異なる電力の信号が入力される。
そこで、本実施形態に係るアンテナスイッチ回路１００において、各シリーズ部１０１は、入力される信号の電力の違いに応じたオン抵抗Ｒｏｎを有するように構成される。より具体的には、より電力の高い信号が入出力される送受信端子に接続されたシリーズ部１０１は、より電力の低い信号が入出力される送受信端子に接続されたシリーズ部１０１よりも、より小さいオン抵抗を有するように構成される。また、より電力の低い信号が入出力される送受信端子に接続されたシリーズ部１０１は、より電力の高い信号が入出力される送受信端子に接続されたシリーズ部１０１よりも、より高い耐圧を有するように構成される。このような構成を実現することで、本実施形態に係るアンテナスイッチ回路１００は、高周波数帯及び低周波数帯のような各周波数帯で求められる特性を達成する。
一方で、前述したように、オン抵抗Ｒｏｎをより低減させた場合に、デバイスの耐圧も低下する場合がある。そのため、例えば、高周波数帯の信号が入力される系（即ち、「高周波数帯側のシリーズ部１０１」）と、低周波数帯の信号が入力される系（即ち、「低周波数帯側のシリーズ部１０１」）とでは、デバイスに対して相反する特性が要求されることとなる。
そこで、本実施形態に係るアンテナスイッチ回路１００では、高周波数帯側及び低周波数帯側それぞれのシリーズ部１０１に用いられるトランジスタの素子パラメータや、各シリーズ部１０１のスタック数を調整することで、各シリーズ部１０１に要求される特性を実現する。なお、このとき、高周波数帯側及び低周波数帯側それぞれのシリーズ部１０１間において、当該素子パラメータと当該スタック数とのうち少なくとも一部は異なっていてもよいことは言うまでもない。以降では、上述した本実施形態に係るアンテナスイッチ回路１００の構成を実現するための構成や手法についてより詳しく説明する。
＜２．２．半導体素子の構成＞
まず、図５及び図６を参照して、本実施形態に係るアンテナスイッチ回路１００において、シリーズ部１０１及びシャント部１０３を構成するトランジスタ群や、当該トランジスタ群に適用されるトランジスタ等の半導体素子の構成の一例について説明する。
例えば、図５は、本実施形態に係るアンテナスイッチ回路で適用されるトランジスタ（ＦＥＴ）の概略的な構成の一例について説明するための説明図であり、当該トランジスタをＳＯＩ（Silicon on Insulator）基板上に形成した場合の一例を示している。なお、図５においては、図面の横方向、縦方向、及び奥行き方向を、それぞれｘ方向、ｚ方向、及びｙ方向としている。
図５に示すように、本実施形態に係るトランジスタ４００において、ＳＯＩ基板４１０は、支持基板４１１の上に埋込み酸化膜層４１２及び半導体層４１３を有している。また、ゲート電極４２０は、ゲート酸化膜４１９を介して半導体層４１３の上に設けられる。
具体的な一例として、ＳＯＩ基板４１０は、例えば、高抵抗シリコン（Ｓｉ）基板よりなる支持基板４１１の上に、シリコン酸化膜（ＳｉＯ２）よりなる埋込み酸化膜層４１２及びシリコン（Ｓｉ）よりなる半導体層４１３を有している。半導体層４１３は、ゲート電極４２０の下方の第１の領域Ａ１と、それ以外の第２の領域Ａ２とを有している。第２の領域Ａ２のうち、一方にソース領域Ａ２ｓが設けられ、他方にドレイン領域Ａ２ｄが設けられている。また、ソース領域Ａ２ｓ及びドレイン領域Ａ２ｄには、高濃度拡散層であるソース拡散層４１３ｓ及びドレイン拡散層４１３ｄが、ソース領域Ａ２ｓ及びドレイン領域Ａ２ｄの厚み方向全体にわたって（上面から下面まで）設けられている。
また、ゲート電極４２０は、シリコン酸化膜（ＳｉＯ２）よりなるゲート酸化膜４１９を介して半導体層４１３の上に設けられる。また、ソース領域Ａ２ｓには、ソース側コンタクトプラグ４３０ｓを介してソース電極４４０ｓが電気的に接続されている。同様に、ドレイン領域Ａ２ｄには、ドレイン側コンタクトプラグ４３０ｄを介してドレイン電極４４０ｄが電気的に接続されているなお、前述したように、本実施形態に係る半導体装置においては、シリーズ部１０１及びシャント部１０３は、複数のトランジスタを直列に接続して構成される。そのため、図５に示したトランジスタ４００を、シリーズ部１０１及びシャント部１０３を構成する各トランジスタとして適用する場合には、ソース側の各構成は、直列に接続された他のトランジスタのドレイン側の各構成として動作し得る。
次いで、図６を参照して、シリーズ部１０１やシャント部１０３を構成するトランジスタ群の概略的な構成の一例について説明する。図６は、本実施形態に係るアンテナスイッチ回路において適用されるトランジスタ群の概略的な構成の一例について説明するための説明図である。図６では、図面の横方向、縦方向、及び奥行き方向を、それぞれｘ方向、ｙ方向、及びｚ方向としている。なお、図６におけるｘ方向、ｙ方向、及びｚ方向のそれぞれぞれは、図５におけるｘ方向、ｙ方向、及びｚ方向に対応している。即ち、図６に示すトランジスタ群は、例えば、図５に示したトランジスタ４００をｘ方向に沿って直列に複数接続することで構成されている。
図６において、参照符号４２０は、各トランジスタのゲート電極を示しており、図５に示すトランジスタ４００のゲート電極４２０に対応している。即ち、図６に示す例では、各トランジスタのゲート電極４２０は、ｘ方向に沿って並列に配置されることとなる。なお、このとき、各トランジスタのゲート電極４２０は、例えば、図６に示すように、連結部４２１により接続されていてもよい。また、参照符号４４０は、互いに隣接するように直列に接続された各トランジスタのソース電極及びドレイン電極（以降では、「Ｓ／Ｄ電極」とも称する）に相当する。即ち、図６に示すＳ／Ｄ電極４４０は、図５に示すトランジスタ４００のソース電極４４０ｓ及びドレイン電極４００ｄに対応している。
ここで、図５及び図６における参照符号Ｌｇは、各トランジスタのゲート長を示している。図６における参照符号Ｗｇは、各トランジスタのゲート幅を示している。また、図５における参照符号Ｗ１は、ソースゲート間の物理的距離を示している。同様に、参照符号Ｗ２は、ゲートドレイン間の物理的距離を示している。また、参照符号Ｗ３は、ソースドレイン間の物理的距離を示している。また、参照符号Ｗ４は、ゲート酸化膜４１９の厚さを示している。なお、図５及び図６において、参照符号Ｌｇ、Ｗｇ、及びＷ１〜Ｗ４のそれぞれで示された各部の距離が、本実施形態に係るアンテナスイッチ回路１００のシリーズ部１０１及びシャント部１０３を構成する各トランジスタの素子パラメータの一例に相当する。即ち、本実施形態に係るアンテナスイッチ回路１００では、高周波数帯側のシリーズ部１０１と、低周波数帯側のシリーズ部１０１とのそれぞれで要求される特性を、各シリーズ部１０１を構成するトランジスタの当該素子パラメータを調整することで実現する。
以上、図５及び図６を参照して、本実施形態に係るアンテナスイッチ回路１００において、シリーズ部１０１及びシャント部１０３を構成するトランジスタ群と、当該トランジスタ群に適用されるトランジスタと、のような半導体素子の構成の一例について説明した。なお、上記に説明した半導体素子の構成はあくまで一例であり、同様の機能を実現可能であれば、少なくとも一部の構成を適宜他の構成に置き換えてもよい。具体的な一例として、シリーズ部１０１及びシャント部１０３を構成するトランジスタ群や、当該トランジスタ群に適用されるトランジスタ等は半絶縁性基板上に形成されていてもよい。
＜２．３．実施例＞
続いて、本実施形態に係るアンテナスイッチ回路１００の実施例として、前述した各シリーズ部１０１に用いられるトランジスタの素子パラメータを調整することで、各シリーズ部１０１に要求される特性を実現する手法の一例について説明する。なお、本説明では、本実施形態の特徴をよりわかりやすくするために、素子パラメータとして、トランジスタのゲート長Ｌｇを調整する場合に着目して説明する。
（ゲート長とオン抵抗及び耐圧との関係）
まず、図７及び図８を参照して、各トランジスタのゲート長Ｌｇと、オン抵抗Ｒｏｎ及び耐圧それぞれとの関係について説明する。例えば、図７は、ゲート長Ｌｇとオン抵抗Ｒｏｎとの間の関係について説明するための説明図である。図７において、横軸はゲート長Ｌｇを示しており、縦軸はオン抵抗Ｒｏｎを示している。図７に示すように、トランジスタのゲート長Ｌｇがより長くなるほど、当該トランジスタのオン抵抗Ｒｏｎはより大きくなる傾向にある。また、図８は、ゲート長Ｌｇと耐圧との間の関係の一例について説明するための説明図である。図８において、横軸はゲート長Ｌｇを示しており、縦軸は耐圧を示している。図８に示すように、トランジスタのゲート長Ｌｇがより長くなるほど、当該トランジスタの耐圧はより高くなる傾向にある。
（実施例１：ゲート長の調整による特性の変化のシミュレーション）
次いで、実施例１として、本実施形態に係るアンテナスイッチ回路１００において、素子パラメータとしてゲート長Ｌｇを調整した場合における特性の変化について、シミュレーション結果の一例を説明する。なお、本シミュレーションでは、高周波数帯側のシリーズ部１０１ａの各トランジスタのゲート長Ｌｇを調整した場合における、高周波数帯側の系と低周波数帯側の系とのそれぞれにおけるロスの変化をシミュレートした。
まず、本シミュレーションの条件に付いて説明する。本シミュレーションでは、図１に示したアンテナスイッチ回路１００をシミュレーションの対象とする。なお、シミュレーションの対象とするアンテナスイッチ回路１００において、送受信端子Ｄ１ａに接続された系（例えば、シリーズ部１０１ａ及びシャント１０３ａ）が、高周波数帯側の系として、高周波数帯の信号の送受信に利用される。また、送受信端子Ｄ１ｂに接続された系（例えば、シリーズ部１０１ｂ及びシャント１０３ｂ）については、低周波数帯側の系として、低周波数帯の信号の送受信に利用されるものとする。
また、シミュレーションの対象となるアンテナスイッチ回路１００においては、シリーズ部１０１ａ及び１０１ｂのそれぞれを、ゲート幅Ｗｇが２ｍｍのトランジスタを用いて構成し、当該トランジスタのスタック数を７としている。また、シャント部１０３ａ及び１０３のそれぞれについては、ゲート幅Ｗｇが１ｍｍのトランジスタを用いて構成し、当該トランジスタのスタック数を６としている。なお、本説明では、本実施形態の特徴をよりわかりやすくするために、高周波数帯側及び低周波数帯側それぞれのシリーズ部１０１のトランジスタのスタック数を同様の値としているが、各シリーズ部１０１のスタック数は必ずしも同じでなくてもよい。
また本説明においては、高周波数帯側の系におけるシリーズ部１０１ａのゲート長Ｌｇと、オン抵抗Ｒｏｎと、オフ容量Ｃｏｆｆとを、当該ゲート長Ｌｇが所定の長さの場合を基準状態とした相対値として示す。即ち、ゲート長Ｌｇ＝１（相対値）の場合における、高周波数帯側の系のオン抵抗Ｒｏｎ及びオフ容量Ｃｏｆｆを、それぞれＲｏｎ＝１、Ｃｏｆｆ＝１とする。なお、低周波数帯側の系については、高周波数帯側の系の基準状態と同様の構成としている。即ち、低周波数帯側の系については、Ｌｇ＝１、Ｒｏｎ＝１、Ｃｏｆｆ＝１となる。
以上のような構成のもとで、高周波数帯側の系におけるシリーズ部１０１ａのゲート長ＬｇをＬｇ＝１とした場合（即ち、基準状態）と、Ｌｇ＝０．８とした場合（即ち、ゲート長Ｌｇを基準状態から２０％短くした場合）とのそれぞれについて、高周波数帯側の系と低周波数帯側の系とのそれぞれにおけるロスの変化をシミュレートした。なお、高周波数帯側の系におけるシリーズ部１０１ａのゲート長Ｌｇを、Ｌｇ＝０．８とした場合には、当該高周波数帯側の系のオン抵抗Ｒｏｎ及びオフ容量Ｃｏｆｆは、それぞれを相対値で示すと、Ｒｏｎ＝０．９、Ｃｏｆｆ＝１．１となった。
例えば、図９及び図１０は、本開示の一実施例に係るアンテナスイッチにおける、高周波数帯側の系のロスの変化のシミュレーション結果の一例を示している。
具体的には、図９は、高周波数帯側の系においてシリーズ部１０１ａの各トランジスタのゲート長Ｌｇを調整した場合における、高周波数帯側の系におけるロスの変化のシミュレーション結果の一例を示している。なお、図９において、横軸は入出力される信号の周波数（ＧＨｚ）を示しており、縦軸はロス（ｄＢ）を示している。また、図９では、Ｌｇ＝１の場合と、Ｌｇ＝０．８の場合とのそれぞれについてシミュレーション結果を示している。また、図１０は、図９に示すシミュレーション結果を、Ｌｇ＝１の場合を基準としてロスの改善量を相対値として示したグラフである。図１０において、横軸は図９と同様に入出力される信号の周波数（ＧＨｚ）を示している。また、縦軸については、ロスの改善量を、Ｌｇ＝１の場合を基準とした相対値で示している。
図９に示すように、Ｌｇ＝１の場合と、Ｌｇ＝０．８の場合とのいずれのシミュレーション結果においても、入出力される信号の周波数がより高くなるほど、ロスがより大きくなる傾向にある。また、Ｌｇ＝０．８の場合には、Ｌｇ＝１の場合に比べて、入出力される信号の周波数全体に亘って、ロスがより小さくなっていることがわかる。また、図１０を参照するとわかるように、高周波数帯側の系においては、同系におけるシリーズ部１０１の各トランジスタのゲート長を２０％短くすることにより、入出力される信号の周波数全体に亘って、約２０％のロスの改善が見込まれることがわかる。
次いで、高周波数帯側の系においてシリーズ部１０１ａの各トランジスタのゲート長Ｌｇを調整した場合における、低周波数帯側の系におけるロスの変化のシミュレーション結果について説明する。例えば、図１１及び図１２は、本開示の一実施例に係るアンテナスイッチにおける、低周波数帯側の系のロスの変化のシミュレーション結果の一例を示している。
具体的には、図１１は、高周波数帯側の系においてシリーズ部１０１ａの各トランジスタのゲート長Ｌｇを調整した場合における、低周波数帯側の系におけるロスの変化のシミュレーション結果の一例を示している。なお、図１１において、横軸は入出力される信号の周波数（ＧＨｚ）を示しており、縦軸はロス（ｄＢ）を示している。また、図１１では、Ｌｇ＝１の場合と、Ｌｇ＝０．８の場合とのそれぞれについてシミュレーション結果を示している。また、図１２は、図１１に示すシミュレーション結果を、Ｌｇ＝１の場合を基準としてロスの改善量を相対値として示したグラフである。図１２において、横軸は図１１と同様に入出力される信号の周波数（ＧＨｚ）を示している。また、縦軸については、ロスの改善量を、Ｌｇ＝１の場合を基準とした相対値で示している。
図１１に示すように、Ｌｇ＝１の場合と、Ｌｇ＝０．８の場合とのいずれのシミュレーション結果においても、入出力される信号の周波数がより高くなるほど、ロスがより大きくなる傾向にある。また、図１１及び図１２を参照するとわかるように、Ｌｇ＝０．８の場合には、オフ容量Ｃｏｆｆの増大による影響を受けて、Ｌｇ＝１の場合に比べて、高周波側においてロスがより大きくなる（即ち、特性が劣化する）傾向にある。その一方で、Ｌｇ＝０．８の場合においても、低周波側については、Ｌｇ＝１の場合に比べた特性の劣化の影響が極めて小さいことがわかる。
以上、図９及び図１０に示すように、高周波数帯側の系のシリーズ部１０１ａを構成する各トランジスタのゲート長Ｌｇをより短くすることで、当該高周波数帯側の系のロスをより低減することが可能となる。また、この場合においても、図１１及び図１２に示すように、低周波数帯側の系においては、高周波数帯側の系において当該ゲート長Ｌｇをより短くした場合においても、低周波側（即ち、実際に入出力される信号の周波数帯）においては、特性の劣化の影響が極めて小さいことがわかる。即ち、図９〜図１２に示したシミュレーション結果から、本実施形態に係るアンテナスイッチ回路１００においては、各送受信端子に対して入出力される信号の周波数帯に応じて、当該送受信端子に接続された系の特性をより改善することが可能であることがわかる。
（実施例２：各パラメータと特性との関係）
続いて、実施例２として、図１３〜図１５を参照して、ゲート長Ｌｇやトランジスタのスタック数等のパラメータと、各送受信端子に接続された系の特性との関係についてより詳しく説明する。図１３〜図１５は、本開示の一実施例に係るアンテナスイッチ回路の特性のシミュレーション結果の一例を示している。
例えば、図１３は、シリーズ部１０１を構成するトランジスタのゲート長Ｌｇと、当該シリーズ部１０１を含む系の特性との間の関係のシミュレーション結果の一例を示している。図１３では、当該特性として、当該シリーズ部１０１を含む系のオン抵抗Ｒｏｎ、オフ容量Ｒｏｆｆ、及びオン抵抗とオフ容量との積ＲｏｎＲｏｆｆを、トランジスタのゲート長Ｌｇが所定の長さの場合を基準状態とした相対値として示している。即ち、ゲート長Ｌｇ＝１（相対値）の場合における、オン抵抗Ｒｏｎ、オフ容量Ｃｏｆｆ、及びオン抵抗とオフ容量との積ＲｏｎＲｏｆｆを、それぞれＲｏｎ＝１、Ｃｏｆｆ＝１、ＲｏｎＣｏｆｆ＝１としている。図１３に示すように、ゲート長Ｌｇがより短くなるほど、オン抵抗Ｒｏｎはより小さくなり、オフ容量Ｃｏｆｆはより大きくなる傾向にある。
また、図１４は、図１３に示す例と同様の構成において、シリーズ部１０１を構成するトランジスタのゲート長Ｌｇと、当該シリーズ部１０１を含む系の特性との間の他の関係のシミュレーション結果の一例を示している。図１４では、当該特性として、当該シリーズ部１０１を含む系の耐圧を、図１３に示す例と同様に、トランジスタのゲート長Ｌｇが所定の長さの場合を基準状態とした相対値として示している。即ち、ゲート長Ｌｇ＝１（相対値）の場合における耐圧を１としている。図１４に示すように、ゲート長Ｌｇがより短くなるほど、耐圧はより低くなる傾向にある。
例えば、ゲート長Ｌｇ＝０．９とした場合には、図１３に示すように、系のオン抵抗Ｒｏｎ＝０．９５となり、オフ容量Ｃｏｆｆ＝１．０５となる。また、図１４に示すように、このときの当該系の耐圧は約０．９１となる。
また、ゲート長Ｌｇ＝０．８とした場合には、図１３に示すように、系のオン抵抗Ｒｏｎ＝０．９となり、オフ容量Ｃｏｆｆ＝１．１となる。また、図１４に示すように、このときの当該系の耐圧は約０．８２となる。
なお、図１３において、参照符号Ｒ１１及びＲ１３で示した範囲は、例えば、系に対して要求されるオン抵抗Ｒｏｎ及びオフ容量Ｒｏｆｆの特性の範囲を模式的に示したものである。同様に、図１４において、参照符号Ｒ２１及びＲ２３で示した範囲は、系に対して要求される耐圧の特性の範囲を模式的に示したものである。なお、図１３における範囲Ｒ１１と、図１４における範囲Ｒ２１とが対応している。同様に、図１３における範囲Ｒ１３と、図１４における範囲Ｒ２３とが対応している。
次いで、図１５に着目する。図１５は、シリーズ部１０１を構成するトランジスタ群のスタック数と、当該シリーズ部１０１を含む系の耐圧との関係のシミュレーション結果の一例を示している。なお、図１５では、図１３及び図１４に示す例と同様に、トランジスタのゲート長Ｌｇが所定の長さであり、かつスタック数が４の場合を基準状態とした相対値として示している。また、図１５においては、トランジスタのゲート長Ｌｇが、Ｌｇ＝１、Ｌｇ＝０．９、及びＬｇ＝０．８の場合のそれぞれについてシミュレーション結果を示している。
図１５を参照するとわかるように、シリーズ部１０１を構成するトランジスタ群のスタック数が増加するほど、当該シリーズ部１０１を含む系の耐圧は増加する傾向にある。一方で、各トランジスタのゲート長Ｌｇがより短くなると、耐圧はより低くなる傾向にある。そのため、各トランジスタのゲート長Ｌｇをより短くした場合には、耐圧を維持するためには、トランジスタ群のスタック数を増加させる必要がある。
以上を踏まえ、本実施形態に係るアンテナスイッチ回路１００においては、各系（即ち、各送受信端子に接続される系）に要求される特性に応じて、シリーズ部１０１を構成するトランジスタ群のスタック数と、当該トランジスタ群を構成する各トランジスタのゲート長Ｌｇとを適宜調整すればよい。
（素子パラメータのバリエーションについて）
なお、上述した例では、トランジスタの素子パラメータとしてゲート長Ｌｇを調整することで系の特性を変化させる場合に着目して説明した。一方で、調整対象となる素子パラメータは、ゲート長Ｌｇのみには限定されない。具体的な一例として、図５を参照して説明した、ソースゲート間の物理的距離Ｗ１、ゲートドレイン間の物理的距離Ｗ２、ソースドレイン間の物理的距離Ｗ３、及びゲート酸化膜の厚さＷ４のうち少なくともいずれか調整することでも、系の特性（例えば、オン抵抗Ｒｏｎやオフ容量Ｃｏｆｆ等）を変化させることが可能である。
例えば、ソースゲート間の物理的距離Ｗ１、ゲートドレイン間の物理的距離Ｗ２、及びソースドレイン間の物理的距離Ｗ３をより短くすることで、オン抵抗Ｒｏｎを低減させることが可能である。また、ゲート酸化膜の厚さＷ４の厚さをより薄く形成した場合においても、オン抵抗Ｒｏｎを低減させることが可能である。
このような特性を利用し、例えば、高周波数帯側の系については、シリーズ部１０１を構成する各トランジスタのゲート酸化膜を、低周波数帯側の系よりもより薄く形成してもよい。このような構成により、高周波数帯側の系について、シリーズ部１０１を構成する各トランジスタのゲート長Ｌｇを、低周波数帯側の系よりもより短くなるように調整した場合と同様の効果を期待することが可能となる。
以上、本実施形態に係るアンテナスイッチ回路１００の実施例として、前述した各シリーズ部１０１に用いられるトランジスタの素子パラメータを調整することで、各シリーズ部１０１に要求される特性を実現する手法の一例について説明した。
＜２．４．適用例＞
続いて、本実施形態に係るアンテナスイッチ回路１００の適用例として、当該アンテナスイッチ回路１００を適用した無線通信装置の構成の一例について説明する。例えば、図１６は、本実施形態の適用例について説明するための説明図であり、本実施形態に係るアンテナスイッチ回路１００を適用した無線通信装置１の機能構成の一例を示している。
図１６に示すように、無線通信装置１は、フロントエンドモジュール１０と、アンテナ素子２０と、無線部（ＲＦ部）３０と、ベースバンドプロセッサ４０と、アプリケーションプロセッサ５０とを含む。
無線部３０は、アンテナ素子２０を介して外部装置（例えば、基地局）と無線通信を行うための構成である。無線部３０は、ベースバンドプロセッサ４０から出力されるベースバンド信号を、当該ベースバンド信号の送信に利用する周波数帯の搬送波で変調する。そして、無線部３０は、変調後の信号（送信信号）を、フロントエンドモジュール１０を介してアンテナ素子２０から無線信号として送信させる。また、無線部３０は、アンテナ素子２０が受信した外部装置からの受信信号を、フロントエンドモジュール１０を介して取得し、取得した受信信号を復調することでベースバンド信号に変換する。そして、無線部３０は、受信信号が変換されたベースバンド信号をベースバンドプロセッサ４０に出力する。
ベースバンドプロセッサ４０は、アプリケーションプロセッサ５０から送信データを取得し、取得した当該送信データを無線通信に基づき送信するためのベースバンド信号を生成する。そして、ベースバンドプロセッサ４０は、送信データに基づき生成したベースバンド信号を無線部３０に出力する。また、ベースバンドプロセッサ４０は、受信信号から変換されたベースバンド信号を無線部３０から取得する。この場合には、ベースバンドプロセッサ４０は、取得したベースバンド信号を受信データに変換し、変換された受信データをアプリケーションプロセッサ５０に出力する。
なお、無線部３０及びベースバンドプロセッサ４０としては、公知の技術を用いることが可能であるため、より詳細な説明については省略する。
アプリケーションプロセッサ５０は、各種機能（アプリケーション）を実行するための構成である。例えば、アプリケーションプロセッサ５０は、各種機能の実行結果に基づき外部装置に送信する送信データを生成し、生成した送信データをベースバンドプロセッサ４０に出力する。また、アプリケーションプロセッサ５０は、ベースバンドプロセッサ４０から受信データを取得し、取得した受信データに基づき所望の機能を実行してもよい。
フロントエンドモジュール１０は、アンテナ素子２０と無線部３０との間に介在し、当該アンテナ素子２０と当該無線部３０との間の信号の送受信を、当該信号の周波数帯ごとに選択的に切り替える。例えば、図１７は、本実施形態の適用例について説明するための説明図であり、本実施形態に係るアンテナスイッチ回路１００を適用したフロントエンドモジュール１０の機能構成の一例を示している。
図１７に示すように、フロントエンドモジュール１０は、アンテナスイッチ回路１００と、デュプレクサ１１０ａ〜１１０ｄと、パワーアンプ１３０ａ〜１３０ｄと、フィルタ１５０ａ〜１５０ｄとを含む。
図１７にアンテナスイッチ回路１００は、前述した本実施形態に係るアンテナスイッチ回路１００に相当する。なお、図１７に示す例では、アンテナ素子２０に接続されたアンテナ端子Ｄａｎｔと、４つの送受信端子Ｄ１ａ〜Ｄ１ｄとの間の接続関係を選択的に切り替え可能に構成されている。即ち、図１７に示す例では、送受信端子Ｄ１ａ〜Ｄ１ｄそれぞれに対して、互いに異なる周波数帯の信号が入出力される。
送受信端子Ｄ１ａには、デュプレクサ１１０ａを介してパワーアンプ１３０ａ及びフィルタ１５０ａが接続されている。より具体的には、無線部３０から出力された所定の周波数帯の送信信号は、パワーアンプ１３０ａにより増幅されたうえで、デュプレクサ１１０ａを介してアンテナスイッチ回路１００の送受信端子Ｄ１ａに入力される。また、当該周波数帯の受信信号は、送受信端子Ｄ１ａからデュプレクサ１１０ａを介してフィルタ１５０ａに入力され、当該フィルタ１５０ａにより当該受信信号のうち所定の周波数帯の信号が抽出されて無線部３０に出力される。デュプレクサ１１０ａは、送受信端子Ｄ１ａに入力する送信信号と、当該送受信端子Ｄ１ａから出力される受信信号とを分波するための構成である。なお、デュプレクサ１１０ａ、パワーアンプ１３０ａ、及びフィルタ１５０ａとしては、公知の技術を用いることが可能なため詳細な説明は省略する。
なお、送受信端子Ｄ１ｂ〜Ｄ１ｄに接続された構成についても、入出力される信号の周波数帯が異なる点を除けば、送受信端子Ｄ１ａに接続された構成と同様である。即ち、送受信端子Ｄ１ｂには、デュプレクサ１１０ｂを介してパワーアンプ１３０ｂ及びフィルタ１５０ｂが接続されている。また、送受信端子Ｄ１ｃには、デュプレクサ１１０ｃを介してパワーアンプ１３０ｃ及びフィルタ１５０ｃが接続されており、送受信端子Ｄ１ｄには、デュプレクサ１１０ｄを介してパワーアンプ１３０ｄ及びフィルタ１５０ｄが接続されている。
以上のような構成により、フロントエンドモジュール１０は、アンテナ素子２０と無線部３０との間の信号の送受信を、当該信号の周波数帯ごとに選択的に切り替えることが可能となる。なお、フロントエンドモジュール１０が、「モジュール装置」の一例に相当する。
以上、図１６及び図１７を参照して、本実施形態に係るアンテナスイッチ回路１００の適用例として、当該アンテナスイッチ回路１００を適用した無線通信装置の構成の一例について説明した。なお、図１７に示した、フロントエンドモジュール１０と、アンテナ素子２０と、無線部（ＲＦ部）３０と、ベースバンドプロセッサ４０と、アプリケーションプロセッサ５０とのうち、少なくとも一部の２以上の構成は、１つのチップとして構成されていてもよい。
＜＜３．むすび＞＞
以上説明したように、本実施形態に係るアンテナスイッチ回路１００を構成する半導体装置は、複数の送受信端子と、当該送受信端子ごとに設けられシリーズ部とを備える。また、当該シリーズ部は、複数のトランジスタが直列に接続されて構成されている。このような構成のもと、当該半導体装置においては、送受信端子ごとに接続されたシリーズ部（即ち、トランジスタ群）は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される。
このような構成により、本実施形態に係るアンテナスイッチ回路１００は、多バンドへ対応し、かつ、各周波数帯の信号の送受信に要求されるデバイス特性（例えば、「Insertion loss」）を、当該周波数帯ごとにより好適な態様で実現することが可能となる。これにより、当該アンテナスイッチ回路１００を適用したフロントエンドモジュールや、当該フロントエンドモジュールを適用した無線通信装置の高性能化を図ることも可能となる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
複数の端子と、
前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、
を備え、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、
半導体装置。
（２）
前記複数のトランジスタ群のうち、第１のトランジスタ群は、当該第１のトランジスタ群よりも電力の低い信号が入力される第２のトランジスタ群よりも、より高いオン抵抗を有する、前記（１）に記載の半導体装置。
（３）
前記第２のトランジスタ群は、前記第１のトランジスタ群よりも高い耐電圧を有する、前記（２）に記載の半導体装置。
（４）
前記第１のトランジスタ群を構成する第１のトランジスタと、前記第２のトランジスタ群を構成する第２のトランジスタとは、ゲート長、ソースゲート間の物理的距離、ゲートドレイン間の物理的距離、ソースドレイン間の物理的距離、及びゲート酸化膜の厚さのうち、少なくともいずれかの素子パラメータが異なる、前記（２）または（３）に記載の半導体装置。
（５）
前記素子パラメータは、前記第１のトランジスタ群と前記第２のトランジスタ群との間のオン抵抗の違いに応じて、前記第１のトランジスタと前記第２のトランジスタとの間で異なる、前記（４）に記載の半導体装置。
（６）
前記第１のトランジスタ群と前記第２のトランジスタ群とは、互い異なる耐電圧を有し、
前記素子パラメータは、前記第１のトランジスタ群と前記第２のトランジスタ群との間の耐電圧の違いに応じて、前記第１のトランジスタと前記第２のトランジスタとの間で異なる、
前記（４）または（５）に記載の半導体装置。
（７）
前記複数の端子である複数の第１の端子とは異なる第２の端子を備え、
前記複数の第１の端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記第２の端子と、当該複数の第１の端子それぞれとの間の接続関係が選択的に導通状態に制御される、
前記（１）〜（６）のいずれか一項に記載の半導体装置。
（８）
前記複数の端子と、前記複数のトランジスタ群とは、ＳＯＩ基板上に形成される、前記（１）〜（７）のいずれか一項に記載の半導体装置。
（９）
前記複数の端子と、前記複数のトランジスタ群とは、半絶縁性基板上に形成される、前記（１）〜（７）のいずれか一項に記載の半導体装置。
（１０）
アンテナに接続されるアンテナ端子と、
前記アンテナ端子とは異なる複数の送受信端子と、
前記送受信端子ごとに設けられ、複数のトランジスタが直列に接続された複数のトランジスタ群と、
を備え、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の選択的に接続関係が導通状態に制御される、
アンテナスイッチ回路。
（１１）
アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される送信信号と、当該送受信端子から出力される受信信号とを分波するデュプレクサと、
を備え、
前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
モジュール装置。
（１２）
アンテナと、
前記アンテナへの送信信号の入力と、前記アンテナで受信した受信信号の出力とを、周波数ごとに選択的に切り替えるフロントエンドモジュールと、
を備え、
前記フロントエンドモジュールは、
前記アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される前記送信信号と、当該送受信端子から出力される前記受信信号とを分波するデュプレクサと、
を備え、
前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
無線通信装置。
１ 無線通信装置
１０ フロントエンドモジュール
１００ アンテナスイッチ回路
１０１ シリーズ部
１０３ シャント部
１１０ａ〜１１０ｄ デュプレクサ
１３０ａ〜１３０ｄ パワーアンプ
１５０ａ〜１５０ｄ フィルタ
２０ アンテナ素子
３０ 無線部（ＲＦ部）
４０ ベースバンドプロセッサ
５０ アプリケーションプロセッサ

Claims (12)

  1. 複数の端子と、
    前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、
    を備え、
    前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、
    半導体装置。
  2. 前記複数のトランジスタ群のうち、第１のトランジスタ群は、当該第１のトランジスタ群よりも電力の低い信号が入力される第２のトランジスタ群よりも、より高いオン抵抗を有する、請求項１に記載の半導体装置。
  3. 前記第２のトランジスタ群は、前記第１のトランジスタ群よりも高い耐電圧を有する、請求項２に記載の半導体装置。
  4. 前記第１のトランジスタ群を構成する第１のトランジスタと、前記第２のトランジスタ群を構成する第２のトランジスタとは、ゲート長、ソースゲート間の物理的距離、ゲートドレイン間の物理的距離、ソースドレイン間の物理的距離、及びゲート酸化膜の厚さのうち、少なくともいずれかの素子パラメータが異なる、請求項２に記載の半導体装置。
  5. 前記素子パラメータは、前記第１のトランジスタ群と前記第２のトランジスタ群との間のオン抵抗の違いに応じて、前記第１のトランジスタと前記第２のトランジスタとの間で異なる、請求項４に記載の半導体装置。
  6. 前記第１のトランジスタ群と前記第２のトランジスタ群とは、互い異なる耐電圧を有し、
    前記素子パラメータは、前記第１のトランジスタ群と前記第２のトランジスタ群との間の耐電圧の違いに応じて、前記第１のトランジスタと前記第２のトランジスタとの間で異なる、
    請求項４に記載の半導体装置。
  7. 前記複数の端子である複数の第１の端子とは異なる第２の端子を備え、
    前記複数の第１の端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記第２の端子と、当該複数の第１の端子それぞれとの間の接続関係が選択的に導通状態に制御される、
    請求項１に記載の半導体装置。
  8. 前記複数の端子と、前記複数のトランジスタ群とは、ＳＯＩ基板上に形成される、請求項１に記載の半導体装置。
  9. 前記複数の端子と、前記複数のトランジスタ群とは、半絶縁性基板上に形成される、請求項１に記載の半導体装置。
  10. アンテナに接続されるアンテナ端子と、
    前記アンテナ端子とは異なる複数の送受信端子と、
    前記送受信端子ごとに設けられ、複数のトランジスタが直列に接続された複数のトランジスタ群と、
    を備え、
    前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
    前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の選択的に接続関係が導通状態に制御される、
    アンテナスイッチ回路。
  11. アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
    前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される送信信号と、当該送受信端子から出力される受信信号とを分波するデュプレクサと、
    を備え、
    前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
    前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
    前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
    モジュール装置。
  12. アンテナと、
    前記アンテナへの送信信号の入力と、前記アンテナで受信した受信信号の出力とを、周波数ごとに選択的に切り替えるフロントエンドモジュールと、
    を備え、
    前記フロントエンドモジュールは、
    前記アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
    前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される前記送信信号と、当該送受信端子から出力される前記受信信号とを分波するデュプレクサと、
    を備え、
    前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
    前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
    前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
    無線通信装置。
JP2016033063A 2016-02-24 2016-02-24 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 Pending JP2017152896A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016033063A JP2017152896A (ja) 2016-02-24 2016-02-24 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置
PCT/JP2017/001365 WO2017145576A1 (ja) 2016-02-24 2017-01-17 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置
US16/078,136 US11211966B2 (en) 2016-02-24 2017-01-17 Semiconductor device, antenna switch circuit, module device, and wireless communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016033063A JP2017152896A (ja) 2016-02-24 2016-02-24 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置

Publications (1)

Publication Number Publication Date
JP2017152896A true JP2017152896A (ja) 2017-08-31

Family

ID=59686072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016033063A Pending JP2017152896A (ja) 2016-02-24 2016-02-24 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置

Country Status (3)

Country Link
US (1) US11211966B2 (ja)
JP (1) JP2017152896A (ja)
WO (1) WO2017145576A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924109B2 (en) 2018-02-16 2021-02-16 Murata Manufacturing Co., Ltd. Front-end circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022145128A1 (ja) * 2020-12-28 2022-07-07 株式会社村田製作所 高周波回路および通信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137814B2 (ja) 2004-02-19 2008-08-20 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置
JP4630922B2 (ja) * 2008-09-25 2011-02-09 株式会社東芝 高周波スイッチ回路
US8306481B2 (en) * 2009-10-30 2012-11-06 Infineon Technologies Ag Single pole multi throw switch
JP5706103B2 (ja) 2010-05-25 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2012098863A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 高周波電力増幅器
KR101901693B1 (ko) * 2013-12-27 2018-09-27 삼성전기 주식회사 스위칭 회로 및 이를 포함하는 고주파 스위치
US9634718B2 (en) * 2014-06-12 2017-04-25 Skyworks Solutions, Inc. Architectures and methods related to insertion loss reduction and improved isolation in switch designs
WO2017083596A1 (en) * 2015-11-13 2017-05-18 Skyworks Solutions, Inc. Integrated switch-filter network
KR101919317B1 (ko) * 2017-09-07 2018-11-16 고려대학교 산학협력단 가변 λ/4 전송선로를 이용한 다중대역 SPNT 스위치, 상기 스위치를 포함하는 스위치 매트릭스, 및 송수신 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924109B2 (en) 2018-02-16 2021-02-16 Murata Manufacturing Co., Ltd. Front-end circuit

Also Published As

Publication number Publication date
WO2017145576A1 (ja) 2017-08-31
US11211966B2 (en) 2021-12-28
US20210194532A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
US8786002B2 (en) Semiconductor device
US8441304B2 (en) High-frequency switch circuit
CN101794793B (zh) 半导体器件
TWI604694B (zh) 具有非負性偏壓之切換裝置
KR101350731B1 (ko) 이중 스위칭증폭기를 이용한 효율 향상된 포락선 증폭기 및 그 설계방법
US20110221519A1 (en) Semiconductor integrated circuit and high frequency module using the same
WO2016205553A1 (en) High performance radio frequency switch
JP5997624B2 (ja) 高周波半導体スイッチおよび無線機器
US8587361B2 (en) RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals
US7177619B2 (en) Dual gate FinFET radio frequency switch and mixer
US11469712B2 (en) Radio frequency circuit, communication device, and antenna module
US20150381168A1 (en) High frequency switching circuit
US9444512B2 (en) Semiconductor device and high-frequency module
JP2013526214A (ja) Ｒｆ（無線周波数）スイッチ
WO2017145576A1 (ja) 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置
KR101901694B1 (ko) 고주파 스위치
TW561504B (en) Switching device using compound semiconductor
KR101532120B1 (ko) 스위치
US20230208367A1 (en) Power amplifier distortion network
US20220158666A1 (en) Radio frequency front-end
US10672877B2 (en) Method of boosting RON*COFF performance
US11722134B2 (en) Radio frequency communication system and radio frequency switch thereof
CN102394574B (zh) 一种基于rf-ldmos的宽带功率放大器
US20170004909A1 (en) Frequency-dependent resistor and circuitry employing the same
US11973470B2 (en) Impedance control in merged stacked FET amplifiers