JP2017152896A - 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 - Google Patents
半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 Download PDFInfo
- Publication number
- JP2017152896A JP2017152896A JP2016033063A JP2016033063A JP2017152896A JP 2017152896 A JP2017152896 A JP 2017152896A JP 2016033063 A JP2016033063 A JP 2016033063A JP 2016033063 A JP2016033063 A JP 2016033063A JP 2017152896 A JP2017152896 A JP 2017152896A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transistor
- antenna
- reception
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004891 communication Methods 0.000 title claims abstract description 29
- 230000005540 biological transmission Effects 0.000 claims description 143
- 239000000758 substrate Substances 0.000 claims description 11
- 238000004088 simulation Methods 0.000 description 29
- 230000015556 catabolic process Effects 0.000 description 19
- 230000008859 change Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 241001125929 Trisopterus luscus Species 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
- H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
- H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】無線通信の多バンド化をより好適に実現する半導体装置を提供する。
【解決手段】複数の端子と、前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、を備え、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される。前記複数のトランジスタ群のうち、第1のトランジスタ群は、当該第1のトランジスタ群よりも電力の低い信号が入力される第2のトランジスタ群よりも、より高いオン抵抗を有する。
【選択図】図1
【解決手段】複数の端子と、前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、を備え、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される。前記複数のトランジスタ群のうち、第1のトランジスタ群は、当該第1のトランジスタ群よりも電力の低い信号が入力される第2のトランジスタ群よりも、より高いオン抵抗を有する。
【選択図】図1
Description
本開示は、半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置に関する。
近年では、通信技術の進化に伴い、無線通信に利用できる周波数帯として、所謂800MHz帯(以降では、「低周波数帯」とも称する)に限らず、1.5GHz帯や2.0GHz帯等のより高い周波数帯(以降では、「高周波数帯」とも称する)が利用可能になってきている。このような状況から、スマートフォン等のような無線通信が可能な無線通信装置では、複数の異なる周波数帯の信号の送受信への対応が必要となる場合がある。そのため、このような無線通信装置では、互いに周波数帯の異なる複数の信号の送受信間において1つのアンテナを共有するために、アンテナスイッチ回路が設けられている場合がある。
アンテナスイッチ回路の構成としては、例えば、所望の信号を通過させる導通状態(オン状態)と、不要な信号を遮断する遮断状態(オフ状態)のトランジスタ(例えば、FET:Field effect transistor)とを組み合わせたものが挙げられる。例えば、特許文献1には、アンテナスイッチ回路の一例が開示されている。
また、近年では、複数の周波数帯を統合することにより通信チャネルを形成することで、通信のスループットを向上させる、所謂キャリアアグリゲーション(CA:Carrier Aggregation)と呼ばれる技術も実用化されている。このようなCA等の技術の実用化に伴い、無線通信に利用する通信帯域(バンド)の数も増加する傾向にある。そのため、アンテナスイッチ回路にもより多くの周波数帯域への対応(即ち、多バンド化)が要求されており、近年では、最小構成であるSPDT(Single Pole Double Throw)のものに限らず、例えば、SP8TやSP10Tといった構成のものも求められている。
一方で、所謂オン抵抗、オフ容量、及び耐圧等のようなアンテナスイッチ回路に求められる特性は、通過させる信号の周波数に応じて異なる場合がある。そのため、多バンド化と、バンドごとのより良好な特性の実現とを両立が求められている。
そこで、本開示では、無線通信の多バンド化をより好適な態様で実現することが可能な、半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置を提案する。
本開示によれば、複数の端子と、前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、を備え、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、半導体装置が提供される。
また、本開示によれば、アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子と、前記アンテナ端子と、前記複数の送受信端子のそれぞれとの間の接続関係を選択的に切り替える切替え部と、前記送受信端子ごとに設けられ、複数のトランジスタが直列に接続された複数のトランジスタ群と、を備え、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、アンテナスイッチ回路が提供される。
また、本開示によれば、アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される送信信号と、当該送受信端子から出力される受信信号とを分波するデュプレクサと、を備え、前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、モジュール装置が提供される。
また、本開示によれば、アンテナと、前記アンテナへの送信信号の入力と、前記アンテナで受信した受信信号の出力とを、周波数ごとに選択的に切り替えるフロントエンドモジュールと、を備え、前記フロントエンドモジュールは、前記アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される前記送信信号と、当該送受信端子から出力される前記受信信号とを分波するデュプレクサと、を備え、前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、無線通信装置が提供される。
以上説明したように本開示によれば、無線通信の多バンド化をより好適な態様で実現することが可能な、半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置が提供される。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
1.はじめに
1.1.アンテナスイッチ回路の構成
1.2.アンテナスイッチ回路の検討
2.技術的特徴
2.1.概要
2.2.半導体素子の構成
2.3.実施例
2.4.適用例
3.むすび
1.はじめに
1.1.アンテナスイッチ回路の構成
1.2.アンテナスイッチ回路の検討
2.技術的特徴
2.1.概要
2.2.半導体素子の構成
2.3.実施例
2.4.適用例
3.むすび
<<1.はじめに>>
<1.1.アンテナスイッチ回路の構成>
まず、図1を参照して、互いに周波数帯の異なる複数の信号の送受信を1つのアンテナで共有するためのアンテナスイッチ回路の構成の一例について説明する。図1は、アンテナスイッチ回路の概略的な回路構成の一例について説明するための説明図であり、互いに周波数帯の異なる2つの信号の送受信を1つのアンテナで共有するSPDT構成のアンテナスイッチ回路の一例を示している。
<1.1.アンテナスイッチ回路の構成>
まず、図1を参照して、互いに周波数帯の異なる複数の信号の送受信を1つのアンテナで共有するためのアンテナスイッチ回路の構成の一例について説明する。図1は、アンテナスイッチ回路の概略的な回路構成の一例について説明するための説明図であり、互いに周波数帯の異なる2つの信号の送受信を1つのアンテナで共有するSPDT構成のアンテナスイッチ回路の一例を示している。
図1に示すように、アンテナスイッチ回路100は、アンテナ端子Dantと、送受信端子D1a及びD1bとを有する。また、アンテナスイッチ回路100は、アンテナ端子Dantと送受信端子D1aとの間にシリーズ部101aを有し、送受信端子D1aと基準電位(以降では、「GND端子」とも称する)との間にシャント部103aを有する。シリーズ部101aは、複数のトランジスタTra11〜Tra1Nが直列に接続されたトランジスタ群により構成される。また、シャント部103aは、複数のトランジスタTra21〜Tra2Mが直列に接続されたトランジスタ群により構成される。同様に、アンテナスイッチ回路100は、アンテナ端子Dantと送受信端子D1bとの間にシリーズ部101bを有し、送受信端子D1bとGND端子との間にシャント部103bを有する。シリーズ部101b及びシャント部103bは、シリーズ部101a及びシャント部103aと同様に、複数のトランジスタが直列に接続されたトランジスタ群により構成される。
シリーズ部101a及び101bと、シャント部103a及び103bとのそれぞれは、導通状態とする場合には、各トランジスタに対して、ゲート電圧として昇圧電圧(例えば、6V)が与えられ、バックゲート電圧として設置電圧(例えば、0V)が与えられる。また、遮断状態(即ち、非導通状態)とする場合には、各トランジスタに対して、ゲート電圧及びバックゲート電圧のそれぞれとして降圧電圧(例えば、−5V)が与えられる。なお、以降の説明では、シリーズ部101a及び101bを特に区別しない場合には、単に「シリーズ部101」と称する場合がある。同様に、シャント部103a及び103bを特に区別しない場合には、単に「シャント部103」と称する場合がある。
アンテナスイッチ回路100は、例えば、アンテナ端子Dantと送受信端子D1aとの間が導通状態に制御される場合には、アンテナ端子Dantと送受信端子D1bとの間は遮断状態に制御される。この場合には、シリーズ部101aは導通状態に制御され、シャント部103aは遮断状態に制御される。また、このときシリーズ部101bは遮断状態に制御され、シャント部103bは導通状態に制御される。
また、アンテナスイッチ回路100は、アンテナ端子Dantと送受信端子D1bとの間が導通状態に制御される場合には、アンテナ端子Dantと送受信端子D1aとの間は遮断状態に制御される。この場合には、シリーズ部101bは導通状態に制御され、シャント部103bは遮断状態に制御される。また、このときシリーズ部101aは遮断状態に制御され、シャント部103aは導通状態に制御される。
以上のような構成のもと、アンテナスイッチ回路100は、例えば、送受信端子D1a及びD1bのそれぞれに対して、互いに異なる周波数帯の信号が入出力される。より具体的な一例として、送受信端子D1aに対して高周波数帯の信号が入出力され、送受信端子D1bに対して低周波数帯の信号が入出力される。即ち、アンテナを介して高周波数帯の信号を送受信する場合には、アンテナ端子Dantと送受信端子D1aとの間(換言すると、シリーズ部101a)が導通状態に制御され、アンテナ端子Dantと送受信端子D1bとの間(換言すると、シリーズ部101b)は遮断状態に制御される。また、アンテナを介して低周波数帯の信号を送受信する場合には、アンテナ端子Dantと送受信端子D1bとの間(換言すると、シリーズ部101b)が導通状態に制御され、アンテナ端子Dantと送受信端子D1aとの間(換言すると、シリーズ部101a)は遮断状態に制御される。
なお、上記では、アンテナスイッチ回路の構成の一例として、1つのアンテナ端子Dantに対して、2つの送受信端子D1a及びD1bを選択的に接続するSPDT構成について説明したが、必ずしも上述した構成のみには限定されない。例えば、1つのアンテナ端子Dantに対して、3以上の送受信端子が選択的に接続可能に構成されていてもよい。より具体的な一例として、1つのアンテナ端子Dantに対して、8つの送受信端子を選択的に接続可能に構成したSP8Tや、10の送受信端子を選択的に接続可能に構成したSP10T等が挙げられる。
例えば、図2は、アンテナスイッチ回路の構成の他の一例について説明するための説明図であり、SP8T構成のアンテナスイッチ回路の一例を示している。
即ち、図2に示すように、SP8T構成のアンテナスイッチ回路100’は、アンテナ端子Dantと、8つの送受信端子D1a〜D1hとを有する。また、アンテナ端子Dantと送受信端子D1a〜D1hのそれぞれとの間にはシリーズ部101(即ち、シリーズ部101a〜101h)が介在し、送受信端子D1a〜D1hのそれぞれとGND端子との間にはシャント部103(即ち、シャント部103a〜101h)が介在する。
以上のような構成のもと、アンテナスイッチ回路100’は、例えば、送受信端子D1a〜D1hのそれぞれに対して、互いに異なる周波数帯の信号が入出力される。そして、送受信端子D1a〜D1hのいずれかがアンテナ端子Dantに接続される場合には、他の送受信端子は、アンテナ端子Dantとの間の接続が遮断されるようにシリーズ部101a〜101h及びシャント部103a〜103hの接続状態が制御される。
より具体的には、アンテナ端子Dantと送受信端子D1aとの間(換言すると、シリーズ部101a)が導通状態に制御されている場合には、アンテナ端子Dantと送受信端子D1b〜D1hのそれぞれとの間(換言すると、シリーズ部101b〜101h)は遮断状態に制御される。即ち、この場合には、送受信端子D1aに対して入出力される信号が、アンテナを介して送受信されることとなる。
以上、図1及び図2を参照して、互いに周波数帯の異なる複数の信号の送受信を1つのアンテナで共有するためのアンテナスイッチ回路の構成の一例について説明した。
<1.2.アンテナスイッチ回路の検討>
次いで、図3及び図4を参照して、アンテナスイッチ回路の特性について説明したうえで、本実施形態に係るアンテナスイッチ回路の課題について整理する。
次いで、図3及び図4を参照して、アンテナスイッチ回路の特性について説明したうえで、本実施形態に係るアンテナスイッチ回路の課題について整理する。
アンテナスイッチに求められる特性としては、「Insertion loss」、「Isolation」、及び「Harmonics、IIP3、IMD」等が挙げられる。「Insertion loss」は、アンテナやPA(Power Amp)からの信号を低損失で通過させる特性を示している。また、「Isolation」は、周辺回路への信号の漏えいを抑制する特性を示している。また、「Harmonics、IIP3、IMD」は、不要な電波の放出を抑制する(即ち、歪みを低減する)特性を示している。
「Insertion loss」及び「Isolation」をより良好にするための手法としては、オン状態のトランジスタ(図1におけるシリーズ部)の抵抗(オン抵抗Ron)と、オフ状態のトランジスタの容量(オフ容量Coff)の積(Ron*Coff)の低減が挙げられる。また、「Harmonics、IIP3、IMD」をより良好にするための手法としては、トランジスタの各接合容量や拡散層抵抗の非線形性(電圧依存)の改善が挙げられる。
また、アンテナスイッチは、入力電圧が高い傾向にあり、トランジスタ単体で耐圧(即ち、耐電圧)を確保することが困難な場合がある。そのため、図1を参照して説明したシリーズ部101及びシャント部103は、複数のトランジスタ(例えば、FET)を直列に多段接続(スタック)することで耐圧を確保する場合がある。なお、オン抵抗Ronやオフ容量Coffは、例えば、シリーズ部101として多段接続したトランジスタの段数に依存する。
ここで、図3を参照して、「Insertion loss」についてより詳しく説明する。図3は、「Insertion loss」について説明するための説明図であり、最もシンプルなスイッチ回路の構成を、シリーズ部101のオン抵抗Ronと、シャント部103のオフ容量Coffとにより示した等価回路の一例を示している。なお、図3に示す回路のLoss(即ち、「Insertion loss」)は、以下に示す(式1)で表される。なお、以下に示す(式1)において、Pinは入力電力を示しており、Poutは出力電力を示している。
また、図4は、図3に示した等価回路における入力電力Pin及び出力電力Poutの周波数特性の一例を示している。図4において、縦軸は、入力Pinと出力Poutとの比Pout/Pinを示しており、横軸は周波数を示している。図3及び図4を参照するとわかるように、低周波数帯では、オン抵抗Ronの影響がより大きくなる。これに対して、高周波数帯では、オフ容量Coffの影響がより支配的となる。
ここで、図1に示すアンテナスイッチ回路100に着目する。図1に示すアンテナスイッチ回路100においては、送受信端子D1aに接続された系(例えば、シリーズ部101a)が導通状態(オン状態)に制御されている場合には、他方の送受信端子D1bに接続された系(例えば、シリーズ部101b)は、遮断状態(オフ状態)に制御されている。ここで、多段接続されたトランジスタのオン抵抗Ronは直列抵抗となり、オフ容量Coffは直列容量となる。そのため、例えば、シリーズ部101の耐圧を確保するために、多段接続されるトランジスタの数(以降では、「スタック数」とも称する)を増やした場合には、オン抵抗Ronはより大きくなり、オフ容量Coffはより小さくなる。各トランジスタのゲート幅Wgをより大きくすることでオン抵抗Ronをより小さくすることが可能ではあるが、この場合には、オフ容量Coffがより大きくなり、アンテナスイッチ回路100のチップサイズもより大きくなる。
また、近年では、複数の周波数帯を統合することにより通信チャネルを形成することで、通信のスループットを向上させる、所謂キャリアアグリゲーション(CA:Carrier Aggregation)と呼ばれる技術も実用化されている。そのため、前述したSP8TやSP10Tのように、SPDT構成よりもより多くの周波数帯の信号の送受信間において1つのアンテナを共有することが可能なアンテナスイッチ回路も提案されている。
ここで、図3及び図4を参照して説明した特性に再度着目する。前述したように、低周波数帯では、オン抵抗Ronの影響がより大きくなり、高周波数帯では、オフ容量Coffの影響がより支配的となる。そのため、例えば、高周波数帯の信号の送受信に用いられるアンテナスイッチ回路(以降では、「ハイバンド用のアンテナスイッチ回路」とも称する)では、特性をより向上させるために、遮断状態に制御されている経路のオフ容量Coffの低減や、導通状態に制御されている経路のオン抵抗Ronの低減が求められる。具体的には、オフ容量Coffは、例えば、シリーズ部101を構成するトランジスタのスタック数を増加させることで低減させることが可能である。また、オン抵抗Ronは、例えば、シリーズ部101を構成するトランジスタのゲート幅Wgをより大きくすることで低減させることが可能である。ただし、ゲート幅Wgの拡大はチップサイズの拡大につながる可能性があり、その拡大幅には制約がある場合がある。そのため、例えば、トランジスタ自体のオン抵抗Ronをより低減することが求められる場合もある。
また、低周波数帯の信号の送受信に用いられるアンテナスイッチ回路(以降では、「ローバンド用のアンテナスイッチ回路」とも称する)では、より高い耐圧が求められる。具体的には、シリーズ部101を構成するトランジスタのスタック数を増加させることでより高い耐圧を得ることが可能となる。一方で、スタック数の増加は、チップサイズの拡大につながる可能性がある。また、スタック数の増加に伴い、オン抵抗Ronも増大する。そのため、スタック数の過剰の増加を抑制するために、高耐圧のトランジスタ(FET)の使用が求められる場合もある。
特に、オン抵抗Ronを低減することと、耐圧を上げることとはトレードオフの関係にある傾向が見られ、多バンドへの対応が求められるアンテナスイッチ回路においては、上述した低周波数帯及び高周波数帯それぞれの特性を踏まえたデバイス開発が求められる。そこで、本開示では、多バンドへ対応し、かつ、各周波数帯の信号の送受信をより好適な態様(特性)で実現することが可能なアンテナスイッチ回路と、当該アンテナスイッチ回路を適用した各種装置とについて提案する。
<<2.技術的特徴>>
以下に、本開示の一実施形態に係るアンテナスイッチ回路の技術的特徴について説明する。
以下に、本開示の一実施形態に係るアンテナスイッチ回路の技術的特徴について説明する。
<2.1.概要>
まず、本実施形態に係るアンテナスイッチ回路の技術的特徴の概要について説明する。本実施形態に係るアンテナスイッチ回路100では、各送受信端子に接続されたシリーズ部101(即ち、直列に接続されたトランジスタ群)それぞれには、当該送受信端子に入出力される信号の周波数に応じて、互いに異なる電力の信号が入力される。
まず、本実施形態に係るアンテナスイッチ回路の技術的特徴の概要について説明する。本実施形態に係るアンテナスイッチ回路100では、各送受信端子に接続されたシリーズ部101(即ち、直列に接続されたトランジスタ群)それぞれには、当該送受信端子に入出力される信号の周波数に応じて、互いに異なる電力の信号が入力される。
そこで、本実施形態に係るアンテナスイッチ回路100において、各シリーズ部101は、入力される信号の電力の違いに応じたオン抵抗Ronを有するように構成される。より具体的には、より電力の高い信号が入出力される送受信端子に接続されたシリーズ部101は、より電力の低い信号が入出力される送受信端子に接続されたシリーズ部101よりも、より小さいオン抵抗を有するように構成される。また、より電力の低い信号が入出力される送受信端子に接続されたシリーズ部101は、より電力の高い信号が入出力される送受信端子に接続されたシリーズ部101よりも、より高い耐圧を有するように構成される。このような構成を実現することで、本実施形態に係るアンテナスイッチ回路100は、高周波数帯及び低周波数帯のような各周波数帯で求められる特性を達成する。
一方で、前述したように、オン抵抗Ronをより低減させた場合に、デバイスの耐圧も低下する場合がある。そのため、例えば、高周波数帯の信号が入力される系(即ち、「高周波数帯側のシリーズ部101」)と、低周波数帯の信号が入力される系(即ち、「低周波数帯側のシリーズ部101」)とでは、デバイスに対して相反する特性が要求されることとなる。
そこで、本実施形態に係るアンテナスイッチ回路100では、高周波数帯側及び低周波数帯側それぞれのシリーズ部101に用いられるトランジスタの素子パラメータや、各シリーズ部101のスタック数を調整することで、各シリーズ部101に要求される特性を実現する。なお、このとき、高周波数帯側及び低周波数帯側それぞれのシリーズ部101間において、当該素子パラメータと当該スタック数とのうち少なくとも一部は異なっていてもよいことは言うまでもない。以降では、上述した本実施形態に係るアンテナスイッチ回路100の構成を実現するための構成や手法についてより詳しく説明する。
<2.2.半導体素子の構成>
まず、図5及び図6を参照して、本実施形態に係るアンテナスイッチ回路100において、シリーズ部101及びシャント部103を構成するトランジスタ群や、当該トランジスタ群に適用されるトランジスタ等の半導体素子の構成の一例について説明する。
まず、図5及び図6を参照して、本実施形態に係るアンテナスイッチ回路100において、シリーズ部101及びシャント部103を構成するトランジスタ群や、当該トランジスタ群に適用されるトランジスタ等の半導体素子の構成の一例について説明する。
例えば、図5は、本実施形態に係るアンテナスイッチ回路で適用されるトランジスタ(FET)の概略的な構成の一例について説明するための説明図であり、当該トランジスタをSOI(Silicon on Insulator)基板上に形成した場合の一例を示している。なお、図5においては、図面の横方向、縦方向、及び奥行き方向を、それぞれx方向、z方向、及びy方向としている。
図5に示すように、本実施形態に係るトランジスタ400において、SOI基板410は、支持基板411の上に埋込み酸化膜層412及び半導体層413を有している。また、ゲート電極420は、ゲート酸化膜419を介して半導体層413の上に設けられる。
具体的な一例として、SOI基板410は、例えば、高抵抗シリコン(Si)基板よりなる支持基板411の上に、シリコン酸化膜(SiO2)よりなる埋込み酸化膜層412及びシリコン(Si)よりなる半導体層413を有している。半導体層413は、ゲート電極420の下方の第1の領域A1と、それ以外の第2の領域A2とを有している。第2の領域A2のうち、一方にソース領域A2sが設けられ、他方にドレイン領域A2dが設けられている。また、ソース領域A2s及びドレイン領域A2dには、高濃度拡散層であるソース拡散層413s及びドレイン拡散層413dが、ソース領域A2s及びドレイン領域A2dの厚み方向全体にわたって(上面から下面まで)設けられている。
また、ゲート電極420は、シリコン酸化膜(SiO2)よりなるゲート酸化膜419を介して半導体層413の上に設けられる。また、ソース領域A2sには、ソース側コンタクトプラグ430sを介してソース電極440sが電気的に接続されている。同様に、ドレイン領域A2dには、ドレイン側コンタクトプラグ430dを介してドレイン電極440dが電気的に接続されているなお、前述したように、本実施形態に係る半導体装置においては、シリーズ部101及びシャント部103は、複数のトランジスタを直列に接続して構成される。そのため、図5に示したトランジスタ400を、シリーズ部101及びシャント部103を構成する各トランジスタとして適用する場合には、ソース側の各構成は、直列に接続された他のトランジスタのドレイン側の各構成として動作し得る。
次いで、図6を参照して、シリーズ部101やシャント部103を構成するトランジスタ群の概略的な構成の一例について説明する。図6は、本実施形態に係るアンテナスイッチ回路において適用されるトランジスタ群の概略的な構成の一例について説明するための説明図である。図6では、図面の横方向、縦方向、及び奥行き方向を、それぞれx方向、y方向、及びz方向としている。なお、図6におけるx方向、y方向、及びz方向のそれぞれぞれは、図5におけるx方向、y方向、及びz方向に対応している。即ち、図6に示すトランジスタ群は、例えば、図5に示したトランジスタ400をx方向に沿って直列に複数接続することで構成されている。
図6において、参照符号420は、各トランジスタのゲート電極を示しており、図5に示すトランジスタ400のゲート電極420に対応している。即ち、図6に示す例では、各トランジスタのゲート電極420は、x方向に沿って並列に配置されることとなる。なお、このとき、各トランジスタのゲート電極420は、例えば、図6に示すように、連結部421により接続されていてもよい。また、参照符号440は、互いに隣接するように直列に接続された各トランジスタのソース電極及びドレイン電極(以降では、「S/D電極」とも称する)に相当する。即ち、図6に示すS/D電極440は、図5に示すトランジスタ400のソース電極440s及びドレイン電極400dに対応している。
ここで、図5及び図6における参照符号Lgは、各トランジスタのゲート長を示している。図6における参照符号Wgは、各トランジスタのゲート幅を示している。また、図5における参照符号W1は、ソースゲート間の物理的距離を示している。同様に、参照符号W2は、ゲートドレイン間の物理的距離を示している。また、参照符号W3は、ソースドレイン間の物理的距離を示している。また、参照符号W4は、ゲート酸化膜419の厚さを示している。なお、図5及び図6において、参照符号Lg、Wg、及びW1〜W4のそれぞれで示された各部の距離が、本実施形態に係るアンテナスイッチ回路100のシリーズ部101及びシャント部103を構成する各トランジスタの素子パラメータの一例に相当する。即ち、本実施形態に係るアンテナスイッチ回路100では、高周波数帯側のシリーズ部101と、低周波数帯側のシリーズ部101とのそれぞれで要求される特性を、各シリーズ部101を構成するトランジスタの当該素子パラメータを調整することで実現する。
以上、図5及び図6を参照して、本実施形態に係るアンテナスイッチ回路100において、シリーズ部101及びシャント部103を構成するトランジスタ群と、当該トランジスタ群に適用されるトランジスタと、のような半導体素子の構成の一例について説明した。なお、上記に説明した半導体素子の構成はあくまで一例であり、同様の機能を実現可能であれば、少なくとも一部の構成を適宜他の構成に置き換えてもよい。具体的な一例として、シリーズ部101及びシャント部103を構成するトランジスタ群や、当該トランジスタ群に適用されるトランジスタ等は半絶縁性基板上に形成されていてもよい。
<2.3.実施例>
続いて、本実施形態に係るアンテナスイッチ回路100の実施例として、前述した各シリーズ部101に用いられるトランジスタの素子パラメータを調整することで、各シリーズ部101に要求される特性を実現する手法の一例について説明する。なお、本説明では、本実施形態の特徴をよりわかりやすくするために、素子パラメータとして、トランジスタのゲート長Lgを調整する場合に着目して説明する。
続いて、本実施形態に係るアンテナスイッチ回路100の実施例として、前述した各シリーズ部101に用いられるトランジスタの素子パラメータを調整することで、各シリーズ部101に要求される特性を実現する手法の一例について説明する。なお、本説明では、本実施形態の特徴をよりわかりやすくするために、素子パラメータとして、トランジスタのゲート長Lgを調整する場合に着目して説明する。
(ゲート長とオン抵抗及び耐圧との関係)
まず、図7及び図8を参照して、各トランジスタのゲート長Lgと、オン抵抗Ron及び耐圧それぞれとの関係について説明する。例えば、図7は、ゲート長Lgとオン抵抗Ronとの間の関係について説明するための説明図である。図7において、横軸はゲート長Lgを示しており、縦軸はオン抵抗Ronを示している。図7に示すように、トランジスタのゲート長Lgがより長くなるほど、当該トランジスタのオン抵抗Ronはより大きくなる傾向にある。また、図8は、ゲート長Lgと耐圧との間の関係の一例について説明するための説明図である。図8において、横軸はゲート長Lgを示しており、縦軸は耐圧を示している。図8に示すように、トランジスタのゲート長Lgがより長くなるほど、当該トランジスタの耐圧はより高くなる傾向にある。
まず、図7及び図8を参照して、各トランジスタのゲート長Lgと、オン抵抗Ron及び耐圧それぞれとの関係について説明する。例えば、図7は、ゲート長Lgとオン抵抗Ronとの間の関係について説明するための説明図である。図7において、横軸はゲート長Lgを示しており、縦軸はオン抵抗Ronを示している。図7に示すように、トランジスタのゲート長Lgがより長くなるほど、当該トランジスタのオン抵抗Ronはより大きくなる傾向にある。また、図8は、ゲート長Lgと耐圧との間の関係の一例について説明するための説明図である。図8において、横軸はゲート長Lgを示しており、縦軸は耐圧を示している。図8に示すように、トランジスタのゲート長Lgがより長くなるほど、当該トランジスタの耐圧はより高くなる傾向にある。
(実施例1:ゲート長の調整による特性の変化のシミュレーション)
次いで、実施例1として、本実施形態に係るアンテナスイッチ回路100において、素子パラメータとしてゲート長Lgを調整した場合における特性の変化について、シミュレーション結果の一例を説明する。なお、本シミュレーションでは、高周波数帯側のシリーズ部101aの各トランジスタのゲート長Lgを調整した場合における、高周波数帯側の系と低周波数帯側の系とのそれぞれにおけるロスの変化をシミュレートした。
次いで、実施例1として、本実施形態に係るアンテナスイッチ回路100において、素子パラメータとしてゲート長Lgを調整した場合における特性の変化について、シミュレーション結果の一例を説明する。なお、本シミュレーションでは、高周波数帯側のシリーズ部101aの各トランジスタのゲート長Lgを調整した場合における、高周波数帯側の系と低周波数帯側の系とのそれぞれにおけるロスの変化をシミュレートした。
まず、本シミュレーションの条件に付いて説明する。本シミュレーションでは、図1に示したアンテナスイッチ回路100をシミュレーションの対象とする。なお、シミュレーションの対象とするアンテナスイッチ回路100において、送受信端子D1aに接続された系(例えば、シリーズ部101a及びシャント103a)が、高周波数帯側の系として、高周波数帯の信号の送受信に利用される。また、送受信端子D1bに接続された系(例えば、シリーズ部101b及びシャント103b)については、低周波数帯側の系として、低周波数帯の信号の送受信に利用されるものとする。
また、シミュレーションの対象となるアンテナスイッチ回路100においては、シリーズ部101a及び101bのそれぞれを、ゲート幅Wgが2mmのトランジスタを用いて構成し、当該トランジスタのスタック数を7としている。また、シャント部103a及び103のそれぞれについては、ゲート幅Wgが1mmのトランジスタを用いて構成し、当該トランジスタのスタック数を6としている。なお、本説明では、本実施形態の特徴をよりわかりやすくするために、高周波数帯側及び低周波数帯側それぞれのシリーズ部101のトランジスタのスタック数を同様の値としているが、各シリーズ部101のスタック数は必ずしも同じでなくてもよい。
また本説明においては、高周波数帯側の系におけるシリーズ部101aのゲート長Lgと、オン抵抗Ronと、オフ容量Coffとを、当該ゲート長Lgが所定の長さの場合を基準状態とした相対値として示す。即ち、ゲート長Lg=1(相対値)の場合における、高周波数帯側の系のオン抵抗Ron及びオフ容量Coffを、それぞれRon=1、Coff=1とする。なお、低周波数帯側の系については、高周波数帯側の系の基準状態と同様の構成としている。即ち、低周波数帯側の系については、Lg=1、Ron=1、Coff=1となる。
以上のような構成のもとで、高周波数帯側の系におけるシリーズ部101aのゲート長LgをLg=1とした場合(即ち、基準状態)と、Lg=0.8とした場合(即ち、ゲート長Lgを基準状態から20%短くした場合)とのそれぞれについて、高周波数帯側の系と低周波数帯側の系とのそれぞれにおけるロスの変化をシミュレートした。なお、高周波数帯側の系におけるシリーズ部101aのゲート長Lgを、Lg=0.8とした場合には、当該高周波数帯側の系のオン抵抗Ron及びオフ容量Coffは、それぞれを相対値で示すと、Ron=0.9、Coff=1.1となった。
例えば、図9及び図10は、本開示の一実施例に係るアンテナスイッチにおける、高周波数帯側の系のロスの変化のシミュレーション結果の一例を示している。
具体的には、図9は、高周波数帯側の系においてシリーズ部101aの各トランジスタのゲート長Lgを調整した場合における、高周波数帯側の系におけるロスの変化のシミュレーション結果の一例を示している。なお、図9において、横軸は入出力される信号の周波数(GHz)を示しており、縦軸はロス(dB)を示している。また、図9では、Lg=1の場合と、Lg=0.8の場合とのそれぞれについてシミュレーション結果を示している。また、図10は、図9に示すシミュレーション結果を、Lg=1の場合を基準としてロスの改善量を相対値として示したグラフである。図10において、横軸は図9と同様に入出力される信号の周波数(GHz)を示している。また、縦軸については、ロスの改善量を、Lg=1の場合を基準とした相対値で示している。
図9に示すように、Lg=1の場合と、Lg=0.8の場合とのいずれのシミュレーション結果においても、入出力される信号の周波数がより高くなるほど、ロスがより大きくなる傾向にある。また、Lg=0.8の場合には、Lg=1の場合に比べて、入出力される信号の周波数全体に亘って、ロスがより小さくなっていることがわかる。また、図10を参照するとわかるように、高周波数帯側の系においては、同系におけるシリーズ部101の各トランジスタのゲート長を20%短くすることにより、入出力される信号の周波数全体に亘って、約20%のロスの改善が見込まれることがわかる。
次いで、高周波数帯側の系においてシリーズ部101aの各トランジスタのゲート長Lgを調整した場合における、低周波数帯側の系におけるロスの変化のシミュレーション結果について説明する。例えば、図11及び図12は、本開示の一実施例に係るアンテナスイッチにおける、低周波数帯側の系のロスの変化のシミュレーション結果の一例を示している。
具体的には、図11は、高周波数帯側の系においてシリーズ部101aの各トランジスタのゲート長Lgを調整した場合における、低周波数帯側の系におけるロスの変化のシミュレーション結果の一例を示している。なお、図11において、横軸は入出力される信号の周波数(GHz)を示しており、縦軸はロス(dB)を示している。また、図11では、Lg=1の場合と、Lg=0.8の場合とのそれぞれについてシミュレーション結果を示している。また、図12は、図11に示すシミュレーション結果を、Lg=1の場合を基準としてロスの改善量を相対値として示したグラフである。図12において、横軸は図11と同様に入出力される信号の周波数(GHz)を示している。また、縦軸については、ロスの改善量を、Lg=1の場合を基準とした相対値で示している。
図11に示すように、Lg=1の場合と、Lg=0.8の場合とのいずれのシミュレーション結果においても、入出力される信号の周波数がより高くなるほど、ロスがより大きくなる傾向にある。また、図11及び図12を参照するとわかるように、Lg=0.8の場合には、オフ容量Coffの増大による影響を受けて、Lg=1の場合に比べて、高周波側においてロスがより大きくなる(即ち、特性が劣化する)傾向にある。その一方で、Lg=0.8の場合においても、低周波側については、Lg=1の場合に比べた特性の劣化の影響が極めて小さいことがわかる。
以上、図9及び図10に示すように、高周波数帯側の系のシリーズ部101aを構成する各トランジスタのゲート長Lgをより短くすることで、当該高周波数帯側の系のロスをより低減することが可能となる。また、この場合においても、図11及び図12に示すように、低周波数帯側の系においては、高周波数帯側の系において当該ゲート長Lgをより短くした場合においても、低周波側(即ち、実際に入出力される信号の周波数帯)においては、特性の劣化の影響が極めて小さいことがわかる。即ち、図9〜図12に示したシミュレーション結果から、本実施形態に係るアンテナスイッチ回路100においては、各送受信端子に対して入出力される信号の周波数帯に応じて、当該送受信端子に接続された系の特性をより改善することが可能であることがわかる。
(実施例2:各パラメータと特性との関係)
続いて、実施例2として、図13〜図15を参照して、ゲート長Lgやトランジスタのスタック数等のパラメータと、各送受信端子に接続された系の特性との関係についてより詳しく説明する。図13〜図15は、本開示の一実施例に係るアンテナスイッチ回路の特性のシミュレーション結果の一例を示している。
続いて、実施例2として、図13〜図15を参照して、ゲート長Lgやトランジスタのスタック数等のパラメータと、各送受信端子に接続された系の特性との関係についてより詳しく説明する。図13〜図15は、本開示の一実施例に係るアンテナスイッチ回路の特性のシミュレーション結果の一例を示している。
例えば、図13は、シリーズ部101を構成するトランジスタのゲート長Lgと、当該シリーズ部101を含む系の特性との間の関係のシミュレーション結果の一例を示している。図13では、当該特性として、当該シリーズ部101を含む系のオン抵抗Ron、オフ容量Roff、及びオン抵抗とオフ容量との積RonRoffを、トランジスタのゲート長Lgが所定の長さの場合を基準状態とした相対値として示している。即ち、ゲート長Lg=1(相対値)の場合における、オン抵抗Ron、オフ容量Coff、及びオン抵抗とオフ容量との積RonRoffを、それぞれRon=1、Coff=1、RonCoff=1としている。図13に示すように、ゲート長Lgがより短くなるほど、オン抵抗Ronはより小さくなり、オフ容量Coffはより大きくなる傾向にある。
また、図14は、図13に示す例と同様の構成において、シリーズ部101を構成するトランジスタのゲート長Lgと、当該シリーズ部101を含む系の特性との間の他の関係のシミュレーション結果の一例を示している。図14では、当該特性として、当該シリーズ部101を含む系の耐圧を、図13に示す例と同様に、トランジスタのゲート長Lgが所定の長さの場合を基準状態とした相対値として示している。即ち、ゲート長Lg=1(相対値)の場合における耐圧を1としている。図14に示すように、ゲート長Lgがより短くなるほど、耐圧はより低くなる傾向にある。
例えば、ゲート長Lg=0.9とした場合には、図13に示すように、系のオン抵抗Ron=0.95となり、オフ容量Coff=1.05となる。また、図14に示すように、このときの当該系の耐圧は約0.91となる。
また、ゲート長Lg=0.8とした場合には、図13に示すように、系のオン抵抗Ron=0.9となり、オフ容量Coff=1.1となる。また、図14に示すように、このときの当該系の耐圧は約0.82となる。
なお、図13において、参照符号R11及びR13で示した範囲は、例えば、系に対して要求されるオン抵抗Ron及びオフ容量Roffの特性の範囲を模式的に示したものである。同様に、図14において、参照符号R21及びR23で示した範囲は、系に対して要求される耐圧の特性の範囲を模式的に示したものである。なお、図13における範囲R11と、図14における範囲R21とが対応している。同様に、図13における範囲R13と、図14における範囲R23とが対応している。
次いで、図15に着目する。図15は、シリーズ部101を構成するトランジスタ群のスタック数と、当該シリーズ部101を含む系の耐圧との関係のシミュレーション結果の一例を示している。なお、図15では、図13及び図14に示す例と同様に、トランジスタのゲート長Lgが所定の長さであり、かつスタック数が4の場合を基準状態とした相対値として示している。また、図15においては、トランジスタのゲート長Lgが、Lg=1、Lg=0.9、及びLg=0.8の場合のそれぞれについてシミュレーション結果を示している。
図15を参照するとわかるように、シリーズ部101を構成するトランジスタ群のスタック数が増加するほど、当該シリーズ部101を含む系の耐圧は増加する傾向にある。一方で、各トランジスタのゲート長Lgがより短くなると、耐圧はより低くなる傾向にある。そのため、各トランジスタのゲート長Lgをより短くした場合には、耐圧を維持するためには、トランジスタ群のスタック数を増加させる必要がある。
以上を踏まえ、本実施形態に係るアンテナスイッチ回路100においては、各系(即ち、各送受信端子に接続される系)に要求される特性に応じて、シリーズ部101を構成するトランジスタ群のスタック数と、当該トランジスタ群を構成する各トランジスタのゲート長Lgとを適宜調整すればよい。
(素子パラメータのバリエーションについて)
なお、上述した例では、トランジスタの素子パラメータとしてゲート長Lgを調整することで系の特性を変化させる場合に着目して説明した。一方で、調整対象となる素子パラメータは、ゲート長Lgのみには限定されない。具体的な一例として、図5を参照して説明した、ソースゲート間の物理的距離W1、ゲートドレイン間の物理的距離W2、ソースドレイン間の物理的距離W3、及びゲート酸化膜の厚さW4のうち少なくともいずれか調整することでも、系の特性(例えば、オン抵抗Ronやオフ容量Coff等)を変化させることが可能である。
なお、上述した例では、トランジスタの素子パラメータとしてゲート長Lgを調整することで系の特性を変化させる場合に着目して説明した。一方で、調整対象となる素子パラメータは、ゲート長Lgのみには限定されない。具体的な一例として、図5を参照して説明した、ソースゲート間の物理的距離W1、ゲートドレイン間の物理的距離W2、ソースドレイン間の物理的距離W3、及びゲート酸化膜の厚さW4のうち少なくともいずれか調整することでも、系の特性(例えば、オン抵抗Ronやオフ容量Coff等)を変化させることが可能である。
例えば、ソースゲート間の物理的距離W1、ゲートドレイン間の物理的距離W2、及びソースドレイン間の物理的距離W3をより短くすることで、オン抵抗Ronを低減させることが可能である。また、ゲート酸化膜の厚さW4の厚さをより薄く形成した場合においても、オン抵抗Ronを低減させることが可能である。
このような特性を利用し、例えば、高周波数帯側の系については、シリーズ部101を構成する各トランジスタのゲート酸化膜を、低周波数帯側の系よりもより薄く形成してもよい。このような構成により、高周波数帯側の系について、シリーズ部101を構成する各トランジスタのゲート長Lgを、低周波数帯側の系よりもより短くなるように調整した場合と同様の効果を期待することが可能となる。
以上、本実施形態に係るアンテナスイッチ回路100の実施例として、前述した各シリーズ部101に用いられるトランジスタの素子パラメータを調整することで、各シリーズ部101に要求される特性を実現する手法の一例について説明した。
<2.4.適用例>
続いて、本実施形態に係るアンテナスイッチ回路100の適用例として、当該アンテナスイッチ回路100を適用した無線通信装置の構成の一例について説明する。例えば、図16は、本実施形態の適用例について説明するための説明図であり、本実施形態に係るアンテナスイッチ回路100を適用した無線通信装置1の機能構成の一例を示している。
続いて、本実施形態に係るアンテナスイッチ回路100の適用例として、当該アンテナスイッチ回路100を適用した無線通信装置の構成の一例について説明する。例えば、図16は、本実施形態の適用例について説明するための説明図であり、本実施形態に係るアンテナスイッチ回路100を適用した無線通信装置1の機能構成の一例を示している。
図16に示すように、無線通信装置1は、フロントエンドモジュール10と、アンテナ素子20と、無線部(RF部)30と、ベースバンドプロセッサ40と、アプリケーションプロセッサ50とを含む。
無線部30は、アンテナ素子20を介して外部装置(例えば、基地局)と無線通信を行うための構成である。無線部30は、ベースバンドプロセッサ40から出力されるベースバンド信号を、当該ベースバンド信号の送信に利用する周波数帯の搬送波で変調する。そして、無線部30は、変調後の信号(送信信号)を、フロントエンドモジュール10を介してアンテナ素子20から無線信号として送信させる。また、無線部30は、アンテナ素子20が受信した外部装置からの受信信号を、フロントエンドモジュール10を介して取得し、取得した受信信号を復調することでベースバンド信号に変換する。そして、無線部30は、受信信号が変換されたベースバンド信号をベースバンドプロセッサ40に出力する。
ベースバンドプロセッサ40は、アプリケーションプロセッサ50から送信データを取得し、取得した当該送信データを無線通信に基づき送信するためのベースバンド信号を生成する。そして、ベースバンドプロセッサ40は、送信データに基づき生成したベースバンド信号を無線部30に出力する。また、ベースバンドプロセッサ40は、受信信号から変換されたベースバンド信号を無線部30から取得する。この場合には、ベースバンドプロセッサ40は、取得したベースバンド信号を受信データに変換し、変換された受信データをアプリケーションプロセッサ50に出力する。
なお、無線部30及びベースバンドプロセッサ40としては、公知の技術を用いることが可能であるため、より詳細な説明については省略する。
アプリケーションプロセッサ50は、各種機能(アプリケーション)を実行するための構成である。例えば、アプリケーションプロセッサ50は、各種機能の実行結果に基づき外部装置に送信する送信データを生成し、生成した送信データをベースバンドプロセッサ40に出力する。また、アプリケーションプロセッサ50は、ベースバンドプロセッサ40から受信データを取得し、取得した受信データに基づき所望の機能を実行してもよい。
フロントエンドモジュール10は、アンテナ素子20と無線部30との間に介在し、当該アンテナ素子20と当該無線部30との間の信号の送受信を、当該信号の周波数帯ごとに選択的に切り替える。例えば、図17は、本実施形態の適用例について説明するための説明図であり、本実施形態に係るアンテナスイッチ回路100を適用したフロントエンドモジュール10の機能構成の一例を示している。
図17に示すように、フロントエンドモジュール10は、アンテナスイッチ回路100と、デュプレクサ110a〜110dと、パワーアンプ130a〜130dと、フィルタ150a〜150dとを含む。
図17にアンテナスイッチ回路100は、前述した本実施形態に係るアンテナスイッチ回路100に相当する。なお、図17に示す例では、アンテナ素子20に接続されたアンテナ端子Dantと、4つの送受信端子D1a〜D1dとの間の接続関係を選択的に切り替え可能に構成されている。即ち、図17に示す例では、送受信端子D1a〜D1dそれぞれに対して、互いに異なる周波数帯の信号が入出力される。
送受信端子D1aには、デュプレクサ110aを介してパワーアンプ130a及びフィルタ150aが接続されている。より具体的には、無線部30から出力された所定の周波数帯の送信信号は、パワーアンプ130aにより増幅されたうえで、デュプレクサ110aを介してアンテナスイッチ回路100の送受信端子D1aに入力される。また、当該周波数帯の受信信号は、送受信端子D1aからデュプレクサ110aを介してフィルタ150aに入力され、当該フィルタ150aにより当該受信信号のうち所定の周波数帯の信号が抽出されて無線部30に出力される。デュプレクサ110aは、送受信端子D1aに入力する送信信号と、当該送受信端子D1aから出力される受信信号とを分波するための構成である。なお、デュプレクサ110a、パワーアンプ130a、及びフィルタ150aとしては、公知の技術を用いることが可能なため詳細な説明は省略する。
なお、送受信端子D1b〜D1dに接続された構成についても、入出力される信号の周波数帯が異なる点を除けば、送受信端子D1aに接続された構成と同様である。即ち、送受信端子D1bには、デュプレクサ110bを介してパワーアンプ130b及びフィルタ150bが接続されている。また、送受信端子D1cには、デュプレクサ110cを介してパワーアンプ130c及びフィルタ150cが接続されており、送受信端子D1dには、デュプレクサ110dを介してパワーアンプ130d及びフィルタ150dが接続されている。
以上のような構成により、フロントエンドモジュール10は、アンテナ素子20と無線部30との間の信号の送受信を、当該信号の周波数帯ごとに選択的に切り替えることが可能となる。なお、フロントエンドモジュール10が、「モジュール装置」の一例に相当する。
以上、図16及び図17を参照して、本実施形態に係るアンテナスイッチ回路100の適用例として、当該アンテナスイッチ回路100を適用した無線通信装置の構成の一例について説明した。なお、図17に示した、フロントエンドモジュール10と、アンテナ素子20と、無線部(RF部)30と、ベースバンドプロセッサ40と、アプリケーションプロセッサ50とのうち、少なくとも一部の2以上の構成は、1つのチップとして構成されていてもよい。
<<3.むすび>>
以上説明したように、本実施形態に係るアンテナスイッチ回路100を構成する半導体装置は、複数の送受信端子と、当該送受信端子ごとに設けられシリーズ部とを備える。また、当該シリーズ部は、複数のトランジスタが直列に接続されて構成されている。このような構成のもと、当該半導体装置においては、送受信端子ごとに接続されたシリーズ部(即ち、トランジスタ群)は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される。
以上説明したように、本実施形態に係るアンテナスイッチ回路100を構成する半導体装置は、複数の送受信端子と、当該送受信端子ごとに設けられシリーズ部とを備える。また、当該シリーズ部は、複数のトランジスタが直列に接続されて構成されている。このような構成のもと、当該半導体装置においては、送受信端子ごとに接続されたシリーズ部(即ち、トランジスタ群)は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される。
このような構成により、本実施形態に係るアンテナスイッチ回路100は、多バンドへ対応し、かつ、各周波数帯の信号の送受信に要求されるデバイス特性(例えば、「Insertion loss」)を、当該周波数帯ごとにより好適な態様で実現することが可能となる。これにより、当該アンテナスイッチ回路100を適用したフロントエンドモジュールや、当該フロントエンドモジュールを適用した無線通信装置の高性能化を図ることも可能となる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
(1)
複数の端子と、
前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、
を備え、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、
半導体装置。
(2)
前記複数のトランジスタ群のうち、第1のトランジスタ群は、当該第1のトランジスタ群よりも電力の低い信号が入力される第2のトランジスタ群よりも、より高いオン抵抗を有する、前記(1)に記載の半導体装置。
(3)
前記第2のトランジスタ群は、前記第1のトランジスタ群よりも高い耐電圧を有する、前記(2)に記載の半導体装置。
(4)
前記第1のトランジスタ群を構成する第1のトランジスタと、前記第2のトランジスタ群を構成する第2のトランジスタとは、ゲート長、ソースゲート間の物理的距離、ゲートドレイン間の物理的距離、ソースドレイン間の物理的距離、及びゲート酸化膜の厚さのうち、少なくともいずれかの素子パラメータが異なる、前記(2)または(3)に記載の半導体装置。
(5)
前記素子パラメータは、前記第1のトランジスタ群と前記第2のトランジスタ群との間のオン抵抗の違いに応じて、前記第1のトランジスタと前記第2のトランジスタとの間で異なる、前記(4)に記載の半導体装置。
(6)
前記第1のトランジスタ群と前記第2のトランジスタ群とは、互い異なる耐電圧を有し、
前記素子パラメータは、前記第1のトランジスタ群と前記第2のトランジスタ群との間の耐電圧の違いに応じて、前記第1のトランジスタと前記第2のトランジスタとの間で異なる、
前記(4)または(5)に記載の半導体装置。
(7)
前記複数の端子である複数の第1の端子とは異なる第2の端子を備え、
前記複数の第1の端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記第2の端子と、当該複数の第1の端子それぞれとの間の接続関係が選択的に導通状態に制御される、
前記(1)〜(6)のいずれか一項に記載の半導体装置。
(8)
前記複数の端子と、前記複数のトランジスタ群とは、SOI基板上に形成される、前記(1)〜(7)のいずれか一項に記載の半導体装置。
(9)
前記複数の端子と、前記複数のトランジスタ群とは、半絶縁性基板上に形成される、前記(1)〜(7)のいずれか一項に記載の半導体装置。
(10)
アンテナに接続されるアンテナ端子と、
前記アンテナ端子とは異なる複数の送受信端子と、
前記送受信端子ごとに設けられ、複数のトランジスタが直列に接続された複数のトランジスタ群と、
を備え、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の選択的に接続関係が導通状態に制御される、
アンテナスイッチ回路。
(11)
アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される送信信号と、当該送受信端子から出力される受信信号とを分波するデュプレクサと、
を備え、
前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
モジュール装置。
(12)
アンテナと、
前記アンテナへの送信信号の入力と、前記アンテナで受信した受信信号の出力とを、周波数ごとに選択的に切り替えるフロントエンドモジュールと、
を備え、
前記フロントエンドモジュールは、
前記アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される前記送信信号と、当該送受信端子から出力される前記受信信号とを分波するデュプレクサと、
を備え、
前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
無線通信装置。
(1)
複数の端子と、
前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、
を備え、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、
半導体装置。
(2)
前記複数のトランジスタ群のうち、第1のトランジスタ群は、当該第1のトランジスタ群よりも電力の低い信号が入力される第2のトランジスタ群よりも、より高いオン抵抗を有する、前記(1)に記載の半導体装置。
(3)
前記第2のトランジスタ群は、前記第1のトランジスタ群よりも高い耐電圧を有する、前記(2)に記載の半導体装置。
(4)
前記第1のトランジスタ群を構成する第1のトランジスタと、前記第2のトランジスタ群を構成する第2のトランジスタとは、ゲート長、ソースゲート間の物理的距離、ゲートドレイン間の物理的距離、ソースドレイン間の物理的距離、及びゲート酸化膜の厚さのうち、少なくともいずれかの素子パラメータが異なる、前記(2)または(3)に記載の半導体装置。
(5)
前記素子パラメータは、前記第1のトランジスタ群と前記第2のトランジスタ群との間のオン抵抗の違いに応じて、前記第1のトランジスタと前記第2のトランジスタとの間で異なる、前記(4)に記載の半導体装置。
(6)
前記第1のトランジスタ群と前記第2のトランジスタ群とは、互い異なる耐電圧を有し、
前記素子パラメータは、前記第1のトランジスタ群と前記第2のトランジスタ群との間の耐電圧の違いに応じて、前記第1のトランジスタと前記第2のトランジスタとの間で異なる、
前記(4)または(5)に記載の半導体装置。
(7)
前記複数の端子である複数の第1の端子とは異なる第2の端子を備え、
前記複数の第1の端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記第2の端子と、当該複数の第1の端子それぞれとの間の接続関係が選択的に導通状態に制御される、
前記(1)〜(6)のいずれか一項に記載の半導体装置。
(8)
前記複数の端子と、前記複数のトランジスタ群とは、SOI基板上に形成される、前記(1)〜(7)のいずれか一項に記載の半導体装置。
(9)
前記複数の端子と、前記複数のトランジスタ群とは、半絶縁性基板上に形成される、前記(1)〜(7)のいずれか一項に記載の半導体装置。
(10)
アンテナに接続されるアンテナ端子と、
前記アンテナ端子とは異なる複数の送受信端子と、
前記送受信端子ごとに設けられ、複数のトランジスタが直列に接続された複数のトランジスタ群と、
を備え、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の選択的に接続関係が導通状態に制御される、
アンテナスイッチ回路。
(11)
アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される送信信号と、当該送受信端子から出力される受信信号とを分波するデュプレクサと、
を備え、
前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
モジュール装置。
(12)
アンテナと、
前記アンテナへの送信信号の入力と、前記アンテナで受信した受信信号の出力とを、周波数ごとに選択的に切り替えるフロントエンドモジュールと、
を備え、
前記フロントエンドモジュールは、
前記アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される前記送信信号と、当該送受信端子から出力される前記受信信号とを分波するデュプレクサと、
を備え、
前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
無線通信装置。
1 無線通信装置
10 フロントエンドモジュール
100 アンテナスイッチ回路
101 シリーズ部
103 シャント部
110a〜110d デュプレクサ
130a〜130d パワーアンプ
150a〜150d フィルタ
20 アンテナ素子
30 無線部(RF部)
40 ベースバンドプロセッサ
50 アプリケーションプロセッサ
10 フロントエンドモジュール
100 アンテナスイッチ回路
101 シリーズ部
103 シャント部
110a〜110d デュプレクサ
130a〜130d パワーアンプ
150a〜150d フィルタ
20 アンテナ素子
30 無線部(RF部)
40 ベースバンドプロセッサ
50 アプリケーションプロセッサ
Claims (12)
- 複数の端子と、
前記端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群と、
を備え、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力される、
半導体装置。 - 前記複数のトランジスタ群のうち、第1のトランジスタ群は、当該第1のトランジスタ群よりも電力の低い信号が入力される第2のトランジスタ群よりも、より高いオン抵抗を有する、請求項1に記載の半導体装置。
- 前記第2のトランジスタ群は、前記第1のトランジスタ群よりも高い耐電圧を有する、請求項2に記載の半導体装置。
- 前記第1のトランジスタ群を構成する第1のトランジスタと、前記第2のトランジスタ群を構成する第2のトランジスタとは、ゲート長、ソースゲート間の物理的距離、ゲートドレイン間の物理的距離、ソースドレイン間の物理的距離、及びゲート酸化膜の厚さのうち、少なくともいずれかの素子パラメータが異なる、請求項2に記載の半導体装置。
- 前記素子パラメータは、前記第1のトランジスタ群と前記第2のトランジスタ群との間のオン抵抗の違いに応じて、前記第1のトランジスタと前記第2のトランジスタとの間で異なる、請求項4に記載の半導体装置。
- 前記第1のトランジスタ群と前記第2のトランジスタ群とは、互い異なる耐電圧を有し、
前記素子パラメータは、前記第1のトランジスタ群と前記第2のトランジスタ群との間の耐電圧の違いに応じて、前記第1のトランジスタと前記第2のトランジスタとの間で異なる、
請求項4に記載の半導体装置。 - 前記複数の端子である複数の第1の端子とは異なる第2の端子を備え、
前記複数の第1の端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記第2の端子と、当該複数の第1の端子それぞれとの間の接続関係が選択的に導通状態に制御される、
請求項1に記載の半導体装置。 - 前記複数の端子と、前記複数のトランジスタ群とは、SOI基板上に形成される、請求項1に記載の半導体装置。
- 前記複数の端子と、前記複数のトランジスタ群とは、半絶縁性基板上に形成される、請求項1に記載の半導体装置。
- アンテナに接続されるアンテナ端子と、
前記アンテナ端子とは異なる複数の送受信端子と、
前記送受信端子ごとに設けられ、複数のトランジスタが直列に接続された複数のトランジスタ群と、
を備え、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の選択的に接続関係が導通状態に制御される、
アンテナスイッチ回路。 - アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される送信信号と、当該送受信端子から出力される受信信号とを分波するデュプレクサと、
を備え、
前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
モジュール装置。 - アンテナと、
前記アンテナへの送信信号の入力と、前記アンテナで受信した受信信号の出力とを、周波数ごとに選択的に切り替えるフロントエンドモジュールと、
を備え、
前記フロントエンドモジュールは、
前記アンテナに接続されるアンテナ端子と、前記アンテナ端子とは異なる複数の送受信端子とを含み、前記アンテナ端子と前記複数の送受信端のそれぞれとの間の接続関係を選択的に切り替えるアンテナスイッチ回路と、
前記複数の送受信端子それぞれに接続され、当該送受信端子に対して入力される前記送信信号と、当該送受信端子から出力される前記受信信号とを分波するデュプレクサと、
を備え、
前記アンテナスイッチ回路は、前記送受信端子ごとに設けられ、かつ複数のトランジスタが直列に接続されてなる複数のトランジスタ群を含み、
前記複数のトランジスタ群は、互いに異なるオン抵抗を有し、互いに電力の異なる信号が入力され、
前記複数の送受信端子それぞれに接続された前記トランジスタ群が選択的に導通状態に制御されることで、前記アンテナ端子と、当該複数の送受信端子それぞれとの間の接続関係が選択的に導通状態に制御される、
無線通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016033063A JP2017152896A (ja) | 2016-02-24 | 2016-02-24 | 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 |
PCT/JP2017/001365 WO2017145576A1 (ja) | 2016-02-24 | 2017-01-17 | 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 |
US16/078,136 US11211966B2 (en) | 2016-02-24 | 2017-01-17 | Semiconductor device, antenna switch circuit, module device, and wireless communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016033063A JP2017152896A (ja) | 2016-02-24 | 2016-02-24 | 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017152896A true JP2017152896A (ja) | 2017-08-31 |
Family
ID=59686072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016033063A Pending JP2017152896A (ja) | 2016-02-24 | 2016-02-24 | 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11211966B2 (ja) |
JP (1) | JP2017152896A (ja) |
WO (1) | WO2017145576A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10924109B2 (en) | 2018-02-16 | 2021-02-16 | Murata Manufacturing Co., Ltd. | Front-end circuit |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022145128A1 (ja) * | 2020-12-28 | 2022-07-07 | 株式会社村田製作所 | 高周波回路および通信装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4137814B2 (ja) | 2004-02-19 | 2008-08-20 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置 |
JP4630922B2 (ja) * | 2008-09-25 | 2011-02-09 | 株式会社東芝 | 高周波スイッチ回路 |
US8306481B2 (en) * | 2009-10-30 | 2012-11-06 | Infineon Technologies Ag | Single pole multi throw switch |
JP5706103B2 (ja) | 2010-05-25 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2012098863A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 高周波電力増幅器 |
KR101901693B1 (ko) * | 2013-12-27 | 2018-09-27 | 삼성전기 주식회사 | 스위칭 회로 및 이를 포함하는 고주파 스위치 |
US9634718B2 (en) * | 2014-06-12 | 2017-04-25 | Skyworks Solutions, Inc. | Architectures and methods related to insertion loss reduction and improved isolation in switch designs |
WO2017083596A1 (en) * | 2015-11-13 | 2017-05-18 | Skyworks Solutions, Inc. | Integrated switch-filter network |
KR101919317B1 (ko) * | 2017-09-07 | 2018-11-16 | 고려대학교 산학협력단 | 가변 λ/4 전송선로를 이용한 다중대역 SPNT 스위치, 상기 스위치를 포함하는 스위치 매트릭스, 및 송수신 시스템 |
-
2016
- 2016-02-24 JP JP2016033063A patent/JP2017152896A/ja active Pending
-
2017
- 2017-01-17 US US16/078,136 patent/US11211966B2/en active Active
- 2017-01-17 WO PCT/JP2017/001365 patent/WO2017145576A1/ja active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10924109B2 (en) | 2018-02-16 | 2021-02-16 | Murata Manufacturing Co., Ltd. | Front-end circuit |
Also Published As
Publication number | Publication date |
---|---|
WO2017145576A1 (ja) | 2017-08-31 |
US11211966B2 (en) | 2021-12-28 |
US20210194532A1 (en) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8786002B2 (en) | Semiconductor device | |
US8441304B2 (en) | High-frequency switch circuit | |
CN101794793B (zh) | 半导体器件 | |
TWI604694B (zh) | 具有非負性偏壓之切換裝置 | |
KR101350731B1 (ko) | 이중 스위칭증폭기를 이용한 효율 향상된 포락선 증폭기 및 그 설계방법 | |
US20110221519A1 (en) | Semiconductor integrated circuit and high frequency module using the same | |
WO2016205553A1 (en) | High performance radio frequency switch | |
JP5997624B2 (ja) | 高周波半導体スイッチおよび無線機器 | |
US8587361B2 (en) | RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals | |
US7177619B2 (en) | Dual gate FinFET radio frequency switch and mixer | |
US11469712B2 (en) | Radio frequency circuit, communication device, and antenna module | |
US20150381168A1 (en) | High frequency switching circuit | |
US9444512B2 (en) | Semiconductor device and high-frequency module | |
JP2013526214A (ja) | Rf(無線周波数)スイッチ | |
WO2017145576A1 (ja) | 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置 | |
KR101901694B1 (ko) | 고주파 스위치 | |
TW561504B (en) | Switching device using compound semiconductor | |
KR101532120B1 (ko) | 스위치 | |
US20230208367A1 (en) | Power amplifier distortion network | |
US20220158666A1 (en) | Radio frequency front-end | |
US10672877B2 (en) | Method of boosting RON*COFF performance | |
US11722134B2 (en) | Radio frequency communication system and radio frequency switch thereof | |
CN102394574B (zh) | 一种基于rf-ldmos的宽带功率放大器 | |
US20170004909A1 (en) | Frequency-dependent resistor and circuitry employing the same | |
US11973470B2 (en) | Impedance control in merged stacked FET amplifiers |