CN112786538B - 一种基于GaN HEMT的开关集成芯片与制作方法 - Google Patents

一种基于GaN HEMT的开关集成芯片与制作方法 Download PDF

Info

Publication number
CN112786538B
CN112786538B CN202110059356.2A CN202110059356A CN112786538B CN 112786538 B CN112786538 B CN 112786538B CN 202110059356 A CN202110059356 A CN 202110059356A CN 112786538 B CN112786538 B CN 112786538B
Authority
CN
China
Prior art keywords
gan
silicon
layer
epitaxial layer
gan hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110059356.2A
Other languages
English (en)
Other versions
CN112786538A (zh
Inventor
樊永辉
许明伟
樊晓兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huixin Communication Technology Co ltd
Original Assignee
Shenzhen Huixin Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huixin Communication Technology Co ltd filed Critical Shenzhen Huixin Communication Technology Co ltd
Priority to CN202110059356.2A priority Critical patent/CN112786538B/zh
Publication of CN112786538A publication Critical patent/CN112786538A/zh
Application granted granted Critical
Publication of CN112786538B publication Critical patent/CN112786538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请实施例公开了一种基于氮化镓高电子迁移率晶体管GaN HEMT的开关集成芯片与制作方法，包括：提供硅基GaN晶圆(包括硅基衬底和GaN外延层X)，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2；采用刻蚀工艺去除非目标区域GaN外延层X2，在硅基衬底的上端面形成用于制作Si CMOS开关控制电路的Si CMOS器件区域；在目标区域GaN外延层X1上形成用于制作GaN HEMT开关电路的GaN HEMT器件区域。采用本申请实施例的方法，实现了在同一芯片上集成制作GaN HEMT开关电路和Si CMOS开关控制电路，提升器件集成度、减小芯片面积和成本、提升器件性能。

Description

一种基于GaN HEMT的开关集成芯片与制作方法
技术领域
本申请涉及芯片制作领域，具体涉及开关电路芯片和控制电路芯片，特别是一种基于氮化镓高电子迁移率晶体管GaN HEMT的开关集成芯片与制作方法。
背景技术
随着5G时代的到来，终端产品对设备的射频系统有了更高的需求：高集成、小型化、高性能等。Si CMOS开关控制电路具有功耗低、电压范围宽、抗干扰能力强等优点，在制作上由于集成度高且成本低而得到了广泛的应用。基于氮化镓的高电子迁移率晶体管GaNHEMT具有输出功率大、效率高、开关频率高、击穿电压高等优点，从而GaN HEMT开关电路具有较快的开关速度、工作电压高、驱动损耗小等优点，成为目前无线通信领域和电力电子应用领域中的核心开关电路。
发明内容
本申请实施例提供了基于氮化镓高电子迁移率晶体管GaN HEMT的开关集成芯片与制作方法，实现了在同一芯片上集成制作GaN HEMT开关电路和Si CMOS开关控制电路，保证芯片器件的总体性能，同时减小芯片面积，能够节省终端产品的成本，进一步满足5G通信和电力电子领域的应用需求。
第一方面，本申请实施例提供了一种基于GaN HEMT的开关集成芯片的制作方法，开关集成芯片包括基于氮化镓高电子迁移率晶体管GaN HEMT的开关电路和基于硅工艺的互补金属氧化物半导体CMOS控制电路，开关集成芯片的制作方法包括：
提供硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、设置于硅基衬底的上端面的GaN外延层X，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，目标区域GaN外延层X1和非目标区域GaN外延层X2为相邻设置；
采用刻蚀工艺去除非目标区域GaN外延层X2，使得硅基衬底的上端面形成Si器件区域，Si器件区域用于制作Si CMOS开关控制电路；
在目标区域GaN外延层X1上形成GaN HEMT器件区域，GaN HEMT器件区域用于制作GaN HEMT开关电路。
第二方面，本申请实施例提供了一种基于GaN HEMT的开关集成芯片，开关集成芯片包括：
硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、硅基衬底上包括Si CMOS器件区域，SiCMOS器件区域上承载有Si CMOS开关控制电路；
硅基衬底上还包括GaN外延层X以及设置于GaN外延层X上方的GaN HEMT器件区域，GaN HEMT器件区域上承载有GaN HEMT开关电路；
Si CMOS器件区域与GaN HEMT器件区域相邻设置，Si CMOS器件区域和GaN HEMT器件区域按照如上述第一方面所描述的一种基于GaN HEMT的开关集成芯片的制作方法制作生成，具体方法如下：
提供硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、设置于硅基衬底的上端面的GaN外延层X，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，目标区域GaN外延层X1和非目标区域GaN外延层X2为相邻设置；
采用刻蚀工艺去除非目标区域GaN外延层X2，使得硅基衬底的上端面形成Si CMOS器件区域，Si CMOS器件区域用于制作Si CMOS开关控制电路；
在目标区域GaN外延层X1上形成GaN HEMT器件区域，GaN HEMT器件区域用于制作GaN HEMT开关电路。
第三方面，本申请实施例提供了一种器件制作系统，包括：处理器、存储器、通信接口，存储器中存储有一个或多个程序，由上述处理器对上述一个或多个程序进行执行操作，上述程序包括用于执行如上述基于GaN HEMT的开关集成芯片的制作方法实施例中部分或全部步骤的指令。
第四方面，本申请实施例提供了一种基于GaN HEMT的开关集成芯片制作装置，应用于器件制作系统，上述器件制作系统用于制作基于GaN HEMT的开关集成芯片，制作装置包括处理单元和通信单元，
其中，处理单元用于：
提供硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、设置于硅基衬底的上端面的GaN外延层X，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，所述目标区域GaN外延层X1和所述非目标区域GaN外延层X2为相邻设置；
采用刻蚀工艺去除非目标区域GaN外延层X2，使得硅基衬底的上端面形成Si CMOS器件区域，Si CMOS器件区域用于制作Si CMOS开关控制电路；
在目标区域GaN外延层X1上形成GaN HEMT器件区域，GaN HEMT器件区域用于制作GaN HEMT开关电路；
通信单元用于接收外部输入到基于GaN HEMT的开关集成芯片制作装置中的数据，并将数据发送给处理单元，使处理单元执行上述制作方法的部分或全部步骤。
第五方面，本申请实施例提供了一种计算机程序产品，计算机程序产品包括计算机程序，计算机程序可操作计算机执行如本申请实施例第一方面任一方法中所描述的部分或全部步骤。
可以看出，本申请实施例中，开关集成芯片包括用于制作GaN HEMT开关电路的GaNHEMT器件区域和用于制作Si CMOS开关控制电路的Si CMOS器件区域，该开关集成芯片通过同时形成有GaN HEMT器件区域和Si CMOS器件区域，能够增加开关集成芯片的集成度，减小芯片面积从而降低了制作成本，同时提升了器件的总体性能，进一步提升开关集成芯片在电力电子系统和无线通信射频系统的应用能力。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A是一个开关电路示意图；
图1B是一个开关工作原理示意图；
图1C是本申请实施例公开的一种基于GaN HEMT的开关集成芯片的制作方法的流程示意图；
图1D是本申请实施例公开的一种基于GaN HEMT的开关集成芯片的制造工艺中提供的一种硅基GaN晶圆的结构示意图；
图1E是本申请实施例公开的一种GaN外延层X的结构示意图；
图1F是本申请实施例公开的一种基于GaN HEMT的开关集成芯片的制造工艺的中间过程示意图；
图1G是本申请实施例公开的一种基于GaN HEMT的开关集成芯片的制造工艺的中间过程示意图；
图2A是本申请实施例公开的一种在Si CMOS器件区域上制作Si CMOS开关控制电路的方法的流程示意图；
图2B是本申请实施例公开的一种Si CMOS电路原理示意图；
图2C是本申请实施例公开的一种Si CMOS电路的结构示意图；
图3A是本申请实施例公开的一种在GaN HEMT器件区域上制作GaN HEMT开关电路的方法的流程示意图；
图3B是本申请实施例公开的一种栅极的结构示意图；
图3C是本申请实施例公开的一种GaN HEMT开关电路的结构示意图；
图4是本申请实施例公开的一种基于GaN HEMT的开关集成芯片的结构示意图；
图5是本申请实施例公开的一种将GaN单片微波集成电路与Si CMOS开关控制电路集成在同一芯片上的装置示意图；
图6是本申请实施例公开的一种器件制作系统的结构示意图。
图7是本申请实施例公开的一种基于GaN HEMT的开关集成芯片制作装置的功能单元组成框图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤的过程、方法、系统、产品或设备没有限定于已列出的步骤，而是可选地还包括没有列出的步骤，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
GaN是第三代半导体的典型代表，与第一代(硅和锗)和第二代半导体材料(砷化镓和磷化铟)相比，第三代半导体材料禁带宽度大，具有击穿电场高、热导率高、电子饱和速度大以及抗辐射能力高等优越性能，因此采用第三代半导体材料氮化镓制备的半导体器件能在更高的温度下稳定运行，而且在高电压下的工作状态也较为稳定，能够以较少的电能消耗获得较高的运行能力。
由于GaN器件在电源管理、发电和功率输出方面具有明显的技术优势。在电力电子和射频通信领域得到了越来越广泛的应用。具体地，由于GaN的高效率、低损耗与高频率，使得GaN在电力电子领域中得到了广泛的应用；由于GaN的高效率、大带宽与高功率，使得GaN在射频领域得到了广泛的应用。
基于GaN材料的高电子迁移率晶体管是一项新兴技术，主要针对射频、微波等高功率应用和毫米波频率。基于GaN的优点，GaN HEMT器件已在处理、放大和传递大功率信号上显示出其性能优势，从而在宽带放大器、无线基础设施应用、压控振荡器中都应用了GaNHEMT开关电路。随着技术的发展成熟，GaN HEMT开关电路的应用范围也将会越来越广泛。随着5G通信时代的到来以及手持移动设备的普及，基于GaN的性能和成本考虑，目前的射频前端行业中GaN已经逐步取代曾经占据主导地位的砷化镓。
射频开关是射频前端芯片中的关键器件，其作用是通过将多路射频信号中的任一路或任几路信号路径通过控制逻辑进行连通，使得不同信号路径之间实现切换，以达到节省终端产品成本的目的。
射频开关的主要产品种类有移动通信传导开关、WiFi开关、天线调谐开关等，被广泛地应用在智能手机等移动智能终端。为了满足5G通信的需求，收发系统中新增多天线论发和射频频段，开关使用数量大幅增加，对开关的性能要求更加苛刻。
现有的技术方案中，开关中的开关电路和控制电路是分开制作完成的，即GaNHEMT开关电路和Si CMOS开关控制电路是分开制作完成的。
请参阅图1A，如图1A所示是一个开关电路示意图，第一氮化镓高电子迁移率晶体管Q1由控制电压V1控制，第二氮化镓高电子迁移率晶体管Q2由控制电压V2控制；控制电压V1和控制电压V2，其中一个值为零，另一个为负数且低于晶体管的夹断电压，在这样的条件下，其中的端口1通过GaN HEMT较低的导通电阻连接到公共端口，而另一个端口2处于夹断模式下，通过较大的漏源电阻值与公共端口隔离，从而达到开关的功能。该开关电路中还包括与第一氮化镓高电子迁移率晶体管Q1连接的第一电阻R1、第一电容C1，与第二氮化镓高电子迁移率晶体管Q2连接的第二电阻R2、第二电容C2。
请参阅图1B，如图1B所示是一个射频开关工作原理示意图，该射频开关电路包括开关电路和控制电路，其中，控制电路包括电源电压VCC、地GND、第一非门、第二非门、第一控制端1、第二控制端2，控制电路与TTL电平控制、直流电压VDC连接。图1B中以一单刀双掷开关(SPDT Switch)作为一个示例，其核心是前述的氮化镓高电子迁移率晶体管GaN HEMT。在TTL电平控制的作用下，0V的VDC将被转换为-5V，作用在GaN HEMT的栅极上使其关断；5V的VDC则会被转换为0V，作用在GaN HEMT的栅极上使其导通。
由CMOS电路驱动的GaN HEMT SPDT开关的导通、关断条件如表1所示：
表1
控制端1 控制端2 端口1 端口2
TTL低 TTL高 导通 关断
TTL高 TTL低 关断 导通
可见，鉴于GaN HEMT开关电路的优越性能以及对其日益增长的需求，减小承载有GaN HEMT开关电路的射频开关芯片面积、节省PCB的空间、降低终端产品的成本变得尤为重要，尤其是与基于CMOS工艺的开关控制电路集成的射频开关系统。
基于此，本申请实施例提供了一种基于GaN HEMT的开关集成芯片与制作方法，具体为将GaN HEMT开关电路和Si CMOS开关控制电路集成在同一芯片上，下面结合附图对本申请实施例进行详细说明。
开关集成芯片包括基于氮化镓高电子迁移率晶体管GaN HEMT的开关电路和基于硅工艺的互补金属氧化物半导体CMOS控制电路，具体参阅图1C，图1C为本申请实施例提供的一种基于GaN HEMT的开关集成芯片的制作方法的流程示意图，如图1C所示，该方法包括但不限于以下步骤：
101：提供硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、设置于硅基衬底的上端面的GaN外延层X，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，目标区域GaN外延层X1和非目标区域GaN外延层X2为相邻设置。
具体参阅图1D，图1D为本申请实施例提供的一种基于GaN HEMT的开关集成芯片的制造工艺中提供的一种硅基GaN晶圆的结构示意图，如图1D所示，其中，硅基衬底的尺寸可以是3-12英尺。
GaN外延层X包括以下至少一项，具体参阅图1E，图1E为本申请实施例提供的一种GaN外延层X的结构示意图，下面结合附图对本申请实施例进行详细说明，如图1E所示：
1011：成核层，用于提供沟道层的薄膜生长环境；
1012：过渡层，用于填充过渡材料，还用于实现GaN外延层X与硅基衬底材料之间的晶格适配以及减小应力；
1013：沟道层，包括GaN晶体薄膜；
1014：隔离层，用于限制电子的向上运动，提升二维电子气的密度；
1015：势垒层，用于向沟道层提供电子；
1016：盖帽层，用于防止势垒层的氧化。
其中，成核层的厚度可以为1-10nm；
过渡层的厚度可以为0.5-4um；
沟道层的厚度可以为0.1-1um；
隔离层的厚度可以为0.2-2nm；
势垒层的厚度可以为10-50nm；
盖帽层的厚度可以为2-10nm。
其中，成核层的材料是一层氮化物薄膜，包括AlN或GaN，成核层在500-700℃的温度下制作完成；过渡层的材料包括AlGaN或其他二元、三元、四元氮化物；成核层、沟道层、隔离层、势垒层的制作方法包括有机金属化学气相沉积法；势垒层是AlGaN或其他二元、三元、四元氮化物。
GaN外延层X可以只具备上述部分或全部的层状结构，但是各层状结构的排列顺序需要按照如图1E所示的上下顺序位置关系进行排列，示例性地，过渡层需要位于沟道层和硅基衬底之间。
102：采用刻蚀工艺去除非目标区域GaN外延层X2，使得硅基衬底的上端面形成SiCMOS器件区域，Si CMOS器件区域用于制作Si CMOS开关控制电路。
103：在目标区域GaN外延层X1上形成GaN HEMT器件区域，GaN HEMT器件区域用于制作GaN HEMT开关电路。
示例性地，具体参阅图1F，图1F为本申请实施例提供的一种基于GaN HEMT的开关集成芯片的制造工艺的中间过程示意图，如图1F所示，GaN外延层X生长在硅基衬底上，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，目标区域GaN外延层X1和非目标区域GaN外延层X2为相邻设置，首先实施光刻工艺，包括涂胶、对准、曝光、显影等步骤，使得目标区域GaN外延层X1上覆盖有光胶，而非目标区域GaN外延层X2上则没有光胶覆盖。采用刻蚀工艺将上述没有光胶覆盖的非目标区域GaN外延层X2去除，从而露出硅基衬底，进而使得硅基衬底的上端面形成用于制作Si CMOS开关控制电路的Si CMOS器件区域，再通过去胶工艺将目标区域GaN外延层X1上覆盖的光胶去除，进而使得目标区域GaN外延层X1上形成用于制作GaN HEMT开关电路的GaN HEMT器件区域。
其中，GaN外延层X的刻蚀一般采用干法刻蚀工艺，即在等离子刻蚀设备中进行，如反应离子刻蚀(RIE)、电子回旋共振等离子体(ECR)、感应耦合等离子体(ICP)等。等离子体刻蚀GaN材料气体源通常用Cl2，BCl3，SiCl4，I2，Br2，CH4，SF6等作为气体源，与Ar，H2，N2等气体混合作为刻蚀反应气体，可以通过选择合适的刻蚀反应气体以及混合气体配比以达到最佳的刻蚀效果。
请参阅图1G，图1G为本申请实施例提供的一种基于GaN HEMT的开关集成芯片的制造工艺的中间过程示意图，如图1G所示，其中，去胶工艺，是指不再作为保护层的经刻蚀后剩余的光胶需要从GaN外延层X上被除去，去胶工艺可以是湿法去胶。比如，通过向光胶喷洒清洗液的方法，将经刻蚀后剩余的光胶从GaN外延层X上除去，形成用于制作GaN HEMT开关电路的GaN HEMT器件区域。
示例性的，用于除去经刻蚀后剩余的光胶的清洗液，是双氧水和硫酸溶液的混合，由于双氧水与硫酸发生放热反应会形成高温的清洗液，将该高温的清洗液喷洒在经刻蚀后剩余的光胶表面，就可以将经刻蚀后剩余的光胶从GaN外延层X上除去；接着，使用去离子水冲洗除去了光胶的硅基GaN晶圆的表面，完成清洗工作，使得GaN外延层X的上端面形成GaNHEMT器件区域。
可见，本申请实施例中，开关集成芯片包括用于制作GaN HEMT开关电路的GaNHEMT器件区域和用于制作Si CMOS开关控制电路的Si CMOS器件区域，该开关集成芯片通过同时形成有GaN HEMT器件区域和Si CMOS器件区域，能够增加开关集成芯片的集成度，减小芯片面积从而降低了制作成本，同时提升了器件的总体性能，进一步提升开关集成芯片在电力电子系统和无线通信射频系统的应用能力。
在一个可能的示例中，硅基衬底的上端面形成的Si CMOS器件区域承载有Si CMOS开关控制电路，Si CMOS开关控制电路中包括至少一个PMOS管和至少一个NMOS管，其中，PMOS管的数量和NMOS管的数量一致，下面结合附图对本申请实施例进行详细说明，具体参阅图2A，图2A为本申请实施例提供的一种在Si CMOS器件区域上制作Si CMOS开关控制电路的方法的流程示意图，如图2A所示，制作Si CMOS开关控制电路的过程，包括：
201：采用双阱工艺，在硅基衬底上生成N阱和P阱，N阱和P阱的位置与至少一个PMOS管中的每个PMOS管、至少一个NMOS管中的每个NMOS管的位置对应。
其中，使用双阱工艺是为了在同一硅基衬底上制作PMOS管和NMOS管，利用N阱掩膜版在硅基衬底上形成N阱，N阱用于制作PMOS管；利用P阱掩膜版在硅基衬底上的非N阱区域形成P阱，用于制作NMOS管。
202：根据每个PMOS管、每个NMOS管的栅极位置在硅基衬底上制作栅极，根据每个PMOS管、每个NMOS管的源极、漏极位置在硅基衬底上形成有源区；
其中，栅极的制作可以采用多晶硅栅结构制作方法。示例性的，对硅基衬底由于暴露在空气中而沾染的杂质和形成的氧化层进行清洗，将清洗后的硅基衬底放入氧化炉生长出一层二氧化硅，硅基衬底转入通有硅烷的低压化学气相淀积设备中，通过硅烷的分解作用从而在硅基衬底上沉淀形成一层多晶硅结构，采用光刻工艺对多晶硅结构进行刻印，对经过刻印后的多晶硅结构进行刻蚀，从而得到垂直剖面的多晶硅栅。
其中，有源区是指源极、漏极以及导电沟道所覆盖的区域，有源区在外加的适当偏置电压的作用下进行正常工作。
203：使用掩膜版在硅基衬底上形成接触孔，接触孔与N阱和P阱接触；
其中，形成接触孔的目的是在硅基衬底上的有源区形成金属接触，这层金属接触可以将硅基衬底和随后沉积的金属层G2紧密地结合起来。
204：进行至少一层的金属互连工艺，用于在接触孔上形成引脚进行电连接。
其中，金属互连工艺，是在接触孔上使用金属材进行金属淀积工艺形成金属薄膜，采用光刻工艺对金属薄膜进行腐蚀加工形成布线，从而形成引脚进行电连接。金属淀积工艺可以采用蒸发、溅射和化学淀积等。形成金属薄膜所使用的金属材料，需要是电阻率低、能与元件的电极形成良好的低欧姆接触、与SiO2的粘附性佳、便于进行金属淀积和光刻工艺的金属材料，例如，金属材料可以是铝、铜、铂等。
请参阅图2B，图2B是本申请实施例提供的一种Si CMOS电路原理示意图，如图2B所示，CMOS电路由至少一个PMOS管Qp和至少一个NMOS管Qn组成，输入端电压Vi与PMOS管Qp的栅极、NMOS管Qn的栅极共接，PMOS管Qp的漏极与器件电源端电压VDD连接，NMOS管Qn的源极接地，输出端电压Vo与PMOS管Qp的源极、NMOS管Qn的漏极共接。
请参阅图2C，图2C是本申请实施例提供的一种Si CMOS电路的结构示意图，如图2C所示，P阱和N阱形成在硅基衬底中，P阱中具有p+离子与n+离子，N阱中也具有p+离子与n+离子，在接触孔上形成有金属层G2，金属层G2作为引脚与输入端电压Vi、输出端电压Vo、器件电源端电压VDD、地连接。
示例性的，使用铝作为金属互连工艺的材料，将铝通过溅射方法形成金属铝膜，从而形成电路的互连引线，形成铝膜的化学式为：3SiO2+4Al→3Si+2Al2O3，可见，Al与SiO2通过化学反应生成Si和Al2O3，消耗掉硅基衬底表面的SiO2，降低了Al与Si之间的欧姆接触电阻，同时，Al与SiO2的作用还改善了集成电路中Al引线与SiO2的粘附性。
在一个可能的示例中，GaN HEMT器件区域承载有GaN HEMT开关电路，GaN HEMT开关电路中包括场效应晶体管，下面结合附图对本申请实施例进行详细说明，请参阅图3A，图3A为本申请实施例提供的一种在GaN HEMT器件区域上制作GaN HEMT开关电路的方法的流程示意图，如图3A所示，制作GaN HEMT开关电路，包括：
301：在目标区域GaN外延层X1上刻蚀凹槽，形成场效应晶体管的源极和漏极。
其中，源极和漏极一般由包括钛、铝、镍、金的金属组合物通过高温退火形成合金以减小电阻值。具体地，金属组合物通过金属蒸镀的方法逐层沉积在GaN外延层X的上端面。
302：在目标区域GaN外延层X1上刻蚀栅极槽，并在栅极槽的上端面沉积钝化层Z和金属层G1，形成栅极，金属层G1和钝化层Z之间设置有介质层Y，金属层G1用于形成引脚进行电连接。
请参阅图3B，图3B为本申请实施例提供的一种栅极的结构示意图，如图3B所示，钝化层Z上面还可以有多层钝化层，金属层G1上面还可以有多层金属层。栅极一般包括钛、金、铂、钛、铝等金属，采用刻蚀的方法在GaN外延层X上形成栅极槽，然后通过金属蒸镀的方法将包括钛、金、铂、钛、铝等金属逐层沉积在硅基衬底上；栅极的形状可以是矩形、T-形、Y-形；GaN HEMT器件还包括其他元件。
请参阅图3C，图3C为本申请实施例提供的一种GaN HEMT开关电路的结构示意图，GaN HEMT的工作模式是耗尽型或增强型。
可选地，GaN HEMT器件与薄膜电阻器、电容、电感通过金属连线形成回路而制成单片集成电路。金属层G1和钝化层Z之间设置有介质层Y，介质层Y可以是SiNx、SiO2、Al2O3等。
在一个可能的示例中，钝化层Z是Si3N4或SiO2。
在一个可能的示例中，栅极的形状是T-形或Y-形。
在一个可能的示例中，将基于GaN HEMT区域的GaN HEMT开关电路和基于Si CMOS区域的Si CMOS开关控制电路通过金属互连工艺进行导通。
在一个可能的示例中，开关集成芯片上还集成有输入匹配电路和/或输出匹配电路。
其中，匹配电路，是使负载阻抗与源阻抗共轭匹配达到阻抗匹配的电路，从而使得开关集成芯片上的电路能够获得最大的功率传输同时具有较高的可靠性。在电路设计中，无论是有源电路还是无源电路，都需要考虑电路的阻抗匹配问题，如果无法实现阻抗匹配，轻则降低信号能量传递效率，重则形成信号能量的反射从而可能损坏设备。具体地，输入匹配电路具有改善入驻波比性能、满足增益平坦度等功能，输出匹配电路具有抑制谐波、提高输出功率及改善非线性等功能，将输入匹配电路和/或输出匹配电路集成在开关集成芯片上，能够提高开关集成芯片的器件总体性能。
本申请实施例提供了一种基于GaN HEMT的开关集成芯片，具体为一种同时承载有Si CMOS开关控制电路和GaN HEMT开关电路的开关集成芯片，下面结合附图对本申请实施例进行详细说明。
具体参阅图4，图4为本申请实施例提供的一种基于GaN HEMT的开关集成芯片的结构示意图，如图4所示，开关集成芯片包括：
硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、硅基衬底上包括Si CMOS器件区域，SiCMOS器件区域上承载有Si CMOS开关控制电路；
硅基衬底上还包括GaN外延层X以及设置于GaN外延层X上方的GaN HEMT器件区域，GaN HEMT器件区域上承载有GaN HEMT开关电路；
Si CMOS器件区域与所述GaN HEMT器件区域相邻设置，Si CMOS器件区域和GaNHEMT器件区域按照如上述第一方面所描述的一种基于GaN HEMT的开关集成芯片的制作方法制作生成，具体方法如下：
提供硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、设置于硅基衬底的上端面的GaN外延层X，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，所述目标区域GaN外延层X1和所述非目标区域GaN外延层X2为相邻设置；
采用刻蚀工艺刻蚀去除非目标区域GaN外延层X2，使得硅基衬底的上端面形成SiCMOS器件区域，Si CMOS器件区域用于制作Si CMOS开关控制电路；
在目标区域GaN外延层X1上形成GaN HEMT器件区域，GaN HEMT器件区域用于制作GaN HEMT开关电路。
其中，由于上述的非目标区域GaN外延层X2在制作过程中通过采用刻蚀工艺去除，上述的目标区域GaN外延层X1即为剩余的GaN外延层X，故图示中不再标识。
可以看出，本申请实施例中，开关集成芯片包括用于制作GaN HEMT开关电路的GaNHEMT器件区域和用于制作Si CMOS开关控制电路的Si CMOS器件区域，该开关集成芯片通过同时形成有GaN HEMT器件区域和Si CMOS器件区域，能够增加开关集成芯片的集成度，减小芯片面积从而降低了制作成本，同时提升了器件的总体性能，进一步提升开关集成芯片在电力电子系统和无线通信射频系统的应用能力。
在一个可能的示例中，Si CMOS开关控制电路按照如上述第一方面所描述的制作Si CMOS开关控制电路的制作方法制作生成，GaN HEMT开关电路按照如上述第一方面所描述的制作GaN HEMT开关电路的的制作方法制作生成。
在一个可能的示例中，硅基衬底为p-型硅衬底、高阻硅衬底或绝缘体上硅(Silicon-on-insulator，SOI)SOI衬底，硅基衬底的尺寸是3-12英尺。
其中，硅基衬底还可以是其他类型的硅基衬底；
其中，p-型硅衬底，指在纯净的硅晶体中掺入三价元素例如硼，使之取代晶格中的硅原子，从而形成p-型硅衬底；
其中，高阻硅衬底，指电阻率为1000-50000Ω·cm的硅衬底；
其中，绝缘体上硅(Silicon-on-insulator，SOI)SOI衬底，指在薄硅层和厚层硅之间埋入一层绝缘材料例如二氧化硅，从而形成SOI衬底。
在一个可能的示例中，开关集成芯片上还集成有输入匹配电路和/或输出匹配电路。
在一个可能的示例中，GaN HEMT开关电路、Si CMOS开关控制电路、输入匹配电路、输出匹配电路通过金属连线进行电连接形成回路。
请参阅图5，图5为本申请实施例提供的一种将GaN单片微波集成电路与Si CMOS开关控制电路集成在同一芯片上的装置示意图，如图5所示，将GaN HEMT和输入匹配电路、输出匹配电路集成在同一芯片上，形成GaN单片微波集成电路(GaN HEMT MMIC电路)，该示例中通过将GaN HEMT开关电路、Si CMOS开关控制电路、输入匹配电路、输出匹配电路全部集成在同一芯片上，提升了芯片的集成度和性能，减小耗损从而降低成本。
与上述图1C所示的实施例一致的，请参阅图6，图6是本申请实施例提供的一种器件制作系统的结构示意图，如图6所示，该器件制作系统包括处理器、存储器、通信接口，存储器中存储有一个或多个程序，由上述处理器对上述一个或多个程序进行执行操作，上述程序包括用于执行如上述基于GaN HEMT的开关集成芯片的制作方法实施例中部分或全部的指令。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是，器件制作系统为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所提供的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对器件制作系统进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
请参阅图7，图7是本申请实施例提供的基于GaN HEMT的开关集成芯片制作装置的功能单元组成框图，如图7所示，基于GaN HEMT的开关集成芯片制作装置应用于器件制作系统，所述器件制作系统用于制作基于GaN HEMT的开关集成芯片，该基于GaN HEMT的开关集成芯片制作装置包括处理单元和通信单元，
其中，处理单元用于：
提供硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、设置于硅基衬底的上端面的GaN外延层X，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，目标区域GaN外延层X1和非目标区域GaN外延层X2为相邻设置；
采用刻蚀工艺去除非目标区域GaN外延层X2，使得硅基衬底的上端面形成Si CMOS器件区域，Si CMOS器件区域用于制作Si CMOS开关控制电路；
在目标区域GaN外延层X1上形成GaN HEMT器件区域，GaN HEMT器件区域用于制作GaN HEMT开关电路；
通信单元用于接收外部输入到基于GaN HEMT的开关集成芯片制作装置中的数据，并将数据发送给处理单元，使处理单元执行上述制作方法的部分或全部步骤。
其中，基于GaN HEMT的开关集成芯片制作装置还可以包括存储单元，上述存储单元用于存储终端的程序代码和数据。处理单元可以是处理器，通信单元可以是收发器或触控显示屏，存储单元可以是存储器。
本申请实施例还提供了一种计算机程序产品，计算机程序产品包括计算机程序，计算机程序可操作计算机执行如上述方法实施例中记载的任何一种基于GaN HEMT的开关集成芯片的制作方法的部分或全部步骤。
需要说明的是，对于前述的各基于GaN HEMT的开关集成芯片的制作方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本申请所必须的。
本领域技术人员可以理解并知悉，说明书中关于上述基于GaN HEMT的开关集成芯片的制作方法实施例的各种方法中，所涉及的关于电路示意图、结构示意图、材料的尺寸、材料的材料、器件结构、器件工作模式、器件制作工艺等的具体说明均不做限制，说明书中所描述的实施例均属于优选实施例，本说明书内容不应理解为对本申请的限制。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
本领域普通技术人员可以理解上述基于GaN HEMT的开关集成芯片的制作方法实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-OnlyMemory，简称：ROM)、随机存取器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请基于GaNHEMT的开关集成芯片的制作方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请基于GaN HEMT的开关集成芯片的制作方法的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
本发明是参照本发明实施例的方法、硬件产品和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
可以理解的是，凡是被控制或者被配置以用于执行本申请基于GaN HEMT的开关集成芯片的制作方法实施例所描述的流程图的处理方法的产品，如上述流程图的集成芯片以及计算机程序产品，均属于本申请所描述的相关产品的范畴。
显然，本领域的技术人员可以对本申请提供的基于GaN HEMT的开关集成芯片进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (14)

1.一种基于氮化镓高电子迁移率晶体管GaN HEMT的开关集成芯片的制作方法，所述开关集成芯片包括基于氮化镓高电子迁移率晶体管GaN HEMT工艺的GaN HEMT开关电路和基于硅工艺的互补金属氧化物半导体CMOS开关控制电路，其特征在于，所述方法包括：
提供硅基GaN晶圆，所述硅基GaN晶圆包括硅基衬底、设置于所述硅基衬底的上端面的GaN外延层X，所述GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，所述目标区域GaN外延层X1和所述非目标区域GaN外延层X2为相邻设置；
采用刻蚀工艺去除所述非目标区域GaN外延层X2，使得所述硅基衬底的上端面形成SiCMOS器件区域，所述Si CMOS器件区域用于制作Si CMOS开关控制电路；
采用刻蚀工艺在所述目标区域GaN外延层X1上形成GaN HEMT器件区域，所述GaN HEMT器件区域用于制作所述GaN HEMT开关电路。
2.根据权利要求1所述的方法，其特征在于，所述Si CMOS开关控制电路中包括至少一个PMOS管和至少一个NMOS管，所述Si CMOS开关控制电路的制作步骤如下：
采用双阱工艺，在所述硅基衬底上生成N阱和P阱，所述N阱和P阱的位置与所述至少一个PMOS管中的每个PMOS管、所述至少一个NMOS管中的每个NMOS管的位置对应；
根据所述每个PMOS管、所述每个NMOS管的栅极位置在所述硅基衬底上制作栅极，根据所述每个PMOS管、所述每个NMOS管的源漏极位置在所述硅基衬底上形成有源区；
使用掩膜版在所述硅基衬底上形成接触孔，所述接触孔与所述N阱和所述P阱接触；
进行至少一层的金属互连工艺，用于在所述接触孔上形成引脚进行电连接。
3.根据权利要求1所述的方法，其特征在于，所述GaN HEMT开关电路中包括场效应晶体管，在所述GaN HEMT器件区域上实施GaN HEMT器件工艺，制作所述GaN HEMT开关电路的步骤如下：
在所述目标区域GaN外延层X1上刻蚀凹槽，形成所述场效应晶体管的源极和漏极；
在所述目标区域GaN外延层X1上刻蚀栅极槽，并在所述栅极槽的上端面沉积钝化层Z和金属层G1，形成栅极，所述金属层G1和所述钝化层Z之间设置有介质层Y，所述金属层G1用于形成引脚进行电连接。
4.根据权利要求3所述的方法，其特征在于，所述钝化层Z是Si3N4或SiO2。
5.根据权利要求3所述的方法，其特征在于，所述栅极的形状是T形或Y形。
6.根据权利要求3所述的方法，其特征在于，所述GaN HEMT开关电路和所述Si CMOS开关控制电路通过金属互连工艺进行导通。
7.根据权利要求1所述的方法，其特征在于，所述开关集成芯片上还集成有输入匹配电路和/或输出匹配电路。
8.根据权利要求1所述的方法，其特征在于，所述GaN外延层X包括以下至少一项：
成核层，用于提供沟道层的薄膜生长环境；
过渡层，用于填充过渡材料，还用于实现GaN外延层X与硅基衬底材料之间的晶格适配以及减小应力；
沟道层，包括GaN晶体薄膜；
隔离层，用于限制电子的向上运动，提升二维电子气的密度；
势垒层，用于向所述沟道层提供电子；
盖帽层，用于防止所述势垒层的氧化。
9.根据权利要求8所述的方法，其特征在于，
所述成核层的厚度为1-10nm；
所述过渡层的厚度为0.5-4um；
所述沟道层的厚度为0.1-1um；
所述隔离层的厚度为0.2-2nm；
所述势垒层的厚度为10-50nm；
所述盖帽层的厚度为2-10nm。
10.一种基于GaN HEMT的开关集成芯片，其特征在于，所述开关集成芯片包括：
硅基GaN晶圆，所述硅基GaN晶圆包括硅基衬底、所述硅基衬底上包括Si CMOS器件区域，所述Si CMOS器件区域上承载有Si CMOS开关控制电路；
所述硅基衬底上还包括GaN外延层X以及设置于所述GaN外延层X上方的GaN HEMT器件区域，所述GaN HEMT器件区域上承载有GaN HEMT开关电路；
所述Si CMOS器件区域与所述GaN HEMT器件区域相邻设置，所述Si CMOS器件区域和所述GaN HEMT器件区域按照权利要求1所述的方法制作生成。
11.根据权利要求10所述的开关集成芯片，其特征在于，所述Si CMOS开关控制电路和所述GaN HEMT开关电路根据权利要求2-6任一项所述的方法制作生成。
12.根据权利要求10所述的开关集成芯片，其特征在于，所述硅基衬底为p-型硅衬底、高阻硅衬底或绝缘体上硅SOI衬底，所述硅基衬底的尺寸是3-12英尺。
13.根据权利要求10所述的开关集成芯片，其特征在于，所述开关集成芯片上还集成有输入匹配电路和/或输出匹配电路。
14.根据权利要求13所述的开关集成芯片，其特征在于，所述GaN HEMT开关电路、所述Si CMOS开关控制电路、所述输入匹配电路、所述输出匹配电路通过金属连线进行电连接形成回路。
CN202110059356.2A 2021-01-15 2021-01-15 一种基于GaN HEMT的开关集成芯片与制作方法 Active CN112786538B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110059356.2A CN112786538B (zh) 2021-01-15 2021-01-15 一种基于GaN HEMT的开关集成芯片与制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110059356.2A CN112786538B (zh) 2021-01-15 2021-01-15 一种基于GaN HEMT的开关集成芯片与制作方法

Publications (2)

Publication Number Publication Date
CN112786538A CN112786538A (zh) 2021-05-11
CN112786538B true CN112786538B (zh) 2023-05-19

Family

ID=75756987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110059356.2A Active CN112786538B (zh) 2021-01-15 2021-01-15 一种基于GaN HEMT的开关集成芯片与制作方法

Country Status (1)

Country Link
CN (1) CN112786538B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823628A (zh) * 2021-08-27 2021-12-21 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法
CN113782529A (zh) * 2021-08-27 2021-12-10 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
CN117673073A (zh) * 2022-08-27 2024-03-08 华为技术有限公司 半导体结构、射频前端模组、电源转换模组、电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3855252T2 (de) * 1987-12-07 1996-08-14 Texas Instruments Inc., Dallas, Tex. Verfahren zum Herstellen eines Twin-well-BICMOS-Transistors
US5220218A (en) * 1991-09-23 1993-06-15 General Electric Company Radiation tolerant complementary MOS logic for bipolar/CMOS integrated circuitry
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
US8530298B2 (en) * 2011-11-01 2013-09-10 Texas Instruments Incorporated Radiation hardened integrated circuit
CN102664165B (zh) * 2012-05-18 2014-06-04 北京大学 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
US20200135766A1 (en) * 2018-10-30 2020-04-30 Qualcomm Incorporated Monolithic integration of gan hemt and si cmos
CN111540712B (zh) * 2020-04-26 2024-04-16 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品
CN111968972B (zh) * 2020-07-13 2024-03-26 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路

Also Published As

Publication number Publication date
CN112786538A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
CN112786538B (zh) 一种基于GaN HEMT的开关集成芯片与制作方法
KR100379619B1 (ko) 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
US7838914B2 (en) Semiconductor device
JP4954463B2 (ja) ショットキーバリアダイオード
US20070018166A1 (en) Stacked transistors and process
JP2006196802A (ja) 半導体装置および半導体装置の製造方法
US11791221B2 (en) Integration of III-N transistors and semiconductor layer transfer
JPH10150185A (ja) 半導体装置及びその製造方法
US20200243518A1 (en) Hemt power device operating in enhancement mode and manufacturing process thereof
CN111029400B (zh) 具有宽能隙三五族汲极的金属氧化物硅半导体场效晶体管及其制造方法
US9437626B2 (en) Millimetre wave integrated circuits with thin film transistors
US11652143B2 (en) III-N transistors integrated with thin-film transistors having graded dopant concentrations and/or composite gate dielectrics
US20200335526A1 (en) Integration of Si-based transistors with non-Si technologies by semiconductor regrowth over an insulator material
TW202101764A (zh) 具有環繞式閘極和環繞式源極和汲極接點的平面電晶體
US9418992B2 (en) High performance power cell for RF power amplifier
JP2013016786A (ja) パワー素子およびその製造方法
US20230044911A1 (en) Integrated Circuit Structure of Group III Nitride Semiconductor, Manufacturing Method Thereof, and Use Thereof
Kim et al. GaN MIS-HEMT PA MMICs for 5G mobile devices
US11848362B2 (en) III-N transistors with contacts of modified widths
US20200266291A1 (en) Transistors with backside field plate structures
CN111463259A (zh) 高电子迁移率场效应晶体管及其制备方法
CN101556969B (zh) 增强型碳化硅金属半导体场效应晶体管及其制造方法
CN216054722U (zh) 一种p型沟道氮化镓器件
EP4333042A2 (en) High-electron-mobility transistor
CN118098969A (zh) 一种半导体工艺方法和芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 518000, Building 4, 1001, Shenzhen New Generation Industrial Park, No. 136 Zhongkang Road, Meidu Community, Meilin Street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Huixin Communication Technology Co.,Ltd.

Address before: 518035 2701, building T2, Shenye Shangcheng (South District), 5001 Huanggang Road, Lianhua Yicun community, Huafu street, Futian District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Huixin Communication Technology Co.,Ltd.