JP2729130B2 - 半導体装置の製造パラメタの設定方法及びその装置 - Google Patents
半導体装置の製造パラメタの設定方法及びその装置Info
- Publication number
- JP2729130B2 JP2729130B2 JP4096215A JP9621592A JP2729130B2 JP 2729130 B2 JP2729130 B2 JP 2729130B2 JP 4096215 A JP4096215 A JP 4096215A JP 9621592 A JP9621592 A JP 9621592A JP 2729130 B2 JP2729130 B2 JP 2729130B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- impurity concentration
- parameters
- parameter
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、集積回路に用いられ
る半導体や、微細素子の製造プロセスにおいて用いられ
る諸パラメタを設定する技術に関する。
る半導体や、微細素子の製造プロセスにおいて用いられ
る諸パラメタを設定する技術に関する。
【０００２】
【従来の技術】図１２に、半導体製造プロセスの設定に
おいて従来用いられていた偏析モデルの概念図を示す。
横軸には位置ｚを、縦軸には不純物濃度Ｃを位置ｚの関
数としてそれぞれ採っている。位置ｚが負である領域１
には、ＳｉＯ2 （酸化膜）が、位置ｚが正である領域２
にはＳｉ（シリコン）が、それぞれ存在する。位置ｚが
零である界面では２種の不純物濃度Ｃ1 ，Ｃ2 が設定さ
れる。これらはそれぞれ界面における酸化膜及びシリコ
ンの不純物濃度を表す。
おいて従来用いられていた偏析モデルの概念図を示す。
横軸には位置ｚを、縦軸には不純物濃度Ｃを位置ｚの関
数としてそれぞれ採っている。位置ｚが負である領域１
には、ＳｉＯ2 （酸化膜）が、位置ｚが正である領域２
にはＳｉ（シリコン）が、それぞれ存在する。位置ｚが
零である界面では２種の不純物濃度Ｃ1 ，Ｃ2 が設定さ
れる。これらはそれぞれ界面における酸化膜及びシリコ
ンの不純物濃度を表す。
【０００３】界面における不純物の流れＦｓ（流量密度
［１／（ｃｍ2 ・ｓｅｃ）］）は図中で破線で示され
る。
［１／（ｃｍ2 ・ｓｅｃ）］）は図中で破線で示され
る。
【０００４】従来の偏析モデルでは界面には厚みを考え
ない。従って図１２に示すようにＢ（ホウ素）、Ｐ（リ
ン）、Ａｓ（ヒ素）等の不純物濃度Ｃが界面で不連続な
値として与えられている他、ＳｉＯ2 （酸化膜）及びＳ
ｉ（シリコン）の密度も不連続な値として与えられてい
た。
ない。従って図１２に示すようにＢ（ホウ素）、Ｐ（リ
ン）、Ａｓ（ヒ素）等の不純物濃度Ｃが界面で不連続な
値として与えられている他、ＳｉＯ2 （酸化膜）及びＳ
ｉ（シリコン）の密度も不連続な値として与えられてい
た。
【０００５】このような偏析モデルでは、界面における
不純物の流れＦｓは、Ｆｓ＝ｈ・（Ｃ1 −Ｃ2 ／ｍ）と
して求められていた。但しｈは質量輸送係数［ｃｍ／ｓ
ｅｃ］、ｍは偏析係数［無次元］である。
不純物の流れＦｓは、Ｆｓ＝ｈ・（Ｃ1 −Ｃ2 ／ｍ）と
して求められていた。但しｈは質量輸送係数［ｃｍ／ｓ
ｅｃ］、ｍは偏析係数［無次元］である。
【０００６】上式の意味するところは、不純物濃度の比
Ｃ2 ／Ｃ1 が偏析係数ｍと等しくなるように不純物の流
れＦｓが生じる、というものである。
Ｃ2 ／Ｃ1 が偏析係数ｍと等しくなるように不純物の流
れＦｓが生じる、というものである。
【０００７】
【発明が解決しようとする課題】しかし、従来の偏析モ
デルでは界面という同一の位置（ｚ＝０）において異な
る不純物濃度を設定しており、物理的な現象に即してい
ない。実際のＳｉＯ2 とＳｉとが隣接する部分では、不
純物濃度の分布は十オングストローム乃至数十オングス
トロームの間で滑らかに変化している。
デルでは界面という同一の位置（ｚ＝０）において異な
る不純物濃度を設定しており、物理的な現象に即してい
ない。実際のＳｉＯ2 とＳｉとが隣接する部分では、不
純物濃度の分布は十オングストローム乃至数十オングス
トロームの間で滑らかに変化している。
【０００８】従って、ＭＯＳトランジスタの閾値電圧Ｖ
thを所定の範囲内に収めるためのパラメタの設定のよう
に、界面付近の濃度設定に精度が要求される場合には従
来の偏析モデルでは不充分であった。
thを所定の範囲内に収めるためのパラメタの設定のよう
に、界面付近の濃度設定に精度が要求される場合には従
来の偏析モデルでは不充分であった。
【０００９】このため、そのような場合には、異なる製
造プロセスのそれぞれに応じて、質量輸送係数ｈや偏析
係数ｍを合わせ込んで不純物濃度の計算を行って製造プ
ロセスのパラメタを設定しなければ充分な精度が得られ
ないという問題点があった。
造プロセスのそれぞれに応じて、質量輸送係数ｈや偏析
係数ｍを合わせ込んで不純物濃度の計算を行って製造プ
ロセスのパラメタを設定しなければ充分な精度が得られ
ないという問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、不純物濃度を精度よく求め、製
造プロセスのバラメタを適切に設定することを目的とす
る。
ためになされたもので、不純物濃度を精度よく求め、製
造プロセスのバラメタを適切に設定することを目的とす
る。
【００１１】
【課題を解決するための手段】この発明にかかる半導体
装置の製造パラメタの設定方法は、（ａ）半導体装置の
製造プロセスの複数のパラメタを与える工程と、（ｂ）
パラメタを用いて、半導体装置中の位置ｚの関数であ
る、半導体装置の不純物濃度Ｃを求める工程と、（ｃ）
不純物濃度Ｃが所定の値にあるか否かの判定を行う工程
と、（ｄ）判定が「否」であれば、パラメタを与えなお
し、判定が「諾」となるまで工程（ｂ）乃至（ｃ）を繰
り返す工程と、（ｅ）判定が「諾」となった場合におけ
るパラメタを、半導体装置の製造パラメタとして設定す
る工程と、を備える。そして、工程（ｂ）において、隣
接する第１及び第２の媒質の間には境界領域を設け、境
界領域においては不純物濃度Ｃが位置ｚに対して連続的
に変化するモデルを用いた計算が行われる。
装置の製造パラメタの設定方法は、（ａ）半導体装置の
製造プロセスの複数のパラメタを与える工程と、（ｂ）
パラメタを用いて、半導体装置中の位置ｚの関数であ
る、半導体装置の不純物濃度Ｃを求める工程と、（ｃ）
不純物濃度Ｃが所定の値にあるか否かの判定を行う工程
と、（ｄ）判定が「否」であれば、パラメタを与えなお
し、判定が「諾」となるまで工程（ｂ）乃至（ｃ）を繰
り返す工程と、（ｅ）判定が「諾」となった場合におけ
るパラメタを、半導体装置の製造パラメタとして設定す
る工程と、を備える。そして、工程（ｂ）において、隣
接する第１及び第２の媒質の間には境界領域を設け、境
界領域においては不純物濃度Ｃが位置ｚに対して連続的
に変化するモデルを用いた計算が行われる。
【００１２】また、この発明にかかる他の半導体装置の
製造パラメタの設定方法は、（ａ）半導体装置の製造プ
ロセスの複数のパラメタを与える工程と、（ｂ）パラメ
タを用いて、半導体装置中の位置ｚ及び時間ｔの関数で
ある、半導体装置の不純物濃度Ｃを求める工程と、
（ｃ）不純物濃度Ｃを用いて半導体装置の特性を求める
工程と、（ｄ）半導体装置の特性が所定の値にあるか否
かの判定を行う工程と、（ｅ）判定が「否」であれば、
パラメタを与えなおし、判定が「諾」となるまで工程
（ｂ）乃至（ｄ）を繰り返す工程と、（ｆ）判定が
「諾」となった場合におけるパラメタを、半導体装置の
製造パラメタとして設定する工程と、を備える。そして
工程（ｂ）において、隣接する第１及び第２の媒質の間
には境界領域を設け、境界領域においては不純物濃度Ｃ
が位置ｚに対して連続的に変化するモデルを用いた計算
が行われる。
製造パラメタの設定方法は、（ａ）半導体装置の製造プ
ロセスの複数のパラメタを与える工程と、（ｂ）パラメ
タを用いて、半導体装置中の位置ｚ及び時間ｔの関数で
ある、半導体装置の不純物濃度Ｃを求める工程と、
（ｃ）不純物濃度Ｃを用いて半導体装置の特性を求める
工程と、（ｄ）半導体装置の特性が所定の値にあるか否
かの判定を行う工程と、（ｅ）判定が「否」であれば、
パラメタを与えなおし、判定が「諾」となるまで工程
（ｂ）乃至（ｄ）を繰り返す工程と、（ｆ）判定が
「諾」となった場合におけるパラメタを、半導体装置の
製造パラメタとして設定する工程と、を備える。そして
工程（ｂ）において、隣接する第１及び第２の媒質の間
には境界領域を設け、境界領域においては不純物濃度Ｃ
が位置ｚに対して連続的に変化するモデルを用いた計算
が行われる。
【００１３】この発明にかかる他の半導体装置の製造パ
ラメタの設定装置は、半導体装置の製造プロセスの複数
のパラメタを入力する入力部と、パラメタを用いて、半
導体装置中の位置ｚの関数である、半導体装置の不純物
濃度Ｃを求めるプロセスシミュレーション部と、不純物
濃度Ｃが所定の値にあるか否かの判定を行う判定部と、
判定が「否」であれば、判定が「諾」となるまでパラメ
タを与えなおす、パラメタ更新部と、判定が「諾」とな
った場合におけるパラメタを、半導体装置の製造パラメ
タとして設定し、出力する出力部と、を備える。そして
プロセスシミュレーション部において、隣接する第１及
び第２の媒質の間には境界領域を設け、境界領域におい
ては不純物濃度Ｃが位置ｚに対して連続的に変化するモ
デルを用いた計算が行われる。
ラメタの設定装置は、半導体装置の製造プロセスの複数
のパラメタを入力する入力部と、パラメタを用いて、半
導体装置中の位置ｚの関数である、半導体装置の不純物
濃度Ｃを求めるプロセスシミュレーション部と、不純物
濃度Ｃが所定の値にあるか否かの判定を行う判定部と、
判定が「否」であれば、判定が「諾」となるまでパラメ
タを与えなおす、パラメタ更新部と、判定が「諾」とな
った場合におけるパラメタを、半導体装置の製造パラメ
タとして設定し、出力する出力部と、を備える。そして
プロセスシミュレーション部において、隣接する第１及
び第２の媒質の間には境界領域を設け、境界領域におい
ては不純物濃度Ｃが位置ｚに対して連続的に変化するモ
デルを用いた計算が行われる。
【００１４】この発明にかかる他の半導体装置の製造パ
ラメタの設定装置は、半導体装置の製造プロセスの複数
のパラメタを入力する入力部と、パラメタを用いて、半
導体装置中の位置ｚ及び時間ｔの関数である、半導体装
置の不純物濃度Ｃを求めるプロセスシミュレーション部
と、不純物濃度Ｃを用いて半導体装置の特性を求めるデ
バイスシミュレーション部と、半導体装置の特性が所定
の値にあるか否かの判定を行う判定部と、判定が「否」
であれば、判定が「諾」となるまでパラメタを与えなお
すパラメタ更新部と、判定が「諾」となった場合におけ
るパラメタを、半導体装置の製造パラメタとして設定
し、出力する出力部と、を備える。そしてプロセスシミ
ュレーション部において、隣接する第１及び第２の媒質
の間には境界領域を設け、境界領域においては不純物濃
度Ｃが位置ｚに対して連続的に変化するモデルを用いた
計算が行われる。
ラメタの設定装置は、半導体装置の製造プロセスの複数
のパラメタを入力する入力部と、パラメタを用いて、半
導体装置中の位置ｚ及び時間ｔの関数である、半導体装
置の不純物濃度Ｃを求めるプロセスシミュレーション部
と、不純物濃度Ｃを用いて半導体装置の特性を求めるデ
バイスシミュレーション部と、半導体装置の特性が所定
の値にあるか否かの判定を行う判定部と、判定が「否」
であれば、判定が「諾」となるまでパラメタを与えなお
すパラメタ更新部と、判定が「諾」となった場合におけ
るパラメタを、半導体装置の製造パラメタとして設定
し、出力する出力部と、を備える。そしてプロセスシミ
ュレーション部において、隣接する第１及び第２の媒質
の間には境界領域を設け、境界領域においては不純物濃
度Ｃが位置ｚに対して連続的に変化するモデルを用いた
計算が行われる。
【００１５】
【作用】この発明のプロセスシミュレーション部は、不
純物濃度Ｃを求める際に、隣接する第１及び第２の媒質
の間には境界領域を設け、境界領域においては不純物濃
度Ｃが位置ｚに対して連続的に変化するモデルが用いら
れる。
純物濃度Ｃを求める際に、隣接する第１及び第２の媒質
の間には境界領域を設け、境界領域においては不純物濃
度Ｃが位置ｚに対して連続的に変化するモデルが用いら
れる。
【００１６】このため、隣接する第１及び第２の媒質の
間で不純物濃度Ｃが不連続な値として計算されることが
ない。よって物理的現象と乖離することなくプロセスシ
ミュレーションを行うことができる。
間で不純物濃度Ｃが不連続な値として計算されることが
ない。よって物理的現象と乖離することなくプロセスシ
ミュレーションを行うことができる。
【００１７】
Ａ．全体構成 この発明における、半導体装置の製造プロセスのパラメ
タを設定する場合の全体構成を、図２乃至図３にフロー
チャートとして示す。
タを設定する場合の全体構成を、図２乃至図３にフロー
チャートとして示す。
【００１８】ここでは半導体装置としてＭＯＳトランジ
スタを例にとり、その閾値電圧Ｖthを所定の範囲内に収
めるための製造プロセスのパラメタを設定する場合につ
いて説明する。
スタを例にとり、その閾値電圧Ｖthを所定の範囲内に収
めるための製造プロセスのパラメタを設定する場合につ
いて説明する。
【００１９】ステップＳ１においてまず所定の範囲、即
ち閾値のスペックを設定する。具体的にはその最大値Ｖ
1 および最小値Ｖ2 を与える。
ち閾値のスペックを設定する。具体的にはその最大値Ｖ
1 および最小値Ｖ2 を与える。
【００２０】そしてステップＳ２において製造プロセス
の諸パラメタを与える。具体的には各プロセスの処理温
度Ｔ、処理時間ｔ0 、イオン注入量、イオン注入エネル
ギー等の値を与える。次に半導体装置たるＭＯＳトラン
ジスタにおける不純物濃度の分布を求め（ステップＳ
３）、更に半導体装置としての特性をも求める（ステッ
プＳ４）。
の諸パラメタを与える。具体的には各プロセスの処理温
度Ｔ、処理時間ｔ0 、イオン注入量、イオン注入エネル
ギー等の値を与える。次に半導体装置たるＭＯＳトラン
ジスタにおける不純物濃度の分布を求め（ステップＳ
３）、更に半導体装置としての特性をも求める（ステッ
プＳ４）。
【００２１】以上の結果から、ステップＳ２において与
えられた製造プロセスのパラメタに基づいて製造された
ＭＯＳトランジスタの閾値電圧Ｖthが求められ（ステッ
プＳ５）、この値がステップＳ１で与えられたスペック
を満足するか否かの判定がなされる（ステップＳ６）。
この判定結果は製造プロセスのパラメタと共に表示され
（ステップＳ７，Ｓ８）、パラメタの更新を行う（ステ
ップＳ９）。そして更新された新しいパラメタで再度閾
値電圧Ｖthを求めなおす場合には再度ステップＳ２へと
戻る。
えられた製造プロセスのパラメタに基づいて製造された
ＭＯＳトランジスタの閾値電圧Ｖthが求められ（ステッ
プＳ５）、この値がステップＳ１で与えられたスペック
を満足するか否かの判定がなされる（ステップＳ６）。
この判定結果は製造プロセスのパラメタと共に表示され
（ステップＳ７，Ｓ８）、パラメタの更新を行う（ステ
ップＳ９）。そして更新された新しいパラメタで再度閾
値電圧Ｖthを求めなおす場合には再度ステップＳ２へと
戻る。
【００２２】このようにして閾値電圧Ｖthを求めるため
の装置は、例えば図４に示すような構成がとられる。入
力部１ａにおいて入力された閾値電圧のスペックＶ1 ，
Ｖ2は閾値電圧スペック記憶部１ｂにおいて一旦記憶さ
れる。これらは図２に示すステップＳ１に相当する。
の装置は、例えば図４に示すような構成がとられる。入
力部１ａにおいて入力された閾値電圧のスペックＶ1 ，
Ｖ2は閾値電圧スペック記憶部１ｂにおいて一旦記憶さ
れる。これらは図２に示すステップＳ１に相当する。
【００２３】又、入力部１ａには製造プロセスのパラメ
タも入力され、これはプロセスパラメタ記憶部２におい
て一旦記憶される。プロセスパラメタ記憶部２はステッ
プＳ２に対応する。
タも入力され、これはプロセスパラメタ記憶部２におい
て一旦記憶される。プロセスパラメタ記憶部２はステッ
プＳ２に対応する。
【００２４】プロセスシミュレーション部３においては
不純物濃度が求められ、ステップＳ３に対応する。デバ
イスシミュレーション部４は半導体装置、ここではＭＯ
Ｓトランジスタの特性が求められ、ステップＳ４に対応
する。
不純物濃度が求められ、ステップＳ３に対応する。デバ
イスシミュレーション部４は半導体装置、ここではＭＯ
Ｓトランジスタの特性が求められ、ステップＳ４に対応
する。
【００２５】閾値電圧計算部５ａにおいては閾値電圧Ｖ
thが求められ、閾値電圧記憶部５ｂでは、閾値電圧計算
部５ａの計算結果が記憶される。これらはいずれもステ
ップＳ５に対応する。
thが求められ、閾値電圧記憶部５ｂでは、閾値電圧計算
部５ａの計算結果が記憶される。これらはいずれもステ
ップＳ５に対応する。
【００２６】閾値電圧判定部６ａは、閾値徹圧スペック
記憶部１ｂに記憶されていた、閾値の最大値及び最小値
Ｖ1 ，Ｖ2 と、閾値電圧記憶部６に記憶されていた閾値
電圧Ｖthとを比較し、ステップＳ６で示された判定を行
う。
記憶部１ｂに記憶されていた、閾値の最大値及び最小値
Ｖ1 ，Ｖ2 と、閾値電圧記憶部６に記憶されていた閾値
電圧Ｖthとを比較し、ステップＳ６で示された判定を行
う。
【００２７】判定の結果、パラメタの更新を行うのであ
ればパラメタ更新部９が更新したパラメタを用いて、プ
ロセスシミュレーション部３が再度不純物濃度の計算を
行う。パラメタを更新しないのであれば、現パラメタを
出力部１０から出力する。この出力されたパラメタは製
造プロセスのパラメタとして、現実の製造プロセスに用
いられ、所定の範囲内に閾値電圧Ｖthを有するＭＯＳト
ランジスタを製造することができる。
ればパラメタ更新部９が更新したパラメタを用いて、プ
ロセスシミュレーション部３が再度不純物濃度の計算を
行う。パラメタを更新しないのであれば、現パラメタを
出力部１０から出力する。この出力されたパラメタは製
造プロセスのパラメタとして、現実の製造プロセスに用
いられ、所定の範囲内に閾値電圧Ｖthを有するＭＯＳト
ランジスタを製造することができる。
【００２８】Ｂ．不純物濃度の計算 （Ｂ−１）．具体的方法 次にステップＳ３における不純物濃度を求める手順を説
明する。不純物濃度の計算は、不純物が移動するような
熱処理がなされるプロセスについて計算される。
明する。不純物濃度の計算は、不純物が移動するような
熱処理がなされるプロセスについて計算される。
【００２９】プロセスシミュレーション部３は図５に示
すように、イオン注入部３ａ、拡散部３ｂ、酸化部３
ｃ、エッチング部３ｄ、デポジション部３ｅ、エピタキ
シャル部３ｆ、光リソグラフィ部３ｇを備えている。各
部はそれぞれ現実のイオン注入プロセス、拡散プロセ
ス、酸化プロセス、エッチングプロセス、デポジション
プロセス、エピタキシャルプロセス、光リソグラフィプ
ロセスに対応した計算を行う。
すように、イオン注入部３ａ、拡散部３ｂ、酸化部３
ｃ、エッチング部３ｄ、デポジション部３ｅ、エピタキ
シャル部３ｆ、光リソグラフィ部３ｇを備えている。各
部はそれぞれ現実のイオン注入プロセス、拡散プロセ
ス、酸化プロセス、エッチングプロセス、デポジション
プロセス、エピタキシャルプロセス、光リソグラフィプ
ロセスに対応した計算を行う。
【００３０】これらの各部のうち、特に拡散部３ｂ、酸
化部３ｃ、エピタキシャル部３ｆにおいて不純物濃度に
ついての計算が行われる。簡単のため、以下では拡散部
３ｂにおける不純物濃度の計算を例にとって説明する。
既にイオン注入部３ａにおいて、イオン注入量、イオン
注入エネルギー等のパラメタに基づいて、不純物濃度の
分布の初期値が与えられているものとする。
化部３ｃ、エピタキシャル部３ｆにおいて不純物濃度に
ついての計算が行われる。簡単のため、以下では拡散部
３ｂにおける不純物濃度の計算を例にとって説明する。
既にイオン注入部３ａにおいて、イオン注入量、イオン
注入エネルギー等のパラメタに基づいて、不純物濃度の
分布の初期値が与えられているものとする。
【００３１】図６乃至図８は不純物濃度の計算の手順を
示すフローチャートである。まず拡散プロセスにおける
処理温度Ｔ、処理時間ｔ0 を設定する（ステップＳ１０
１）。そして解析すべき領域を微少領域（セル）に分割
する。この際、後で詳述するように、隣接するセルの境
界において、境界領域を設ける（ステップＳ１０２）。
示すフローチャートである。まず拡散プロセスにおける
処理温度Ｔ、処理時間ｔ0 を設定する（ステップＳ１０
１）。そして解析すべき領域を微少領域（セル）に分割
する。この際、後で詳述するように、隣接するセルの境
界において、境界領域を設ける（ステップＳ１０２）。
【００３２】各々のセル中心に既に与えられている不純
物濃度の初期値を与え（ステップＳ１０３）、処理時刻
ｔを初期化する（ステップＳ１０４）。この後、処理時
刻ｔをタイムステップΔｔだけ進め、処理時刻ｔ0 に達
するまでＳ１０５〜Ｓ１１２における手順が繰り返され
る（ステップＳ１０７〜Ｓ１０９，Ｓ１１２）。
物濃度の初期値を与え（ステップＳ１０３）、処理時刻
ｔを初期化する（ステップＳ１０４）。この後、処理時
刻ｔをタイムステップΔｔだけ進め、処理時刻ｔ0 に達
するまでＳ１０５〜Ｓ１１２における手順が繰り返され
る（ステップＳ１０７〜Ｓ１０９，Ｓ１１２）。
【００３３】（Ｂ−２）．偏析モデル ステップＳ１０５，Ｓ１０６，Ｓ１１０の説明を行う前
に、この発明において用いられる偏析モデルについて説
明する。
に、この発明において用いられる偏析モデルについて説
明する。
【００３４】図１は偏析モデルを説明するためのグラフ
であり、図１（ａ）〜（ｃ）には不純物濃度Ｃ、Ｓｉ
（ＳｉＯ2 ）密度、偏析係数ｍをそれぞれ示している。
界面ＢＬ（ｚ＝０）を境にして、その左側及び右側に
は、それぞれＳｉＯ2 （領域１）及びＳｉ（領域２）が
存在している。
であり、図１（ａ）〜（ｃ）には不純物濃度Ｃ、Ｓｉ
（ＳｉＯ2 ）密度、偏析係数ｍをそれぞれ示している。
界面ＢＬ（ｚ＝０）を境にして、その左側及び右側に
は、それぞれＳｉＯ2 （領域１）及びＳｉ（領域２）が
存在している。
【００３５】境界領域ＢＺはこの界面ＢＬを含み、ある
厚さをもって設定される。そして境界領域ＢＺにおいて
不純物濃度Ｃ、Ｓｉ（ＳｉＯ2 ）密度、偏析係数ｍが連
続的に変化しているモデルが想定される。これは従来の
偏析モデルとは異なり、物理的に不合理な同一位置上で
の異なる物理量の設定が行われていない。
厚さをもって設定される。そして境界領域ＢＺにおいて
不純物濃度Ｃ、Ｓｉ（ＳｉＯ2 ）密度、偏析係数ｍが連
続的に変化しているモデルが想定される。これは従来の
偏析モデルとは異なり、物理的に不合理な同一位置上で
の異なる物理量の設定が行われていない。
【００３６】さて、Ｎｅｒｓｔ−Ｅｉｎｓｔｅｉｎの関
係から、粒子の平均速度ｖは数１で表される。
係から、粒子の平均速度ｖは数１で表される。
【００３７】
【数１】
【００３８】但し、Δμは化学ポテンシャル差、Ｄは拡
散係数、ｋはボルツマン定数、Ｔは温度を表す。そし
て、不純物の流れＦｓは数２で表される。
散係数、ｋはボルツマン定数、Ｔは温度を表す。そし
て、不純物の流れＦｓは数２で表される。
【００３９】
【数２】
【００４０】数２の右辺第１項は拡散項、第２項は偏析
によって生じた流れを表す項である。
によって生じた流れを表す項である。
【００４１】一方、“Ｔｈｅｏｒｙ ａｎｄ Ｄｉｒｅ
ｃｔ Ｍｅａｓｕｒｅｍｅｎｔ ｏｆ Ｂｏｒｏｎ Ｓ
ｅｇｒｅｇａｔｉｏｎ ｉｎ ＳｉＯ2 ｄｕｒｉｎｇ
Ｄｒｙ，Ｎｅａｒ Ｄｒｙ，ａｎｄ Ｗｅｔ Ｏ2
Ｏｘｉｄａｔｉｏｎ”（Ｒ．Ｂ．Ｆａｉｒ ａｎｄ
Ｊ．Ｃ．Ｃ．Ｔｓａｉ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．
Ｓｏｃ．，Ｄｅｃｅｍｂｅｒ １９７８，ｐｐ．２０５
０−２０５８）によれば、偏析係数ｍは数３で表され
る。
ｃｔ Ｍｅａｓｕｒｅｍｅｎｔ ｏｆ Ｂｏｒｏｎ Ｓ
ｅｇｒｅｇａｔｉｏｎ ｉｎ ＳｉＯ2 ｄｕｒｉｎｇ
Ｄｒｙ，Ｎｅａｒ Ｄｒｙ，ａｎｄ Ｗｅｔ Ｏ2
Ｏｘｉｄａｔｉｏｎ”（Ｒ．Ｂ．Ｆａｉｒ ａｎｄ
Ｊ．Ｃ．Ｃ．Ｔｓａｉ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．
Ｓｏｃ．，Ｄｅｃｅｍｂｅｒ １９７８，ｐｐ．２０５
０−２０５８）によれば、偏析係数ｍは数３で表され
る。
【００４２】
【数３】
【００４３】但しＸs ，Ｘglはｍｏｌ分率、γs ，γgl
は活性係数である。そして数４が成立する。
は活性係数である。そして数４が成立する。
【００４４】
【数４】
【００４５】数３と数４から
【００４６】
【数５】
【００４７】が得られ、数５と数２から、
【００４８】
【数６】
【００４９】が得られる。
【００５０】数６は領域１であると領域２であるとを問
わず、更には境界領域においても成立し、統一モデルで
ある。ｍが位置ｚに依存せずに一定ならばＦｓは、
わず、更には境界領域においても成立し、統一モデルで
ある。ｍが位置ｚに依存せずに一定ならばＦｓは、
【００５１】
【数７】
【００５２】で表されて通常の拡散を示し、ｍが位置ｚ
に依存するならば界面での不純物の流れを示すことにな
る。
に依存するならば界面での不純物の流れを示すことにな
る。
【００５３】（Ｂ−３）．不純物濃度の計算 前節（Ｂ−２）で説明した解析モデルを用いることによ
り、図６に示すステップＳ１０５において不純物の流れ
Ｆｓが求められる。この際、数値計算法としてＤｅｆａ
ｕｔ Ｆｌａｕｋｅｌ法やＲＲＫ法が用いられる。
り、図６に示すステップＳ１０５において不純物の流れ
Ｆｓが求められる。この際、数値計算法としてＤｅｆａ
ｕｔ Ｆｌａｕｋｅｌ法やＲＲＫ法が用いられる。
【００５４】図８にステップＳ１０５の詳細なフローチ
ャートを示す。ステップＳ５１において拡散係数Ｄ、偏
析係数ｍを、処理温度Ｔに基づいて求めておき、ステッ
プＳ５２において数６に基づいて不純物の流れＦｓを求
める。
ャートを示す。ステップＳ５１において拡散係数Ｄ、偏
析係数ｍを、処理温度Ｔに基づいて求めておき、ステッ
プＳ５２において数６に基づいて不純物の流れＦｓを求
める。
【００５５】この後ステップＳ１０６（図７）におい
て、時刻ｔにおける不純物の流れＦｓに基づきタイムス
テップΔｔを定め、この間に流れる不純物の量を求める
（ステップＳ１１０）。セル間を流れる不純物の量が求
まったので、各々のセルにおいて不純物濃度が求められ
る（ステップＳ１１１）。
て、時刻ｔにおける不純物の流れＦｓに基づきタイムス
テップΔｔを定め、この間に流れる不純物の量を求める
（ステップＳ１１０）。セル間を流れる不純物の量が求
まったので、各々のセルにおいて不純物濃度が求められ
る（ステップＳ１１１）。
【００５６】（Ｂ−４）．変形例 上記実施例では、デバイスシミュレーション部において
半導体装置の特性まで、例えば閾値まで計算し、その特
性について判定を行ったが、界面近傍の不純物濃度その
もののスペックを与えるようにしてもよい。この場合、
具体的には図９に示す構成によってパラメタの設定を行
うことができる。図４に示した構成と類似しており、閾
値電圧スペック設定部１ｂの代わりに不純物濃度スペッ
ク記憶部１ｃが、また閾値電圧判定部６ａの代わりに不
純物濃度判定部６ｂが、それぞれ設けられている。ま
た、デバイスシミュレーション部４、閾値電圧計算部５
ａ、閾値電圧記憶部５ｂは省くことができる。
半導体装置の特性まで、例えば閾値まで計算し、その特
性について判定を行ったが、界面近傍の不純物濃度その
もののスペックを与えるようにしてもよい。この場合、
具体的には図９に示す構成によってパラメタの設定を行
うことができる。図４に示した構成と類似しており、閾
値電圧スペック設定部１ｂの代わりに不純物濃度スペッ
ク記憶部１ｃが、また閾値電圧判定部６ａの代わりに不
純物濃度判定部６ｂが、それぞれ設けられている。ま
た、デバイスシミュレーション部４、閾値電圧計算部５
ａ、閾値電圧記憶部５ｂは省くことができる。
【００５７】このような構成においては、プログラムシ
ミュレーション部３によって求められた不純物濃度Ｃ
が、予め不純物濃度スペック記憶部１ｃに記憶された不
純物濃度のスペックと比較されて判定を行う。そしてス
ペックに収まっていない場合にはパラメタ更新部９にお
いて新たに設定しなおされたパラメタを用いて計算が続
けられる。
ミュレーション部３によって求められた不純物濃度Ｃ
が、予め不純物濃度スペック記憶部１ｃに記憶された不
純物濃度のスペックと比較されて判定を行う。そしてス
ペックに収まっていない場合にはパラメタ更新部９にお
いて新たに設定しなおされたパラメタを用いて計算が続
けられる。
【００５８】その手順を図１０乃至図１１にフローチャ
ートとして示す。まず不純物濃度のスペックを設定し
（ステップＳ１１）、そして製造プログラムの諸パラメ
タを与える（ステップＳ２）。
ートとして示す。まず不純物濃度のスペックを設定し
（ステップＳ１１）、そして製造プログラムの諸パラメ
タを与える（ステップＳ２）。
【００５９】そして不純物濃度の分布を求め（ステップ
Ｓ３）、これがスペックを満足するか否かの判定が行わ
れる（ステップＳ６１）。この後の処理は、図３におけ
るステップＳ７〜Ｓ１０と全く同様である（図１１）。
Ｓ３）、これがスペックを満足するか否かの判定が行わ
れる（ステップＳ６１）。この後の処理は、図３におけ
るステップＳ７〜Ｓ１０と全く同様である（図１１）。
【００６０】なお、本発明はＳｉＯ2 とＳｉの界面のみ
ならずＳｉ3 Ｎ4 （シリコンナイトライド）、ポリシリ
コン、シリサイド、金属等の間における界面にも適用で
きる。
ならずＳｉ3 Ｎ4 （シリコンナイトライド）、ポリシリ
コン、シリサイド、金属等の間における界面にも適用で
きる。
【００６１】また、半導体装置の特性として閾値の他、
リーク電流や耐圧について判定を行ってもよい。
リーク電流や耐圧について判定を行ってもよい。
【００６２】
【発明の効果】以上に説明したようにこの発明によれ
ば、不純物濃度Ｃが不連続な値として計算されることが
ない。よって物理的現象と乖離することなく、正確にプ
ロセスシミュレーションを行うことができる。このシミ
ュレーションに基づいて半導体装置の製造プロセスのパ
ラメタを設定することで、異なる種類の製造プロセスに
対しても、それぞれに質量輸送係数ｈや偏析係数ｍを与
えなおす必要はなく、統一的にパラメタの設定を行うこ
とができる。
ば、不純物濃度Ｃが不連続な値として計算されることが
ない。よって物理的現象と乖離することなく、正確にプ
ロセスシミュレーションを行うことができる。このシミ
ュレーションに基づいて半導体装置の製造プロセスのパ
ラメタを設定することで、異なる種類の製造プロセスに
対しても、それぞれに質量輸送係数ｈや偏析係数ｍを与
えなおす必要はなく、統一的にパラメタの設定を行うこ
とができる。
【図１】この発明の一実施例において用いられる偏析モ
デルを示すグラフである。
デルを示すグラフである。
【図２】この発明の一実施例を説明するフローチャート
である。
である。
【図３】この発明の一実施例を説明するフローチャート
である。
である。
【図４】この発明の一実施例を説明するブロック図であ
る。
る。
【図５】プロセスシミュレーション部３の構成を示すブ
ロック図である。
ロック図である。
【図６】拡散部３ｂにおける処理手順を説明するフロー
チャートである。
チャートである。
【図７】拡散部３ｂにおける処理手順を説明するフロー
チャートである。
チャートである。
【図８】ステップＳ１０５の詳細を示すフローチャート
である。
である。
【図９】この発明の他の実施例を説明するブロック図で
ある。
ある。
【図１０】この発明の他の実施例を説明するフローチャ
ートである。
ートである。
【図１１】この発明の他の実施例を説明するフローチャ
ートである。
ートである。
【図１２】従来の技術を説明するグラフである。
２ プロセスパラメタ記憶部 ３ プロセスシミュレーション部 ４ デバイスシミュレーション部 ５ａ しきい値電圧計算部 ５ｂ しきい値電圧記憶部 ６ａ しきい値電圧判定部 ９ パラメタ更新部 １０ 出力部
Claims (4)
- 【請求項１】（ａ）半導体装置の製造プロセスの複数の
パラメタを与える工程と、 （ｂ）前記パラメタを用いて、前記半導体装置中の位置
ｚの関数である、前記半導体装置の不純物濃度Ｃを求め
る工程と、 （ｃ）前記不純物濃度Ｃが所定の値にあるか否かの判定
を行う工程と、 （ｄ）前記判定が「否」であれば、前記パラメタを与え
なおし、前記判定が「諾」となるまで前記工程（ｂ）乃
至（ｃ）を繰り返す工程と、 （ｅ）前記判定が「諾」となった場合における前記パラ
メタを、前記半導体装置の製造パラメタとして設定する
工程と、を備え、 前記工程（ｂ）において、 隣接する第１及び第２の媒質の間には境界領域を設け、
前記境界領域においては前記不純物濃度Ｃが前記位置ｚ
に対して連続的に変化するモデルを用いた計算が行われ
る、半導体装置の製造パラメタの設定方法。 - 【請求項２】（ａ）半導体装置の製造プロセスの複数の
パラメタを与える工程と、 （ｂ）前記パラメタを用いて、前記半導体装置中の位置
ｚ及び時間ｔの関数である、前記半導体装置の不純物濃
度Ｃを求める工程と、 （ｃ）前記不純物濃度Ｃを用いて前記半導体装置の特性
を求める工程と、 （ｄ）前記半導体装置の特性が所定の値にあるか否かの
判定を行う工程と、 （ｅ）前記判定が「否」であれば、前記パラメタを与え
なおし、前記判定が「諾」となるまで前記工程（ｂ）乃
至（ｄ）を繰り返す工程と、 （ｆ）前記判定が「諾」となった場合における前記パラ
メタを、前記半導体装置の製造パラメタとして設定する
工程と、を備え、 前記工程（ｂ）において、 隣接する第１及び第２の媒質の間には境界領域を設け、
前記境界領域において、前記不純物濃度Ｃが前記位置ｚ
に対して連続的に変化するモデルを用いた計算が行われ
る、半導体装置の製造パラメタの設定方法。 - 【請求項３】半導体装置の製造プロセスの複数のパラメ
タを入力する入力部と、 前記パラメタを用いて、前記半導体装置中の位置ｚの関
数である、前記半導体装置の不純物濃度Ｃを求めるプロ
セスシミュレーション部と、 前記不純物濃度Ｃが所定の値にあるか否かの判定を行う
判定部と、 前記判定が「否」であれば、前記判定が「諾」となるま
で前記パラメタを与えなおす、パラメタ更新部と、 前記判定が「諾」となった場合における前記パラメタ
を、前記半導体装置の製造パラメタとして設定し、出力
する出力部と、を備え、 前記プロセスシミュレーション部において、 隣接する第１及び第２の媒質の間には境界領域を設け、
前記境界領域においては前記不純物濃度Ｃが前記位置ｚ
に対して連続的に変化するモデルを用いた計算が行われ
る、半導体装置の製造パラメタの設定装置。 - 【請求項４】半導体装置の製造プロセスの複数のパラメ
タを入力する入力部と、 前記パラメタを用いて、前記半導体装置中の位置ｚ及び
時間ｔの関数である、前記半導体装置の不純物濃度Ｃを
求めるプロセスシミュレーション部と、 前記不純物濃度Ｃを用いて前記半導体装置の特性を求め
るデバイスシミュレーション部と、 前記半導体装置の特性が所定の値にあるか否かの判定を
行う判定部と、 前記判定が「否」であれば、前記判定が「諾」となるま
で前記パラメタを与えなおす、パラメタ更新部と、 前記判定が「諾」となった場合における前記パラメタ
を、前記半導体装置の製造パラメタとして設定し、出力
する出力部と、を備え、 前記プロセスシミュレーション部において、 隣接する第１及び第２の媒質の間には境界領域を設け、
前記境界領域においては前記不純物濃度Ｃが前記位置ｚ
に対して連続的に変化するモデルを用いた計算が行われ
る、半導体装置の製造パラメタの設定装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4096215A JP2729130B2 (ja) | 1992-04-16 | 1992-04-16 | 半導体装置の製造パラメタの設定方法及びその装置 |
| US07/991,362 US5502643A (en) | 1992-04-16 | 1992-12-15 | Method of and an apparatus for setting up parameters which are used to manufacture a semiconductor device |
| DE4311763A DE4311763C2 (de) | 1992-04-16 | 1993-04-08 | Verfahren und Vorrichtung zum Einrichten von Parametern, die bei der Herstellung einer Halbleitervorrichtung verwendet werden |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4096215A JP2729130B2 (ja) | 1992-04-16 | 1992-04-16 | 半導体装置の製造パラメタの設定方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291102A JPH05291102A (ja) | 1993-11-05 |
| JP2729130B2 true JP2729130B2 (ja) | 1998-03-18 |
Family
ID=14159021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4096215A Expired - Lifetime JP2729130B2 (ja) | 1992-04-16 | 1992-04-16 | 半導体装置の製造パラメタの設定方法及びその装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5502643A (ja) |
| JP (1) | JP2729130B2 (ja) |
| DE (1) | DE4311763C2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812435A (en) * | 1993-09-21 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Shape simulation method allowing simulation of processed shape during steps of manufacturing a semiconductor device in a short period of time |
| JP3367201B2 (ja) * | 1994-05-06 | 2003-01-14 | 株式会社日立製作所 | 電子回路装置の製造方法 |
| JPH08279446A (ja) * | 1995-04-07 | 1996-10-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5761481A (en) * | 1995-05-04 | 1998-06-02 | Advanced Micro Devices, Inc. | Semiconductor simulator tool for experimental N-channel transistor modeling |
| JP2701795B2 (ja) * | 1995-06-28 | 1998-01-21 | 日本電気株式会社 | プロセスシミュレーション方法 |
| US5687355A (en) * | 1995-08-21 | 1997-11-11 | Motorola, Inc. | Apparatus and method for modeling a graded channel transistor |
| JPH1056166A (ja) * | 1996-08-12 | 1998-02-24 | Sony Corp | 半導体シミュレーション方法 |
| JP2982705B2 (ja) * | 1996-08-22 | 1999-11-29 | 日本電気株式会社 | 拡散シミュレーション方法 |
| US5966527A (en) * | 1996-10-28 | 1999-10-12 | Advanced Micro Devices, Inc. | Apparatus, article of manufacture, method and system for simulating a mass-produced semiconductor device behavior |
| US6304836B1 (en) | 1996-10-28 | 2001-10-16 | Advanced Micro Devices | Worst case design parameter extraction for logic technologies |
| US6055460A (en) * | 1997-08-06 | 2000-04-25 | Advanced Micro Devices, Inc. | Semiconductor process compensation utilizing non-uniform ion implantation methodology |
| JP3228324B2 (ja) * | 1997-09-24 | 2001-11-12 | 日本電気株式会社 | 拡散シミュレーション方法及び記録媒体 |
| WO2001036992A1 (en) | 1999-11-18 | 2001-05-25 | Pdf Solutions, Inc. | The passive multiplexor test structure for intergrated circuit manufacturing |
| US6449749B1 (en) * | 1999-11-18 | 2002-09-10 | Pdf Solutions, Inc. | System and method for product yield prediction |
| US6978229B1 (en) | 1999-11-18 | 2005-12-20 | Pdf Solutions, Inc. | Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits |
| JP4553496B2 (ja) * | 2001-01-24 | 2010-09-29 | 株式会社日立国際電気 | 半導体製造装置のトレーニングシステム |
| JP4991062B2 (ja) * | 2001-05-29 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体プロセスデバイスモデリング方法 |
| JP4792274B2 (ja) * | 2004-10-29 | 2011-10-12 | パナソニック株式会社 | 等価材料定数算出システム、等価材料定数算出プログラム、等価材料定数算出方法、設計システムおよび構造体の製造方法 |
| JP2010287614A (ja) * | 2009-06-09 | 2010-12-24 | Renesas Electronics Corp | 半導体装置の解析方法、設計方法、設計支援プログラム、及び設計支援装置 |
| JP5440021B2 (ja) * | 2009-08-24 | 2014-03-12 | ソニー株式会社 | 形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE759342A (fr) * | 1969-11-24 | 1971-05-24 | Westinghouse Electric Corp | Appareil et methode pour la determination automatique de la resistance d'etalement, la resistivite et la concentration d'impuretes dans des corps semi-conducteurs |
| JPS4951879A (ja) * | 1972-09-20 | 1974-05-20 | ||
| JPS5252593A (en) * | 1975-10-27 | 1977-04-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor light receiving diode |
| US4616404A (en) * | 1984-11-30 | 1986-10-14 | Advanced Micro Devices, Inc. | Method of making improved lateral polysilicon diode by treating plasma etched sidewalls to remove defects |
-
1992
- 1992-04-16 JP JP4096215A patent/JP2729130B2/ja not_active Expired - Lifetime
- 1992-12-15 US US07/991,362 patent/US5502643A/en not_active Expired - Fee Related
-
1993
- 1993-04-08 DE DE4311763A patent/DE4311763C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5502643A (en) | 1996-03-26 |
| DE4311763C2 (de) | 1995-12-07 |
| JPH05291102A (ja) | 1993-11-05 |
| DE4311763A1 (de) | 1993-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729130B2 (ja) | 半導体装置の製造パラメタの設定方法及びその装置 | |
| CN101114314A (zh) | 仿真设备和仿真方法以及半导体器件制造方法 | |
| US7272460B2 (en) | Method for designing a manufacturing process, method for providing manufacturing process design and technology computer-aided design system | |
| JPH10301979A (ja) | モデルパラメータ抽出方法およびモデルパラメータ抽出装置 | |
| CN109709774B (zh) | 一种用于改善硅片翘曲度并提高套刻精度的方法 | |
| US6099574A (en) | Method and apparatus for obtaining structure of semiconductor devices and memory for storing program for obtaining the same | |
| JPH08279446A (ja) | 半導体装置の製造方法 | |
| JP2000058817A (ja) | Ｍｏｓｆｅｔの電気的特性の特性化方法 | |
| US6212487B1 (en) | Method and apparatus of establishing a region to be made amorphous | |
| JP2001267260A (ja) | 半導体モデリング方法 | |
| JP2982705B2 (ja) | 拡散シミュレーション方法 | |
| WO2017122404A1 (ja) | 成膜シミュレーション方法、プログラム、および半導体加工システム | |
| JP3016385B2 (ja) | プロセスシミュレーション方法 | |
| WO2005008580A1 (ja) | パラメータ調整装置 | |
| JP2001057425A (ja) | Ｍｉｓトランジスタの実効的チャネル長抽出方法、その拡散層抵抗抽出方法、及びその製造プロセス評価方法 | |
| JPH10303192A (ja) | プロセスシミュレーション方法 | |
| JP2980459B2 (ja) | 半導体素子製造方法およびその装置 | |
| JPH0653155A (ja) | 半導体素子のシミュレーション方法および装置 | |
| JP2991162B2 (ja) | プロセスシミュレーション方法、プロセスシミュレータ及びプロセスシミュレーションプログラムを記録した記録媒体 | |
| Horstmann et al. | Noise analysis of sub-100 nm-MOS-transistors fabricated by a special deposition and etchback technique | |
| JP4445287B2 (ja) | プロセスシミュレーション方法 | |
| JP2658846B2 (ja) | 半導体素子動作のシミュレーション方法 | |
| Izawa et al. | Effect of Topographical and Layout Factors on Gate CD Modeling for MOS Transistor Area | |
| JP3519251B2 (ja) | シミュレーション装置 | |
| JP2653010B2 (ja) | 半導体設計装置 |