JP4445287B2 - プロセスシミュレーション方法 - Google Patents

プロセスシミュレーション方法 Download PDF

Info

Publication number
JP4445287B2
JP4445287B2 JP2004052298A JP2004052298A JP4445287B2 JP 4445287 B2 JP4445287 B2 JP 4445287B2 JP 2004052298 A JP2004052298 A JP 2004052298A JP 2004052298 A JP2004052298 A JP 2004052298A JP 4445287 B2 JP4445287 B2 JP 4445287B2
Authority
JP
Japan
Prior art keywords
interface
section
sections
linear function
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004052298A
Other languages
English (en)
Other versions
JP2005243952A (ja
Inventor
英明 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004052298A priority Critical patent/JP4445287B2/ja
Publication of JP2005243952A publication Critical patent/JP2005243952A/ja
Application granted granted Critical
Publication of JP4445287B2 publication Critical patent/JP4445287B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置のプロセスシミュレーション方法に関し、特に、半導体膜の表面の酸化工程により形成される酸化膜と半導体膜の界面の形状を精度良く求めることができるプロセスシミュレーション方法に関する。
MOSトランジスタ等の半導体装置の半導体シミュレーションはプロセスシミュレーションとデバイスシミュレーションに大別される。プロセスシミュレーションは半導体装置の製造工程を計算機上で模擬的に行ない、実際の半導体装置を試作することなく、半導体装置の加工形状や不純物分布を予測する技術である。一方、デバイスシミュレーションは半導体装置の形状、半導体中の不純物濃度、端子に印加する電圧等の入力データを受け取り、半導体装置の電気的特性を求める技術である。
プロセスシミュレーションでは、半導体トランジスタの内部の物理量を得るため、不純物の振る舞いをあらわす拡散連続方程式等の偏微分方程式を解く必要がある。しかし、このような偏微分方程式を解析的に解くことはできないため、半導体デバイスを小さな領域に分割して計算を行う。特に、複雑な形状を有するデバイスの解析を行う場合、半導体デバイス形状を正確に実現するため、三角形を使って形状を小分割し離散化する。
三角形要素を用いた有限差分法による上述の偏微分方程式の解法について以下に簡単に説明する。まず、不純物濃度と、活性化された不純物に起因する電位は、各三角形の頂点上にて定義する。不純物(フラックス)は、濃度勾配と電位勾配とによって拡散していくが、そのときの不純物の流れは、三角形の辺上で定義する。ガウスの定理によればある閉曲面を定義したとき、その閉曲面内で不純物を体積積分した総量は、その閉曲面を垂直に横切るフラックスを面積積分したものに等しくなる。
上述の三角形による離散化に関してガウスの定理を適用することを考えると、フラクッスに対して閉曲面を垂直に定義する必要がある。このため、ガウスの定理における閉曲面を各頂点につながる三角形の辺の垂直二等分線で囲まれた領域、すなわち各三角形の外心を結んだ領域として定義する必要がある。ここで、この各節点毎の閉曲面は一般に、コントロールボリュームと呼ばれている。この場合、各節点の支配する不純物の総量は、その点の不純物濃度にコントロールボリュームの体積を乗じたものとなり、解析する系すべての頂点について計算して足し合わせると、イオン注入における総ドーズ量と等しくなる。
ところで、適切なコントロールボリュームにするためには、“隣り合う三角形の外心間の距離が負にならない”という条件が必須である。なぜなら隣り合う三角形の外心間の距離が負になると、フラックスを面積積分するときの断面積が負になってしまうためである。この条件を満たすには、三角形の外接円の中に他の三角形の頂点がない、というDelaunay分割を保証して領域を三角形分割する必要がある。
しかし、半導体膜の表面の酸化工程を熱拡散方程式で解いて酸化工程により形成される酸化膜と半導体膜の界面の形状を求めると、その酸化膜と半導体膜の界面、例えば、Si/SiO界面やpoly−Si/SiO界面で空間的な変化が生じ、界面の平坦性を壊すため、潰れた三角形が出現してDelaunay分割が困難となる。MOS半導体装置には薄い酸化膜があるので、そのシミュレーションにおいてDelaunay性の破壊は計算精度とコストの点から許されない。
また、界面の平坦性が壊れた場合、プロセスシミュレーションで計算ができても、デバイスシミュレーションで計算が収束しない場合がある。これは、プロセスシミュレーションは、イオン注入や拡散などの界面又は表面から材質内部への流れを計算するものであるのに対し、デバイスシミュレーションは、Si/SiO界面から約3nmの間を界面に沿って電子又は正孔が移動する様子を計算するものであるため、界面の影響を受けやすいからである。
界面の空間的な変化には以下の2種類がある。1つは、チャンネル方向に0.1nmよりも長い距離の滑らかな変化である。これは熱酸化の工程で生じる拡散を反映した現実の形状変化である。もう1つは、チャンネル方向に0.1nmよりも短い距離の変化であって、チャネルに垂直な方向に0.00001nm程度の振幅を持った不規則で微小なノイズである。これは熱拡散方程式の数値計算の誤差に由来する。
ここで、長い距離での滑らかな変化は現実に起こっているものであるためシミュレーションに反映させるべきであり、微小なノイズは数値誤差によるものであるため除去するベきである。
また、Si/SiO界面は、原子レベルで見れば、半径で約1Bohr(0.53Å=0.053nm)、直径で1Å=0.1nmの有限の大きさを持つSi原子とSiOx分子が境を接して並んだ状態にある。断面TEM像によると、広い範囲では平らな界面は必ずしも実現されていないが、狭い範囲(数nm)では平らな界面となっている。従って、界面における原子の直径よりも小さなスケールでの変化は実際には検知されず、物理的な意味は無い。また、デバイスのモデル式においても界面ラフネス散乱などの特殊な場合を除いて考慮されない。よって、チャネル方向に0.1nmよりも短い距離の変化はノイズであるため、除去するべきである。
更に、デバイスシミュレーションでは、チャネル方向の最小メッシュ間隔、例えば1〜2nmの範囲にある界面の変化も、現状のデバイス・シミュレータのモデルでは取り扱うことができないので除去するべきである。
そして、この界面の微小な変化を除去するための統計処理によるノイズ対策、即ち界面のスムージングとして、典型的には、移動平均を取る方法(例えば、非特許文献1又は2参照)、滑らかに変化する曲線に最小自乗法で合わせ込む方法(例えば、非特許文献3又は4参照)等がある。
川口至商、「多変量解析入門II」、森北出版、東京、1978年、第12章 森田優三、「新統計概論」、日本評論社、東京、1979年、第4章 Philip R. Bevington and D. Keith Robinson, Data Ruduction and Error Analysis for the Physical Sciences, 2nd ed., McGraw-Hill, New York, 1992. William H. Press, Saul A. Teukolsky, William T. Vettering, and Brian P. Flannery, Numerical Recipes. The Art of Scientific Computation, 2nd ed., Cambridge University Press, Cambridge, 1992, Chaps. 14 and 15.
しかし、移動平均を取る方法では、界面の微小なノイズについて、振幅の絶対値を小さくすることはできるが、平均操作を繰り返し行っても完全にゼロにすることはできない。また、半導体膜の表面の酸化工程により形成される酸化膜と半導体膜の界面が、一般的にどのような曲線になるかは分かっていないため、任意の曲線に最小自乗法で合わせ込む方法も現実的でない。このように、従来は、酸化膜と半導体膜の界面に生じる微小なノイズを平滑化することができず、界面の形状を精度良く求めることができなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、半導体膜の表面の酸化工程により形成される酸化膜と半導体膜の界面の形状を精度良く求めることができるプロセスシミュレーション方法を得るものである。
本発明に係るプロセスシミュレーション方法は、半導体膜の表面の酸化工程を熱拡散方程式で解いて、酸化工程により形成される酸化膜と半導体膜の界面の形状を求める第1ステップと、界面を複数の区間に分割する第2ステップと、各区間における一次関数の傾きとその区間に隣接する区間における一次関数の傾きとの差の絶対値が所定値以下の場合に、両区間において界面を同一の一次関数で表し、絶対値が所定値よりも大きい場合に両区間における一次関数をそのままとする第4ステップとを有し、各区間の区間幅は1nm〜100nmの範囲で設定され、所定値は10 −5 〜10 −3 の範囲で設定される。本発明のその他の特徴は以下に明らかにする。
本発明により、半導体膜の表面の酸化工程により形成される酸化膜と半導体膜の界面の形状を精度良く求めることができる。
図1は、本発明の実施の形態に係るプロセスシミュレーション方法を表すフローチャートである。また、図2は、このプロセスシミュレーション方法により、酸化膜と半導体膜の界面が平滑化される様子を示す断面図である。この図1及び図2を参照しながら、本発明の実施の形態に係るプロセスシミュレーション方法について説明する。
まず、半導体膜であるSi膜21の表面の酸化工程を熱拡散方程式で解いて、酸化工程により形成される酸化膜であるSiO膜22とSi膜21の界面23の形状を求める(ステップS1)。これにより得られるデータは、図2(a)に示すような界面23の座標データである。ただし、図2において、横方向をx軸、縦方向をy軸とする。また、熱拡散方程式を解くことで得られる界面23は、緩やかな曲線に小さなノイズが重ね合わさった形状をしている。
次に、図2(b)に示すように、界面23の全区間を最小区間幅Lminで複数の区間A,A,・・・A(図2ではn=15)に分割する(ステップS2)。各区間は図2の左から順番にi=1,2,・・・nと番号を付す。なお、最小区間幅Lminは、1nm〜100nmの範囲で設定する。
次に、図2(c)に示すように、各区間において界面23を一次関数で回帰分析する。具体的には、以下のステップS3〜S6を実行する。
まず、初期設定としてi=0とする(ステップS3)。次に、i=i+1とする(ステップS4)。そして、区間Aにおける界面23を一次関数y=ax+bで回帰分析する(ステップS5)。これは、例えば、最小二乗法を用いて実行することができる。即ち、区画Aにおける界面についてm個の座標データ(x,y),(x,y), ...(x,y)を抽出し、以下の数式によって定数a及びbを求める。
Figure 0004445287
Figure 0004445287
そして、i≧nになるまで、ステップS4及びステップS5を繰り返す(ステップS6)。
次に、複数の区間A,A,・・・Aの一端にある区間Aから他端にある区間Aに向けて順番に、各区間Aにおける一次関数の傾きaとその区間に隣接する区間Ai+1における一次関数の傾きai+1の差の絶対値が所定値eps以下の場合に、両区間において界面を同一の一次関数で表す。具体的には、以下のステップS7〜S11を実行する。
まず、初期設定としてi=0とする(ステップS7)。次に、i=i+1とする(ステップS8)。そして、以下の式3を満たしているかどうかを確認する(ステップS9)。
|a−ai+1|≦eps (式3)
ただし、最大振幅Lnoise_maxの値をユーザが予め指定し、所定値eps=Lnoise_max/Lminを予め設定しておく。典型的にはLnoise_maxは10−6μm程度の値である。
そして、上記の式3の条件を満たしている場合は、ai+1=a及びbi+1=bとする(ステップS10)。これにより、区間Aと区間Ai+1において界面23を同一の一次関数で表すことになる。一方、上記の式3の条件を満たしていない場合は、ステップS10を経ずにステップS11へ移行する。そして、i≧n−1になるまで、ステップS8〜ステップS10を繰り返す(ステップS11)。
これにより、連続する複数の区間において、各区間における一次関数の傾きの差の絶対値が所定値以下の場合は、連続する複数の区間において界面を同一の一次関数で表す。ここでは、図2(d)に示すように、界面23について、区間A1〜A5、区間A6〜A9、区間A10〜A15をそれぞれ直線で表す。即ち、界面23について、微小なノイズを除去して、長い距離での滑らかな変化を折れ線で表す。よって、半導体膜の表面の酸化工程により形成される酸化膜と半導体膜の界面の形状を精度良く求めることができる。
なお、上記の例では、左端にある区間Aから右方向へ向かって処理を行ったが、デバイスの中央から端に向かって同様の処理を行うようにしてもよい。また、上記の例では、Si膜とSiO膜の界面の平滑化について説明したが、本発明は、poly−Si膜とSiO膜など、半導体膜の表面の酸化工程により形成される酸化膜と半導体膜の界面の形状であれば上記の例に限らず適用することができる。
本発明の実施の形態に係るプロセスシミュレーション方法を表すフローチャートである。 本発明の実施の形態に係るプロセスシミュレーション方法により、酸化膜と半導体膜の界面が平滑化される様子を示す断面図である。
符号の説明
21 Si膜(半導体膜)
22 SiO膜(酸化膜)
23 界面
S1〜S11 本発明の実施の形態に係るプロセスシミュレーション方法の各ステップ

Claims (3)

  1. 半導体膜の表面の酸化工程を熱拡散方程式で解いて、前記酸化工程により形成される酸化膜と前記半導体膜の界面の形状を求める第1ステップと、
    前記界面を複数の区間に分割する第2ステップと、
    各区間において前記界面を一次関数で回帰分析する第3ステップと、
    各区間における前記一次関数の傾きとその区間に隣接する区間における前記一次関数の傾きとの差の絶対値が所定値以下の場合に、両区間において前記界面を同一の一次関数で表し、前記絶対値が前記所定値よりも大きい場合に両区間における前記一次関数をそのままとする第4ステップとを有し、
    各区間の区間幅は1nm〜100nmの範囲で設定され、
    前記所定値は10 −5 〜10 −3 の範囲で設定されることを特徴とするプロセスシミュレーション方法。
  2. 前記複数の区間の一端にある区間から他端にある区間に向けて順番に前記第4ステップを実行することを特徴とする請求項1記載のプロセスシミュレーション方法。
  3. 前記第4ステップにおいて、連続する複数の区間において、各区間における前記一次関数の傾きの差の絶対値が前記所定値以下の場合は、前記連続する複数の区間において前記界面を同一の一次関数で表すことを特徴とする請求項1記載のプロセスシミュレーション方法。
JP2004052298A 2004-02-26 2004-02-26 プロセスシミュレーション方法 Expired - Fee Related JP4445287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004052298A JP4445287B2 (ja) 2004-02-26 2004-02-26 プロセスシミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004052298A JP4445287B2 (ja) 2004-02-26 2004-02-26 プロセスシミュレーション方法

Publications (2)

Publication Number Publication Date
JP2005243952A JP2005243952A (ja) 2005-09-08
JP4445287B2 true JP4445287B2 (ja) 2010-04-07

Family

ID=35025357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004052298A Expired - Fee Related JP4445287B2 (ja) 2004-02-26 2004-02-26 プロセスシミュレーション方法

Country Status (1)

Country Link
JP (1) JP4445287B2 (ja)

Also Published As

Publication number Publication date
JP2005243952A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
CN109564702B (zh) 用于在3d虚拟制造环境中进行电性能建模的系统和方法
Ye et al. Statistical modeling and simulation of threshold variation under random dopant fluctuations and line-edge roughness
US20190266306A1 (en) System and method for performing a multi-etch process using material-specific behavioral parameters in a 3-d virtual fabrication environment
JP5148354B2 (ja) 集積回路のモデル化方法および集積回路
US7203629B2 (en) Modeling substrate noise coupling using scalable parameters
JP4675249B2 (ja) 位置依存変動量計算方法並びに回路解析方法
JP2008027940A (ja) 半導体集積回路の設計方法および回路シミュレーション方法
US8631371B2 (en) Method, system and program storage device for modeling the capacitance associated with a diffusion region of a silicon-on-insulator device
US20070143084A1 (en) Incorporation of uncertainty information in modeling a characteristic of a device
TW201331776A (zh) 半導體裝置的密度變化及密度偏差的驗證方法及執行驗證方法的電腦可讀取儲存媒體
US8595663B1 (en) Method, system, and program storage device for modeling contact bar resistance
JP4445287B2 (ja) プロセスシミュレーション方法
US20030122123A1 (en) Method and apparatus for determining parasitic capacitances in an integrated circuit
US5896303A (en) Discretization technique for multi-dimensional semiconductor device simulation
US8381147B2 (en) Method, a system and a program storage device for modeling the resistance of a multi-contacted diffusion region
US6505147B1 (en) Method for process simulation
US7188038B2 (en) Method of determining an electrical capacitance of a circuit component and method of defining a dimension of such a component
US7979815B2 (en) Compact model methodology for PC landing pad lithographic rounding impact on device performance
US7546231B2 (en) Method of simulating semiconductor integrated circuit
US9135391B2 (en) Determination of electromigration susceptibility based on hydrostatic stress analysis
JP2007335562A (ja) 半導体集積回路の設計方法
US11620431B2 (en) System and method for performing depth-dependent oxidation modeling in a virtual fabrication environment
US20130132925A1 (en) Method, system and program storage device for generating accurate performance targets for active semiconductor devices during new technology node development
US20080244481A1 (en) Method for designing and manufacturing semiconductor device and software therefor
JP2005340340A (ja) 半導体シミュレーション装置および半導体シミュレーション方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees