JP4390594B2 - 半導体装置の評価方法 - Google Patents

半導体装置の評価方法 Download PDF

Info

Publication number
JP4390594B2
JP4390594B2 JP2004058178A JP2004058178A JP4390594B2 JP 4390594 B2 JP4390594 B2 JP 4390594B2 JP 2004058178 A JP2004058178 A JP 2004058178A JP 2004058178 A JP2004058178 A JP 2004058178A JP 4390594 B2 JP4390594 B2 JP 4390594B2
Authority
JP
Japan
Prior art keywords
mosfet
scr
semiconductor device
impurity profile
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004058178A
Other languages
English (en)
Other versions
JP2005251874A (ja
Inventor
洋一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2004058178A priority Critical patent/JP4390594B2/ja
Priority to US11/002,338 priority patent/US7268003B2/en
Publication of JP2005251874A publication Critical patent/JP2005251874A/ja
Application granted granted Critical
Publication of JP4390594B2 publication Critical patent/JP4390594B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thyristors (AREA)

Description

本発明は，半導体装置の評価方法，特にＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）保護素子の不純物プロファイルを評価する半導体装置の評価方法に関するものである。
一般に，半導体装置においては，入力回路（図６（ａ））及び出力回路（図６（ｂ））に示すように，入力電極５２または出力電極５３からＥＳＤサージが印可された場合に，内部回路５０に過剰な電流が流れない様に，ＥＳＤ保護素子５１が入力電極５２または出力電極５３と内部回路５０の間に挿入されている。
このような保護素子は，内部回路に掛かる電圧または内部回路に流れる電流が定格以上になると，瞬時にＥＳＤ保護素子に電流が流れる様に設計されている。また，ＥＳＤ保護素子と内部回路に含まれる素子は，保護素子のためだけに工程数を増やすことのないように同様の工程で製造されるので，保護素子を構成する各不純物層の不純物プロファイルは内部回路を構成する層と同じになっている。
ＥＳＤ保護素子としては，ＭＯＳＦＥＴやＰＮダイオード，またはＳＣＲ（Ｓｉｌｉｃｏｎ Ｃｏｎｔｒｏｌｌｅｄ Ｒｅｃｔｉｆｉｅｒ）が利用されているが，中でもＳＣＲは，保持電圧が小さく，オン抵抗が低いため広く用いられている。保持電圧が小さい事は，電流×電圧で定義される消費電力を小さくでき，オン抵抗が小さい事は，瞬時にＥＳＤ保護素子に電流を流せるため，ＥＳＤ耐性を高くできる効果がある。
図７（ａ）は，一般的なＳＣＲ６０の概略構造を示す説明図である。電流はアノード６１からＰＤ層，ＮＷ層，ＰＷ層，ＮＤ層を通じてカソード６２に流れるようになっている。抵抗低減のためにＰＤ層及びＮＤ層には，各々Ｐ＋層及びＮ＋層が形成され，電流を制御するためＮＷ層がアノードに接続されている。
またＳＣＲはターンオン電圧（電流が流れ始める電圧）が高いという欠点があるが，その電圧を下げるため，図７（ｂ）に示すＬＶＴＳＣＲ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｔｒｉｇｇｅｒｉｎｇ ＳＣＲ）が提案され，広く用いられている。これは，ＳＣＲに隣接してＭＯＳ構造を設け，ドレインＤをフローティングとして，ＮＷ層の電位が上昇すると，ＭＯＳＦＥＴが先にブレークダウンして，ベース電流注入を増加させ，ＳＣＲのブレークダウン電圧を低く設定できるものである。
保護素子としての性能を向上させるためには，ＳＣＲの場合，オン抵抗を小さくすることが必要であり，またターンオン電圧を調整する必要があった。そのためにはＳＣＲの不純物プロファイル設計が非常に重要であり，製造後の特性から不純物プロファイル設計や素子寸法へのフィードバックを何度か繰り返す必要があった。
ＳＣＲは複雑な不純物プロファイルで構成されており，これらの不純物プロファイルを抽出するには，各層の拡散工程（イオン注入工程）に対応したプロファイル抽出用のＴＥＧを製作し，ウェハから切り出した各々のＴＥＧを２次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などによる方法で評価していた。例えば，図７（ａ）に示すＳＣＲではＰＤ層，ＮＷ層，ＰＷ層，ＮＤ層，Ｐ＋層及びＮ＋層の６つのＳＩＭＳ用のＴＥＧを作製する必要があった。
特許文献１には，インバータやコンデンサをトリガとして利用しＬＶＴＳＣＲを動作させる保護回路が記載されており，特許文献２には，基板裏面が接地されていない場合にメモリ回路を負のＥＳＤサージから保護する回路について記載されている。また特許文献３には，ＴＥＧを用いずに実素子の特性から不純物プロファイルを抽出する方法について記載されており，特許文献４には，ＥＳＤ保護素子のＦＥＴをバイポーラトランジスタに置き換えた等価回路から保護回路のシミュレーションを正確に行う方法が記載されている。
特開平６−５３４０７号公報 特開平９−１８１２６７号公報 特開平１２−１１４５２１号公報 特開平１３−３３９０５２号公報
ところが，上記方法ではいくつかの問題点があった。まず，ＥＳＤ耐性を評価するには，ＥＳＤ保護素子と内部回路をセットで解析する必要があるが，それらに含まれる素子構造にはＳＣＲに限らず，ＭＯＳＦＥＴ，ＰＮダイオードなど様々な種類があり，これら素子構造の最終的な不純物プロファイルを決定するには，それぞれの素子に対して，不純物プロファイルを抽出しなければならず，手間が掛かった。
また，ＥＳＤ保護素子の１つであるＳＣＲは複雑な不純物プロファイルを構成しているので，ＳＣＲの電気特性から不純物プロファイルを推定するのが困難である。また，不純物プロファイルを評価するためのＴＥＧを挿入すると，上記にも述べたようにＴＥＧ数が多くなってＴＥＧ面積が大きくなり，さらに実際の素子の不純物プロファイルと必ずしも一致しない問題があった。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，ＥＳＤ保護素子の不純物プロファイルを抽出するために，非破壊的に電気特性から不純物プロファイルを評価できる半導体装置の評価方法を提供することを目的とする。
上記課題を解決するために，本発明のある観点によれば，ＥＳＤ保護素子を有する半導体装置と同一基板上に形成されたＭＯＳＦＥＴの電気的特性を測定する工程と，ＭＯＳＦＥＴのスナップバック特性を測定する工程と，ＭＯＳＦＥＴの電気的特性及びスナップバック特性から，インバースモデリング技術を用いてＭＯＳＦＥＴの不純物プロファイル（不純物濃度分布）を抽出する工程と，抽出されたＭＯＳＦＥＴの不純物プロファイルと，ＥＳＤ保護素子の不純物プロファイルとを対応させる工程と，を含むことを特徴とする半導体装置の評価方法が提供される。
また，ＭＯＳＦＥＴの不純物プロファイルを抽出して，ＥＳＤ保護素子の不純物プロファイルに対応させた後に，ＭＯＳＦＥＴのスナップバック特性をＥＳＤ保護素子に再現できるように，ＥＳＤ保護素子の不純物拡散層の濃度や寸法調整を行うことが好ましい。
一般的に，内部回路に付加されるＥＳＤ保護素子は，内部回路の不純物層形成と同時に行われる。つまりＥＳＤ保護素子の一部分の断面構造は，内部回路を構成するＭＯＳＦＥＴの一部分の断面構造と同様となっている。そこで，ＥＳＤ保護素子を有する半導体装置と同一基板上に単体のＭＯＳＦＥＴを形成しておき，その単体のＭＯＳＦＥＴの電気的特性から不純物プロファイルを抽出し，ＥＳＤ保護素子の不純物拡散層にその不純物プロファイル対応させることができるものである。
ＭＯＳＦＥＴについては，インバースモデリング技術を用いて電気的特性から不純物プロファイルを求める方法が既に知られており，電流−電圧のサブスレショルド特性や容量−電圧特性等から，ゲート電極下の拡散層の不純物プロファイルを求めることができる。
しかし，インバースモデリング技術では，ソース・ドレイン領域の不純物プロファイルが考慮されていないので，本発明においては，ＥＳＤ耐圧の評価に用いられるスナップバック特性を用いて，ＭＯＳＦＥＴのソース・ドレイン拡散層の不純物プロファイルを抽出することを特徴としている。
ＭＯＳＦＥＴのスナップバック特性とは，ＴＬＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｐｕｌｓｅ）測定により，ゲート及びソース電圧を０Ｖに固定し，ドレイン電圧とドレイン電流との動作軌跡を表したＩ−Ｖ特性である。電流の流れ始めるブレークダウン電圧ＶＢ，所定の電流を保持できる保持電圧ＶＨ，曲線の傾きであるオン抵抗Ｒｏｎが特性を決める特徴となっており，これらを求めることが好ましい。ここでＴＬＰ測定とは，幅の狭いパルスを用いて大電流領域までの電圧電流特性を測定するものである。
また，スナップバック特性は，ソース・ドレイン拡散層の濃度，ソース・ドレイン抵抗，基板抵抗等をパラメータとして特性が変化することが知られており，スナップバック特性から逆にソース・ドレイン拡散層の不純物プロファイルを求めることができる。
従来のＳＩＭＳ測定などによる不純物プロファイル評価の方法では，素子を形成する際の層構造が複雑になるほど，不純物プロファイル測定用のＴＥＧを多く作る必要があったが，本発明の評価方法を用いれば，同一ウェハに複数のＴＥＧを作りこむ必要はなく，ＴＥＧを切り出す必要もないので，不純物プロファイルの評価が容易で，正確になり，保護素子としての効果的な特性を実現できるものである。
ＥＳＤ保護素子としては，保持電圧が小さく，オン抵抗の低いＳＣＲが多用されているが，ＳＣＲの不純物拡散層の構造はＰ型層及びＮ型層からなる複雑な層構造である。しかし少なくともＮチャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴが１つずつあれば，電気的特性から，各Ｐ型層及びＮ型層の不純物プロファイル抽出し，ＳＣＲの不純物拡散層に対応させることにより，ＳＣＲの不純物プロファイルの評価を容易に効率的に行うことが可能となる。
また，本発明の別の観点から，少なくとも２つの素子からなるＥＳＤ保護素子を有する半導体装置の評価方法において，単体素子として形成された少なくとも２つの素子の電気的特性を各々測定する工程と，測定された少なくとも２つの素子の電気的特性を各々評価する工程と，各々の単体素子をサブ回路で接続する工程と，を含むことを特徴とする半導体装置の評価方法が提供される。
ＥＳＤ保護素子が２つ以上の素子から構成されていると，特性が複雑になり，評価が難しい。単体素子としての評価は容易であるので，まず単体素子として形成し，電気的特性の評価を行った後にサブ回路で接続することにより，ＥＳＤ保護素子として機能させることができる。ここで，各単体素子の評価は，上記のＭＯＳＦＥＴの電気的特性から不純物プロファイルを抽出して評価する方法であってもよい。
また，各々単体素子として評価した後に，各素子を接続するので，ゲート幅または素子幅等の３次元的な違いを切り分けて，断面構造を対象とした２次元解析を行うことができるので，解析が容易になる。
また，ＥＳＤ保護素子を構成する素子はＳＣＲ及びＭＯＳＦＥＴの２つの素子であってもよい。また，サブ回路に電流計を接続することにより，サブ回路に流れる電流や電圧をモニターすることができ，各々の素子間の影響を評価することが出来る。
以上詳述したように本発明によれば，ＳＣＲなど様々なＥＳＤ保護素子の不純物プロファイルを，ＳＩＭＳ測定用のＴＥＧなどを用いず，ＥＳＤ保護素子と同様の工程を用いて形成されたＭＯＳＦＥＴの電気的特性から非破壊的に容易に評価することができる。これにより，ＥＳＤ保護素子の不純物濃度及び素子寸法を効率的に最適化して，ＥＳＤ耐圧の高い半導体装置を製作することができる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
（第１の実施の形態）
図１に本実施の形態の半導体装置の評価方法である，ＥＳＤ保護素子の不純物プロファイル評価方法について示す。ＥＳＤ保護素子を有する半導体装置と同一基板上に形成されたＭＯＳＦＥＴの電気的特性を測定する工程（電気的特性測定１００）と，ＭＯＳＦＥＴのスナップバック特性を測定する工程（スナップバック特性測定１１０）１１０と，ＭＯＳＦＥＴの電気的特性及びスナップバック特性から，インバースモデリング技術を用いてＭＯＳＦＥＴの不純物プロファイルを抽出する工程（不純物プロファイル抽出１２０）と，抽出されたＭＯＳＦＥＴの不純物プロファイルと，ＥＳＤ保護素子の不純物プロファイルとを対応させる工程（不純物プロファイル対応１３０）と，を含むことを特徴とする半導体装置の評価方法が提供される。
以降ではＥＳＤ保護素子として，ＳＣＲを例として説明する。ＳＩＭＳ等の不純物プロファイル測定用のＴＥＧの代わりに，ＥＳＤ保護素子を有する半導体回路と同一のウェハ上に，電気的特性を測定可能な，例えばＮチャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴを各々単体で形成する。
図２（ａ）にＳＣＲにＭＯＳ構造を組み合わせたＬＶＴＳＣＲの断面構造とＮチャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴの断面構造を比較した説明図を示す。ＥＳＤ保護素子であるＳＣＲは，内部回路のＭＯＳＦＥＴの不純物層形成と同時に行われる。つまりＳＣＲの一部分の矢印で示される断面の層構造（Ｎ＋層，ＰＷ層，Ｐ＋層，ＮＷ層）は，ＮチャネルまたはＰチャネルＭＯＳＦＥＴの一部分の断面構造と同様となっている。
このＮチャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴを用い，まずインバースモデリング技術を用いてＭＯＳＦＥＴの電気特性からゲートＧ下のチャネル層の不純物プロファイル（ＰＷ層やＮＷ層）を抽出する。インバースモデリング技術とは，素子の電気的特性を測定し，例えば容量−電圧特性や電流−電圧特性から素子の不純物プロファイルを抽出する技術であり，ゲート下のチャネル領域の不純物プロファイルを抽出することができる。
ＭＯＳＦＥＴのゲート下のチャネル層の不純物層の濃度は，Ｉｄ−ＶｇやＩｄ−Ｖｄなどのサブスレショルド特性の曲線傾きと密接にかかわっている。例えばゲート電圧に対するドレイン電流の立ち上がり特性を示す，ゲート電圧Ｖｇに対するドレイン電流Ｉｄやドレイン電圧Ｖｄに対するドレイン電流を測定し，さらに仕事関数差や移動度パラメータを求めることができる。これらの電気的特性から解析を行い，濃度をパラメータとした特性のデータから，逆に不純物層の濃度を見積もることができる。
つまり，ＮチャネルＭＯＳＦＥＴのサブスレショルド特性からは，ゲートＧ下のＰ層（ＰＷ層）の不純物プロファイルを抽出することができ，ＰチャネルＭＯＳＦＥＴのサブスレショルド特性からは，ゲートＧ下のＮ層（ＮＷ層）の不純物プロファイルを抽出することができるものである。
しかしインバースモデリング技術では，ソース及びドレイン領域について考慮しておらず，ソース及びドレイン領域の不純物プロファイルを得ることができなかった。本実施の形態においては，インバースモデリング技術に加えて，ＭＯＳＦＥＴのＴＬＰ測定により，スナップバック特性を求め，そのスナップバック特性からソース及びドレイン拡散層の不純物プロファイルをも抽出することを特徴としている。
ここでＴＬＰ測定とは，先にも述べたように，幅の狭いパルスを用いて大電流領域までの電圧電流特性を測定するものであり，ＥＳＤ保護素子について，どの程度の電圧からどのくらいのＥＳＤサージ電流を流すことができるか評価するスナップバック特性を測定する際に用いられる。またＭＯＳＦＥＴのスナップバック特性とは，ゲート及びソース電圧を０Ｖに固定し，ドレイン電圧とドレイン電流との動作軌跡を表したＩ−Ｖ特性である。
図２（ｂ）には，スナップバック特性の一例を示す。電流の流れ始めるブレークダウン電圧ＶＢ（ターンオン電圧），所定の電流を保持できる保持電圧ＶＨ（スナップバック電圧），スナップバック後の曲線の傾きであるオン抵抗Ｒｏｎが特性を決める特徴となっている。ＳＣＲの場合は，保持電圧が小さく消費電力を小さくでき，また，オン抵抗が低く，瞬時にＳＣＲに電流を流せるという理由からＥＳＤ保護素子として多用されている。
ＭＯＳＦＥＴのスナップバック特性は，ソース・ドレイン拡散層濃度や，ソース・ドレイン拡散層深さ，インパクトイオン化係数（アバランシェ降伏を決める係数），ソース・ドレイン抵抗や基板抵抗等のパラメータに依存して，ブレークダウン電圧ＶＢ，保持電圧ＶＨ及びオン抵抗Ｒｏｎが変化することが知られている。
スナップバック特性を用いて，ＭＯＳＦＥＴをモデル化する方法が知られており，ＭＯＳＦＥＴのスナップバック特性は，ブレークダウン電圧はインパクトイオン化係数に依存し，保持電圧は基板抵抗に依存している。オン抵抗は，ソース・ドレイン拡散層やソース・ドレイン抵抗に依存している。このデータを基に，得られたスナップバック特性からソース・ドレイン拡散層の不純物濃度プロファイルを評価することができる。
ここで，スナップバック特性を用いたＭＯＳＦＥＴのモデル化について説明する。まず，２次イオン質量分析法などによりＭＯＳＦＥＴ不純物プロファイルを求めることにより，ソース・ドレイン拡散層濃度，ソース・ドレイン拡散層深さ，やゲートとのオーバーラップ長等，数個程度の特定要素の値を求め，さらにインパクトイオン化係数，ソース・ドレイン抵抗，基板抵抗の各パラメータのみを設定する。
次に，ＴＬＰ測定によって実測された実デバイスのスナップバック特性と，特定要素に応じたスナップバック特性とを比較して，特定要素のパラメータを設定する。具体的には，特定要素群から設定する特定要素を選び，上記実測されたスナップバック特性の軌跡と上記選択した特定要素に応じたスナップバック特性の軌跡とを形状比較し，パラメータをどの程度にしたら実測されたスナップバック特性の軌跡に近づくかという観点で設定を行う。
最後に，設定した特定要素のパラメータを総合してシミュレーションを行い，実測されたスナップバック特性と実質的に等しいかを確認する。プロセス変更に依存する８個程度の特性要素のパラメータを合わせ込みするだけでＥＳＤ保護素子をモデル化することができる。
特定要素のうちソース・ドレイン拡散層濃度と，基板抵抗とについてのスナップバック特性を各々図３（ａ），（ｂ）に示す。この特定要素に関するスナップバック特性は，図３（ａ）に示すソース・ドレイン拡散層濃度に関するスナップバック特性は，ソースとドレインの拡散層濃度として４×１０２０／ｃｍ３と１×１０２０／ｃｍ３の２つの場合について記されているが，濃度の変化によってオン抵抗が変化することが分かる。
図３（ｂ）に示す基板抵抗に関するスナップバック特性は，基板抵抗が０Ωと１０ｋΩと１００ｋΩの３つの場合が記されているが，基板抵抗の変化により保持電圧に影響していることが分かる。インパクトイオン化係数については図示していないが，ブレークダウン電圧が変化することが分かっている。このようなＥＳＤ保護素子のモデル化方法のデータを用い，不純物プロファイルを抽出することができる。
つまり，ＭＯＳＦＥＴのＮ＋層やＰ＋層については，スナップバック特性から不純物プロファイルを解析することができる。ＭＯＳＦＥＴで抽出した不純物プロファイルは，ＳＣＲを形成する際に同時にイオン注入し，しかも熱処理工程も同じなので，ＳＣＲ構造の不純物プロファイルにそれぞれ展開が可能であり，ＳＣＲのＮ＋層やＰ＋層も評価できることになる。これらの情報を利用して全体の不純物プロファイルを構成する。
こうしてＭＯＳＦＥＴの不純物プロファイルを抽出し，ＳＣＲ構造の不純物プロファイルにそれぞれ対応させた後，スナップバック特性のＶｔ，ＶＨ，Ｒｏｎを再現できるように，ＳＣＲ素子寸法（たとえば接合間の距離など）や不純物プロファイルの横方向の拡散などＳＣＲ素子特有のパラメータのみを微調整する。実際のプロセスでは，ＭＯＳＦＥＴのＮ＋層やＰ＋層の周りに電界緩和として薄い不純物層を設けており，このような不純物プロファイルもＳＣＲ（例えば，図７（ａ）のＮＤやＰＮなど）へ展開可能である。
もちろん，上記評価方法は，ＳＣＲ以外にも不純物プロファイル抽出したＭＯＳＦＥＴと同時に不純物層を形成したＰＮ層を有する構造やその他の派生構造にも適用可能である。こうして，同一ウェハ上に形成されたＭＯＳＦＥＴ単体の電気的特性から，様々なＥＳＤ保護素子の不純物プロファイルを評価することができ，不純物プロファイルの評価を容易に行うことができる。
（第２の実施の形態）
図４に本実施の形態を説明するＥＳＤ保護素子について示す。本実施の形態においては，例えばＭＯＳＦＥＴをトリガとしてＳＣＲのターンオン電圧を低くしたＬＶＴＳＣＲ３０において，ウェハ製造時には，ＭＯＳＦＥＴ３１とＳＣＲ３２とを単体として形成し，各々の特性測定を行った後に，ＭＯＳＦＥＴ３１とＳＣＲ３２をサブ回路３３で接続するものである。
つまり，ＭＯＳＦＥＴを含むＳＣＲ，またはその派生構造を有する保護素子のように，２つ以上の素子からなるＥＳＤ保護素子においては，ＥＳＤ保護素子としての特性を測定しても，複数素子のうちのどの素子の影響が作用しているのか判断が難しく，ＥＳＤ保護素子としての評価も容易ではなかった。
そこで，各々の素子を単体で特性の測定，評価ができるように別々に形成し，例えばＭＯＳＦＥＴとＳＣＲとを別々に評価することにより，設計へのフィードバックが可能となり，より効果的なＥＳＤ保護素子とするために調整することができる。勿論この時，第１の実施の形態を用いて，各々の素子の不純物プロファイルを評価しても良い。
その後，ＭＯＳＦＥＴのドレイン領域とＳＣＲのカソード領域とを抵抗などのサブ回路で接続し，素子全体の性能を評価する。また，ＳＣＲのブレークダウンに対するＭＯＳＦＥＴへの影響を評価するために，サブ回路に電流計を挿入し，その電流値をモニターすることもできる。
さらに，ＭＯＳＦＥＴのゲート幅やＳＣＲの幅（奥行き幅）が異なっている場合には，ＥＳＤ保護素子として評価する際に，断面構造だけでなく，奥行きも考慮した３次元解析を行う必要がある。３次元解析は非常に複雑で時間を要するものであった。しかし，例えば２つの素子，ＭＯＳＦＥＴとＳＣＲとを分けて評価することによって，ゲート幅などの奥行きである３次元のパラメータは，切り分けて評価することができ，２つの素子からなるＥＳＤ保護素子について，２次元解析が可能となるので，解析に要する時間を短縮することができる。
勿論，本実施の形態の場合も，ＭＯＳＦＥＴとＳＣＲとの組み合わせに限らず，ＰＮダイオードとその他の素子との組み合わせにも適用可能であり，さらに２つの素子だけでなく３つ以上の素子の組み合わせにも適用可能である。
こうして，少なくとも２つの素子を組み合わせた構造を有するＥＳＤ保護素子，例えばＭＯＳＦＥＴと組み合わされたＳＣＲにおいて，ＭＯＳＦＥＴとＳＣＲとを別々に単体として形成し，その後サブ回路を用いて２つの素子を接続するので，サブ回路で接続する前に，それぞれの単体素子での評価が可能になり，ＥＳＤ保護素子としての評価も容易となる。また，サブ回路に流れる電流や電圧をモニターすることにより，それぞれの素子間の影響を評価できるメリットがある。
図５にＭＯＳＦＥＴとＳＣＲとを組み合わせたＥＳＤ保護素子について本実施の形態を適用し，ＥＳＤ保護素子のスナップバック特性について，第１の実施の形態を用いて２次元解析により評価した結果と実際に測定した結果とを示す。ＭＯＳＦＥＴ（ゲート幅３４μｍ）とＳＣＲ（素子幅２９μｍ）とを単体として形成し，ＭＯＳＦＥＴのドレインとＳＣＲのカソードとをサブ回路で接続した結果は，ターンオン電圧やオン抵抗等，実測データとほぼ一致している。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は，半導体装置の評価方法に適用可能であり，特にＥＳＤ保護素子の不純物プロファイルを同じ基板に形成したＭＯＳＦＥＴの電気的特性から評価する半導体装置の評価方法に適用可能である。
第１の実施の形態を示す不純物プロファイルの評価方法である。 （ａ）は，ＬＶＴＳＣＲの断面構造とＰチャネル及びＮチャネルＭＯＳＦＥＴの断面構造を比較する説明図であり，（ｂ）はスナップバック特性を表す説明図である。 スナップバック特性を示し，（ａ）はソース・ドレイン拡散層濃度をパラメータとした図であり，（ｂ）は基板抵抗をパラメータとした図である。 第２の実施の形態の評価方法を示す説明図である。 第１及び第２の実施の形態によりＥＳＤ保護素子のスナップバック特性を解析した結果と実測データの比較を示す説明図である。 一般的なＥＳＤ保護素子が構成された回路であり，（ａ）は入力回路であり，（ｂ）は出力回路である。 （ａ）は，ＳＣＲの概略構造を示す説明図であり，（ｂ）はＬＶＴＳＣＲの概略構造を示す説明図である。
符号の説明
１００ 電気的特性測定
１１０ スナップバック特性測定
１２０ 不純物プロファイル抽出
１３０ 不純物プロファイル対応

Claims (7)

  1. ＭＯＳＦＥＴが同一基板上に形成された，ＳＣＲを有する半導体装置の評価方法において；
    前記ＭＯＳＦＥＴの電気的特性を測定する工程と，
    前記ＭＯＳＦＥＴのスナップバック特性を測定する工程と，
    前記ＭＯＳＦＥＴの電気的特性及びスナップバック特性から，前記ＭＯＳＦＥＴの不純物プロファイルを抽出する工程と，
    抽出された前記ＭＯＳＦＥＴの不純物プロファイルと，前記ＳＣＲの不純物プロファイルとを対応させる工程と，
    前記ＳＣＲの不純物拡散層の濃度を調整する工程と；
    を含むことを特徴とする半導体装置の評価方法。
  2. 前記ＭＯＳＦＥＴの不純物プロファイルと，前記ＳＣＲの不純物プロファイルとを対応させる工程の後に，前記ＳＣＲの寸法調整を行う工程をさらに含むことを特徴とする請求項１に記載の半導体装置の評価方法。
  3. 前記ＭＯＳＦＥＴの電気的特性は，少なくとも電流−電圧特性，または容量−電圧特性を測定して得られることを特徴とする請求項１または２のいずれかに記載の半導体装置の評価方法。
  4. 前記ＭＯＳＦＥＴのスナップバック特性から，少なくともブレークダウン電圧，保持電圧，またはオン抵抗を求めることを特徴とする請求項１〜３のいずれかに記載の半導体装置の評価方法。
  5. 前記ＭＯＳＦＥＴには，ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴとが含まれることを特徴とする請求項１〜４のいずれかに記載の半導体装置の評価方法。
  6. 少なくともＳＣＲおよびＭＯＳＦＥＴの２つの素子を有する半導体装置の評価方法において；
    単体素子として形成された前記２つの素子の電気的特性を各々測定する工程と，
    測定された前記２つの素子の電気的特性を各々評価する工程と，
    各々の前記単体素子をサブ回路で接続する工程と，
    を含み、
    前記電気的特性を各々評価する工程は，前記２つの素子を有する半導体装置と同一基板上に形成されたＭＯＳＦＥＴの電気的特性及びスナップバック特性から，前記ＭＯＳＦＥＴの不純物プロファイルを抽出し，前記単体素子の不純物プロファイルに対応させて評価する工程である、半導体装置の評価方法。
  7. 前記サブ回路に電流計を接続することを特徴とする請求項６に記載の半導体装置の評価方法。
JP2004058178A 2004-03-02 2004-03-02 半導体装置の評価方法 Expired - Fee Related JP4390594B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004058178A JP4390594B2 (ja) 2004-03-02 2004-03-02 半導体装置の評価方法
US11/002,338 US7268003B2 (en) 2004-03-02 2004-12-03 Method of evaluating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004058178A JP4390594B2 (ja) 2004-03-02 2004-03-02 半導体装置の評価方法

Publications (2)

Publication Number Publication Date
JP2005251874A JP2005251874A (ja) 2005-09-15
JP4390594B2 true JP4390594B2 (ja) 2009-12-24

Family

ID=34909113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004058178A Expired - Fee Related JP4390594B2 (ja) 2004-03-02 2004-03-02 半導体装置の評価方法

Country Status (2)

Country Link
US (1) US7268003B2 (ja)
JP (1) JP4390594B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2911996A1 (fr) * 2007-01-31 2008-08-01 St Microelectronics Sa Protection des circuits electroniques integres contre les decharges electrostatiques.
US8489378B2 (en) * 2010-01-05 2013-07-16 International Business Machines Corporation Silicon controlled rectifier modeling
US8954306B2 (en) 2010-06-30 2015-02-10 International Business Machines Corporation Component behavior modeling using separate behavior model
CN103185845B (zh) * 2011-12-31 2015-08-05 中芯国际集成电路制造(上海)有限公司 静电放电保护装置的检测电路及检测方法
US9507897B2 (en) * 2014-06-14 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Circuit arrangement for modeling transistor layout characteristics
JP6471557B2 (ja) * 2015-03-18 2019-02-20 富士電機株式会社 半導体装置および半導体装置の試験方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400202A (en) 1992-06-15 1995-03-21 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
KR100402337B1 (ko) 1995-10-31 2004-01-28 텍사스 인스트루먼츠 인코포레이티드 Dram및로직회로용의scr및dram전원용의바이모덜esd보호회로
JP3409841B2 (ja) 1998-10-07 2003-05-26 沖電気工業株式会社 プロファイル抽出方法
JP4707801B2 (ja) 1999-07-06 2011-06-22 富士通株式会社 静電破壊保護回路のシミュレーション方法
US6515331B1 (en) * 2000-07-17 2003-02-04 National Semiconductor Corporation MOSFET structure for use in ESD protection devices
US6611025B2 (en) * 2001-09-05 2003-08-26 Winbond Electronics Corp. Apparatus and method for improved power bus ESD protection

Also Published As

Publication number Publication date
US7268003B2 (en) 2007-09-11
US20050196884A1 (en) 2005-09-08
JP2005251874A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
US8354723B2 (en) Electro-static discharge protection device, semiconductor device, and method for manufacturing electro-static discharge protection device
US7302378B2 (en) Electrostatic discharge protection device modeling method and electrostatic discharge simulation method
US20080224220A1 (en) Electrostatic Discharge Protection Device
CN102810538A (zh) 半导体集成电路及其制造方法
US7729096B2 (en) Semiconductor integrated circuit
JP4390594B2 (ja) 半導体装置の評価方法
JP2007214526A (ja) 静電防護装置
CN104377143A (zh) 一种测试mos器件阱电阻的方法
Cui et al. Snapback and postsnapback saturation of pseudomorphic high-electron mobility transistor subject to transient overstress
Duvvury et al. ESD phenomena in graded junction devices
Ludikhuize et al. Analysis of hot-carrier-induced degradation and snapback in submicron 50 V lateral MOS transistors
Lee et al. Predictive high voltage ESD device design methodology
US20030151090A1 (en) Method of manufacturing power MOSFET device with reduced snap-back and being capable of increasing avalanche-breakdown current endurance
JP2006049818A (ja) 静電気放電保護回路のシミュレーション方法
Lee et al. Schottky LDNMOS for HV ESD protection
Paul et al. Contact and junction engineering in bulk FinFET technology for improved ESD/latch-up performance with design trade-offs and its implications on hot carrier reliability
Ker et al. ESD implantation for subquarter-micron CMOS technology to enhance ESD robustness
Wang et al. Scalable behavior modeling for SCR based ESD protection structures for circuit simulation
Cilento et al. Simulation of ESD protection devices in an advanced CMOS technology using a TCAD workbench based on an ESD calibration methodology
Sharma et al. A SPICE compatible compact model for process and bias dependence of HCD in HKMG FDSOI MOSFETs
Paul et al. Engineering Schemes for Bulk FinFET to Simultaneously Improve ESD/Latch-Up Behavior and Hot Carrier Reliability
Boschke et al. ESD characterization of diodes and ggMOS in Germanium FinFET technologies
Lee et al. Methodology to achieve planar technology-like ESD performance in FINFET process
CN109841613A (zh) 利用具有模拟电路的系统产生动态空乏晶体管的模型
JP4365126B2 (ja) 静電破壊保護回路のシミュレーション方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060822

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4390594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees