JP2007214526A - 静電防護装置 - Google Patents

静電防護装置 Download PDF

Info

Publication number
JP2007214526A
JP2007214526A JP2006129334A JP2006129334A JP2007214526A JP 2007214526 A JP2007214526 A JP 2007214526A JP 2006129334 A JP2006129334 A JP 2006129334A JP 2006129334 A JP2006129334 A JP 2006129334A JP 2007214526 A JP2007214526 A JP 2007214526A
Authority
JP
Japan
Prior art keywords
conductivity type
concentration diffusion
protection device
high concentration
electrostatic protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006129334A
Other languages
English (en)
Inventor
Sui Ryo
崇維 廖
Meisho Rin
明璋 林
Isho Rin
偉捷 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog and Power Electronics Corp
Original Assignee
Analog and Power Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog and Power Electronics Corp filed Critical Analog and Power Electronics Corp
Publication of JP2007214526A publication Critical patent/JP2007214526A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】静電防護装置接触面の崩壊電圧を下げ、プロセスステップを増やさず、同時にＨＶ−ＣＭＯＳに利用することにより、最も簡易な方法でＩＣ内部回路を保護する静電防護装置の提供。
【解決手段】静電防護装置は、第一導電型プリント基板が第一導電型井戸を含む。その導電型の第一高濃度拡散区、第一導電型と相反する第二導電型の第二高濃度拡散区、第二導電型の第三高濃度拡散区、及び第一導電型の第四高濃度拡散区は、井戸内に位置する。フィールド酸化層は、第一高濃度拡散区、第二高濃度拡散区と第三、第四高濃度拡散区を隔離し、第一導電層は、第一及び第二高濃度拡散区を連接し、第二導電層は、第三高濃度拡散区と接触して電気連接する。そのうち、第三及び第四高濃度拡散区は相互に分かれ、第三と第四拡散区の距離を変え、静電防護装置の崩壊電圧を調整する。
【選択図】図１２

Description

本発明は、半導体装置に関するもので、特に静電防護装置に関するものである。
フィールド型金属酸化物半導体(Ｆｉｅｌｄ ＭＯＳ)もしくはＮ型金属酸化物半導体(ＮＭＯＳ)の寄生バイポーラトランジスタは、よく静電防護に用いられている。図１は公知の静電防護装置１０の表示図で、図２は図１の等価回路３０であり、図１及び図２に示すとおり、Ｐ型のプリント基板１２はＰ型井戸１４を具え、Ｐ型の高濃度拡散区１６及びＮ型高濃度拡散区１８、２０は、Ｐ型井戸１４内に位置する。フィールド酸化層（ＦＯＸ）２２が高濃度拡散区１６、１８、２０を隔離することにより、絶縁層２４がプリント基板１２に被さる。接触窓１１，１３、１５は絶縁層２４内で位置し、各々高濃度拡散区１６、１８、２０に対応し、高濃度拡散区１６，１８２０の一表面を曝すことにより、導電層２６が接触窓１１、１３内において、高濃度拡散区１６，１８と接触して電気連接し、高濃度拡散区１６，１８をひとつに連接する。導電層２８は接触窓１５内で、高濃度拡散区２０と接触して電気連接を形成する。Ｐ型井戸１４、高濃度拡散区１８、２０、絶縁層２４及び導電層２８がＦｉｌｅｄ ＭＯＳ３２を形成し、高濃度拡散区２０とＰ型井戸１４の間でダイオード３８を形成する。高濃度拡散区１８、２０及びＰ型井戸１４は横向ＮＰＮ（Ｌ-ＮＰＮ）バイポーラ接触面トランジスタ（ＢＪＴ）３４を構成し、電気抵抗値３６はプリント基板電気抵抗値である。
操作時、導電層２６、２８はそれぞれ接地端及び接続パッド３１と連接する。接続パッド３１上で静電放電（ＥＳＤ）が発生すると、接続パッド３１の電圧が瞬間的に上昇し、その上昇した電圧がダイオード３８を崩壊させ、崩壊した電流経路の電気抵抗値３６はプリント基板の電圧を上げてＢＪＴ３４を導通させ、接続パッド３１上のＥＳＤ電流を逃がす。この時もし接続パッド３１の電圧が上昇し続けていたら、Ｆｉｅｌｄ ＭＯＳ３２を導通して、ＥＳＤ電流を逃がすのを助ける。図３は、図１が示す装置の操作時の電流-電圧曲線４０であり、図４は電流-電圧曲線４０がＡ点のときの電流流動表示図であり、図５は電流-電圧曲線４０がＢ点の時の電流流動表示図である。図２及び図３から図５に示すとおり、ＥＳＤが発生した時、高濃度拡散区２０とＰ型井戸１４の間の接触面には逆方向偏圧が起こり、電圧の上昇に従って、高濃度拡散区２０とＰ型井戸１４の間の接触面が端点１９から崩壊し始める。この時、電流-電圧曲線４０の電流は速度を増し、大量の電流が高濃度拡散区１８を越え、高濃度拡散区１６へ進入する。図４に示すとおり、更にプリント基板の電圧がＢＪＴ３４の導通を高め、電圧が電流-電圧曲線４０に沿って下降し、ホールディング(ｈｏｌｄｉｎｇ)電圧を維持し、大量の電流が高濃度拡散区２０から高濃度拡散区１８へ進入する。図５に示すとおり、ＥＳＤ電流を逃がす。
図６は、公知を低圧Ｎ型金属酸化物半導体（ＬＶ−ＮＭＯＳ）静電防護装置４２に応用した表示図で、図７は図の等価回路５２である。図５、６に示すとおり、Ｐ型のプリント基板１２はＰ型井戸１４を具え、Ｐ型の高濃度拡散区１６及びＮ型高濃度拡散区１８と２０がＰ型井戸内１４に位置し、フィールド酸化層４５によって、高濃度拡散区１６と高濃度拡散区１８、２０を隔離し、ゲート酸化層５０とゲートポリシリコン４８から構成されるゲート極４４が高濃度拡散区１８、２０上で横に跨ぎ、絶縁層２４がプリント基板上１２でゲート極４４を覆う。接触窓１１、１３及び１５は、絶縁層２４内で、各々高濃度拡散区１６、１８、２０に対応して高濃度拡散区１６、１８、２０の表面を曝すことにより、導電層２６が接触窓１１、１３内で高濃度拡散区１６、１８と接触して電気連接し、高濃度拡散区１６、１８をひとつに連接する。導電層４６は接触層１５内で、高濃度拡散区２０と接触して電気連接する。ゲート極４４と高濃度拡散区１８、２０はＮＭＯＳ５４を形成し、同様に、高濃度拡散区２０とＰ型井戸１４の間はダイオード３８が形成される。高濃度拡散区１８、２０及びＰ型井戸によってＬ-ＮＰＮＢＪＴ３４を構成し、電気抵抗値３６がプリント基板電気抵抗値となる。操作時、導電層２６及び４６は、各々接地端及び接続パッド３１と連接する。接続パッド３１上で、ＥＳＤが発生した時、電圧の上昇に従い、ダイオード３８を崩壊させ、崩壊した電流経路の電気抵抗値３６はプリント基板の電圧を上昇させてＢＪＴ３４を導通し、接続パッド３１上のＥＳＤ電流を逃がす。
図８は、公知をＢＪＴプロセスの静電防護装置５６に応用した表示図で、図９は図８の回路図１００である。図８及び図９に示すとおり、Ｐ型のプリント基板６０上でＮ型の埋蔵拡散層７６、８６を形成し、Ｎ型のエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)は、プリント基板６０上方において埋蔵拡散層７６，８６を被せる。Ｐ型拡散層７０、７２、８０とＮ型拡散区７４、８４はエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２内に位置し、Ｎ型拡散層８２、５８は各々Ｐ型拡散層８０及びＮ型拡散区８４内に位置し、Ｐ型拡散区７０,７２とＮ型拡散区７４は横向ＰＮＰ（Ｌ−ＰＮＰ）ＢＪＴ１０２を構成し、Ｎ型拡散区８２、８４とＰ型拡散区８０は垂直のＮＰＮ（Ｖ−ＮＰＮ）ＢＪＴ１０６を構成し、Ｐ型方の隔離拡散区６４，６８，７８によってＢＪＴ１０２、１０６を隔離し、導電層９０は隔離拡散区６４、７８、Ｐ型拡散区７０、７２、８０、Ｎ型拡散区７４、８２上に位置する。絶縁層８８はエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２上方に位置して導電層９０の部分区域を被せ、そのうちＮ型拡散区７４、８４はＢＪＴ１０２、１０６の集流区とする。Ｎ型エピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２は部品の耐圧を向上させることにより、Ｎ型拡散区５８の濃度がＮ型拡散区８４より大きく接触区域となる。
この例において、ＢＪＴ１０６がＥＳＤの防護装置となる。図１０は図９の等価回路で、図１１はＢＪＴ１０６の構造１１４の表示図である。図１０及び図１１に示すとおり、導電層１１６はＮ型拡散区８２上に位置し、Ｎ型拡散区８２と接触して電気連接したＢＪＴ１０６の射極（Ｅ）を形成し、導電層１１８は、Ｐ型拡散区８０上に位置してＰ型拡散区８０と接触して電気連接したＢＪＴ１０６の基極（Ｂ）を形成する。導電層１２０は、Ｎ型拡散区５８上に位置してＮ型拡散区と接触して電気連接したＢＪＴ１０６の集極（Ｃ）として形成する。Ｐ型拡散区８０とＮ型エピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２間の接触面にはダイオード１１２が形成される。電気抵抗値１１０はプリント基板電気抵抗値であり、同様に接続パッド１０４上でＥＳＤが発生した時、電圧の上昇に伴い、ダイオード１１２が崩壊され、崩壊した電流経路の電気抵抗値１１０はプリント基板の電圧を上昇させ、ＢＪＴ１０６を導き接続パッド１０４上のＥＳＤを逃がす。
上述の例が示すとおり、公知の静電防護装置は、ＰＮ接触面から崩壊発生した累増電流によって、ＢＪＴを触発して導通し、静電防護を行う。また崩壊電圧はＰＮ接触面の濃度によって決まるため、同一プロセスにおいて、静電防護装置とＩＣ内部回路のＰＮ接触面は電圧を崩壊し、大きな差異がなく、静電防護装置が有効にＩＣ内部回路を保護できない。しかし、確かに多くの改善方法によって静電防護装置の崩壊電圧を下げて有効にＩＣ内部回路を保護しているが、ＰＮ接触面の濃度を変えているため、往々にしてプロセスステップが増え、プロセスの複雑度が増す。例として特許文献１に、ＥＳＤ保護装置は軽イオン植え込みのステップを増やすことにより、接触面崩壊電圧を下げる。この他、静電防護装置のホールディングは電源電圧ＶＣＣより大きくしてＩＣ内部回路を保護できる。しかし、公知の技術では、高圧において、金属酸化物半導体（ＨＶ−ＣＭＯＳ）を相互に補う電源電圧ＶＣＣ（例として２４Ｖ）がホールディング（例として１３Ｖ）より大きく、ＨＶ−ＣＭＯＳとＨＶ-ＰＭＯＳは崩壊区において作動できず、ＥＳＤが発生すると、静電防護装置はＨＶ−ＣＭＯＳが保護できないだけでなく、反対にＨＶ-ＣＭＯＳの電源と接地端がショートして回路を破壊してしまう。
米国特許公告５５５９３５２号明細書
本発明の目的は、プロセスステップを増やすことなく、且つＨＶ−ＣＭＯＳに応用できる静電防護装置を提供することである。
本発明の静電防護装置は、第一導電型井戸を含む第一導電型プリント基板から構成され、第一導電型の第一高濃度拡散区、第一導電型と相反する第二導電型の第二高濃度拡散区、第二導電型の第三高濃度拡散区、及び第一導電型の第四高濃度拡散区が井戸内に位置し、フィールド酸化層が第一高濃度拡散区、第二高濃度拡散区及び第三、第四高濃度拡散区を隔離する。第一導電層は第一及び第二高濃度拡散区を連接し、第二導電層と第三高濃度拡散区が接触して電気連接する。第三、第四拡散区の間距離を変えることにより、静電防護装置の崩壊電圧を調整する。
本発明により、静電防護装置は、第一導電井戸を含む第一導電型プリント基板を含む。この第一導電型の第一高濃度拡散区、第一導電型と相反する第二導電型の第二高濃度拡散区、第二導電型の第三高濃度拡散区、及び第一導電型の第四高濃度拡散区は、井戸内に位置し、フィールド酸化層は第一高濃度拡散区と第二、第三及び第四高濃度拡散区を隔離し、ゲート極が第二、第三高濃度拡散区上を横に跨ぎ、第二、第三高濃度拡散区を連接する。第一導電層が第一、第二高濃度拡散区を連接し、第二導電層と第三高濃度拡散区は接触して電気連接する。第三、第四高濃度拡散区の間の距離を変えることによって、静電防護装置の崩壊電圧を調整する。
本発明の静電防護装置は、第一導電型のプリント基板を含み、第一導電型と相反する第二導電型のエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)がプリント基板上に位置し、第一導電型の拡散区、及び第二導電型の第二拡散区はエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)内に位置する。この第二導電型の第三拡散区は、第一各三句内に位置し、第二導電型の第四拡散区は第二拡散区から第一、第二拡散区内のエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)内まで伸び、第一、第四拡散区の間の距離を変えることにより、静電防護装置の崩壊電圧を調整する。
本発明の静電防護装置は、第一導電型のプリント基板を含み、それは隣合う第一導電型の第一井戸、及び第一導電型と相反する第二導電型の第二井戸を含む。この第一導電型の第一高濃度拡散区は第一井戸内に位置し、第二導電型の第二高濃度拡散区は第二井戸内に位置する。第一及び第二高濃度拡散区の間の距離を変えることによって、静電防護装置の崩壊電圧を調整する。
本発明は、第二導電型相反の拡散区の間の距離を調整し、静電防護装置接触面の崩壊電圧を下げ、プロセスステップを増やすことなく、公知の技術的な問題を改善し、同時にＨＶ−ＣＭＯＳに利用することにより、最も簡易な方法でＩＣ内部回路を保護する目的を達成する。
請求項１の発明は、静電防護装置は下述を含み、
第一導電型プリント基板は、第一導電型井戸を含み、
その導電型の第一高濃度拡散区、第一導電型と相反する第二導電型の第二高濃度拡散区、第二導電型の第三高濃度拡散区、及び第一導電型の第四高濃度拡散区は、井戸内に位置し、
フィールド酸化層は、第一高濃度拡散区、第二高濃度拡散区と第三、第四高濃度拡散区を隔離し、
第一導電層は、第一及び第二高濃度拡散区を連接し、
第二導電層は、第三高濃度拡散区と接触して電気連接し、
そのうち、第三及び第四高濃度拡散区は相互に分かれ、第三と第四拡散区の距離を変え、静電防護装置の崩壊電圧を調整することを特徴とする静電防護装置としている。
請求項２の発明は、請求項１記載の静電防護装置において、前記第一及び第二導電層は、金属層を含むことを特徴とする静電防護装置としている。
請求項３の発明は、請求項１記載の静電防護装置において、前記第一導電層は、接地端に連接することを特徴とする静電防護装置としている。
請求項４の発明は、請求項１記載の静電防護装置において、前記第二導電層は、接続パッドに連接することを特徴とする静電防護装置としている。
請求項５の発明は、静電防護装置は、下述を含み、
第一導電型プリント基板は、第一導電型の井戸を含み、
第一導電型の第一高濃度拡散区、第一導電型と相反する第二導電型の第二高濃度拡散区、第二導電型の第三高濃度拡散区、及び第一導電型の第四高濃度拡散区は、井戸内に位置し、
フィールド酸化層は、第一高濃度拡散区と第二、第三及び第四高濃度拡散区を隔離して用い、
ゲート極は、第二及び第三高濃度拡散区上で横に跨ぎ、第二及び第三高濃度拡散区を連接し、
第一導電層は、第一及び第二高濃度拡散区を連接し、
第二導電層は、第三高濃度拡散区と接触して電気連接を形成し、
そのうち、第二、第三及び第四高濃度拡散区は互いに分け、
第三と第四高濃度拡散区の間の距離を変えることによって、静電防護装置の崩壊電圧を調整することを特徴とする静電防護装置としている。
請求項６の発明は、請求項５記載の静電防護装置において、前記第一及び第二導電層は、金属層であることを特徴とする静電防護装置としている。
請求項７の発明は、請求項５記載の静電防護装置において、前記第一導電層は、接地端に連接することを特徴とする静電防護装置としている。
請求項８の発明は、請求項５記載の静電防護装置において、前記第二導電層は、接続パッドに連接することを特徴とする静電防護装置としている。
請求項９の発明は、請求項５記載の静電防護装置において、前記ゲート極は、ゲート酸化層及びその上に位置するゲートポリシリコンを含むことを特徴とする静電防護装置としている。
請求項１０の発明は、静電防護装置は下述を含み、
第一導電型プリント基板と、
第一導電型と相反する第二導電型のエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)がプリント基板上に位置し、
第一導電型の第一拡散区、及び第二導電型の第二拡散区がエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)内に位置し、
第二導電型の第三拡散区は、第一拡散区に位置し、
第二導電型の第四拡散区は、第二拡散区から第一と第二拡散区内のエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)内まで延び、
そのうち、第一及び第四拡散区の間の距離を変えることにより、静電防護装置の崩壊電圧を調整することを特徴とする静電防護装置としている。
請求項１１の発明は、請求項１０記載の静電防護装置において、前記第二拡散区は、集流区であることを特徴とする静電防護装置としている。
請求項１２の発明は、請求項１０記載の静電防護装置において、前記第四拡散区の濃度は、第二拡散区より大きいことを特徴とする静電防護装置としている。
請求項１３の発明は、請求項１０記載の静電防護装置において、前記第一拡散区は、基極拡散区であることを特徴とする静電防護装置としている。
請求項１４の発明は、請求項１０記載の静電防護装置において、前記第三拡散区は、射極拡散区であることを特徴とする静電防護装置としている。
請求項１５の発明は、静電防護装置は、下述を含み、
第一導電型のプリント基板は、隣合う第一導電型の第一井戸、及び第一導電型と相反する第二導電型の第二井戸を含み、
第一導電型の第一高濃度拡散区は、第一井戸内に位置し、
第二導電型の第二高濃度拡散区は、第二井戸内に位置し、
そのうち、第一及び第二高濃度拡散区の間の距離を変えることにより、静電防護装置の崩壊電圧を調整することを特徴とする静電防護装置としている。
静電防護装置は、第一導電型プリント基板が第一導電型井戸を含む。その導電型の第一高濃度拡散区、第一導電型と相反する第二導電型の第二高濃度拡散区、第二導電型の第三高濃度拡散区、及び第一導電型の第四高濃度拡散区は、井戸内に位置する。フィールド酸化層は、第一高濃度拡散区、第二高濃度拡散区と第三、第四高濃度拡散区を隔離し、第一導電層は、第一及び第二高濃度拡散区を連接し、第二導電層は、第三高濃度拡散区と接触して電気連接する。そのうち、第三及び第四高濃度拡散区は相互に分かれ、第三と第四拡散区の距離を変え、静電防護装置の崩壊電圧を調整する。
図１２は、本発明の静電防護装置１２２の表示図であり、図１３は、図１２の等価回路１３２である。図１２、１３に示すとおり、プリント基板１２（例として導電型Ｐ型のプリント基板）は、プリント基板１２導電型と同じ井戸１４を含む。プリント基板１２導電型と同じ高濃度拡散区１６、１２６及びプリント基板１２導電型と相反する（例としてＮ型）高濃度拡散区１８、１２４は、井戸１４内に位置する。高濃度拡散区１２６、１２４は一定距離Ｄで離れており、フィールド酸化層（ＦＯＸ）２２によって、高濃度拡散区１６、１８と高濃度拡散区１２４、１２６を隔離し、絶縁層２４がプリント基板１２上に被さる。接触窓１１、１３、１５は、絶縁層２４内に位置し、それぞれ高濃度拡散区１６、１８、１２４に各々対応し、高濃度拡散区１６、１８、１２４の表面を曝すことによって導電層（例として金属層）２６は、接触窓１１、１３内で、高濃度拡散区１６、１８と接触して電気連接を形成し、高濃度拡散区１６、１８をひとつに連接する。導電層（例として金属層）２８は接触窓１５内で、高濃度拡散区１２４と接触して電気連接を形成し、井戸１４、高濃度拡散区域１８、１２４、絶縁層２４及び導電層２８は、フィールドＭＯＳ(Ｆｉｅｌｄ ＭＯＳ)１３４を形成する。区域１３０内の接触面はダイオード１４０を形成し、区域１２８内の接触面ではダイオード１４２を形成し、高濃度拡散区１８、１２４、及び井戸１４は、Ｌ−ＮＰＮＢＪＴ１３６を構成し、電気抵抗値１３８はプリント基板電気抵抗値とする。操作する時、導電層２６、２８は、各々接地端及び接続パッド３１と連接し、接続パッド３１上でＥＳＤが発生すると、接続パッド３１の電圧が瞬間的に上昇し、ダイオード１４２の崩壊電圧がダイオード１４０の崩壊電圧より小さい。そのため電圧の上昇に伴ってダイオード１４２が先に崩壊を始め、崩壊した電流経路の電気抵抗値１３８はプリント基板１３８の電圧を上げ、ＢＪＴ１３６を導通し、接続パッド３１上のＥＳＤ電流を放電する。
図１４は本装置１２２操作時の電流-電圧曲線１４４で、図１５は電流-電圧曲線１４４がＡ点時の電流流動表示図であり、図１６は電流-電圧曲線１４４がＢ点時の電流流動表示図である。図１３及び図１４から図１６に示すとおり、ＥＳＤが発生した時、区域１２８、１３０は逆方向偏圧となり、区域１２８の崩壊電圧が区域１３０の崩壊電圧より小さいため、電圧が上昇するに従い、崩壊が区域１２８から始まる。この時電流-電圧曲線１４４の電流は急速に増加し、大量の電流は区域１２８から高濃度拡散区１２４、１８を越えて高濃度拡散区１６へ進入する。図１５に示すとおり、プリント基板の電圧が上がり、ＢＪＴ１３６が導通し、電圧が電流-電圧曲線１４４に沿って下降し、ホールディング電圧を維持する。大量の電流は高濃度拡散区１２４から高濃度拡散区１８へ進入し、図１６に示すとおり、ＥＳＤ電流を逃がす。
図１７は公知の電流-電圧曲線４０と、本発明の電流-電圧曲線１４４の比較図で、本発明の崩壊電圧は、公知の崩壊電圧より小さいことを示している。本実施例において、高濃度拡散区１２６，１６は一回のステップで完成する。このため、プロセスステップを増やす必要がなく、且つダイオード１４２の崩壊電圧は距離Ｄによって決定し、距離Ｄの大きさを調整することによって、ダイオード１４２の崩壊電圧が、ダイオード１４０とＩＣ内部回路ＰＮ接触面の崩壊電圧より小さくなる。ＥＳＤが発生した時、ダイオード１４２はダイオード１４０とＩＣ内部回路より早く崩壊し、更に静電防護装置を触発する。このためＩＣ内部回路が有効に保護される。
図１８は、本発明をＬＶ−ＮＭＯＳ静電気防護装置１４６に応用した表示図で、図１９は図１８の等価回路１４８である。図１８及び図１９に示すとおり、プリント基板１２（例として導電型Ｐ型のプリント基板）は、プリント基板１２導電型と同じ井戸１４を含み、プリント基板１２導電型と同じ高濃度拡散区１６、１２６、及びプリント基板１２導電型と相反する（例としてＮ型）高濃度拡散区１８、１２４は井戸１４内に位置する。高濃度拡散区１２６、１２４は一定距離Ｄで離れており、フィールド酸化層４５によって高濃度拡散区１６、高濃度拡散区１８、１２４、１２６を隔離する。ゲート酸化層５０とゲートポリシリコン４８から構成されるゲート極４４は、高濃度拡散区１８、１２４上を横に跨ぎ、絶縁層２４がプリント基板１２上でゲート極４４に被さる。絶縁層２４がプリント基板１２上でゲート極４４に被さり、接触窓１１、１３、１５は絶縁層２４内に位置して各々高濃度拡散区１６、１８、１２４に対応する。高濃度拡散区１６、１８、１２４の表面を曝すことによって、導電層２６は接触窓１１、１３内において高濃度拡散区１６、１８と接触して電気連接を形成し、高濃度拡散区１６、１８はひとつに連接する。導電層４６は接触窓１５内で高濃度拡散区１２４と接触し電気連接を形成し、ゲート極４４と高濃度拡散区１８、１２４がＮＭＯＳ１５０を形成する。高濃度拡散区１２４と井戸１４の間はダイオード１４０が形成され、高濃度拡散区１２４と１２６の間はダイオード１４２が形成される。高濃度拡散区１８と１２４はＬ−ＮＰＮＢＪＴ１３６を構成し、電気抵抗値１３８はプリント基板電気抵抗値とする。
操作する時、導電層２６,４６は各々接地端及び接続パッド３１と連接し、接続パッド３１上でＥＳＤが発生した時、ダイオード１４２の崩壊電圧は、ダイオード１４０の崩壊電圧より小さくなる。そのため、電圧が上昇するに従い、ダイオード１４２が先ず崩壊を始め、崩壊した電流経路電気抵抗値１３８はプリント基板の電圧を上げ、ＢＪＴ１３６を通し、接続パッド３１上のＥＳＤ電流を逃がす。同様にその実施例中、距離Ｄの大きさを変えることにより、静電防護装置１４６の崩壊電圧を調整してＩＣ内部回路を有効に保護する。
図２０は、本発明をＢＪＴプロセスの静電防護装置１５２に応用した表示図で、図２１は図２０の等価回路１５６である。図２０及び図２１に示すとおり、プリント基板６０（例として導電型Ｐ型のプリント基板）上にプリント基板６０導電型と相反する（例としてＮ型）埋蔵拡散層８６を形成し、プリント基板６０導電型と相反するエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２はプリント基板６０上方に位置して埋蔵拡散層８６を覆う。プリント基板導電型と同じ拡散区８０、及びプリント基板導電型と相反する拡散区８４はエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２内に位置し、プリント基板６０導電型と相反する拡散区８２は、拡散区８０内に位置する。プリント基板６０導電型と相反する拡散区１５４は拡散区８４内から拡散区８０と８４の間のエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２内まで延びる。プリント基板６０導電型と同じ隔離拡散区６８，７８から上述構造を隔離して独立ユニットにし、導電層１１６と拡散区８０が接触して電気連接し、導電層１１８と拡散区８２が接触して電気連接する。導電層１２０と拡散区１５４が接触して電気連接する。絶縁層８８はエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２上方に位置して導電層１１６、１１８及び１２０の部分区域を覆う。拡散区８２、拡散区８０及びエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２でＶ−ＮＰＮＢＪＴ１６４が構成され、拡散区８０とエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２の間はダイオード１５８が形成される。拡散区８０と１５４の間はダイオード１６０が形成され、電気抵抗値１６２はプリント基板電気抵抗値である。そのうち、拡散区８４はＢＪＴ１６４の集流区で、拡散区８０は基極拡散区であり、拡散区８２は射極拡散区である。エピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)６２は、ＢＪＴ１６４の耐圧を高め、拡散区１５４の濃度は拡散区８４より大きい接触区域とする。
この実施例中、導電層１１６はＢＪＴ１６４の基極（Ｂ）で、導電層１１８はＢＪＴ１６４の射極（Ｅ）で、導電層１２０はＢＪＴ１６４の集極（Ｃ）である。同様に接続パッド１０４上でＥＳＤが発生した時、ダイオード１６０の崩壊電圧はダイオード１５８の崩壊電圧より小さい。このため、電圧の上昇に従い、ダイオード１６０が先に崩壊し、崩壊した電流経路電気抵抗値１６０はプリント基板の電圧を上げてＢＪＴ１６４を通し、接続パッド３１のＥＳＤ電流を放電する。同様に、この実施例で、拡散区８０と１５４の間の距離を変えることにより、静電防護装置１５２の崩壊電圧を調整し、有効にＩＣ内部回路を保護する。
図２２は、本発明をＨＶ−ＣＭＯＳの静電防護装置２００に応用した表示図で、プリント基板２０２（例として導電型はＰ型のプリント基板とする）は隣合うプリント基板２０２導電型と相反する（例としてＮ型）井戸２０４、及びプリント基板２０２導電型と相反する井戸２０６を含み、プリント基板２０２導電型と相反する高濃度拡散区２０８は井戸２０４内に位置する。プリント基板２０２導電型と同じ高濃度拡散区２１０は井戸２０６内に位置し、絶縁層２１２がプリント基板２０２を覆い、接触窓２０７及び２０９は絶縁層２１２内に位置して各々高濃度拡散区２０８及び２１０に対応し、高濃度拡散区２０８及び２１０の表面を曝すことによって、導電層（例として金属層）２１４及び２１６が各々接触窓２０７及び２０９内で高濃度拡散区２０８及び２１０と接触して電気連接を形成する。フィールド酸化層２０５が上述構造をひとつの独立ユニットに隔離することによって、区域２１８はクランピングダイオード(ｃｌａｍｐｉｎｇ)を形成し、高濃度拡散区２０８と井戸２０６の間の距離、及び高濃度拡散区２１０と２０８の間の距離を調整することによって、高濃度拡散区２０８と２１０の間の距離を改め、クランピングダイオード(ｃｌａｍｐｉｎｇ)の崩壊電圧を電源電圧ＶＣＣとＨＶ-ＣＭＯＳの電気電圧の間に介し、ＥＳＤが発生した時、クランピングダイオード(ｃｌａｍｐｉｎｇ)の崩壊電圧はＨＶ-ＣＭＯＳの崩壊電圧より小さい。
このため、クランピングダイオード(ｃｌａｍｐｉｎｇ)は、ＨＶ−ＣＭＯＳより先に崩壊し、且つクランピングダイオード(ｃｌａｍｐｉｎｇ)の崩壊電圧は電源電圧ＶＣＣより大きくなる。そのため、ＨＶ−ＣＭＯＳの電源と接地端はショートせず、ＨＶ-ＣＭＯＳを保護する目的を達する。異なる実施例では、高濃度拡散区２０８と井戸２０６の間の距離を調整するか、もしくは高濃度拡散区２１０と２０８の間の距離を調整することにより、更に高濃度拡散区２０８と２１０の間の距離を変えることにより、クランピングダイオード(ｃｌａｍｐｉｎｇ)の崩壊電圧を電源電圧ＶＣＣとＨＶ−ＣＭＯＳの崩壊電圧の間を介する。図２３は高濃度拡散区２０８と井戸２０６の間の距離と崩壊電圧の関係図で、高濃度拡散区２０８と井戸２０６の間の距離が徐々に縮小する時、電流-電圧曲線は、２０、２２２、２２４、２２６、２２８まで徐々に崩壊電圧が下がっていく。図２４は高濃度拡散区２１０と井戸２０４の間の距離と崩壊電圧の関係図で、高濃度拡散区２１０と井戸２０４の間の距離が徐々に縮小する時、電流-電圧曲線は２２０、２３０、２３２、２３４から２３６へ徐々に崩壊電圧が下がる。
公知の静電防護装置の表示図である。 図１の等価回路である。 図１が示す装置の操作時の電流-電圧曲線である。 図３の電流-電圧曲線４０がＡ点の時の電流流動表示図である。 図３の電流-電圧曲線４０がＢ点の時の電流流動表示図である。 公知をＬＶ-ＮＭＯＳ静電防護装置に応用した表示図である。 図６の等価回路である。 公知をＢＪＴプロセスを応用した静電防護装置の表示図である。 図８の回路図である。 図９の等価回路である。 図８の静電防護を使ったＢＪＴ構造の表示図である。 本発明の静電防護装置である。 図１２の等価回路である。 図１２が示す装置の操作時の電流-電圧曲線である。 図１４の電流-電圧曲線１４４のＡ点時の電流流動表示図である。 図１４の電流-電圧曲線１４４のＢ点時の電流流動表示図である。 公知の電流-電圧曲線と本発明の電流-電圧曲線の比較図である。 本発明をＬＶ-ＮＭＯＳ静電防護装置に応用した表示図である。 図１８の等価回路である。 本発明をＢＪＴプロセスの静電防護装置に応用した表示図である。 図２０の等価回路である。 本発明をＨＶ-ＣＭＯＳ静電防護装置に応用した表示図である。 図２２の高濃度拡散区２０８と井戸２０６の間の距離と電圧崩壊の関係図である。 図２２の高濃度拡散区２１０と井戸２０４の間の距離と電気崩壊の関係図である。
符号の説明
１０ 静電防護装置
１１、１３、１５、２０７、２０９ 接触窓
１２ プリント基板
１４、２０４、２０６ 井戸
１６、１８、２０、１２４、１２６、２０８、２１０ 高濃度拡散区
１９ 端点
２２ フィールド酸化層
２４、８８、２１２ 絶縁層
２６、２８、４６、９０、１１６、１１８、１２０ 導電層
３０、５２、１３２、１４８、１５６ 等価回路
３１、１０４ 接続パッド
３２ フィールドＭＯＳ(Ｆｉｅｌｄ ＭＯＳ)
３４、１０２、１０６、１３６、１６４ ＢＪＴ
３６、１１０、１３８、１６２ 電気抵抗値
３８ ダイオード
４０、１４４、２２０、２２２、２２４、２２６、２２８、２３０、２３２、２３４、２３６ 電流−電圧曲線
４２ ＬＶ−ＮＭＯＳ静電防護装置
４４ ゲート極
４８ ゲートポリシリコン
５０ ゲート酸化層
５４ ＮＭＯＳ
５６ ＢＪＴプロセスの静電防護装置
５８、７０、７２、７４、８０、８２、８４、１５４ 拡散区
６０ プリント基板
６２ エピタキシャル層
６４、６８、７８ 隔離拡散層
７６、８６ 埋蔵拡散層
１００ 回路図
１１２ ダイオード
１１４ ＢＪＴ１０６の構造
１２２ 静電防護装置
１２８、１３０、２１８ 区域
１３４ フィールドＭＯＳ(Ｆｉｌｅｄ ＭＯＳ)
１４０、１４２、１５８、１６０ ダイオード
１４６ ＬＶ−ＮＭＯＳ静電防護装置
１５０ ＮＭＯＳ
１５２ ＢＪＴプロセスの静電防護装置
２００ ＨＶ−ＣＭＯＳ静電気防護装置
２０２ プリント基板
２０５ フィールドＭＯＳ(Ｆｉｌｅｄ ＭＯＳ)
２１４、２１６ 金属層

Claims (15)

  1. 静電防護装置は下述を含み、
    第一導電型プリント基板は第一導電型井戸を含み、
    その導電型の第一高濃度拡散区、第一導電型と相反する第二導電型の第二高濃度拡散区、第二導電型の第三高濃度拡散区、及び第一導電型の第四高濃度拡散区は井戸内に位置し、
    フィールド酸化層は第一高濃度拡散区、第二高濃度拡散区と第三、第四高濃度拡散区を隔離し、
    第一導電層は第一及び第二高濃度拡散区を連接し、
    第二導電層は第三高濃度拡散区と接触して電気連接し、
    そのうち、第三及び第四高濃度拡散区は相互に分かれ、第三と第四拡散区の距離を変え、静電防護装置の崩壊電圧を調整することを特徴とする静電防護装置。
  2. 請求項１記載の静電防護装置において、前記第一及び第二導電層は、金属層を含むことを特徴とする静電防護装置。
  3. 請求項１記載の静電防護装置において、前記第一導電層は、接地端に連接することを特徴とする静電防護装置。
  4. 請求項１記載の静電防護装置において、前記第二導電層は、接続パッドに連接することを特徴とする静電防護装置。
  5. 静電防護装置は下述を含み、
    第一導電型プリント基板は第一導電型の井戸を含み、
    第一導電型の第一高濃度拡散区、第一導電型と相反する第二導電型の第二高濃度拡散区、第二導電型の第三高濃度拡散区、及び第一導電型の第四高濃度拡散区は井戸内に位置し、
    フィールド酸化層は第一高濃度拡散区と第二、第三及び第四高濃度拡散区を隔離して用い、
    ゲート極は第二及び第三高濃度拡散区上で横に跨ぎ、第二及び第三高濃度拡散区を連接し、
    第一導電層は第一及び第二高濃度拡散区を連接し、
    第二導電層は第三高濃度拡散区と接触して電気連接を形成し、
    そのうち、第二、第三及び第四高濃度拡散区は互いに分け、
    第三と第四高濃度拡散区の間の距離を変えることによって、静電防護装置の崩壊電圧を調整することを特徴とする静電防護装置。
  6. 請求項５記載の静電防護装置において、前記第一及び第二導電層は、金属層であることを特徴とする静電防護装置。
  7. 請求項５記載の静電防護装置において、前記第一導電層は接地端に連接することを特徴とする静電防護装置。
  8. 請求項５記載の静電防護装置において、前記第二導電層は接続パッドに連接することを特徴とする静電防護装置。
  9. 請求項５記載の静電防護装置において、前記ゲート極はゲート酸化層及びその上に位置するゲートポリシリコンを含むことを特徴とする静電防護装置。
  10. 静電防護装置は下述を含み、
    第一導電型プリント基板と、
    第一導電型と相反する第二導電型のエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)がプリント基板上に位置し、
    第一導電型の第一拡散区、及び第二導電型の第二拡散区がエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)内に位置し、
    第二導電型の第三拡散区は第一拡散区に位置し、
    第二導電型の第四拡散区は第二拡散区から第一と第二拡散区内のエピタキシャル層(ｅｐｉｔａｘｉａｌ ｌａｙｅｒ)内まで延び、
    そのうち、第一及び第四拡散区の間の距離を変えることにより、静電防護装置の崩壊電圧を調整することを特徴とする静電防護装置。
  11. 請求項１０記載の静電防護装置において、前記第二拡散区は集流区であることを特徴とする静電防護装置。
  12. 請求項１０記載の静電防護装置において、前記第四拡散区の濃度は第二拡散区より大きいことを特徴とする静電防護装置。
  13. 請求項１０記載の静電防護装置において、前記第一拡散区は基極拡散区であることを特徴とする静電防護装置。
  14. 請求項１０記載の静電防護装置において、前記第三拡散区は射極拡散区であることを特徴とする静電防護装置。
  15. 静電防護装置は、下述を含み、
    第一導電型のプリント基板は隣り合う第一導電型の第一井戸、及び第一導電型と相反する第二導電型の第二井戸を含み、
    第一導電型の第一高濃度拡散区は第一井戸内に位置し、
    第二導電型の第二高濃度拡散区は第二井戸内に位置し、
    そのうち、第一及び第二高濃度拡散区の間の距離を変えることにより、静電防護装置の崩壊電圧を調整することを特徴とする静電防護装置。
JP2006129334A 2006-02-07 2006-05-08 静電防護装置 Pending JP2007214526A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095104093A TW200731498A (en) 2006-02-07 2006-02-07 Electrostatic protection device

Publications (1)

Publication Number Publication Date
JP2007214526A true JP2007214526A (ja) 2007-08-23

Family

ID=38333177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006129334A Pending JP2007214526A (ja) 2006-02-07 2006-05-08 静電防護装置

Country Status (3)

Country Link
US (1) US20070181948A1 (ja)
JP (1) JP2007214526A (ja)
TW (1) TW200731498A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714206A (zh) * 2010-01-20 2012-10-03 飞思卡尔半导体公司 Esd保护器件和方法
US9543420B2 (en) 2013-07-19 2017-01-10 Nxp Usa, Inc. Protection device and related fabrication methods

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465994B2 (en) * 2005-06-17 2008-12-16 Taiwan Semiconductor Manufacturing Co. Layout structure for ESD protection circuits
TW201010043A (en) * 2008-08-29 2010-03-01 Advanced Analog Technology Inc ESD protection device
TWI505467B (zh) * 2011-06-10 2015-10-21 United Microelectronics Corp 半導體元件
US9379541B2 (en) 2013-09-26 2016-06-28 Globalfoundries Inc. EOS protection circuit with FET-based trigger diodes
US9331066B2 (en) * 2014-01-24 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Method and computer-readable medium for detecting parasitic transistors by utilizing equivalent circuit and threshold distance
CN104900698B (zh) * 2014-03-05 2018-05-29 旺宏电子股份有限公司 半导体结构及其制造方法
US9202862B2 (en) * 2014-03-14 2015-12-01 Macronix International Co., Ltd. Semiconductor structure and manufacturing method of the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766405A (ja) * 1993-08-25 1995-03-10 Nissan Motor Co Ltd 半導体保護装置
US5719427A (en) * 1997-01-14 1998-02-17 Pericom Semiconductor Corp. Avalanche-enhanced CMOS transistor for EPROM/EEPROM and ESD-protection structures
JPH10256390A (ja) * 1997-03-06 1998-09-25 Yamaha Corp 半導体装置の製造方法
JPH11135735A (ja) * 1997-10-31 1999-05-21 Seiko Epson Corp 半導体装置
JPH11233641A (ja) * 1998-02-10 1999-08-27 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2001118995A (ja) * 1999-10-22 2001-04-27 Ricoh Co Ltd 半導体装置の入出力保護回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0150992B1 (ko) * 1994-08-31 1998-10-01 김광호 고내압용 모스 트랜지스터 및 그 제조방법
KR100505619B1 (ko) * 1998-09-29 2005-09-26 삼성전자주식회사 반도체소자의정전하방전회로,그구조체및그구조체의제조방법
US7309636B2 (en) * 2005-11-07 2007-12-18 United Microelectronics Corp. High-voltage metal-oxide-semiconductor device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766405A (ja) * 1993-08-25 1995-03-10 Nissan Motor Co Ltd 半導体保護装置
US5719427A (en) * 1997-01-14 1998-02-17 Pericom Semiconductor Corp. Avalanche-enhanced CMOS transistor for EPROM/EEPROM and ESD-protection structures
JPH10256390A (ja) * 1997-03-06 1998-09-25 Yamaha Corp 半導体装置の製造方法
JPH11135735A (ja) * 1997-10-31 1999-05-21 Seiko Epson Corp 半導体装置
JPH11233641A (ja) * 1998-02-10 1999-08-27 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2001118995A (ja) * 1999-10-22 2001-04-27 Ricoh Co Ltd 半導体装置の入出力保護回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714206A (zh) * 2010-01-20 2012-10-03 飞思卡尔半导体公司 Esd保护器件和方法
JP2013517633A (ja) * 2010-01-20 2013-05-16 フリースケール セミコンダクター インコーポレイテッド Ｅｓｄ保護デバイスおよび方法
US9018072B2 (en) 2010-01-20 2015-04-28 Freescale Semiconductor Inc. ESD protection device and method
US9543420B2 (en) 2013-07-19 2017-01-10 Nxp Usa, Inc. Protection device and related fabrication methods

Also Published As

Publication number Publication date
US20070181948A1 (en) 2007-08-09
TWI295100B (ja) 2008-03-21
TW200731498A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
US8937356B2 (en) Electrostatic discharge (ESD) protection applying high voltage lightly doped drain (LDD) CMOS technologies
JP2007214526A (ja) 静電防護装置
US7986011B2 (en) Electrostatic discharge protection device
US8354723B2 (en) Electro-static discharge protection device, semiconductor device, and method for manufacturing electro-static discharge protection device
US20070158748A1 (en) Resistor structure for ESD protection circuits
KR101847227B1 (ko) Esd 트랜지스터
JP3573674B2 (ja) 半導体集積回路の入出力保護装置とその保護方法
TW536802B (en) Structure and fabrication method of electrostatic discharge protection circuit
JP2010525575A (ja) 低下したトリガ電圧を有するｅｓｄ保護回路
JP2004281590A (ja) 半導体装置
JP2007335440A (ja) 半導体装置の静電破壊保護方法及び静電破壊保護装置
JP4209433B2 (ja) 静電破壊保護装置
JP2006074012A (ja) 双方向型静電気放電保護素子
JP2007242923A (ja) 半導体集積回路の静電気保護素子
JP2007214267A (ja) 半導体装置
JP2001035935A (ja) 半導体装置
JP3275850B2 (ja) 高耐圧ダイオードとその製造方法
TW503558B (en) Low-noise silicon controlled rectifier for electrostatic discharge protection
JP2003152163A (ja) 半導体保護装置
JP2009187987A (ja) 半導体装置
JP2006093361A (ja) 半導体装置および半導体装置の製造方法
US11837600B2 (en) Electrostatic discharge protection apparatus and its operating method
TW201324729A (zh) 半導體裝置
KR101024483B1 (ko) 정전기 방전 보호 소자
TW201010043A (en) ESD protection device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601