JP2001118995A - 半導体装置の入出力保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 ソース、ドレイン接合の破壊やリーク、電荷
の引きぬきを改善する。 【解決手段】 フィールド酸化膜２４を挾んで１.０μ
ｍ以上の深さのソース２６とドレイン２８が形成されて
おり、フィールド酸化膜２４の端部がそれらの低濃度拡
散層２６ａ，２８ａ中に位置するように配置されてい
る。フィールド酸化膜２４のソース側には、ソース２６
とはフィールド酸化膜３０により分離された位置にウエ
ルコンタクト用拡散層３２が形成されており、ソース２
６とウエルコンタクト用拡散層３２が配線３９により導
通し、基板電位が与えられる。フィールド酸化膜２４上
にはゲート電極３４が形成されており、配線３８により
ゲート電極３４とドレイン２８が導通し、配線３８には
入出力端子４０と内部回路が接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の入出
力に印加される高い電圧によって内部回路が破壊される
ことを防ぐための入出力保護回路に関するものである。

【０００２】

【従来の技術】ＭＭ法（マシンモデル法）の静電気試験
において、ゲート電極を接地して動作させるＭＯＳ型ダ
イオードでは、ソースがあるためにドレインー基板接合
の逆バイアスでアバランシェブレイクダウン電流が発生
し、それがドレイン、ソース、基板で形成される横形寄
生バイポーラトランジスタのベース電流となり、ソース
側に大電流が流れて電荷の引き抜きがスムーズに行われ
る利点がある。

【０００３】しかし、この時、このＭＯＳ型ダイオード
を浅いソース、ドレイン拡散で形成すると、大電流を逃
がした場合、熱破壊によりドレイン接合が破壊された
り、フィールド酸化膜端に電荷が蓄積し、破壊には至ら
ないがリーク電流が増大するという不具合も発生してい
た。

【０００４】そこで、このＭＯＳ型ダイオードのソー
ス、ドレインの拡散を深くしたり、フィールド酸化膜の
直下にも回り込むようにソース、ドレインの拡散を形成
させることにより、上記大電流が流れても破壊やリーク
が発生しない構造とすることができた。しかし、このよ
うにしたＭＯＳ型ダイオードではドレイン拡散と基板と
の接合耐圧が高くなり、内部回路を高電圧から保護する
ための低い電圧では動作しない問題があった。

【０００５】そこで、図１に示されるように、フィール
ド酸化膜５をゲート酸化膜とし、その上に薄膜抵抗層６
を形成し、フィールド酸化膜５を挟んでその両側に半導
体基板１とは反対導電型の拡散抵抗層２と拡散層４を形
成し、さらに拡散層４に隣接して半導体基板１と同じ導
電型の拡散層３を形成する。配線８は外部入力につなが
り、その配線８は薄膜抵抗層６と拡散抵抗層２に接続さ
れている。内部回路は配線９に接続され、拡散抵抗層２
から配線８を介して外部入力に接続される。拡散層３，
４には配線１０を介して基板電位が供給される。７は層
間絶縁膜である（実開平５−２９１６０号公報参照）。
図１の保護回路で、拡散抵抗層２と基板１とで構成され
るダイオードに逆方向となるような過大な外部電圧が印
加されると、薄膜抵抗層６にゲート電界がかかって拡散
抵抗層２と拡散層４の間が導通して電荷が引き抜かれ
る。

【０００６】

【発明が解決しようとする課題】しかし、図１の保護回
路では、動作開始後ソース４へ流れる電流が引き金にな
りソース４、基板１、ドレイン２で形成される横型バイ
ポーラトランジスタが動作して大電流が流れるため、拡
散層が濃く浅いままであればドレイン接合が破壊された
り、フィールド酸化膜５に電荷が溜まり、リーク電流の
発生につながる。また、ソース４、基板１を共通にして
電極をとっているため、この横型バイポーラトランジス
タの動作が弱まり、電荷の引き抜きが弱くなる欠点があ
る。本発明は、このようなソース、ドレイン接合の破壊
やリーク、電荷の引きぬきを改善した保護回路を提供す
ることを目的とするものである。

【０００７】

【課題を解決するための手段】本発明の入出力保護回路
は、フィールド酸化膜を挟んで配置され、基板とは反対
導電型で、基板コンタクト用拡散層よりも深く形成され
たソース、ドレインと、前記フィールド酸化膜上に配置
されたゲート電極と、ゲート電極とドレインとを導通さ
せた第１の導電性配線と、ソースと基板コンタクト用拡
散層とを導通させた第２の導電性配線とを備え、外部入
出力端子を第１の導電性配線に接続し、ドレインを内部
回路に接続し、第２の導電性配線に一定電位を与えたも
のである。ここで、入出力の語は、入力、出力、及び入
力と出力を兼用したいわゆる入出力を含む広義の意味で
使用している。また、基板は半導体基板自体を指す場合
もあるし、ウエルを指す場合もある。

【０００８】本発明の入出力保護回路で形成されるＭＯ
Ｓダイオードにおいては、ドレイン拡散層がコンタクト
用拡散層より深い拡散となっているために、大電流を流
した時にドレイン接合の熱破壊が発生しにくい。このＭ
ＯＳ型ダイオードをオンするように使用するため、ドレ
イン―基板接合耐圧より低い電圧で動作が可能となる。
また、このＭＯＳ型ダイオードにおいては、オン電流が
ソース、基板、ドレインで構成される横型バイポーラト
ランジスタのベース電流となり、動作電圧より少し高い
電圧でスイッチングして２桁程度大きい電流がソース側
に流れるので、静電保護素子として有効である。

【０００９】

【発明の実施の形態】フィールド酸化膜直下の半導体基
板にはフィールドドープ拡散層を形成することができ
る。これにより、フィールドドープ濃度及びフィールド
酸化膜厚で動作電圧を容易に設定できるようになる。フ
ィールド酸化膜の端部がソース、ドレイン拡散層中に位
置するようにソース、ドレイン拡散層の位置と深さを設
定するのが好ましい。特に、深い拡散層を低濃度拡散層
とするのが好ましい。これにより、ソース、ドレインの
深い低濃度拡散層が、フィールド酸化膜端を覆うことに
なるので、電荷がフィールド酸化膜端に蓄積しにくくな
り、リーク電流の増加も防ぐことができる。また、ドレ
イン接合の破壊もより有効に防止することができるよう
になる。

【００１０】ソースと基板コンタクト用拡散層は互いに
離れた位置に配置するのが好ましい。これにより、ソー
スと基板コンタクト用拡散層との間に基板領域が介在す
ることになるので、動作時にソース側の電位が浮いてく
るため、ドレイン、基板、ソースで形成される横型寄生
バイポーラトランジスタの動作が起こりやすくなり、電
荷の引き抜きがよくなる。

【００１１】ＭＯＳトランジスタのゲート電極としては
通常ポリシリコン膜を使用する。本発明においてもポリ
シリコン膜によりゲート電極を形成することができる
が、それだけではなく、ゲート電極とドレインとを導通
させる第１の導電性配線自体によりゲート電極を兼ねさ
せることもできる。この場合にはゲートー電極のための
ポリシリコン膜の堆積、パターン化の工程を省略するこ
とができる。

【００１２】第１の導電性配線に接続しているドレイン
上の位置と、内部回路に接続しているドレイン上の位置
とを離し、両接続位置間に拡散抵抗が形成されるように
してもよい。入出力保護回路としてＭＯＳ型デバイスの
ほかに、更に内部回路と外部入出力との間に拡散抵抗を
挿入できることになり、保護回路として一層すぐれたも
のとなる。第２の導電性配線に与えられる一定電位は、
ソース、ドレイン拡散層がＮ型である場合には接地電位
が好ましく、ソース、ドレイン拡散層がＰ型である場合
には高電圧電源電位が好ましい。

【００１３】

【実施例】図２は一実施例の入出力保護回路を構成する
Ｎチャネル型フィールドトランジスタを表したものであ
る。Ｎ型シリコン基板２０にＰ型ウエル２２が形成さ
れ、そのウエル２２内にＮチャネル型フィールドトラン
ジスタが形成されている。２４はそのフィールドトラン
ジスタのゲートとなるフィールド酸化膜であり、フィー
ルド酸化膜２４を挾んでＮ型拡散層にてなるソース２６
とドレイン２８が形成されている。ソース２６とドレイ
ン２８は、深さが１.０μｍ以上に形成された低濃度拡
散層２６ａ，２８ａと、それぞれの低濃度拡散層の表面
領域に形成された高濃度拡散層２６ｂ，２８ｂとからな
っている。低濃度拡散層２６ａと２８ａは深く形成さ
れ、フィールド酸化膜２４の端部がそれらの低濃度拡散
層２６ａ，２８ａ中に位置するように配置されている。

【００１４】フィールド酸化膜２４のソース側には、ソ
ース拡散層２６とはフィールド酸化膜３０により分離さ
れた位置にウエル２２のコンタクト用拡散層（基板コン
タクト用拡散層に該当する）３２が高濃度Ｐ型拡散層と
して形成されている。ソース、ドレインの低濃度拡散層
２６ａ，２８ａの深さはウエルコンタクト用拡散層３２
の深さよりも深い。

【００１５】フィールド酸化膜２４上にはポリシリコン
膜にてなるゲート電極３４が形成されている。３６は層
間絶縁膜であり、その層間絶縁膜３６に開けられたコン
タクトホールを介して、第１の導電性配線に該当するア
ルミニウム配線３８によりゲート電極３４とドレイン２
８が導通している。また、層間絶縁膜３６に開けられた
コンタクトホールを介して第２の導電性配線に該当する
アルミニウム配線３９によりソース２６とウエルコンタ
クト用拡散層３２が導通している。

【００１６】フィールド酸化膜２４の直下の領域４２に
はこのフィールドトランジスタがオンとなる動作電圧を
設定するために、不純物が注入されてフィールドドープ
が施されている。このフィールドトランジスタの動作電
圧は、このフィールドドープの濃度と、フィールド酸化
膜２４の膜厚により設定することができる。この実施例
を入出力保護回路に用いる際には、入出力端子４０と内
部回路を配線３８に接続し、配線３９には基板電位を与
える。

【００１７】この実施例において、ドレイン２８とウエ
ル２２とで構成されるダイオードに逆方向となるような
過大な外部電圧が印加されると、フィールド酸化膜２４
直下の領域４２に反転層が形成され、このフィールドト
ランジスタがオンとなって、ドレイン２８とソース２６
が導通し、内部回路につながる配線３８の電位が基板電
位に等しくなって内部回路が保護される。このフィール
ドトランジスタがオンとなる電圧は、ドレイン２８とウ
エル２２とのＰＮ接合の接合耐圧よりも低い電圧になる
ように設定されている。

【００１８】入出力保護回路としては、図３に示すよう
に、図２のＮチャネル型フィールドトランジスタ４４
と、図２のものとは導電型を逆にして形成したＰチャネ
ル型フィールドトランジスタ４６を電源端子４８と接地
端子との間に直列に接続してもよい。

【００１９】図４は第２の実施例を表したものである。
図２の実施例と比較すると、ドレイン２８が横方向に延
びた形状に形成されており、ゲート電極３４とドレイン
２８とを接続する配線３８ａがドレイン２８と接続する
位置と、内部回路に接続される配線３８ｂがドレイン２
８と接続する点とがドレイン２８上で離れた位置に配置
されている点で異なる。他の構造は同じである。これに
より、外部回路と内部回路の間にドレイン拡散層による
拡散抵抗が介在することになり、保護回路としてフィー
ルドトランジスタと拡散抵抗の両方を備えたものとな
り、一層有効な保護回路となる。

【００２０】図５は第３の実施例を表したものである。
図２の実施例と比較すると、図２で形成されていたポリ
シリコン膜によるゲート電極３４が省略され、配線３８
がゲート電極を兼ねてフィールド酸化膜２４上に層間絶
縁膜３６を介して配置されている。なお、フィールド酸
化膜２４上の層間絶縁膜３６は省略することができ、フ
ィールド酸化膜２４上に直接に配線３８が配置されるよ
うにしてもよい。このように、ポリシリコン膜によるゲ
ート電極を省略して配線３８がゲート電極と配線を兼ね
るようにすることにより、工程数を少なくすることがで
きる。

【００２１】次に、図６により一実施例のフィールドト
ランジスタを製造する工程を説明する。この例は図２の
フィールドトランジスタに該当しているが、図４、図５
のフィールドトランジスタも同様に製造することができ
る。 （Ａ）Ｎ型シリコン基板２０のＮチャネル型フィールド
トランジスタ形成予定領域にシリコン酸化膜２１を介し
て、１×１０¹⁵〜２×１０¹⁶／ｃｍ³の濃度でボロンを
注入してＰ型ウエル２２を形成する。そのウエル２２内
で、ソース、ドレインとなる部分にリンを１×１０¹⁴／
ｃｍ²程度のドーズ量で注入した後、１２０℃で９０分
程度拡散させてソース用低濃度拡散層２６ａとドレイン
用低濃度拡散層２８ａを形成する。このとき、リン注入
する領域は後で形成するフィールド酸化膜端を覆うよう
に設定しておく。

【００２２】（Ｂ）基板表面にシリコン酸化膜２３ａを
２５ｎｍの厚さに形成し、その上にシリコン窒化膜２３
ｂを１００ｎｍの厚さに形成する。そのシリコン窒化膜
２３ｂ上にレジスト層を形成し、写真製版によりソー
ス、ドレインの高濃度拡散層、ウエルコンタクトになる
部分にレジストを残し、そのレジストをマスクとしてド
ライエッチングを施し、レジストから露出した部分のシ
リコン窒化膜２３ｂとシリコン酸化膜２３ａを除去す
る。

【００２３】（Ｃ）次にそのレジストをマスクとしてフ
ィールドドープを注入する。その後、フィールド酸化を
行なって約８００ｎｍの厚さのフィールド酸化膜２４，
３０を形成する。 （Ｄ）シリコン窒化膜２３ｂを除去した後、ゲートとな
るフィールド酸化膜２４の上部にポリシリコンゲート電
極３４を形成し、ソース、ドレインになる部分に砒素又
はリンを２×１０¹⁵／ｃｍ²以上のドーズ量で注入して
ソース用高濃度拡散層２６ｂとドレイン用高濃度拡散層
２８ｂを形成して、ソース２６とドレイン２８を形成す
る。さらに、ソース２６から２μｍ以上離した位置にウ
エルコンタクト用としてボロンを２×１０¹⁵／ｃｍ²以
上のドーズ量で注入してウエルコンタクト用拡散層３２
を形成する。その後、図２に示されるように、層間絶縁
膜３４を形成し、コンタクトホールを形成し、配線３
８，３９を形成する。

【００２４】

【発明の効果】本発明の入出力保護回路では、過大な外
部電圧が印加されたとき、ＭＯＳ型ダイオードがオンに
なるため、ドレイン―基板接合耐圧より低い電圧で動作
が可能となる。その際、ドレイン拡散層がコンタクト用
拡散層より深い拡散となっているために、大電流を流し
た時にドレイン接合の熱破壊が発生しにくい。また、こ
のＭＯＳ型ダイオードにおいては、オン電流がソース、
基板、ドレインで構成される横型バイポーラトランジス
タのベース電流となり、動作電圧より少し高い電圧でス
イッチングして大きい電流がソース側に流れるので、静
電保護素子としてより有効なものとなる。

【図面の簡単な説明】

【図１】従来の入出力保護回路を示す断面図である。

【図２】第１の実施例の入出力保護回路を示す断面図で
ある。

【図３】好ましい入出力保護回路を示す回路図である。

【図４】第２の実施例の入出力保護回路を示す断面図で
ある。

【図５】第３の実施例の入出力保護回路を示す断面図で
ある。

【図６】図２の入出力保護回路の製造方法を示す工程断
面図である。

【符号の説明】

２０ Ｎ型シリコン基板 ２２ Ｐ型ウエル ２４ ゲートとなるフィールド酸化膜 ２６ ソース ２８ ドレイン ３２ コンタクト用拡散層 ３４ ゲート電極 ３８，３８ａ，３８ｂ，３９ アルミニウム配線 ４０ 入出力端子 ４２ フィールドドープがなされる領域

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AR01 BH02 BH05 BH07 BH13 BH15 CA05 EZ04 EZ12 EZ13 EZ15 EZ16 EZ20 5F040 DA00 DA20 DA23 DA24 DB03 DB06 DB10 DC01 EC07 EC10 ED09 EF13 EH02 EH05 EJ03 EK01 EM00 5F048 AA02 AB06 AB07 AC03 BA01 BB05 BC05 BF02 BF17 BG12 CC01 CC06 CC08 CC09 CC15 CC16

Claims (7)

【特許請求の範囲】
1. 【請求項１】 フィールド酸化膜を挟んで配置され、半
   導体基板とは反対導電型で、基板コンタクト用拡散層よ
   りも深く形成されたソース、ドレインと、 前記フィールド酸化膜上に配置されたゲート電極と、 ゲート電極とドレインとを導通させた第１の導電性配線
   と、 ソースと前記基板コンタクト用拡散層とを導通させた第
   ２の導電性配線とを備え、 外部入出力端子を第１の導電性配線に接続し、ドレイン
   を内部回路に接続し、第２の導電性配線に一定電位を与
   えることを特徴とする半導体装置の入出力保護回路。
2. 【請求項２】 ソース、ドレイン用の拡散層は、高濃度
   拡散層の外側を低濃度拡散層が取り囲んだ状態の二重拡
   散になっている請求項１に記載の入出力保護回路。
3. 【請求項３】 前記フィールド酸化膜直下の半導体基板
   にはフィールドドープ拡散層が形成されている請求項１
   又は２に記載の入出力保護回路。
4. 【請求項４】 前記フィールド酸化膜の端部がソース、
   ドレイン拡散層中に位置するようにソース、ドレイン拡
   散層の位置と深さが設定されている請求項１から３のい
   ずれかに記載の入出力保護回路。
5. 【請求項５】 ソースと前記基板コンタクト用拡散層は
   互いに離れた位置に配置されている請求項１から４のい
   ずれかに記載の入出力保護回路。
6. 【請求項６】 第１の導電性配線がゲート電極を兼ねて
   いる請求項１から５のいずれかに記載の入出力保護回
   路。
7. 【請求項７】 第１の導電性配線に接続しているドレイ
   ン上の位置と、内部回路に接続しているドレイン上の位
   置とが離れており、両接続位置間に拡散抵抗が形成され
   ている請求項１から６のいずれかに記載の入出力保護回
   路。