JP3734413B2 - 静電保護用mos型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置 - Google Patents
静電保護用mos型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置 Download PDFInfo
- Publication number
- JP3734413B2 JP3734413B2 JP2000247750A JP2000247750A JP3734413B2 JP 3734413 B2 JP3734413 B2 JP 3734413B2 JP 2000247750 A JP2000247750 A JP 2000247750A JP 2000247750 A JP2000247750 A JP 2000247750A JP 3734413 B2 JP3734413 B2 JP 3734413B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- diffusion layer
- mos
- diode
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の入出力端子に印加される高い電圧によって内部回路が破壊されることを防ぐための入出力保護回路、そこで用いられる静電保護用MOS型ダイオード及びその入出力保護回路を備えた半導体装置に関するものである。
【0002】
【従来の技術】
半導体装置の静電耐圧向上のために、高濃度拡散層の周りを深い低濃度拡散層で包み込むことが提案されている(例えば、特開平06−334182号公報、特開平09−199674号公報、特開平11−17022号公報などを参照)。しかし、この構造でゲート電極を接地してMOS型ダイオードとして使用すると、低濃度拡散層を使用したがゆえに15V以下の低電圧動作は困難であった。
【0003】
低電圧(7〜15V程度)で動作する保護用素子として、互いに拡散濃度が少し濃いPN接合で形成するツェナーダイオードが考えられる。しかし、ツェナーダイオードではアバランシェブレイクダウン後に流れる電流が少ないので、入出力端子からの電荷の引抜きが悪く、印加電圧を下げきれずに内部回路用MOSトランジスタのゲート酸化膜破壊を起こす虞れがある。そのため、電荷引抜き能力を上げるためには、ダイオード面積を大きくすることが必要となり、高集積化の妨げとなる。
【0004】
【発明が解決しようとする課題】
そこで、本発明は、内部回路用MOSトランジスタの降伏電圧やゲート酸化膜耐圧よりも低い電圧で動作することができ、しかも電荷引抜き能力の高いMOS型ダイオードとそれを用いた入出力保護回路、さらにはその入出力回路を備えた半導体装置を提供することを目的とするものである。
【0005】
【課題を解決するための手段】
MOS型ダイオードでは、ソースがあるためにドレイン側のゲート電極端のアバランシェブレイクダウン(以下、ゲートモジュレーテッドブレイクダウンといい、その耐圧をゲートモジュレーテッド耐圧という)により発生する電流がドレイン、ソース、基板で構成する横形寄生バイポーラトランジスタのベース電流となり、ソース側にその電流を増幅して流すことができる(以下、バイポーラ動作といい、その電圧をバイポーラ動作電圧という)ため、電荷の引抜きがスムーズに行われ、素子面積の縮小化を図ることができる。
【0006】
そこで、本発明では、MOS型ダイオードとツェナーダイオードの利点を組み合わせて、MOS型ダイオードのソース、ドレイン部においてコンタクト用高濃度拡散層とそれを包み込むように深くて低濃度の拡散層を配置し、その低濃度拡散層により上昇する接合耐圧を下げるためにウエル又は基板の濃度を濃くすることにより、ソース、ドレインとウエル又は基板とのPN接合の耐圧が7〜15V程度の電圧でブレイクダウンするツェナーダイオードを形成して、低電圧で動作し、かつ、電荷の引抜きのよい静電保護用MOS型ダイオード構造とした。
【0007】
すなわち、本発明の静電保護用MOS型ダイオードは、内部回路と、内部回路に接続された入出力保護回路を備えた半導体装置における入出力保護回路に形成されたMOS型ダイオードであって、このMOS型ダイオードはMOSトランジスタと、このMOSトランジスタのゲート電極とソースとを導通させて一定電位を与える導電性配線とを備えたものである。そして、このMOS型ダイオードのMOSトランジスタは、ソース、ドレインのうち少なくともドレインが高濃度拡散層及びそれよりも低濃度で、その高濃度拡散層を包み込み、内部回路に形成された内部回路用MOSトランジスタのソース、ドレインよりも深く形成された低濃度拡散層を備えている。さらに、このMOS型ダイオードのMOSトランジスタのソース、ドレインが形成されているウエル又は基板で少なくともソース、ドレインと接する部分の濃度は、内部回路に形成された内部回路用MOSトランジスタの同領域よりも濃くされており、かつ、このMOS型ダイオードのMOSトランジスタのゲート電極近傍におけるドレインの高濃度拡散層とウエル又は基板との接合耐圧が内部回路に形成された内部回路用MOSトランジスタの定格電圧よりも高く、その内部回路用MOSトランジスタの接合耐圧及びゲート耐圧よりも低くなるように設定されている。そして、このMOS型ダイオードのMOSトランジスタのドレインの高濃度拡散層とウエル又は基板との接合のフレイクダウンにより発生する電流によりこのMOS型ダイオードのMOSトランジスタのドレイン、ソース及びウエル又は基板で構成される横形寄生バイポーラトランジスタが作動するようになっている。
本発明の入出力保護回路は、このMOS型ダイオードのドレインを外部入出力端子と内部回路に接続したものである。
ここで、入出力の語は、入力、出力、及び入力と出力を兼用したいわゆる入出力を含む広義の意味で使用している。
【0008】
【発明の実施の形態】
本発明にかかるMOS型ダイオードにおいて、ウエルが存在するときは、そのウエルは2層構造からなることが好ましい。その結果、下層のウエルを内部回路用MOSトランジスタのウエル形成と同じ工程で形成し、その下層ウエルにさらに不純物を注入してソース、ドレインと接する上層ウエルを形成することにより、MOS型ダイオードの上層ウエルの基板濃度を内部回路用MOSトランジスタのウエル濃度よりも高くすることができる。
【0009】
電荷引抜き効率をさらに高めるべく、ドレインの高濃度拡散層は、ゲート電極と間隔をもって設置されていることが好ましい。その結果、ウエル濃度を高めてもゲートモジュレーテッド耐圧の低下を抑制することができ、ウエル濃度を高めることにより、MOS型ダイオードのバイポーラ動作電圧を下げることができる。
【0010】
ドレインの低濃度拡散層の一態様は、ドレインの高濃度拡散層の底面及び側面の全てを包み込んだものである。
【0011】
ドレインの低濃度拡散層の他の態様は、ドレインの高濃度拡散層の一部分とウエル又は基板とが接合するように形成されたものである。この場合、ドレインの高濃度拡散層とウエル又は基板との接合部分の接合耐圧は、ドレインの高濃度拡散層とウエル又は基板との間に低濃度拡散層が存在する部分の接合耐圧に比べて低くなるので、バイポーラ動作の引き金になるベース電流をより低い電圧で流すことができ、MOS型ダイオードのバイポーラ動作電圧を下げることができる。
【0012】
ドレインの高濃度拡散層のエッジ部分には電界が集中しやすく、そのエッジ部分がウエル又は基板と接合していると破壊されやすいので、ドレインの高濃度拡散層の一部をウエル又は基板と接合させる部分は、ドレインの高濃度拡散層のエッジ部分を含まないことが好ましい。
【0014】
本発明にかかるMOS型ダイオードを構成するMOSトランジスタがNチャネル型である場合は、ゲート電極とソースとに与えられる一定電位は接地電位又は低電圧電源電位となる。
【0015】
また、本発明にかかるMOS型ダイオードを構成するMOSトランジスタがPチャネル型である場合は、ゲート電極とソースとに与えられる一定電位は高電圧電源電位となる。
【0016】
正負両側の高電圧に対して有効に作用させるための好ましい入出力保護回路では、MOS型ダイオードを構成するMOSトランジスタがCMOS型であり、構成されるMOS型ダイオードはNチャネルMOS型ダイオードとPチャネルMOS型ダイオードの両方を含み、NチャネルMOS型ダイオードではゲート電極とソースに接地電位又は低電圧電源電位を与え、PチャネルMOS型ダイオードではゲート電極とソースに高電圧電源電位を与える。
【0017】
また、本発明にかかる静電保護用MOS型ダイオードは以下の工程を含む製造方法により形成することができる。
(A)第1導電型の半導体基板表面にシリコン酸化膜を形成し、半導体基板のMOS型ダイオード形成予定領域にシリコン酸化膜を介してウエル用又は基板濃度調整用の第2導電型不純物を注入する注入工程、
(B)ソース、ドレイン形成予定領域に低濃度拡散層用の第1導電型不純物を注入する注入工程、
(C)LOCOS法により半導体基板表面に素子分離膜を形成する素子分離工程、
(D)MOS型ダイオード形成予定領域のシリコン酸化膜を除去した後、MOS型ダイオード形成予定領域の半導体基板表面にゲート酸化膜を形成する酸化膜形成工程、
(E)ゲート酸化膜上にゲート電極を形成するゲート電極形成工程、
(F)ソース、ドレイン形成予定領域に高濃度拡散層用の第1導電型不純物を低濃度拡散層用の第1導電型不純物よりも浅く注入する注入工程、
(G)熱処理を施してソース、ドレイン領域に高濃度拡散層及び低濃度拡散層を形成する熱拡散工程、
(H)ゲート電極とソースの高濃度拡散層とを導通させて一定電位を与える導電性配線を形成する配線工程。
【0018】
工程(A)での第2導電型不純物の注入工程がウエル用である場合は、その注入工程は、内部回路用MOSトランジスタのウエル形成とともに行なう注入工程と、静電保護用MOS型ダイオードのウエルの基板濃度を上げるために行なう注入工程とすることができる。これにより、静電保護用MOS型ダイオードのウエル濃度を内部回路用MOSトランジスタのウエル濃度よりも確実に、精度よく高くすることができる。
【0019】
工程(F)での高濃度拡散層用の第1導電型不純物の注入工程は、ドレイン領域上にゲート電極に隣接してレジスト層を形成した状態で行なうことができる。これにより、ドレインの高濃度拡散層をゲート電極と間隔をもって形成することができる。
【0020】
工程(B)での低濃度拡散層用の第1導電型不純物の注入工程は、工程(F)で形成される高濃度拡散層の一部分がウエルと接合するように、ゲート電極から離れたドレイン領域上にレジスト層を形成した状態で行なうことができる。
【0021】
【実施例】
図1は本発明の入出力保護回路をNチャネルMOS型ダイオードに適用した一実施例を示す断面図である。
N型シリコン基板2の表面で、NチャネルMOS型ダイオードを形成するために、素子分離用LOCOS酸化膜4で囲まれた素子領域に、Pウエル6が形成され、Pウエル6の内側の基板表面側には基板濃度を高めたP+-ウエル8が形成されて、二重拡散構造のウエルが形成されている。Pウエル6の基板濃度は内部回路用NチャネルMOSトランジスタのウエルの基板濃度と同じであり、例えば5×1015〜8×1016/cm3である。P+-ウエル8の表面濃度は例えば1×1017〜8×1017/cm3である。素子領域の基板表面にはゲート酸化膜10を介してポリシリコンゲート電極12が形成され、そのゲート電極12を挾んで二重拡散構造のソース14とドレイン16が形成されている。
【0022】
ソース14は表面側に高濃度(ドーズ量で1×1015〜8×1015ions/cm2)のN型拡散層(N+拡散層)14aが形成され、そのN+拡散層14aを包み込むように深くて低濃度(5×1017〜1×1019/cm3)のN型拡散層(N-拡散層)14bが形成されている。ドレイン16でも同様であり、表面側に高濃度(ドーズ量で1×1015〜8×1015ions/cm2)のN型拡散層(N+拡散層)16aが形成され、そのN+拡散層16aを包み込むように深くて低濃度(5×1017〜1×1019/cm3)のN型拡散層(N-拡散層)16bが形成されている。これらのN-拡散層14b,16bの深さは1〜2μmで、内部回路用NチャネルMOSトランジスタのソース、ドレインの拡散層の深さ0.3〜0.7μmよりも深く形成されている。
【0023】
このMOSトランジスタを保護回路用のMOS型ダイオードとするために、層間絶縁膜18に形成されたコンタクトホールを介してアルミニウム配線20によりソース14とゲート電極12が接続され、そのアルミニウム配線20には接地電位が与えられる。一方、層間絶縁膜18に形成された他のコンタクトホールを介してドレイン16にアルミニウム配線22が接続され、アルミニウム配線22は入出力端子24と内部回路に接続される。
【0024】
図1のNチャネルMOS型ダイオードの製造方法を図2に示す。
(A)N型シリコン基板2上にシリコン酸化膜26を形成した後、そのシリコン酸化膜26上に、NチャネルMOS型ダイオードを形成する領域(以下、PチャネルMOS型ダイオードを形成する領域も含めてMOS型ダイオード形成予定領域という)に開口をもつレジストパターン28を形成する。レジストパターン28をマスクにしてシリコン基板2に、シリコン酸化膜26を介して、50KeVのエネルギー、2×1012〜2×1013ions/cm2のドーズ量で約5×1015〜8×1016/cm3の濃度になるようにボロンを注入してPウエル6を形成する。内部回路の領域(図示は省略)では、この注入工程と同時に、内部回路用NチャネルMOSトランジスタのウエルが形成される。
その後、Pウエル6の内側領域の基板濃度を上げるために、50KeVのエネルギーで1×1013〜8×1013ions/cm2のドーズ量でボロンの追加注入を行ない、1000℃で3時間程度の拡散を行なって、表面濃度が約1×1017〜8×1017/cm3のP+-ウエル8を形成する。内部回路のウエルではこの追加注入は行なわない。
【0025】
(B)レジストパターン28を除去した後、写真製版により、P+-ウエル8の領域内でMOS型ダイオードのソース、ドレインになる領域に開口をもつレジストパターン30を形成し、それをマスクにして約60KeVのエネルギー、1×1014〜1×1015ions/cm2のドーズ量でリン注入を行なう。
【0026】
(C)レジストパターン30を除去した後、基板表面にシリコン窒化膜を形成し、写真製版とエッチングにより、MOS型ダイオード形成予定領域にそのシリコン窒化膜が残るようにシリコン窒化膜のパターン化を行なう。その後、1000℃で3時間程度の熱処理を施してLOCOS酸化を行ない、素子分離用のフィールド酸化膜4を形成する。このときの熱処理によりリン注入層が拡散して低濃度のソースN-拡散層14bとドレインN-拡散層16bとなる。このN-拡散層14bと16bが内部回路用NチャネルMOSトランジスタのソース、ドレインよりも深くなるように、工程(B)でのリン注入条件を設定しておく。
【0027】
(D)MOS型ダイオード形成予定領域のLOCOS酸化用シリコン窒化膜とシリコン酸化膜26を除去した後、ゲート酸化膜10を10〜25nmの厚さに形成する。
その後、ゲート酸化膜10上にポリシリコン膜を堆積し、写真製版とエッチングによりそのポリシリコン膜をパターン化してゲート電極12を形成する。
【0028】
(E)ソース、ドレインの高濃度拡散層を形成するために、ゲート電極12の端と、フィールド酸化膜4又は新たに形成したレジストパターンとをマスクとして、ゲート電極12に対し自己整合的にリン又はヒ素を50KeVのエネルギー、1×1015〜8×1015ions/cm2のドーズ量で注入し、N+拡散層14aとN+拡散層16aを形成する。この注入工程により、内部回路用NチャネルMOSトランジスタのソース、ドレインも形成される。その後、加熱処理を施すことにより、N+拡散層14a,16a及びN-拡散層14b,16bを活性化する。
これにより、表面側の高濃度拡散層と、それを包み込む深くて低濃度の拡散層とをもつ二重拡散構造のソース14とドレイン16が形成される。
その後、層間絶縁膜を形成し、コンタクトホールを開け、配線を形成することにより、図1に示したNチャネルMOS型ダイオードが完成する。
【0029】
本発明にかかるPチャネルMOS型ダイオードは、導電型を逆にすれば、図2と同様にして形成することができる。
以下、図1のNチャネルMOS型ダイオードをI型保護トランジスタという。
【0030】
図3は図1に示すI型保護トランジスタの電流・電圧特性を示す図である。縦軸はドレイン電流(アンペア(A))、横軸はドレイン電圧(ボルト(V))を示す。
A点はゲートモジュレーテッド耐圧、B点はドレインの接合耐圧、C点はバイポーラ動作電圧を示す。図1も参照して説明すると、A点はゲート電極12下でのドレイン16とP+-ウエル8の接合部分▲1▼の接合耐圧により決定され、B点はゲート電極12とは反対側のドレイン16とP+-ウエル8の接合部分▲2▼の接合耐圧により決定される。
【0031】
図3に示すように、図1に示すI型保護トランジスタでは、7V程度の低電圧(A点)で接合部分▲1▼のゲートモジュレーテッドブレイクダウンが起こって電荷の引抜きを開始することができる。さらに、13V程度の電圧(B点)以上では、接合部分▲2▼のブレイクダウンが起こり、14V程度の電圧(C点)では、そのブレイクダウンにより流れる電流を引き金とするバイポーラ動作(C点)により電荷引抜き能力を高めることができる。
【0032】
本発明によれば、MOS型ダイオードのバイポーラ動作電圧をさらに低くすることができる。図4は、その効果を実現したNチャネルMOS型ダイオードの他の実施例を示す断面図である。図5はそのNチャネルMOS型ダイオードのレイアウトを示す上面図である。図4に示す断面図は図5のA−A位置に沿ったものである。図1と同じ部分には同じ符号を付し、その説明は省略する。
【0033】
N型シリコン基板2の表面の素子分離用LOCOS酸化膜4で囲まれた素子領域に、Pウエル6が形成され、Pウエル6の内側の基板表面側には基板濃度を高めたP+-ウエル9が形成されて、二重拡散構造のウエルが形成されている。ここで、P+-ウエル9の表面濃度は例えば2×1017〜1×1018/cm3であり、図1のP+-ウエル8よりも高く設定されている。素子領域の基板表面にはゲート酸化膜10を介してゲート電極12が形成され、そのゲート電極12を挾んで二重拡散構造のソース14とドレイン17が形成されている。
【0034】
ソース14は表面側にN+拡散層14aがゲート電極12に隣接して形成され、そのN+拡散層14aを包み込むようにN-拡散層14bが形成されている。
ドレイン17は表面側に高濃度のN型拡散層(N+拡散層)17aがゲート電極12と間隔をもって形成され(接合部分▲1▼参照)、そのN+拡散層17aのゲート電極12側の下面部分及びエッジ部分19を包み込むように深くて低濃度のN型拡散層(N-拡散層)17bが形成されている。すなわち、N-拡散層17bはN+拡散層17aのゲート電極12とは反対側の下面部分(接合部分▲2▼参照)を覆わないように形成されており、その部分でN+拡散層17aとP+-ウエル9は接合している。
これらのN-拡散層14b,17bは、内部回路用MOSトランジスタのソース、ドレインの拡散層よりも深く形成されている。N+拡散層14a,17aの濃度及び深さは図1のN+拡散層14a,16aと同じであり、N-拡散層14b,16bの濃度及び深さは図1のN-拡散層14b,16bと同じである。
【0035】
このMOSトランジスタを保護回路用のMOS型ダイオードとするために、層間絶縁膜18に形成されたコンタクトホールを介してアルミニウム配線20によりソース14とゲート電極12が接続され、そのアルミニウム配線20には接地電位が与えられる。一方、層間絶縁膜18に形成された他のコンタクトホールを介してドレイン17にアルミニウム配線22が接続され、アルミニウム配線22は入出力端子24と内部回路に接続される。
【0036】
図4及び図5の実施例の製造方法を図6及び図7に示す。
(A)N型シリコン基板2上にシリコン酸化膜26を形成した後、そのシリコン酸化膜26上に、MOS型ダイオード形成予定領域に開口をもつレジストパターン28を形成する。レジストパターン28をマスクにしてシリコン基板2に、シリコン酸化膜26を介して、50KeVのエネルギー、2×1012〜2×1013ions/cm2のドーズ量で約5×1015〜8×1016/cm3の濃度になるようにボロンを注入してPウエル6を形成する。内部回路の領域(図示は省略)では、この注入工程と同時に、内部回路用NチャネルMOSトランジスタのウエルが形成される。
その後、Pウエル6の内側領域の基板濃度を上げるために、50KeVのエネルギー、1×1013〜1×1014ions/cm2のドーズ量でボロンの追加注入を行ない、1000℃で3時間程度の拡散を行なって、表面濃度が約2×1017〜1×1018/cm3のP+-ウエル9を形成する。内部回路のウエルではこの追加注入は行なわない。
【0037】
(B)レジストパターン28を除去した後、写真製版により、P+-ウエル9の領域内でMOS型ダイオードのソース、ドレインになる領域に開口をもつレジストパターン31を形成する。このとき、レジストパターン31は、レジストパターン31をマスクとして形成されるN-拡散層17bが、図4に示すように、後工程で形成されるN+拡散層17aの下面の一部を覆わない構成になるように、ゲート電極12から離れた側のドレイン領域上にも形成する。
レジストパターン31をマスクにして約60KeVのエネルギー、1×1014〜1×1015ions/cm2のドーズ量でリン注入を行なう。
【0038】
(C)レジストパターン31を除去した後、基板表面にシリコン窒化膜を形成し、写真製版とエッチングにより、MOS型ダイオード形成予定領域にそのシリコン窒化膜が残るようにシリコン窒化膜のパターン化を行なう。その後、1000℃で3時間程度の熱処理を施してLOCOS酸化を行ない、素子分離用のフィールド酸化膜4を形成する。このときの熱処理によりリン注入層が拡散して低濃度のソースN-拡散層14bとドレインN-拡散層17bとなる。このN-拡散層14bと17bが内部回路用MOSトランジスタのソース、ドレインよりも深くなるように、工程(B)でのリン注入条件を設定しておく。
【0039】
(D)MOS型ダイオード形成予定領域のLOCOS酸化用シリコン窒化膜とシリコン酸化膜26を除去した後、ゲート酸化膜10を形成する。このNチャネルMOS型ダイオードを例えば7V仕様の保護トランジスタとして使用する場合は、ゲート酸化膜の膜厚は10〜20nm程度である。
その後、ゲート酸化膜10上にポリシリコン膜を堆積し、写真製版とエッチングによりそのポリシリコン膜をパターン化してゲート電極12を形成する。
【0040】
(E)次に、写真製版により、ソース、ドレインの高濃度拡散層になる部分に開口をもつレジストパターン41を形成する。このとき、レジストパターン41は、後工程で形成されるN+拡散層17aがゲート電極12と間隔をもって配置されるように、ゲート電極12に隣接するN-拡散層17b上にも形成する。ゲート電極12に隣接してN-拡散層17b上に形成されるレジストパターン41の寸法Lは、後工程でN+拡散層17a形成用に注入される不純物が熱処理の際にゲート電極12方向へ拡散する拡散量の2倍以上の距離が必要であり、例えばレジストパターン41用の露光マスクパターン上の寸法でL=2μmである。
レジストパターン41をマスクにして50KeVのエネルギー、1×1015〜8×1015ions/cm2のドーズ量でリン又はヒ素の注入を行なう。この注入工程により、内部回路用NチャネルMOSトランジスタのソース、ドレイン形成予定領域にもリン又はヒ素が注入される。
【0041】
(F)レジストパターン41を除去した後、熱処理を施してN+拡散層14aとN+拡散層17aを形成するとともに、N-拡散層14b,17bを活性化する。
これにより、表面側の高濃度拡散層と、それを包み込む深くて低濃度の拡散層とをもつ二重拡散構造のソース14とドレイン17が形成される。
その後、層間絶縁膜を形成し、コンタクトホールを開け、配線を形成することにより、図4及び図5に示すNチャネルMOS型ダイオードが完成する。
【0042】
本発明にかかるPチャネルMOS型ダイオードは、導電型を逆にすれば、図4及び図5と同様に形成することができる。
以下、図4及び図5に示すNチャネルMOS型ダイオードをII型保護トランジスタという。
【0043】
図8は図4に示すII型保護トランジスタの電流・電圧特性を示す図である。縦軸はドレイン電流(アンペア(A))、横軸はドレイン電圧(ボルト(V))を示す。
A点はゲートモジュレーテッド耐圧、B点はドレインの接合耐圧、C点はバイポーラ動作電圧を示す。図4も参照して説明すると、A点はゲート電極12下でのドレイン17とP+-ウエル9の接合部分▲1▼の接合耐圧により決定され、B点はゲート電極12とは反対側のN+拡散層17aとP+-ウエル9の接合部分▲2▼の接合耐圧により決定される。
【0044】
ここで、I型保護トランジスタとII型保護トランジスタの構造を比較すると、P+-ウエル8よりもP+-ウエル9の方が表面濃度を高くして形成されている。I型保護トランジスタの構造でP+-ウエル8の表面濃度を高めると、接合部分▲1▼の耐圧が低下してしまい、その耐圧が半導体装置の定格電圧よりも低くなる場合には保護トランジスタとしての機能を果たせなくなる。しかし、II型保護トランジスタでは、図4及び図5に示すように、ドレイン側のN+拡散層17aをゲート電極12と間隔をもって配置しているので接合部分▲1▼での接合耐圧、すなわちゲートモジュレーテッド耐圧を高めることができ、図8に示すように、8V程度の低電圧(A点)で電荷の引抜きを開始することができる。
【0045】
さらに、II型保護トランジスタでは、接合部分▲2▼でドレイン側のN+拡散層17aとP+-ウエル9の一部分が接合しているので、バイポーラ動作の引き金になるベース電流を9V程度の電圧(B点)で流すことができる。そして、P+-ウエル9の基板濃度が高められていることも合わせて、11V程度の低電圧(C点)でバイポーラ動作が起こり、電荷引抜き能力を高めることができる。
【0046】
また、図4に示すII型保護トランジスタでは、電界が集中しやすいドレイン17のN+拡散層17aのエッジ部分19はN-拡散層17bにより覆われているので、エッジ部分19の破壊を防止することができる。
【0047】
上記に示すMOS型ダイオード、特にCMOS型ダイオードを用いて入出力保護回路を構成した例を図9に示す。
50はNチャネルMOS型ダイオード(Nchダイオード)であり、52はPチャネルMOS型ダイオード(Pchダイオード)である。Nchダイオード50及びPchダイオード52のドレインは、入出力端子24と内部回路の間に接続されている。Nchダイオード50のゲート電極とソースは接地端子に接続されて、接地電位が与えられている。Pchダイオードのゲート電極とソースは高電圧側電源端子40に接続されて、高電圧電源電位が与えられている。
【0048】
このような入出力保護回路は、例えば図10で記号54により示されるように、チップ58の周辺部で内部回路56のまわりに配置されて半導体装置60を構成する。
入出力保護回路としては、図9のようにNチャネルMOS型ダイオードとPチャネルMOS型ダイオードの両方を備えたものに限らず、いずれか一方のみを備えたものであってもよい。
特に、電源−GND間のように、双方向のダイオードが挿入できないような場合、I又はII型Nチャネル保護トランジスタを接続することで静電保護能力を大幅に高めることができる。
【0049】
上記のMOS型ダイオードでは、ソースは低濃度拡散層が高濃度拡散層の下面及び側面を全て包み込む2重拡散構造になっているが、本発明はこれに限定されるものではなく、ソースは一重拡散構造や、低濃度拡散層が高濃度拡散層の下面及び側面を全て包み込まずに、高濃度拡散層の一部分とウエルが接合している2重拡散構造など、他の構造であってもよい。
MOS型ダイオードのウエル濃度、拡散層濃度及びゲート酸化膜の膜厚は、上記実施例に限定されるものではなく、使用する仕様に応じて種々の変更が可能である。
【0050】
【発明の効果】
一般的に濃く浅い拡散層で形成したPN接合では逆方向特性においてリーク電流の大きい接合となり、大電流が流れた時に狭い範囲に電流が流れるために熱破壊を生じやすいが、請求項1のMOS型ダイオードにおいては、接合は深い拡散同士であるために逆方向電圧による電界が両拡散層で緩和できるために低い接合耐圧のものを形成してもリーク電流が少なく、また、ドレイン拡散層が深い拡散となっているために大電流を流した時にもこの接合が破壊しにくい。
またソース、ドレインが形成されている部分のウエル又は基板の濃度を上げ、ソース、ドレインに深い拡散を導入してもゲート電極近傍におけるドレインの高濃度拡散層とウエル又は基板の接合耐圧が内部回路用MOSトランジスタの定格電圧よりも高く、内部回路用MOSトランジスタの接合耐圧及びゲート耐圧よりも低くなるように設定したので、低い電圧で横型寄生バイポーラトランジスタを動作させることができる。
その結果、内部回路用MOSトランジスタの降伏電圧やゲート酸化膜耐圧よりも低い電圧で動作し、しかも電荷引抜き能力の高い静電保護用MOS型ダイオードを提供できる。
【0051】
請求項2に記載のMOS型ダイオードにおいては、ドレインの高濃度拡散層は、ゲート電極と間隔をもって設置されているようにしたので、ウエルの基板濃度を高めてもゲートモジュレーテッド耐圧の低下を抑制することができ、このMOS型ダイオードのバイポーラ動作電圧を下げることができる。
【0052】
請求項3に記載のMOS型ダイオードにおいては、ドレインの低濃度拡散層は、ドレインの高濃度拡散層の底面及び側面の全てを包み込んでいるようにしたので、製造が容易である。
【0053】
請求項4に記載のMOS型ダイオードにおいては、ドレインの高濃度拡散層の一部分がウエル又は基板と接合するように形成されているようにしたので、ドレインの高濃度拡散層とウエル又は基板との接合部分の接合耐圧は、ドレインの高濃度拡散層とウエル又は基板との間に低濃度拡散層が存在する部分の接合耐圧に比べて低くなり、バイポーラ動作の引き金になるベース電流をより低い電圧で流すことができる。
【0054】
請求項5に記載のMOS型ダイオードにおいては、ドレインの高濃度拡散層とウエル又は基板との接合部分は、ドレインの高濃度拡散層のエッジ部分を除く部分で形成されているようにしたので、電界が集中しやすいドレインの高濃度拡散層のエッジ部分が破壊されるのを防止することができる。
【0056】
これらのMOS型ダイオードを備えた請求項6の入出力保護回路は、内部回路用MOSトランジスタの降伏電圧やゲート酸化膜耐圧よりも低い電圧で動作して内部回路用MOSトランジスタを有効に保護することができるようになる。
【0057】
請求項6の入出力保護回路を備えた請求項7の半導体装置は、内部回路を有効に保護することができる。
【図面の簡単な説明】
【図1】NチャネルMOS型ダイオードの一実施例を示す断面図である。
【図2】図1のNチャネルMOS型ダイオードの製造方法の一例を示す工程断面図である。
【図3】I型保護トランジスタの電流・電圧特性を示す図である。
【図4】NチャネルMOS型ダイオードの他の実施例を示す断面図である。
【図5】同実施例のレイアウトを示す上面図である。
【図6】同実施例の製造方法の一例の前半を示す工程断面図である。
【図7】同製造方法の後半を示す工程断面図である。
【図8】 II型保護トランジスタの電流・電圧特性を示す図である。
【図9】入出力保護回路の一実施例を示す回路図である。
【図10】半導体装置のレイアウトを示す上面図である。
【符号の説明】
2 N型シリコン基板
4 素子分離用LOCOS酸化膜
6 Pウエル
8,9 高濃度のPウエル(P+-ウエル)
10 ゲート酸化膜
12 ポリシリコンゲート電極
14 ソース
14a ソースの高濃度拡散層(N+拡散層)
14b ソースの低濃度拡散層(N-拡散層)
16,17 ドレイン
16a,17a ドレインの高濃度拡散層(N+拡散層)
16b,17b ドレインの低濃度拡散層(N-拡散層)
18 層間絶縁膜
19,49 エッジ部分
20,22 アルミニウム配線
24 入出力端子
26 シリコン酸化膜
28,30,31,41 レジストパターン
40 高電圧側電源端子
50 NチャネルMOS型ダイオード(Nchダイオード)
52 PチャネルMOS型ダイオード(Pchダイオード)
Claims (7)
- 内部回路と、内部回路に接続された入出力保護回路を備えた半導体装置における前記入出力保護回路に形成されたMOS型ダイオードにおいて、
このMOS型ダイオードはMOSトランジスタと、このMOSトランジスタのゲート電極とソースとを導通させて一定電位を与える導電性配線とを備えたものであり、
前記MOSトランジスタは、ソース、ドレインのうち少なくともドレインが高濃度拡散層及びそれよりも低濃度で、その高濃度拡散層を包み込み、前記内部回路に形成された内部回路用MOSトランジスタのソース、ドレインよりも深く形成された低濃度拡散層を備え、
前記MOSトランジスタのソース、ドレインが形成されているウエル又は基板で少なくともソース、ドレインと接する部分の濃度は、前記内部回路用MOSトランジスタの同領域よりも濃くされており、かつ、このMOS型ダイオードの前記MOSトランジスタのゲート電極近傍におけるドレインの高濃度拡散層と前記ウエル又は基板との接合耐圧が前記内部回路用MOSトランジスタの定格電圧よりも高く、前記内部回路用MOSトランジスタの接合耐圧及びゲート耐圧よりも低く設定されており、
このMOS型ダイオードのMOSトランジスタのドレインの高濃度拡散層と前記ウエル又は基板との接合のブレイクダウンにより発生する電流によりこのMOS型ダイオードのMOSトランジスタのドレイン、ソース及びウエル又は基板で構成される横形寄生バイポーラトランジスタが作動するものであることを特徴とする静電保護用MOS型ダイオード。 - ドレインの高濃度拡散層は、前記ゲート電極と間隔をもって設置されている請求項1に記載のMOS型ダイオード。
- ドレインの低濃度拡散層は、ドレインの高濃度拡散層の底面及び側面の全てを包み込んでいる請求項1又は2に記載のMOS型ダイオード。
- ドレインの低濃度拡散層は、ドレインの高濃度拡散層のうちゲート電極とは反対側の一部分と前記ウエルとが接合するように形成されている請求項1又は2に記載のMOS型ダイオード。
- ドレインの高濃度拡散層と前記ウエル又は基板との接合部分は、ドレインの高濃度拡散層のエッジ部分を含まない請求項4に記載のMOS型ダイオード。
- 請求項1から5のいずれかに記載のMOS型ダイオードのドレインを外部入出力端子と内部回路に接続した半導体装置の入出力保護回路。
- 請求項6に記載の入出力保護回路を備えた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000247750A JP3734413B2 (ja) | 1999-10-26 | 2000-08-17 | 静電保護用mos型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-303589 | 1999-10-26 | ||
JP30358999 | 1999-10-26 | ||
JP2000247750A JP3734413B2 (ja) | 1999-10-26 | 2000-08-17 | 静電保護用mos型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001196466A JP2001196466A (ja) | 2001-07-19 |
JP3734413B2 true JP3734413B2 (ja) | 2006-01-11 |
Family
ID=26563564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000247750A Expired - Fee Related JP3734413B2 (ja) | 1999-10-26 | 2000-08-17 | 静電保護用mos型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3734413B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063134A (zh) * | 2017-12-01 | 2018-05-22 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi工艺的nmos器件及其构成的静电保护电路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005825A (ja) * | 2006-09-04 | 2007-01-11 | Fujitsu Ltd | 半導体装置の製造方法 |
KR100996183B1 (ko) | 2007-07-03 | 2010-11-24 | 주식회사 하이닉스반도체 | 정전기 방전 장치 |
JP5315903B2 (ja) * | 2007-10-02 | 2013-10-16 | 株式会社リコー | 半導体装置 |
JP5145191B2 (ja) * | 2008-10-16 | 2013-02-13 | セイコーNpc株式会社 | チャージポンプ回路 |
-
2000
- 2000-08-17 JP JP2000247750A patent/JP3734413B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063134A (zh) * | 2017-12-01 | 2018-05-22 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi工艺的nmos器件及其构成的静电保护电路 |
CN108063134B (zh) * | 2017-12-01 | 2021-02-05 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi工艺的nmos器件及其构成的静电保护电路 |
Also Published As
Publication number | Publication date |
---|---|
JP2001196466A (ja) | 2001-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4845410B2 (ja) | 半導体装置 | |
US6787849B2 (en) | Semiconductor devices and methods of manufacturing the same | |
JP2001352070A (ja) | 半導体装置およびその製造方法 | |
JP2004241613A (ja) | 半導体装置 | |
JP4584222B2 (ja) | 高耐圧トランジスタの製造方法 | |
US20050263843A1 (en) | Semiconductor device and fabrication method therefor | |
US5913122A (en) | Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions | |
JP2005136150A (ja) | 半導体装置及びその製造方法 | |
JP2001308321A (ja) | 半導体装置とその製造方法 | |
US6265251B1 (en) | Method to fabricate a thick oxide MOS transistor for electrostatic discharge protection in an STI process | |
JP4477309B2 (ja) | 高耐圧半導体装置及びその製造方法 | |
JP3734413B2 (ja) | 静電保護用mos型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置 | |
JP4477197B2 (ja) | 半導体装置の製造方法 | |
US6461921B1 (en) | Semiconductor device having channel stopper portions integrally formed as part of a well | |
JP2001284540A (ja) | 半導体装置およびその製造方法 | |
KR20040002733A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2004200359A (ja) | 半導体装置及びその製造方法 | |
JP2004039773A (ja) | 半導体装置及びその製造方法 | |
JP4304779B2 (ja) | 半導体装置およびその製造方法 | |
JP2882309B2 (ja) | 入力保護回路及び半導体集積回路装置の製造方法 | |
JP5925419B2 (ja) | オフトラ型esd保護素子およびその製造方法 | |
JP3788439B2 (ja) | 半導体装置の製造方法 | |
JP4417445B2 (ja) | 半導体装置及びその製造方法 | |
JP2004221223A (ja) | Mis型半導体装置及びその製造方法 | |
JP2005086140A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |