JP3237269B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3237269B2 JP3237269B2 JP03364393A JP3364393A JP3237269B2 JP 3237269 B2 JP3237269 B2 JP 3237269B2 JP 03364393 A JP03364393 A JP 03364393A JP 3364393 A JP3364393 A JP 3364393A JP 3237269 B2 JP3237269 B2 JP 3237269B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- diode
- ion implantation
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、同一基板上に異なる導
電型のＭＯＳ型トランジスタを形成した集積回路を持つ
相補型ＭＯＳ半導体装置における、外部からの過大な静
電気などのサージ入力から内部回路を保護するための構
造に関する。
電型のＭＯＳ型トランジスタを形成した集積回路を持つ
相補型ＭＯＳ半導体装置における、外部からの過大な静
電気などのサージ入力から内部回路を保護するための構
造に関する。
【０００２】
【従来の技術】従来の半導体装置における、静電気など
の外部からのサージ入力に対する保護としては、ボンデ
ィング・パッド部と内部回路の間に、拡散抵抗、ポリ・
シリコンなどの各種の抵抗や、ダイオード、トランジス
タなどを組み合わせて保護回路を構成し、保護してい
た。
の外部からのサージ入力に対する保護としては、ボンデ
ィング・パッド部と内部回路の間に、拡散抵抗、ポリ・
シリコンなどの各種の抵抗や、ダイオード、トランジス
タなどを組み合わせて保護回路を構成し、保護してい
た。
【０００３】
【発明が解決しようとする課題】近年、トランジスタの
微細化が進んで来ており、トランジスタの構造として
も、ホット・キャリア対策として、例えばドレイン拡散
層のゲート端に低濃度拡散層を設けたＬＤＤ（Lightly
Doped Drain）構造や、ヒ素とリンの拡散係数の違いを
利用して低濃度領域を設ける二重拡散構造が、２μｍ以
下のトランジスタチャネル長から積極的に採用されてき
ている。このようにトランジスタの微細化が進み、低濃
度領域をもったドレイン構造になってくるとチャネル長
の減少と相まって、トランジスタ自体のサージ入力に対
する破壊強度は著しく弱くなるため、従来の技術ではサ
ージ入力に対する保護効果が十分でなくなってくる。特
にトランジスタのドレインが直接ボンディング・パッド
につながれるような出力端子についてはトランジスタ自
体のサージ耐量が、出力端子のサージ耐量となるためト
ランジスタの微細化によるトランジスタのサージ耐量の
低下の影響を大きく受けてしまうという課題を有する。
そこで本発明はこのような課題を解決するもので、その
目的とするところは、トランジスタを微細化しても十分
な保護効果を持った相補型ＭＯＳ半導体装置を提供する
ことにある。
微細化が進んで来ており、トランジスタの構造として
も、ホット・キャリア対策として、例えばドレイン拡散
層のゲート端に低濃度拡散層を設けたＬＤＤ（Lightly
Doped Drain）構造や、ヒ素とリンの拡散係数の違いを
利用して低濃度領域を設ける二重拡散構造が、２μｍ以
下のトランジスタチャネル長から積極的に採用されてき
ている。このようにトランジスタの微細化が進み、低濃
度領域をもったドレイン構造になってくるとチャネル長
の減少と相まって、トランジスタ自体のサージ入力に対
する破壊強度は著しく弱くなるため、従来の技術ではサ
ージ入力に対する保護効果が十分でなくなってくる。特
にトランジスタのドレインが直接ボンディング・パッド
につながれるような出力端子についてはトランジスタ自
体のサージ耐量が、出力端子のサージ耐量となるためト
ランジスタの微細化によるトランジスタのサージ耐量の
低下の影響を大きく受けてしまうという課題を有する。
そこで本発明はこのような課題を解決するもので、その
目的とするところは、トランジスタを微細化しても十分
な保護効果を持った相補型ＭＯＳ半導体装置を提供する
ことにある。
【０００４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、第１導電型の半導体領域内に形成された第２
導電型のＭＯＳトランジスタと、前記第１導電型の半導
体領域内に第２導電型の高濃度不純物層を設けることに
よって形成された保護ダイオードと、前記保護ダイオー
ドの上方に位置し、かつ前記保護ダイオードと電気的に
接続されたボンディング・パッドと、を含む半導体装置
の製造方法において、前記第２導電型の高濃度不純物層
を形成するイオン注入工程は、前記第２導電型の高濃度
不純物層の不純物濃度を、前記ＭＯＳトランジスタのソ
ースまたはドレイン領域の不純物濃度よりも高くするた
めに、２回のイオン注入工程からなり、一方のイオン注
入工程は前記ＭＯＳトランジスタのソースまたはドレイ
ン領域へのイオン注入工程と同時におこなわれ、他方の
イオン注入工程は、前記ボンディング・パッド上に堆積
された絶縁層に開口部を形成するために用いられるフォ
トマスクと同一のフォトマスクを用いてパターニングさ
れたフォトレジストをマスクにしてイオン注入する工程
であることを特徴とする。また、本発明の半導体装置の
製造方法は、ＭＯＳトランジスタと、ボンディング・パ
ッドとを含み、前記ボンディング・パッド電極は第１導
電型の高濃度不純物層を介して第２導電型の半導体領域
と電気的に接続され、かつ、第２導電型の高濃度不純物
層を介して第１導電型の半導体領域と電気的に接続され
る半導体装置において、前記ボンディング・パッドは四
角形であり、前記ボンディング・パッドの下方に、前記
ボンディング・パッドの対角線に沿って、前記第１導電
型の半導体領域と前記第２導電型の半導体領域との境界
が設けられていることを特徴とする。
造方法は、第１導電型の半導体領域内に形成された第２
導電型のＭＯＳトランジスタと、前記第１導電型の半導
体領域内に第２導電型の高濃度不純物層を設けることに
よって形成された保護ダイオードと、前記保護ダイオー
ドの上方に位置し、かつ前記保護ダイオードと電気的に
接続されたボンディング・パッドと、を含む半導体装置
の製造方法において、前記第２導電型の高濃度不純物層
を形成するイオン注入工程は、前記第２導電型の高濃度
不純物層の不純物濃度を、前記ＭＯＳトランジスタのソ
ースまたはドレイン領域の不純物濃度よりも高くするた
めに、２回のイオン注入工程からなり、一方のイオン注
入工程は前記ＭＯＳトランジスタのソースまたはドレイ
ン領域へのイオン注入工程と同時におこなわれ、他方の
イオン注入工程は、前記ボンディング・パッド上に堆積
された絶縁層に開口部を形成するために用いられるフォ
トマスクと同一のフォトマスクを用いてパターニングさ
れたフォトレジストをマスクにしてイオン注入する工程
であることを特徴とする。また、本発明の半導体装置の
製造方法は、ＭＯＳトランジスタと、ボンディング・パ
ッドとを含み、前記ボンディング・パッド電極は第１導
電型の高濃度不純物層を介して第２導電型の半導体領域
と電気的に接続され、かつ、第２導電型の高濃度不純物
層を介して第１導電型の半導体領域と電気的に接続され
る半導体装置において、前記ボンディング・パッドは四
角形であり、前記ボンディング・パッドの下方に、前記
ボンディング・パッドの対角線に沿って、前記第１導電
型の半導体領域と前記第２導電型の半導体領域との境界
が設けられていることを特徴とする。
【０００５】
【０００６】
【０００７】
【０００８】
【０００９】
【００１０】
【実施例】図１は本発明の第１の実施例を表わす平面図
であり、図２（ａ）〜（ｄ）は本発明の第１の実施例を
表わす、主要製造工程断面図である。図１中Ａ−Ａ’の
断面が図２（ｄ）に対応している。
であり、図２（ａ）〜（ｄ）は本発明の第１の実施例を
表わす、主要製造工程断面図である。図１中Ａ−Ａ’の
断面が図２（ｄ）に対応している。
【００１１】以下、図１、及び図２（ａ）〜（ｄ）にし
たがい、第１の実施例を説明する。
たがい、第１の実施例を説明する。
【００１２】図１において、１０４はＮチャネル・トラ
ンジスタのゲート電極であり、１０７はソース電極であ
り、１０８はドレイン電極である。
ンジスタのゲート電極であり、１０７はソース電極であ
り、１０８はドレイン電極である。
【００１３】１０９は本発明の趣旨によるパッド領域下
に位置する静電気保護ダイオードのＮ型高濃度拡散層で
あり、外部からの過大入力電流がこの領域を流れるの
で、なるべく大きな面積とすることが望ましい。
に位置する静電気保護ダイオードのＮ型高濃度拡散層で
あり、外部からの過大入力電流がこの領域を流れるの
で、なるべく大きな面積とすることが望ましい。
【００１４】１１０はＰ型ウェル接続領域であり、外部
からの過大入力が流れるので、Ｎ型拡散層１０９の近傍
になるべく大きな面積で配置することが望ましい。
からの過大入力が流れるので、Ｎ型拡散層１０９の近傍
になるべく大きな面積で配置することが望ましい。
【００１５】１１２は本発明の趣旨によるパッド領域下
に位置する静電気保護ダイオードの、不純物濃度が他の
領域より高いＮ型高濃度拡散層であり、１１４はコンタ
クトホールであり、１１５は配線電極であり、１１６は
パッド電極であり、１２０はパッド開孔部である。
に位置する静電気保護ダイオードの、不純物濃度が他の
領域より高いＮ型高濃度拡散層であり、１１４はコンタ
クトホールであり、１１５は配線電極であり、１１６は
パッド電極であり、１２０はパッド開孔部である。
【００１６】次に、図１に示した第１の実施例につい
て、図２（ａ）〜（ｄ）にしたがって製造方法とともに
さらに詳しく説明する。
て、図２（ａ）〜（ｄ）にしたがって製造方法とともに
さらに詳しく説明する。
【００１７】（図２（ａ）） まず、Ｐ型シリコン基板
１０１上に、Ｐ型ウェル領域１０２を形成する。例え
ば、Ｐ型ウェルにはホウ素を２×１０12ｃｍ-2イオン注
入することにより形成する。次に、ＬＯＣＯＳ（シリコ
ンの局所酸化）法によって、素子分離膜１０３を形成し
た後、熱酸化法によりゲート酸化膜を形成し、Ｎチャネ
ル・トランジスタのゲート電極１０４を形成する。
１０１上に、Ｐ型ウェル領域１０２を形成する。例え
ば、Ｐ型ウェルにはホウ素を２×１０12ｃｍ-2イオン注
入することにより形成する。次に、ＬＯＣＯＳ（シリコ
ンの局所酸化）法によって、素子分離膜１０３を形成し
た後、熱酸化法によりゲート酸化膜を形成し、Ｎチャネ
ル・トランジスタのゲート電極１０４を形成する。
【００１８】次にＮチャネル・トランジスタのＬＤＤ構
造の低濃度ドレイン領域１０５を形成するため、例えば
ヒ素を４０ｋｅＶのエネルギーで１×１０14ｃｍ-2イオ
ン注入する。
造の低濃度ドレイン領域１０５を形成するため、例えば
ヒ素を４０ｋｅＶのエネルギーで１×１０14ｃｍ-2イオ
ン注入する。
【００１９】次に、トランジスタのソース、ドレイン領
域と同時に、パッド領域下に位置する静電気保護ダイオ
ードの高濃度拡散領域を形成する。
域と同時に、パッド領域下に位置する静電気保護ダイオ
ードの高濃度拡散領域を形成する。
【００２０】まず、例えば二酸化シリコンを化学的気相
成長（以下、ＣＶＤとする）法により堆積し、エッチバ
ックすることによって、ゲート電極１０４の側壁に、サ
イドウォール・スぺーサ１０６を形成する。
成長（以下、ＣＶＤとする）法により堆積し、エッチバ
ックすることによって、ゲート電極１０４の側壁に、サ
イドウォール・スぺーサ１０６を形成する。
【００２１】その後、Ｎチャネル・トランジスタ領域と
本発明の趣旨によるパッド下の静電気保護ダイオード領
域に選択的に、例えばリンを６０ｋｅＶのエネルギーで
４×１０15ｃｍ-2イオン注入して、Ｎチャネル・トラン
ジスタのソース領域１０７、ドレイン領域１０８、静電
気保護ダイオードのＮ型高濃度拡散領域１０９を形成す
る。
本発明の趣旨によるパッド下の静電気保護ダイオード領
域に選択的に、例えばリンを６０ｋｅＶのエネルギーで
４×１０15ｃｍ-2イオン注入して、Ｎチャネル・トラン
ジスタのソース領域１０７、ドレイン領域１０８、静電
気保護ダイオードのＮ型高濃度拡散領域１０９を形成す
る。
【００２２】次に、静電気保護ダイオードのＰ型ウェル
接続領域１１０に選択的に、例えばホウ素を４０ｋｅＶ
のエネルギーで５×１０15ｃｍ-2イオン注入する。この
時、Ｐ型ウェル接続領域１１０は、静電気保護ダイオー
ドのＮ型高濃度拡散領域１０９の少なくとも一辺に相対
する位置に形成する必要があり、図１に示すように、取
り囲むように形成することが望ましい。
接続領域１１０に選択的に、例えばホウ素を４０ｋｅＶ
のエネルギーで５×１０15ｃｍ-2イオン注入する。この
時、Ｐ型ウェル接続領域１１０は、静電気保護ダイオー
ドのＮ型高濃度拡散領域１０９の少なくとも一辺に相対
する位置に形成する必要があり、図１に示すように、取
り囲むように形成することが望ましい。
【００２３】（図２（ｂ）） 次に、本発明の趣旨によ
る静電気保護ダイオードのＮ型高濃度拡散層の不純物濃
度を、他の領域の高濃度拡散層のそれより高くする。こ
のため、まず、パッド開口部と同じフォトマスクを用い
たフォトリソグラフィにより、フォトレジスト１１１を
パッド開口部と同様のパターンに形成する。
る静電気保護ダイオードのＮ型高濃度拡散層の不純物濃
度を、他の領域の高濃度拡散層のそれより高くする。こ
のため、まず、パッド開口部と同じフォトマスクを用い
たフォトリソグラフィにより、フォトレジスト１１１を
パッド開口部と同様のパターンに形成する。
【００２４】その後、例えばリンを７０ＫｅＶのエネル
ギーで１×１０16ｃｍ-2イオン注入し、本発明の趣旨に
よる、パッド領域のＮ型高濃度拡散層１１２を形成す
る。
ギーで１×１０16ｃｍ-2イオン注入し、本発明の趣旨に
よる、パッド領域のＮ型高濃度拡散層１１２を形成す
る。
【００２５】（図２（ｃ）） 次に、フォトレジストを
剥離した後、フィールド絶縁膜１１３として二酸化シリ
コンを、例えばＣＶＤ法により５０００Å形成する。
剥離した後、フィールド絶縁膜１１３として二酸化シリ
コンを、例えばＣＶＤ法により５０００Å形成する。
【００２６】次に、高濃度拡散層と配線層とを接続する
コンタクトホール１１４を開ける。
コンタクトホール１１４を開ける。
【００２７】この時、本発明の趣旨により、パッド電極
とＮ型高濃度拡散層１０９、１１２とを接続するコンタ
クトホール１１４は、パッド開口部より外側に位置する
必要がある。
とＮ型高濃度拡散層１０９、１１２とを接続するコンタ
クトホール１１４は、パッド開口部より外側に位置する
必要がある。
【００２８】その後、配線電極１１５、およびパッド電
極１１６として、たとえばアルミニウムを１μｍスパッ
タ法により形成する。この時、Ｐ型ウェル接続領域１１
０が負電源に接続されるよう配線する必要がある。それ
により、パッド電極に正常な入力が印加されたときは、
Ｎ型高濃度拡散層１１２とＰ型ウェル領域１０２よりな
るダイオードの逆方向の電圧となって絶縁され、過大な
入力が印加されたときにのみ前記ダイオードに降伏電流
が流れる。
極１１６として、たとえばアルミニウムを１μｍスパッ
タ法により形成する。この時、Ｐ型ウェル接続領域１１
０が負電源に接続されるよう配線する必要がある。それ
により、パッド電極に正常な入力が印加されたときは、
Ｎ型高濃度拡散層１１２とＰ型ウェル領域１０２よりな
るダイオードの逆方向の電圧となって絶縁され、過大な
入力が印加されたときにのみ前記ダイオードに降伏電流
が流れる。
【００２９】次にパッシベーション膜１１７として、例
えば窒化シリコンをＣＶＤ法により１．２μｍ形成す
る。
えば窒化シリコンをＣＶＤ法により１．２μｍ形成す
る。
【００３０】（図２（ｄ）） 最後に、たとえば四フッ
化炭素のプラズマでパッシベーション膜１１７をエッチ
ングしてパッド開口部１１８を形成する。
化炭素のプラズマでパッシベーション膜１１７をエッチ
ングしてパッド開口部１１８を形成する。
【００３１】以上をもって、本発明の第１の実施例とす
る。
る。
【００３２】以上述べたように、本実施例のようにパッ
ド電極に、静電気保護ダイオードを接続することによっ
て、外部からの正常な入力に対してはダイオードの逆バ
イアスとなって絶縁され、また、静電気などの過大な入
力に対しては、ダイオードの逆方向降伏電流によって吸
収し、内部の回路を保護することができる。
ド電極に、静電気保護ダイオードを接続することによっ
て、外部からの正常な入力に対してはダイオードの逆バ
イアスとなって絶縁され、また、静電気などの過大な入
力に対しては、ダイオードの逆方向降伏電流によって吸
収し、内部の回路を保護することができる。
【００３３】また、前記ダイオードのＮ型高濃度拡散層
１１２の不純物濃度を、他のＮ型高濃度拡散層より高く
した事により、前記ダイオードの降伏電圧は内部回路の
ＰＮ接合の降伏電圧より低いので、外部からの過大な入
力は前記ダイオードによって吸収され、該降伏電圧以上
の電圧が内部の高インピーダンス回路に印加されること
はない。
１１２の不純物濃度を、他のＮ型高濃度拡散層より高く
した事により、前記ダイオードの降伏電圧は内部回路の
ＰＮ接合の降伏電圧より低いので、外部からの過大な入
力は前記ダイオードによって吸収され、該降伏電圧以上
の電圧が内部の高インピーダンス回路に印加されること
はない。
【００３４】Ｐ型ウェル領域とＮ型高濃度拡散層からな
るＰＮ接合ダイオードの、逆方向降伏電圧とＮ型高濃度
拡散層のリンのイオン注入量、およびＰ型ウェル領域の
ホウ素のイオン注入量との関係を図３のグラフに示す。
本実施例においてはＰウェル領域１０２の注入量は２×
１０12ｃｍ-2、Ｎ型高濃度拡散層１１２のイオン注入量
は１×１０16ｃｍ-2なので降伏電圧は約１０．５Ｖとな
る。また、Ｎチャネル・トランジスタのソース領域１０
７、ドレイン領域１０８のイオン注入量は４×１０15ｃ
ｍ-2であるので、その降伏電圧は約１２．８Ｖであり、
外部から静電気などの過大な入力があっても、１０．５
Ｖ以上の電圧が内部回路に加わることはないので、破壊
することはない。
るＰＮ接合ダイオードの、逆方向降伏電圧とＮ型高濃度
拡散層のリンのイオン注入量、およびＰ型ウェル領域の
ホウ素のイオン注入量との関係を図３のグラフに示す。
本実施例においてはＰウェル領域１０２の注入量は２×
１０12ｃｍ-2、Ｎ型高濃度拡散層１１２のイオン注入量
は１×１０16ｃｍ-2なので降伏電圧は約１０．５Ｖとな
る。また、Ｎチャネル・トランジスタのソース領域１０
７、ドレイン領域１０８のイオン注入量は４×１０15ｃ
ｍ-2であるので、その降伏電圧は約１２．８Ｖであり、
外部から静電気などの過大な入力があっても、１０．５
Ｖ以上の電圧が内部回路に加わることはないので、破壊
することはない。
【００３５】また、前記ダイオードをパッド電極の下に
配置することによって、大面積、すなわち過大入力の吸
収効率の高いダイオードを、素子面積を広げる事なく形
成できる。
配置することによって、大面積、すなわち過大入力の吸
収効率の高いダイオードを、素子面積を広げる事なく形
成できる。
【００３６】また、前記ダイオードのＮ型高濃度拡散層
１１２の近傍に、負電源に接続されたＰ型領域１１０が
配置されているため、前記ダイオードによって吸収され
た過大入力電流が、内部回路に達する事なく、電源線に
逃がすことができる。
１１２の近傍に、負電源に接続されたＰ型領域１１０が
配置されているため、前記ダイオードによって吸収され
た過大入力電流が、内部回路に達する事なく、電源線に
逃がすことができる。
【００３７】また、パッド電極１１６とＮ型高濃度拡散
層１０９とを接続するコンタクトホールが、パッド開口
部より外側に形成されているので、パッド電極表面は完
全に平坦であり、ワイヤ・ボンディングする際のワイヤ
の密着性を悪くすることはない。
層１０９とを接続するコンタクトホールが、パッド開口
部より外側に形成されているので、パッド電極表面は完
全に平坦であり、ワイヤ・ボンディングする際のワイヤ
の密着性を悪くすることはない。
【００３８】また、前記ダイオードのＮ型高濃度拡散層
１１２は、パッド開口部と同一のフォトマスクを使用し
て形成できるので、フォトマスク枚数を増やすことな
く、本発明を実施することができる。
１１２は、パッド開口部と同一のフォトマスクを使用し
て形成できるので、フォトマスク枚数を増やすことな
く、本発明を実施することができる。
【００３９】次に、本発明の第２の実施例について説明
する。
する。
【００４０】図４（ａ）〜（ｃ）は本発明の第２の実施
例を表わす、主要製造工程断面図である。
例を表わす、主要製造工程断面図である。
【００４１】以下、図４（ａ）〜（ｃ）にしたがい、第
２の実施例を説明する。
２の実施例を説明する。
【００４２】（図４（ａ）） まず、Ｐ型シリコン基板
上に、第１の実施例と同様にして、Ｐ型ウェル領域２０
１、素子分離膜２０３、ゲート電極２０４、ＬＤＤ構造
の低濃度ドレイン領域２０５、ゲート・サイドウォール
スペーサ２０６、ソース領域２０７、ドレイン領域２０
８、静電気保護ダイオードのＮ型高濃度拡散領域２０
９、静電気保護ダイオードのＰ型ウェル接続領域２１
０、パッド開口部と同様なパターンのフォトレジスト２
１１を形成する。
上に、第１の実施例と同様にして、Ｐ型ウェル領域２０
１、素子分離膜２０３、ゲート電極２０４、ＬＤＤ構造
の低濃度ドレイン領域２０５、ゲート・サイドウォール
スペーサ２０６、ソース領域２０７、ドレイン領域２０
８、静電気保護ダイオードのＮ型高濃度拡散領域２０
９、静電気保護ダイオードのＰ型ウェル接続領域２１
０、パッド開口部と同様なパターンのフォトレジスト２
１１を形成する。
【００４３】（図４（ｂ）） その後、例えばホウ素を
２００ＫｅＶのエネルギーで１×１０15ｃｍ-2イオン注
入し、本発明の趣旨による、パッド領域下のＰ型高濃度
拡散層２１２を形成する。
２００ＫｅＶのエネルギーで１×１０15ｃｍ-2イオン注
入し、本発明の趣旨による、パッド領域下のＰ型高濃度
拡散層２１２を形成する。
【００４４】この時、Ｐ型高濃度拡散層２１２は、Ｐ型
ウェル領域２０１とＮ型高濃度拡散領域２０９との境界
面部分に埋め込まれるよう形成されなければならない。
ウェル領域２０１とＮ型高濃度拡散領域２０９との境界
面部分に埋め込まれるよう形成されなければならない。
【００４５】次に、第１の実施例と同様に、フィールド
絶縁膜１１３を形成する。
絶縁膜１１３を形成する。
【００４６】（図４（ｃ）） 次に、第１の実施例と同
様にして、配線電極２１５、パッド電極２１６、パッシ
ベーション膜２１７を形成する。
様にして、配線電極２１５、パッド電極２１６、パッシ
ベーション膜２１７を形成する。
【００４７】以上をもって、本発明の第２の実施例とす
る。
る。
【００４８】本実施例のように、パッド領域の下に、パ
ッド電極に接続された、Ｎ型高濃度拡散層２０９とＰ型
高濃度拡散層２１２とからなる、静電気保護ダイオード
を形成したことにより、前記ダイオードの逆方向降伏電
圧は約７．８Ｖとなった。したがって、外部から過大な
入力があっても、内部回路には７．８Ｖ以上の電圧が印
加されることはなく、内部回路が破壊されることはな
い。
ッド電極に接続された、Ｎ型高濃度拡散層２０９とＰ型
高濃度拡散層２１２とからなる、静電気保護ダイオード
を形成したことにより、前記ダイオードの逆方向降伏電
圧は約７．８Ｖとなった。したがって、外部から過大な
入力があっても、内部回路には７．８Ｖ以上の電圧が印
加されることはなく、内部回路が破壊されることはな
い。
【００４９】次に、本発明の第３の実施例について説明
する。
する。
【００５０】図５は本発明の第３の実施例を表わす平面
図であり、図６（ａ）〜（ｄ）は本発明の第３の実施例
を表わす、主要製造工程断面図である。図５中Ｂ−Ｂ’
の断面が図６（ｄ）に対応している。
図であり、図６（ａ）〜（ｄ）は本発明の第３の実施例
を表わす、主要製造工程断面図である。図５中Ｂ−Ｂ’
の断面が図６（ｄ）に対応している。
【００５１】以下、図５、及び図６（ａ）〜（ｄ）にし
たがい、第３の実施例を説明する。
たがい、第３の実施例を説明する。
【００５２】図５において、３０３はＮ型ウェル領域で
あり、それ以外はすべてＰ型ウェル領域である。３０５
はＮチャネル・トランジスタのゲート電極であり、３０
９はソース電極であり、３１０はドレイン電極である。
あり、それ以外はすべてＰ型ウェル領域である。３０５
はＮチャネル・トランジスタのゲート電極であり、３０
９はソース電極であり、３１０はドレイン電極である。
【００５３】３１１は本発明の趣旨によるパッド領域下
に位置する静電気保護ダイオードのＮ型高濃度拡散層で
あり、外部からの過大入力電流がこの領域を流れるの
で、なるべく大きな面積とすることが望ましい。３１３
は前記静電気保護ダイオードのＰ型ウェル接続領域であ
り、外部からの過大入力電流がこの領域を流れるので、
Ｎ型高濃度拡散層３１１の近傍になるべく大きな面積で
配置することが望ましい。
に位置する静電気保護ダイオードのＮ型高濃度拡散層で
あり、外部からの過大入力電流がこの領域を流れるの
で、なるべく大きな面積とすることが望ましい。３１３
は前記静電気保護ダイオードのＰ型ウェル接続領域であ
り、外部からの過大入力電流がこの領域を流れるので、
Ｎ型高濃度拡散層３１１の近傍になるべく大きな面積で
配置することが望ましい。
【００５４】３１４は本発明の趣旨によるパッド領域下
に位置する、もう一方の静電気保護ダイオードのＰ型高
濃度拡散層であり、外部からの過大入力電流がこの領域
を流れるので、なるべく大きな面積とすることが望まし
い。３１２は前記静電気保護ダイオードのＮ型ウェル接
続領域であり、外部からの過大入力電流がこの領域を流
れるので、Ｐ型高濃度拡散層３１４の近傍になるべく大
きな面積で配置することが望ましい。
に位置する、もう一方の静電気保護ダイオードのＰ型高
濃度拡散層であり、外部からの過大入力電流がこの領域
を流れるので、なるべく大きな面積とすることが望まし
い。３１２は前記静電気保護ダイオードのＮ型ウェル接
続領域であり、外部からの過大入力電流がこの領域を流
れるので、Ｐ型高濃度拡散層３１４の近傍になるべく大
きな面積で配置することが望ましい。
【００５５】３１７はコンタクトホールであり、３１８
は配線電極であり、３１９はパッド電極であり、３２１
はパッド開孔部である。
は配線電極であり、３１９はパッド電極であり、３２１
はパッド開孔部である。
【００５６】次に、図５に示した第３の実施例につい
て、図６（ａ）〜（ｄ）にしたがって製造方法とともに
さらに詳しく説明する。
て、図６（ａ）〜（ｄ）にしたがって製造方法とともに
さらに詳しく説明する。
【００５７】（図６（ａ）） まず、Ｐ型シリコン基板
３０１上に、Ｐ型ウェル領域３０２、Ｎ型ウェル領域３
０３を形成する。例えば、Ｐ型ウェルにはホウ素を２×
１０12ｃｍ-2、Ｎ型ウェルにはリンを１×１０12ｃｍ-2
イオン注入することにより形成する。
３０１上に、Ｐ型ウェル領域３０２、Ｎ型ウェル領域３
０３を形成する。例えば、Ｐ型ウェルにはホウ素を２×
１０12ｃｍ-2、Ｎ型ウェルにはリンを１×１０12ｃｍ-2
イオン注入することにより形成する。
【００５８】次に、ＬＯＣＯＳ（シリコンの局所酸化）
法によって、素子分離膜３０４を形成した後、熱酸化法
によりゲート酸化膜を形成し、Ｎチャネル・トランジス
タのゲート電極３０５を形成する。
法によって、素子分離膜３０４を形成した後、熱酸化法
によりゲート酸化膜を形成し、Ｎチャネル・トランジス
タのゲート電極３０５を形成する。
【００５９】次にＮチャネル・トランジスタのＬＤＤ構
造の低濃度ドレイン領域３０６を形成するため、例えば
ヒ素を４０ｋｅＶのエネルギーで１×１０14ｃｍ-2イオ
ン注入する。
造の低濃度ドレイン領域３０６を形成するため、例えば
ヒ素を４０ｋｅＶのエネルギーで１×１０14ｃｍ-2イオ
ン注入する。
【００６０】（図６（ｂ）） 次に、トランジスタのソ
ース、ドレイン領域と同時に、本発明の趣旨によるパッ
ド領域下に位置する、Ｐ型ウェル領域上の静電気保護ダ
イオード（以下、ダイオードＡとする）と、Ｎ型ウェル
領域上の静電気保護ダイオード（以下、ダイオードＢと
する）とを形成する。
ース、ドレイン領域と同時に、本発明の趣旨によるパッ
ド領域下に位置する、Ｐ型ウェル領域上の静電気保護ダ
イオード（以下、ダイオードＡとする）と、Ｎ型ウェル
領域上の静電気保護ダイオード（以下、ダイオードＢと
する）とを形成する。
【００６１】まず、例えば二酸化シリコンを化学的気相
成長（以下、ＣＶＤとする）法により堆積し、エッチバ
ックすることによって、ゲート電極３０５の側壁に、サ
イドウォール・スぺーサ３０７を形成する。
成長（以下、ＣＶＤとする）法により堆積し、エッチバ
ックすることによって、ゲート電極３０５の側壁に、サ
イドウォール・スぺーサ３０７を形成する。
【００６２】その後、Ｎチャネル・トランジスタ領域、
ダイオードＡの領域、Ｎ型ウェル接続領域以外をフォト
レジスト３０８で被覆して、例えばリンを６０ｋｅＶの
エネルギーで４×１０15ｃｍ-2イオン注入して、Ｎチャ
ネル・トランジスタのソース領域３０９、ドレイン領域
３１０、ダイオードＡのＮ型高濃度拡散領域３１１、Ｎ
型ウェル接続領域３１２を形成する。さらに、Ｎ型高濃
度拡散領域３１１にのみ選択的に、例えばリンを６０ｋ
ｅＶのエネルギーで４×１０15ｃｍ-2イオン注入する。
ダイオードＡの領域、Ｎ型ウェル接続領域以外をフォト
レジスト３０８で被覆して、例えばリンを６０ｋｅＶの
エネルギーで４×１０15ｃｍ-2イオン注入して、Ｎチャ
ネル・トランジスタのソース領域３０９、ドレイン領域
３１０、ダイオードＡのＮ型高濃度拡散領域３１１、Ｎ
型ウェル接続領域３１２を形成する。さらに、Ｎ型高濃
度拡散領域３１１にのみ選択的に、例えばリンを６０ｋ
ｅＶのエネルギーで４×１０15ｃｍ-2イオン注入する。
【００６３】（図６（ｃ）） 次に、Ｐ型ウェル接続領
域３１３と、ダイオードＢのＰ型高濃度拡散領域３１４
以外をフォトレジスト３１５で被覆して、例えばホウ素
を４０ｋｅＶのエネルギーで５×１０15ｃｍ-2イオン注
入する。さらに、Ｐ型高濃度拡散領域３１４にのみ選択
的に、例えばホウ素を４０ｋｅＶのエネルギーで５×１
０15ｃｍ-2イオン注入する。
域３１３と、ダイオードＢのＰ型高濃度拡散領域３１４
以外をフォトレジスト３１５で被覆して、例えばホウ素
を４０ｋｅＶのエネルギーで５×１０15ｃｍ-2イオン注
入する。さらに、Ｐ型高濃度拡散領域３１４にのみ選択
的に、例えばホウ素を４０ｋｅＶのエネルギーで５×１
０15ｃｍ-2イオン注入する。
【００６４】（図６（ｄ）） 次に、フォトレジストを
剥離した後、フィールド絶縁膜３１６として二酸化シリ
コンを、例えばＣＶＤ法により５０００Å形成する。
剥離した後、フィールド絶縁膜３１６として二酸化シリ
コンを、例えばＣＶＤ法により５０００Å形成する。
【００６５】次に、高濃度拡散層と配線層とを接続する
コンタクトホールを開ける。この時、本発明の趣旨によ
り、パッド電極とＮ型高濃度拡散層３１１、Ｐ型高濃度
拡散層３１２とを接続するコンタクトホール３１７は、
パッド開口部より外側に位置する必要がある。その後、
配線電極３１８、およびパッド電極３１９として、たと
えばアルミニウムを１μｍスパッタ法により形成する。
コンタクトホールを開ける。この時、本発明の趣旨によ
り、パッド電極とＮ型高濃度拡散層３１１、Ｐ型高濃度
拡散層３１２とを接続するコンタクトホール３１７は、
パッド開口部より外側に位置する必要がある。その後、
配線電極３１８、およびパッド電極３１９として、たと
えばアルミニウムを１μｍスパッタ法により形成する。
【００６６】この時、Ｎ型ウェル接続領域３１２が正電
源に、Ｐ型ウェル接続領域３１２が負電源に接続される
よう配線する必要がある。
源に、Ｐ型ウェル接続領域３１２が負電源に接続される
よう配線する必要がある。
【００６７】次にパッシベーション膜３２０として、例
えば窒化シリコンをＣＶＤ法により１．２μｍ形成し、
パッド開口部３２１を形成する。
えば窒化シリコンをＣＶＤ法により１．２μｍ形成し、
パッド開口部３２１を形成する。
【００６８】以上をもって、本発明の第３の実施例とす
る。
る。
【００６９】本実施例のように、正電源に接続されたダ
イオードと負電源に接続されたダイオードを設けること
によって、外部からの静電気などの過大入力の極性が正
負どちらであっても、内部の回路を保護することができ
る。
イオードと負電源に接続されたダイオードを設けること
によって、外部からの静電気などの過大入力の極性が正
負どちらであっても、内部の回路を保護することができ
る。
【００７０】また、前記２個のダイオードを両方ともパ
ッド電極の下に配置したことにより、面積が増大するこ
とはない。
ッド電極の下に配置したことにより、面積が増大するこ
とはない。
【００７１】なお、本実施例に加えて、Ｎ型高濃度拡散
層３１１やＰ型高濃度拡散層３１４の不純物濃度をより
高くすること、Ｎ型高濃度拡散層３１１の下面にＰ型高
濃度拡散層を接して設けること、あるいは、Ｐ型高濃度
拡散層３１４の下面にＮ型高濃度拡散層を接して設ける
ことにより、静電気保護効果をさらに高めることができ
るのは言うまでもない。
層３１１やＰ型高濃度拡散層３１４の不純物濃度をより
高くすること、Ｎ型高濃度拡散層３１１の下面にＰ型高
濃度拡散層を接して設けること、あるいは、Ｐ型高濃度
拡散層３１４の下面にＮ型高濃度拡散層を接して設ける
ことにより、静電気保護効果をさらに高めることができ
るのは言うまでもない。
【００７２】
【発明の効果】以上述べてきたように、本発明によれ
ば、外部からの静電気などの過大な入力をパッド電極下
に設けたダイオードから、効率よく逃がすことができ、
高い過大入力耐性を持った半導体装置を実現できるとい
う効果を有する。
ば、外部からの静電気などの過大な入力をパッド電極下
に設けたダイオードから、効率よく逃がすことができ、
高い過大入力耐性を持った半導体装置を実現できるとい
う効果を有する。
【図１】本発明の半導体装置の第１の実施例を表わす平
面図。
面図。
【図２】本発明の半導体装置の第１の実施例の製造方法
を表わす主要工程断面図。
を表わす主要工程断面図。
【図３】本発明の半導体装置の第１の実施例の、Ｎ型高
濃度拡散層の不純物濃度と逆方向降伏電圧の関係を表す
グラフ。
濃度拡散層の不純物濃度と逆方向降伏電圧の関係を表す
グラフ。
【図４】本発明の半導体装置の第２の実施例を表わす平
面図。
面図。
【図５】本発明の半導体装置の第３の実施例を表わす平
面図。
面図。
【図６】本発明の半導体装置の第３の実施例の製造方法
を表わす主要工程断面図。
を表わす主要工程断面図。
１０１ Ｐ型シリコン基板 １０２ Ｐ型ウェル領域 １０３ 素子分離膜 １０４ ゲート電極 １０５ 低濃度ドレイン領域 １０６ サイドウォール・スペーサ １０７ ソース領域 １０８ ドレイン領域 １０９ 静電気保護ダイオードのＮ型高濃度拡散領域 １１０ Ｐ型ウェル接続領域 １１１ フォトレジスト １１２ 本発明の趣旨による、パッド領域のＮ型高濃
度拡散層 １１３ フィールド絶縁膜 １１４ コンタクトホール １１５ 配線電極 １１６ パッド電極 １１７ パッシベーション膜 １１８ パッド開口部 ２０１ Ｐ型シリコン基板 ２０２ Ｐ型ウェル領域 ２０３ 素子分離膜 ２０４ ゲート電極 ２０５ 低濃度ドレイン領域 ２０６ サイドウォール・スペーサ ２０７ ソース領域 ２０８ ドレイン領域 ２０９ 静電気保護ダイオードのＮ型高濃度拡散領域 ２１０ Ｐ型ウェル接続領域 ２１１ フォトレジスト ２１２ 本発明の趣旨による、パッド領域のＰ型高濃
度拡散層 ２１３ フィールド絶縁膜 ２１４ コンタクトホール ２１５ 配線電極 ２１６ パッド電極 ２１７ パッシベーション膜 ２１８ パッド開口部 ３０１ Ｐ型シリコン基板 ３０２ Ｐ型ウェル領域 ３０３ Ｎ型ウェル領域 ３０４ 素子分離膜 ３０５ ゲート電極 ３０６ 低濃度ドレイン領域 ３０７ サイドウォール・スペーサ ３０８ フォトレジスト ３０９ ソース領域 ３１０ ドレイン領域 ３１１ 静電気保護ダイオードＡのＮ型高濃度拡散領
域 ３１２ Ｎ型ウェル接続領域 ３１３ Ｐ型ウェル接続領域 ３１４ 静電気保護ダイオードＢのＰ型高濃度拡散領
域 ３１５ フォトレジスト ３１６ フィールド絶縁膜 ３１７ コンタクトホール ３１８ 配線電極 ３１９ パッド電極 ３２０ パッシベーション膜 ３２１ パッド開口部
度拡散層 １１３ フィールド絶縁膜 １１４ コンタクトホール １１５ 配線電極 １１６ パッド電極 １１７ パッシベーション膜 １１８ パッド開口部 ２０１ Ｐ型シリコン基板 ２０２ Ｐ型ウェル領域 ２０３ 素子分離膜 ２０４ ゲート電極 ２０５ 低濃度ドレイン領域 ２０６ サイドウォール・スペーサ ２０７ ソース領域 ２０８ ドレイン領域 ２０９ 静電気保護ダイオードのＮ型高濃度拡散領域 ２１０ Ｐ型ウェル接続領域 ２１１ フォトレジスト ２１２ 本発明の趣旨による、パッド領域のＰ型高濃
度拡散層 ２１３ フィールド絶縁膜 ２１４ コンタクトホール ２１５ 配線電極 ２１６ パッド電極 ２１７ パッシベーション膜 ２１８ パッド開口部 ３０１ Ｐ型シリコン基板 ３０２ Ｐ型ウェル領域 ３０３ Ｎ型ウェル領域 ３０４ 素子分離膜 ３０５ ゲート電極 ３０６ 低濃度ドレイン領域 ３０７ サイドウォール・スペーサ ３０８ フォトレジスト ３０９ ソース領域 ３１０ ドレイン領域 ３１１ 静電気保護ダイオードＡのＮ型高濃度拡散領
域 ３１２ Ｎ型ウェル接続領域 ３１３ Ｐ型ウェル接続領域 ３１４ 静電気保護ダイオードＢのＰ型高濃度拡散領
域 ３１５ フォトレジスト ３１６ フィールド絶縁膜 ３１７ コンタクトホール ３１８ 配線電極 ３１９ パッド電極 ３２０ パッシベーション膜 ３２１ パッド開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/088 H01L 21/8234 H01L 27/04 H01L 21/822 H01L 29/78 H01L 21/336 H01L 21/265
Claims (2)
- 【請求項１】 第１導電型の半導体領域内に形成された
第２導電型のＭＯＳトランジスタと、前記第１導電型の
半導体領域内に第２導電型の高濃度不純物層を設けるこ
とによって形成された保護ダイオードと、前記保護ダイ
オードの上方に位置し、かつ前記保護ダイオードと電気
的に接続されたボンディング・パッドと、を含む半導体
装置の製造方法において、 前記第２導電型の高濃度不純物層を形成するイオン注入
工程は、前記第２導電型の高濃度不純物層の不純物濃度
を、前記ＭＯＳトランジスタのソースまたはドレイン領
域の不純物濃度よりも高くするために、２回のイオン注
入工程からなり、一方のイオン注入工程は前記ＭＯＳト
ランジスタのソースまたはドレイン領域へのイオン注入
工程と同時におこなわれ、他方のイオン注入工程は、前
記ボンディング・パッド上に堆積された絶縁層に開口部
を形成するために用いられるフォトマスクと同一のフォ
トマスクを用いてパターニングされたフォトレジストを
マスクにしてイオン注入する工程であることを特徴とす
る半導体装置の製造方法。 - 【請求項２】 ＭＯＳトランジスタと、ボンディング・
パッドとを含み、前記ボンディング・パッド電極は第１
導電型の高濃度不純物層を介して第２導電型の半導体領
域と電気的に接続され、かつ、第２導電型の高濃度不純
物層を介して第１導電型の半導体領域と電気的に接続さ
れる半導体装置において、 前記ボンディング・パッドは四角形であり、前記ボンデ
ィング・パッドの下方に、前記ボンディング・パッドの
対角線に沿って、前記第１導電型の半導体領域と前記第
２導電型の半導体領域との境界が設けられていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03364393A JP3237269B2 (ja) | 1993-02-23 | 1993-02-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03364393A JP3237269B2 (ja) | 1993-02-23 | 1993-02-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252355A JPH06252355A (ja) | 1994-09-09 |
| JP3237269B2 true JP3237269B2 (ja) | 2001-12-10 |
Family
ID=12392135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03364393A Expired - Fee Related JP3237269B2 (ja) | 1993-02-23 | 1993-02-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237269B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5925445B2 (ja) * | 2011-08-19 | 2016-05-25 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| JP6206058B2 (ja) * | 2013-10-02 | 2017-10-04 | サンケン電気株式会社 | 半導体装置 |
-
1993
- 1993-02-23 JP JP03364393A patent/JP3237269B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252355A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223451A (en) | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it | |
| US6194763B1 (en) | Semiconductor device having SOI-MOSFET | |
| US20020003266A1 (en) | Apparatus improving latchup immunity in a dual-polysilicon gate | |
| JP3144330B2 (ja) | 半導体装置 | |
| JPH09115999A (ja) | 半導体集積回路装置 | |
| JPH0982814A (ja) | 半導体集積回路装置及びその製造方法 | |
| US5789784A (en) | Protection device structure for low supply voltage applications | |
| US6114226A (en) | Method of manufacturing electrostatic discharge protective circuit | |
| JP2007220814A (ja) | 半導体装置 | |
| JP2755570B2 (ja) | 静電気放電保護回路の製造方法 | |
| US6426244B2 (en) | Process of forming a thick oxide field effect transistor | |
| US6455895B1 (en) | Overvoltage protector having same gate thickness as the protected integrated circuit | |
| JP3415401B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3237269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05102475A (ja) | 半導体装置とその製造方法 | |
| US6682993B1 (en) | Effective Vcc to Vss power ESD protection device | |
| JPH06349852A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JP2748938B2 (ja) | 半導体集積回路装置 | |
| EP0356039A1 (en) | MOS semiconductor integrated circuit | |
| JP3221677B2 (ja) | 半導体装置 | |
| JP3003747B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6237822B2 (ja) | ||
| JPH0235778A (ja) | 半導体装置 | |
| KR100388221B1 (ko) | 반도체장치의 제조방법 | |
| JPH1050933A (ja) | 入力保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |