JP6206058B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6206058B2 JP6206058B2 JP2013207434A JP2013207434A JP6206058B2 JP 6206058 B2 JP6206058 B2 JP 6206058B2 JP 2013207434 A JP2013207434 A JP 2013207434A JP 2013207434 A JP2013207434 A JP 2013207434A JP 6206058 B2 JP6206058 B2 JP 6206058B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor
- semiconductor layer
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 168
- 239000000758 substrate Substances 0.000 claims description 61
- 230000001681 protective effect Effects 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 195
- 230000015556 catabolic process Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明の半導体装置は、半導体基板に半導体素子が形成され、かつ前記半導体素子に接続され前記半導体基板の上方に設けられたボンディングパッドに対して、前記半導体基板に形成された保護ダイオードが接続された構成を具備する半導体装置であって、平面視において前記ボンディングパッドの周囲に前記ボンディングパッドと分離されて前記半導体基板の上方に形成された接地電極を具備し、前記半導体基板は、前記ボンディングパッドの下部の領域における前記半導体基板に形成された第1導電型をもつ埋込半導体層と、当該埋込半導体層の下側に設けられ前記第1導電型と逆の第2導電型をもつ基板側半導体層と、を具備し、前記埋込半導体層と前記基板側半導体層の界面を用いて前記保護ダイオードが形成され、前記基板側半導体層の下面側に金属板が接合され、前記ボンディングパッドと前記埋込半導体層とが電気的に接続され、前記接地電極と前記金属板とが電気的に接続されたことを特徴とする。
本発明の半導体装置において、前記基板側半導体層は、前記第2の導電型をもち前記基板側半導体層よりも高導電性の半導体層を介して前記金属板と接合されたことを特徴とする。
本発明の半導体装置は、前記ボンディングパッドと前記埋込半導体層とが、前記半導体基板の表面から前記埋込半導体層に達する深さまで形成され前記第1導電型をもつボンディングパッド接続層で接続されたことを特徴とする。
本発明の半導体装置は、前記接地電極と前記基板側半導体層とが、前記半導体基板の表面から前記基板側半導体層に達する深さまで形成され前記第2導電型をもつ接地電極接続層で接続されたことを特徴とする。
本発明の半導体装置は、前記半導体基板における、前記埋込半導体層と前記接地電極接続層との間において、表面から前記基板側半導体層に達する分離溝が形成されたことを特徴とする。
本発明の半導体装置は、前記基板側半導体層と前記埋込半導体層とが、前記基板側半導体層にイオン注入することによって形成された前記第2の導電型をもつ基板側半導体調整層を介して接することを特徴とする。
図1は、第1の実施の形態に係る半導体装置10の構造を示す断面図である。この半導体装置10においては、高濃度のp型(第2の導電型)であるp+基板21の上に、エピタキシャル成長によってこれよりも不純物濃度が低く低導電性のp層(基板側半導体層)22、n型(第1の導電型)のn層23が順次形成された半導体基板20が用いられる。図示の範囲外で、半導体素子(MOSFET等)が形成され、図1においては、保護ダイオードに関わる部分のみが示されている。
第2の実施の形態に係る半導体装置は、前記の半導体装置10を、更に小型化を可能とした構成を具備する。図3は、この半導体装置110の構成を示す断面図である。p+基板21、p層22、n層23、n+プラグ層31、n+埋込層32、p+プラグ層33、p+埋込層34、ボンディングパッド50、層間絶縁層51、接地電極52については、前記と同様である。
第1、第2の実施の形態においては、p+基板21が用いられたために、裏面にリードフレーム60を接合し、リードフレーム60を介して保護ダイオードの電流を流すことができた。第3の実施の形態に係る半導体装置においては、p+基板が用いられない。図4は、この半導体装置120の構造を示す断面図である。ボンディングパッド50、接地電極52の平面形状は図2と同様である。
第4の実施の形態は、第3の実施の形態に係る半導体装置120を小型化可能とした構成を具備し、前記の半導体装置110と同様に、分離溝70が用いられる。図5は、この半導体装置130の構成を示す断面図である。この場合においても、分離溝70を形成することにより、n+埋込層32とp+埋込層34とを近接させることができ、全体の小型化が図れることは明らかである。
20、40 半導体基板
21 p+基板
22 p層(基板側半導体層)
23 n層
31 n+プラグ層(ボンディングパッド接続層)
32 n+埋込層(埋込半導体層)
33 p+プラグ層(接地電極接続層)
34 p+埋込層(接地電極接続層)
41 p型基板(基板側半導体層)
42 p型注入層(基板側半導体調整層)
50 ボンディングパッド
51 層間絶縁層
52 接地電極
60 リードフレーム(金属板)
70 分離溝
Claims (6)
- 半導体基板に半導体素子が形成され、かつ前記半導体素子に接続され前記半導体基板の上方に設けられたボンディングパッドに対して、前記半導体基板に形成された保護ダイオードが接続された構成を具備する半導体装置であって、
平面視において前記ボンディングパッドの周囲に前記ボンディングパッドと分離されて前記半導体基板の上方に形成された接地電極を具備し、
前記半導体基板は、
前記ボンディングパッドの下部の領域における前記半導体基板に形成された第1導電型をもつ埋込半導体層と、
当該埋込半導体層の下側に設けられ前記第1導電型と逆の第2導電型をもつ基板側半導体層と、
を具備し、
前記埋込半導体層と前記基板側半導体層の界面を用いて前記保護ダイオードが形成され、
前記基板側半導体層の下面側に金属板が接合され、
前記ボンディングパッドと前記埋込半導体層とが電気的に接続され、前記接地電極と前記金属板とが電気的に接続されたことを特徴とする半導体装置。 - 前記基板側半導体層は、前記第2の導電型をもち前記基板側半導体層よりも高導電性の半導体層を介して前記金属板と接合されたことを特徴とする請求項1に記載の半導体装置。
- 前記ボンディングパッドと前記埋込半導体層とが、前記半導体基板の表面から前記埋込半導体層に達する深さまで形成され前記第1導電型をもつボンディングパッド接続層で接続されたことを特徴とする請求項1又は2に記載の半導体装置。
- 前記接地電極と前記基板側半導体層とが、前記半導体基板の表面から前記基板側半導体層に達する深さまで形成され前記第2導電型をもつ接地電極接続層で接続されたことを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
- 前記半導体基板における、前記埋込半導体層と前記接地電極接続層との間において、表面から前記基板側半導体層に達する分離溝が形成されたことを特徴とする請求項4に記載の半導体装置。
- 前記基板側半導体層と前記埋込半導体層とが、前記基板側半導体層にイオン注入することによって形成された前記第2の導電型をもつ基板側半導体調整層を介して接することを特徴とする請求項1から請求項5までのいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013207434A JP6206058B2 (ja) | 2013-10-02 | 2013-10-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013207434A JP6206058B2 (ja) | 2013-10-02 | 2013-10-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015072990A JP2015072990A (ja) | 2015-04-16 |
JP6206058B2 true JP6206058B2 (ja) | 2017-10-04 |
Family
ID=53015175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013207434A Active JP6206058B2 (ja) | 2013-10-02 | 2013-10-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6206058B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5361982A (en) * | 1976-11-15 | 1978-06-02 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
JPS57208170A (en) * | 1981-06-17 | 1982-12-21 | Nec Corp | Composite transistor |
GB2179494B (en) * | 1985-08-09 | 1989-07-26 | Plessey Co Plc | Protection structures for integrated circuits |
JPS63184359A (ja) * | 1987-01-27 | 1988-07-29 | Toshiba Corp | 半導体装置の入力保護回路 |
JP3237269B2 (ja) * | 1993-02-23 | 2001-12-10 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP3902040B2 (ja) * | 2002-03-25 | 2007-04-04 | 松下電器産業株式会社 | 半導体保護装置 |
JP2007150046A (ja) * | 2005-11-29 | 2007-06-14 | Denso Corp | 半導体装置 |
JP5835977B2 (ja) * | 2011-07-20 | 2015-12-24 | ラピスセミコンダクタ株式会社 | 保護ダイオードを備えた半導体装置 |
-
2013
- 2013-10-02 JP JP2013207434A patent/JP6206058B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015072990A (ja) | 2015-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI572003B (zh) | 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法 | |
US8772827B2 (en) | Semiconductor device and manufacturing method | |
TWI426596B (zh) | 一種用於功率裝置擊穿保護的柵漏箝位元和靜電放電保護電路 | |
CN108292676B (zh) | 碳化硅半导体装置 | |
JP6099749B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6107435B2 (ja) | 半導体装置及びその製造方法 | |
JP7135445B2 (ja) | 半導体装置 | |
US10361267B2 (en) | Semiconductor device | |
JP6083470B2 (ja) | 半導体装置の製造方法 | |
KR20140097975A (ko) | 반도체장치 및 그 제조방법 | |
KR101596235B1 (ko) | 와이드 갭 반도체장치 | |
JP4961686B2 (ja) | 半導体装置 | |
US10163890B2 (en) | Semiconductor device | |
TWI717713B (zh) | 寬頻隙半導體裝置 | |
JP2014067986A (ja) | 半導体装置 | |
JP2015126149A (ja) | 低容量半導体装置およびその製造方法 | |
CN109698231A (zh) | 半导体器件和制造方法 | |
JP2016009774A (ja) | 半導体装置 | |
CN111295763A (zh) | 宽带隙半导体装置 | |
TWI688100B (zh) | 寬帶隙半導體裝置 | |
JP4432332B2 (ja) | 半導体素子及びその製造方法 | |
JP7371724B2 (ja) | 半導体装置とその製造方法 | |
JP6206058B2 (ja) | 半導体装置 | |
JP6555284B2 (ja) | 半導体装置 | |
KR102176701B1 (ko) | 전력 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6206058 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |