JPH08123832A - パラメータ抽出装置 - Google Patents
パラメータ抽出装置Info
- Publication number
- JPH08123832A JPH08123832A JP6286059A JP28605994A JPH08123832A JP H08123832 A JPH08123832 A JP H08123832A JP 6286059 A JP6286059 A JP 6286059A JP 28605994 A JP28605994 A JP 28605994A JP H08123832 A JPH08123832 A JP H08123832A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- parameters
- input
- simulation
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 固定パラメータ以外のパラメータが共通であ
る、パラメータセット群を一度に抽出することを可能に
する。 【構成】ゲート酸化膜厚が異なるデバイスＡ、Ｂからな
る２種のＮＭＯＳＦＥＴのパラメータ抽出する場合、デ
バイスＡ、Ｂについての複数デバイスサイズのデータを
全部入力する。そして、デバイスＡ、Ｂのゲート酸化膜
の厚さを固定パラメータとして入力する。本実施例によ
る特徴点は、このステップであり、各デバイスごとに設
定されたこの値は、以降のシュミレーションによる収束
解が得られるまで保持する。次に、入力パラメータに従
ってシュミレーションを実施し、実測値とシュミレーシ
ョン結果との誤差を計算し、収束していなければ感度解
析によるパラメータ値を変更した後にシュミレーション
を繰り返す。収束している場合、合わせ込みパラメータ
を出力して処理を終了する。
る、パラメータセット群を一度に抽出することを可能に
する。 【構成】ゲート酸化膜厚が異なるデバイスＡ、Ｂからな
る２種のＮＭＯＳＦＥＴのパラメータ抽出する場合、デ
バイスＡ、Ｂについての複数デバイスサイズのデータを
全部入力する。そして、デバイスＡ、Ｂのゲート酸化膜
の厚さを固定パラメータとして入力する。本実施例によ
る特徴点は、このステップであり、各デバイスごとに設
定されたこの値は、以降のシュミレーションによる収束
解が得られるまで保持する。次に、入力パラメータに従
ってシュミレーションを実施し、実測値とシュミレーシ
ョン結果との誤差を計算し、収束していなければ感度解
析によるパラメータ値を変更した後にシュミレーション
を繰り返す。収束している場合、合わせ込みパラメータ
を出力して処理を終了する。
Description
【０００１】
【産業上の利用分野】本発明はパラメータ抽出装置に係
り、例えば、レイアウトされた回路図に対して回路検証
を行うためのパラメータを抽出するパラメータ抽出装置
に関する。
り、例えば、レイアウトされた回路図に対して回路検証
を行うためのパラメータを抽出するパラメータ抽出装置
に関する。
【０００２】
【従来の技術】レイアウト図中に表現された回路素子に
ついての高度な回路検証を行うために、パラメータ抽出
装置が使用されている。すなわち、レイアウト図中の回
路素子や配線の具体的な形状と寸法からその素子の特性
値をソフトウェア的に抽出し、抽出されたパラメータを
用いることで回路検証が行われている。このようなパラ
メータ抽出装置では、従来から、ターゲットとして用い
るデバイスサイズを複数用意し、それらの実特性とモデ
ル式によるシミュレーション結果との差（誤差）が最小
になる様に、モデル式中のパラメータ群を反復合わせ込
むことによって最適化している。その際、従来のパラメ
ータ抽出装置では、各デバイスに対してユーザが予め個
々に定数として入力できる変数は、デバイスサイズ、ソ
ースドレインの周辺長や面積等、設計段階で可変なトポ
ロジカルなデータがほとんどで、前述のパラメータ群の
中から選択することはできない。
ついての高度な回路検証を行うために、パラメータ抽出
装置が使用されている。すなわち、レイアウト図中の回
路素子や配線の具体的な形状と寸法からその素子の特性
値をソフトウェア的に抽出し、抽出されたパラメータを
用いることで回路検証が行われている。このようなパラ
メータ抽出装置では、従来から、ターゲットとして用い
るデバイスサイズを複数用意し、それらの実特性とモデ
ル式によるシミュレーション結果との差（誤差）が最小
になる様に、モデル式中のパラメータ群を反復合わせ込
むことによって最適化している。その際、従来のパラメ
ータ抽出装置では、各デバイスに対してユーザが予め個
々に定数として入力できる変数は、デバイスサイズ、ソ
ースドレインの周辺長や面積等、設計段階で可変なトポ
ロジカルなデータがほとんどで、前述のパラメータ群の
中から選択することはできない。
【０００３】
【発明が解決しようとする課題】このような従来のパラ
メータ抽出装置では、モデル式中に使用されているパラ
メータ群は、複数のデバイス、例えばＭＯＳＦＥＴのチ
ャネル長Ｌ、チャネル幅Ｗの組み合わせを変えたデバイ
ス群等、の全てに対して変数として扱うか、または、全
てに対して固定値として扱うかの二者択一である。しか
しながら、現実のデバイスにおいては、その製造工程の
過程で、あるプロセス工程のみが変更されたデバイスが
製作されることがよくある。例えば、ＭＯＳＦＥＴの製
造工程において、ゲート酸化膜厚のみが異なるトランジ
スタが製作される場合がある。このような場合、従来の
パラメータ抽出装置では、ゲート酸化膜厚がモデル式中
のパラメータであって、対象となるトランジスタ全てに
対して共通であることが前提となっている。このため、
全てのトランジスタに対して固定値として扱うか、全て
のトランジスタに対して同一値で変数として扱うかの選
択となってしまっていた。その結果、従来のパラメータ
抽出装置では、各々のゲート酸化膜厚に対して、複数の
デバイスを用意し、各々に対して合わせ込みを行う必要
があった。このような方法は、パラメータ抽出に要する
労力が大きいだけでなく、パラメータの物理的意味合い
を保持する（例えば前述の場合、酸化膜厚以外は同じパ
ラメータとなるべきといった意味）という観点からも不
適当である。
メータ抽出装置では、モデル式中に使用されているパラ
メータ群は、複数のデバイス、例えばＭＯＳＦＥＴのチ
ャネル長Ｌ、チャネル幅Ｗの組み合わせを変えたデバイ
ス群等、の全てに対して変数として扱うか、または、全
てに対して固定値として扱うかの二者択一である。しか
しながら、現実のデバイスにおいては、その製造工程の
過程で、あるプロセス工程のみが変更されたデバイスが
製作されることがよくある。例えば、ＭＯＳＦＥＴの製
造工程において、ゲート酸化膜厚のみが異なるトランジ
スタが製作される場合がある。このような場合、従来の
パラメータ抽出装置では、ゲート酸化膜厚がモデル式中
のパラメータであって、対象となるトランジスタ全てに
対して共通であることが前提となっている。このため、
全てのトランジスタに対して固定値として扱うか、全て
のトランジスタに対して同一値で変数として扱うかの選
択となってしまっていた。その結果、従来のパラメータ
抽出装置では、各々のゲート酸化膜厚に対して、複数の
デバイスを用意し、各々に対して合わせ込みを行う必要
があった。このような方法は、パラメータ抽出に要する
労力が大きいだけでなく、パラメータの物理的意味合い
を保持する（例えば前述の場合、酸化膜厚以外は同じパ
ラメータとなるべきといった意味）という観点からも不
適当である。
【０００４】そこで、本発明はこのような従来技術の課
題を解決するために成されたもので、固定パラメータ以
外のパラメータが共通である、パラメータセット群を一
度に抽出することが可能なパラメータ抽出装置を提供す
ることを目的とする。
題を解決するために成されたもので、固定パラメータ以
外のパラメータが共通である、パラメータセット群を一
度に抽出することが可能なパラメータ抽出装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】請求項１記載の発明で
は、デバイス特性を記述したモデル式に使用されている
パラメータ群から数値固定するパラメータを選択する選
択手段と、この選択手段で選択されたパラメータに、合
わせ込みの対象となる複数の実測されたデバイス毎に数
値を入力する入力手段と、この入力手段から入力された
各数値を、合わせ込みの際に固定保持する保持手段と、
をパラメータ抽出装置に具備させて前記目的を達成す
る。請求項２記載の発明では、請求項１記載のパラメー
タ抽出装置において、複数の実測されたデバイス各々に
対して前記入力手段から予め入力されるパラメータの値
を、そのパラメータのオフセット量とする。
は、デバイス特性を記述したモデル式に使用されている
パラメータ群から数値固定するパラメータを選択する選
択手段と、この選択手段で選択されたパラメータに、合
わせ込みの対象となる複数の実測されたデバイス毎に数
値を入力する入力手段と、この入力手段から入力された
各数値を、合わせ込みの際に固定保持する保持手段と、
をパラメータ抽出装置に具備させて前記目的を達成す
る。請求項２記載の発明では、請求項１記載のパラメー
タ抽出装置において、複数の実測されたデバイス各々に
対して前記入力手段から予め入力されるパラメータの値
を、そのパラメータのオフセット量とする。
【０００６】
【実施例】以下、本発明のパラメータ抽出装置における
一実施例を図１ないし図３を参照して詳細に説明する。
図１は、本実施例のパラメータ抽出装置によってパラメ
ータ抽出が行われる、デバイスの一例を表したもので、
Ｐ型基板を持つＮＭＯＳＦＥＴの断面を表したものであ
る。図１に示すように、デバイスとしては、デバイスＡ
とデバイスＢからなる２種のＮＭＯＳＦＥＴが表されて
いる。デバイスＡは厚さが薄いゲート酸化膜５を有し、
デバイスＢは厚さが厚いゲート酸化膜６を有している。
ただし、図１では、両者の違いをわかりやすくするため
に、製造の途中工程での断面を示している。
一実施例を図１ないし図３を参照して詳細に説明する。
図１は、本実施例のパラメータ抽出装置によってパラメ
ータ抽出が行われる、デバイスの一例を表したもので、
Ｐ型基板を持つＮＭＯＳＦＥＴの断面を表したものであ
る。図１に示すように、デバイスとしては、デバイスＡ
とデバイスＢからなる２種のＮＭＯＳＦＥＴが表されて
いる。デバイスＡは厚さが薄いゲート酸化膜５を有し、
デバイスＢは厚さが厚いゲート酸化膜６を有している。
ただし、図１では、両者の違いをわかりやすくするため
に、製造の途中工程での断面を示している。
【０００７】デバイスＡ、Ｂそれぞれについて、パラメ
ータ抽出に必要な複数のデバイスサイズが用意されてい
る。デバイスＡ、Ｂはゲート膜厚以外のプロセスパラメ
ータ、例えばＰ型基板１の不純物濃度や、Ｎ＋ソース／
ドレイン領域２の接合深さ、横方向拡散長、ポリシリコ
ンゲート４の仕上がり寸法のＣＤロス等は同一で、モデ
ル式中のパラメータとしても、これらについては共有化
できる。
ータ抽出に必要な複数のデバイスサイズが用意されてい
る。デバイスＡ、Ｂはゲート膜厚以外のプロセスパラメ
ータ、例えばＰ型基板１の不純物濃度や、Ｎ＋ソース／
ドレイン領域２の接合深さ、横方向拡散長、ポリシリコ
ンゲート４の仕上がり寸法のＣＤロス等は同一で、モデ
ル式中のパラメータとしても、これらについては共有化
できる。
【０００８】図２は、本実施例としてＳＰＩＣＥ（simu
lation program with integrated circuit emphasis)パ
ラメータ抽出装置を使用した場合のパラメータ抽出の動
作を表したものである。まず、デバイスデータ入力にお
いて、デバイスＡ、Ｂそれぞれについての複数デバイス
サイズのデータを全部入力し（ステップ１１）、トポロ
ジカルデータを入力する（ステップ１２）。その後、固
定パラメータ入力において、デバイスＡのゲート酸化膜
５の厚さと、デバイスＢのゲート酸化膜６の厚さを、固
定パラメータとして入力する（ステップ１３）。本実施
例の特徴は、この固定パラメータ入力のステップであ
り、各デバイスごとに設定されたこの値は、以降のシミ
ュレーションによる収束解が得られるまで保持される。
lation program with integrated circuit emphasis)パ
ラメータ抽出装置を使用した場合のパラメータ抽出の動
作を表したものである。まず、デバイスデータ入力にお
いて、デバイスＡ、Ｂそれぞれについての複数デバイス
サイズのデータを全部入力し（ステップ１１）、トポロ
ジカルデータを入力する（ステップ１２）。その後、固
定パラメータ入力において、デバイスＡのゲート酸化膜
５の厚さと、デバイスＢのゲート酸化膜６の厚さを、固
定パラメータとして入力する（ステップ１３）。本実施
例の特徴は、この固定パラメータ入力のステップであ
り、各デバイスごとに設定されたこの値は、以降のシミ
ュレーションによる収束解が得られるまで保持される。
【０００９】次に、入力されたデータやパラメータに従
ってシミュレーションを実施し（ステップ１４）、実測
値とシミュレーション結果との誤差を計算する（ステッ
プ１５）。そして、収束条件入力（ステップ１６）によ
る条件から、収束しているか否かを判断し（ステップ１
７）、収束していなければ（Ｎ）感度解析によるパラメ
ータ値を変更（ステップ１８）した後、ステップ１４に
戻ってシミュレーションを繰り返す。一方、収束してい
る場合（ステップ１７；Ｙ）、合わせ込みパラメータを
出力して（ステップ１９）、処理を終了する。
ってシミュレーションを実施し（ステップ１４）、実測
値とシミュレーション結果との誤差を計算する（ステッ
プ１５）。そして、収束条件入力（ステップ１６）によ
る条件から、収束しているか否かを判断し（ステップ１
７）、収束していなければ（Ｎ）感度解析によるパラメ
ータ値を変更（ステップ１８）した後、ステップ１４に
戻ってシミュレーションを繰り返す。一方、収束してい
る場合（ステップ１７；Ｙ）、合わせ込みパラメータを
出力して（ステップ１９）、処理を終了する。
【００１０】以上説明したように、本実施例によって得
られた最終的なパラメータセットはデバイスＡ、デバイ
スＢのそれぞれについて適用することができ、その違い
は現実のデバイス構造と同様ゲート膜厚のみである。従
来技術では、このような場合、Ａについて合わせ込み、
その後にＢについて合わせ込みという形でしかパラメー
タセットを抽出できなかったが、本実施例により、１回
の抽出作業によって、パラメータセットを得ることがで
きる。
られた最終的なパラメータセットはデバイスＡ、デバイ
スＢのそれぞれについて適用することができ、その違い
は現実のデバイス構造と同様ゲート膜厚のみである。従
来技術では、このような場合、Ａについて合わせ込み、
その後にＢについて合わせ込みという形でしかパラメー
タセットを抽出できなかったが、本実施例により、１回
の抽出作業によって、パラメータセットを得ることがで
きる。
【００１１】次に第２の実施例について説明する。第１
の実施例で説明したＳＰＩＣＥパラメータ抽出装置にお
いて、デバイス個々に入力する固定値をパラメータ値そ
のものでなく、オフセット値を入力しなければならない
場合がある。前述のデバイスの様に故意にプロセスパラ
メータを変更した場合でなく、同一プロセス工程におけ
るバラツキによって、特性がデバイス間で異なった場合
には、そのプロセスの本来抽出されるべきパラメータが
抽出できない。第２の実施例では、このような場合でも
パラメータ抽出できるようにしたものである。
の実施例で説明したＳＰＩＣＥパラメータ抽出装置にお
いて、デバイス個々に入力する固定値をパラメータ値そ
のものでなく、オフセット値を入力しなければならない
場合がある。前述のデバイスの様に故意にプロセスパラ
メータを変更した場合でなく、同一プロセス工程におけ
るバラツキによって、特性がデバイス間で異なった場合
には、そのプロセスの本来抽出されるべきパラメータが
抽出できない。第２の実施例では、このような場合でも
パラメータ抽出できるようにしたものである。
【００１２】図３は第２の実施例によりパラメータ抽出
を行うプロセスの、ＭＯＳＦＥＴの閾値電圧Ｖｔｈ０の
チャネル長Ｌ依存を表したものである。図３において、
実線がプロセスの真の依存性（以下、ショートチャネル
効果という）を示す。合わせ込みの際、各サイズのデバ
イス特性が真のショートチャネル効果を示すように、デ
バイス選択を行うのが理想である。しかし現実には不可
能で、○印で示す実測値は、実線で示す真の値からはず
れてしまい、その閾値電圧の差分ΔＶｔが生ずる。この
例では、サンプルとしてチャネル長Ｌ１〜Ｌ５の５個を
選択したが、Ｌ１〜Ｌ３において、閾値電圧の差分ΔＶ
ｔｈ１〜ΔＶｔｈ３が生じている。そこで第２の実施例
でみ、図２における固定パラメータ入力（ステップ１
３）で、オフセット値としてこれらを入力し、合わせ込
みの間これらを加味して抽出を行うことにより、バラツ
キの影響を除外し、真のデバイス特性をターゲットにす
るのと等価とすることができる。
を行うプロセスの、ＭＯＳＦＥＴの閾値電圧Ｖｔｈ０の
チャネル長Ｌ依存を表したものである。図３において、
実線がプロセスの真の依存性（以下、ショートチャネル
効果という）を示す。合わせ込みの際、各サイズのデバ
イス特性が真のショートチャネル効果を示すように、デ
バイス選択を行うのが理想である。しかし現実には不可
能で、○印で示す実測値は、実線で示す真の値からはず
れてしまい、その閾値電圧の差分ΔＶｔが生ずる。この
例では、サンプルとしてチャネル長Ｌ１〜Ｌ５の５個を
選択したが、Ｌ１〜Ｌ３において、閾値電圧の差分ΔＶ
ｔｈ１〜ΔＶｔｈ３が生じている。そこで第２の実施例
でみ、図２における固定パラメータ入力（ステップ１
３）で、オフセット値としてこれらを入力し、合わせ込
みの間これらを加味して抽出を行うことにより、バラツ
キの影響を除外し、真のデバイス特性をターゲットにす
るのと等価とすることができる。
【００１３】
【発明の効果】請求項１に記載したパラメータ抽出装置
によれば、抽出に用いる各々のデバイスに対し、モデル
パラメータを異なる値で入力可能とし、それらを合わせ
込みの際に固定保持することができるので、固定パラメ
ータ以外のパラメータが共通である、パラメータセット
群を一度に抽出することができる。請求項２に記載した
パラメータ抽出装置によれば、抽出に用いる各々のデバ
イスに対し、モデルパラメータのオフセット値を個々に
入力可能なので、抽出パラメータに対するデータのバラ
ツキの影響を除去し、真のパラメータセットを抽出する
ことができる。
によれば、抽出に用いる各々のデバイスに対し、モデル
パラメータを異なる値で入力可能とし、それらを合わせ
込みの際に固定保持することができるので、固定パラメ
ータ以外のパラメータが共通である、パラメータセット
群を一度に抽出することができる。請求項２に記載した
パラメータ抽出装置によれば、抽出に用いる各々のデバ
イスに対し、モデルパラメータのオフセット値を個々に
入力可能なので、抽出パラメータに対するデータのバラ
ツキの影響を除去し、真のパラメータセットを抽出する
ことができる。
【図１】本発明の一実施例におけるパラメータ抽出装置
によって、パラメータ抽出が行われる、Ｐ型基板を持つ
ＮＭＯＳＦＥＴの断面図である。
によって、パラメータ抽出が行われる、Ｐ型基板を持つ
ＮＭＯＳＦＥＴの断面図である。
【図２】同上、ＳＰＩＣＥパラメータ抽出装置を使用し
た場合のパラメータ抽出の動作を示すフローチャートで
ある。
た場合のパラメータ抽出の動作を示すフローチャートで
ある。
【図３】本発明の第２の実施例によりパラメータ抽出を
行うプロセスの、ＭＯＳＦＥＴの閾値電圧Ｖｔｈ０のチ
ャネル長Ｌ依存を示す説明図である。
行うプロセスの、ＭＯＳＦＥＴの閾値電圧Ｖｔｈ０のチ
ャネル長Ｌ依存を示す説明図である。
１ Ｐ型基板 ２ Ｎ＋ソース／ドレイン領域 ３ フィールド酸化膜 ４ ポリシリコンゲート ５ デバイスＡのゲート酸化膜 ６ デバイスＢのゲート酸化膜
Claims (2)
- 【請求項１】 デバイス特性を記述したモデル式に使用
されているパラメータ群から数値固定するパラメータを
選択する選択手段と、 この選択手段で選択されたパラメータに、合わせ込みの
対象となる複数の実測されたデバイス毎に数値を入力す
る入力手段と、 この入力手段から入力された各数値を、合わせ込みの際
に固定保持する保持手段と、を具備することを特徴とす
るパラメータ抽出装置。 - 【請求項２】 複数の実測されたデバイス各々に対して
前記入力手段から予め入力されるパラメータの値は、そ
のパラメータのオフセット量である、ことを特徴とする
請求項１記載のパラメータ抽出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6286059A JPH08123832A (ja) | 1994-10-26 | 1994-10-26 | パラメータ抽出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6286059A JPH08123832A (ja) | 1994-10-26 | 1994-10-26 | パラメータ抽出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08123832A true JPH08123832A (ja) | 1996-05-17 |
Family
ID=17699430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6286059A Pending JPH08123832A (ja) | 1994-10-26 | 1994-10-26 | パラメータ抽出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08123832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008029894A1 (fr) * | 2006-09-08 | 2008-03-13 | Sanyo Electric Co., Ltd. | Dispositif et programme de modélisation, dispositif et programme de simulation, procédé et système pour utiliser un modèle d'équilibre thermique |
| JP2014063797A (ja) * | 2012-09-20 | 2014-04-10 | Fujitsu Ltd | 最適値計算装置、最適値計算システム、最適値計算方法及びプログラム |
-
1994
- 1994-10-26 JP JP6286059A patent/JPH08123832A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008029894A1 (fr) * | 2006-09-08 | 2008-03-13 | Sanyo Electric Co., Ltd. | Dispositif et programme de modélisation, dispositif et programme de simulation, procédé et système pour utiliser un modèle d'équilibre thermique |
| JP2014063797A (ja) * | 2012-09-20 | 2014-04-10 | Fujitsu Ltd | 最適値計算装置、最適値計算システム、最適値計算方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Power et al. | Relating statistical MOSFET model parameter variabilities to IC manufacturing process fluctuations enabling realistic worst case design | |
| US5245543A (en) | Method and apparatus for integrated circuit design | |
| KR100734534B1 (ko) | 반도체 공정을 위한 자동화된 공정 모니터링 및 분석 시스템 | |
| US6381564B1 (en) | Method and system for using response-surface methodologies to determine optimal tuning parameters for complex simulators | |
| JP4772401B2 (ja) | 最適化方法、最適化システム、及び、装置を製造する方法 | |
| KR100517766B1 (ko) | 트랜지스터의 확산 길이 의존성을 고려한 회로 시뮬레이션장치 및 트랜지스터 모델 작성 방법 | |
| US5761481A (en) | Semiconductor simulator tool for experimental N-channel transistor modeling | |
| US6795800B1 (en) | Simplified method for extracting model parameter sets and method for statistically simulating integrated circuit using the same | |
| US20090055152A1 (en) | Method of modeling and producing an integrated circuit including at least one transistor and corresponding integrated circuit | |
| US6099574A (en) | Method and apparatus for obtaining structure of semiconductor devices and memory for storing program for obtaining the same | |
| JP2002110489A (ja) | 半導体装置の回路特性のシミュレータ、及び、シミュレート方法 | |
| US10068038B2 (en) | Semiconductor process simulation device and simulation method thereof | |
| JP3409841B2 (ja) | プロファイル抽出方法 | |
| JPH08279446A (ja) | 半導体装置の製造方法 | |
| CN108038322B (zh) | 一种spice集中模型的建模方法及系统 | |
| JPH08123832A (ja) | パラメータ抽出装置 | |
| US20160225680A1 (en) | Extraction of resistance associated with laterally diffused dopant profiles in cmos devices | |
| JP3420102B2 (ja) | モデルパラメータ抽出方法 | |
| Kondo et al. | Model-adaptable MOSFET parameter-extraction method using an intermediate model | |
| CN115081380A (zh) | 提高lod应力效应模型表征精确度的方法 | |
| JP2004319828A (ja) | 回路シミュレーション方法および半導体集積回路装置 | |
| US20020165704A1 (en) | Method for extrapolating model parameters of spice | |
| Hoenigschmid et al. | Optimization of advanced MOS technologies for narrow distribution of circuit performance | |
| Djomehri et al. | Inverse modeling of sub-100 nm MOSFETs using IV and CV | |
| JP3340535B2 (ja) | 半導体特性測定システム |