JPH11102918A - 絶縁ゲート型半導体装置及びその製造方法 - Google Patents

絶縁ゲート型半導体装置及びその製造方法

Info

Publication number
JPH11102918A
JPH11102918A JP9261433A JP26143397A JPH11102918A JP H11102918 A JPH11102918 A JP H11102918A JP 9261433 A JP9261433 A JP 9261433A JP 26143397 A JP26143397 A JP 26143397A JP H11102918 A JPH11102918 A JP H11102918A
Authority
JP
Japan
Prior art keywords
gate
wiring layer
source region
region
polysilicon wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9261433A
Other languages
English (en)
Other versions
JP3298472B2 (ja
Inventor
Eishirou Sakai
英子郎 坂井
Kazuo Yamagishi
和夫 山岸
Harushiro Sakaguchi
晴城 坂口
Hideyuki Tokuno
秀幸 徳野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP26143397A priority Critical patent/JP3298472B2/ja
Priority to TW087115666A priority patent/TW405266B/zh
Priority to US09/159,582 priority patent/US6025646A/en
Priority to KR1019980039550A priority patent/KR100277811B1/ko
Priority to CN98120865A priority patent/CN1118102C/zh
Publication of JPH11102918A publication Critical patent/JPH11102918A/ja
Application granted granted Critical
Publication of JP3298472B2 publication Critical patent/JP3298472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ソース領域とソース電極及びゲートポリシリ
コン配線層とゲート金属配線層との十分なコンタクト面
積を持つ絶縁ゲート型半導体装置及びその製造方法を提
供する。 【解決手段】 ソース電極３１とベース領域２４とのコ
ンタクトをソース領域２５を貫通した溝２７ａから取る
とき、層間絶縁膜３０上に形成したソース領域２５上及
びゲートポリシリコン配線層４４上の位置に開口４６
ａ，４６ｂを有するレジストパターン４７をマスクにし
て、先ず層間絶縁膜３０にジャストエッチ＋オーバーエ
ッチのウェットエッチング法によりコンタクトホール４
８ａ，４８ｂを開け、更にエピタキシャル層２３とゲー
トポリシリコン配線層４４にイオンエッチング法により
溝２７ａ，２７ｂを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁ゲート型半導
体装置の製造方法に関し、例えば、パワー用縦型のＭＯ
ＳＦＥＴや伝導度変調型ＭＯＳＦＥＴ等の絶縁ゲート型
半導体装置に関する。
【０００２】
【従来の技術】ソース領域をフォトリソグラフィ法を用
いないセルフアラインで形成する縦型ＭＯＳＦＥＴを図
３を参照して説明する。図において、１は半導体本体
で、Ｎ+ 型半導体基板２と、この半導体基板２表面上に
形成したエピタキシャル層３とからなる。エピタキシャ
ル層３はこの表面層内に選択的に形成したＰ型ベース領
域４と、このベース領域４の表面層内に選択的に形成し
たＮ+ ソース領域５と、ベース領域４とソース領域５が
形成されたエピタキシャル層３の元のままの領域である
Ｎ- ドレイン領域６とを含み、ソース領域５表面からソ
ース領域５を貫通した溝７を形成している。ベース領域
４表面のソース領域５とドレイン領域６とによって挟ま
れた位置上にゲート酸化膜８を介してポリシリコンのゲ
ート電極９を形成している。ソース領域５表面の溝７側
の一部を除いた位置上とゲート電極９表面上に層間絶縁
膜１０を形成している。この層間絶縁膜１０表面上とソ
ース領域５表面の溝７側の一部上とエピタキシャル層３
の溝７内にソース電極１１を形成している。半導体基板
２の裏面にドレイン電極１２を形成している。
【０００３】図３に示すＭＯＳＦＥＴの製造方法は特開
平４−３１４３６５号公報に示されており、これに基づ
いて以下説明する。まず、Ｎ+ 型半導体基板２表面上に
Ｎ型不純物を低濃度に含んだエピタキシャル層３を成長
させた半導体本体１の表面を熱酸化してゲート酸化膜８
とする。次いでゲート電極９となるポリシリコン膜を被
着させ、これら２層を同一レジストパターンをマスクに
エッチングし、このとき形成された窓よりボロン及び砒
素を順次イオン注入及び熱拡散してベース領域４及びソ
ース領域５を形成する。さらに、表面に層間絶縁膜１０
を被着させ、この層をレジストパターンをマスクにエッ
チングしコンタクトホールを開ける。このとき用いたレ
ジストパターンを再び用いてエッチングによりソース領
域５を貫通する溝７を形成する。そして、層間絶縁膜１
０をオーバエッチングしてからこのとき使用したレジス
ト膜を除去すると、ソース領域５表面の一部及び溝７内
面が露出した状態となる。そのあと、表面に金属を被着
させ、不要部分はエッチングにより除去してソース電極
１１を形成する。最後に半導体基板２の裏面に金属を蒸
着してドレイン電極１２を形成する。
【０００４】尚、図３ではＭＯＳＦＥＴを１つのセルで
示したが、実際はセルが多数個配列されて形成され、各
セルのゲート電極９はフィールド酸化膜を介してゲート
電極９と同時に形成されたゲートポリシリコン配線層
と，このゲートポリシリコン配線層上にも層間絶縁膜を
形成してからゲートポリシリコン配線層とのコンタクト
を取ってソース電極１１と同時に形成されたゲート金属
配線層とによりゲートパッドに電気的に接続されてい
る。
【０００５】
【発明が解決しようとする課題】ところで、ゲートポリ
シリコン配線層とゲート金属配線層とのコンタクトをと
るのを、上記の製造方法でのソース領域５及びベース領
域４とソース電極とのコンタクトをとるのと同時に行な
った場合、すなわち、層間絶縁膜１０をレジストパター
ンをマスクにエッチングしコンタクトホールを開け、こ
のとき用いたレジストパターンを再び用いてエッチング
により溝７を形成し、その後層間絶縁膜１０をオーバー
エッチングしてコンタクトをとるのと同時に行なった場
合、溝７を形成するエッチングのとき、ゲートポリシリ
コン配線層の厚さによってはゲートポリシリコン配線層
を貫通する溝が形成され、その後の層間絶縁膜１０のオ
ーバーエッチングのとき、ゲートポリシリコン配線層を
貫通した溝からフィールド酸化膜もオーバーエッチング
され、ゲートポリシリコン配線層下までサイドエッチさ
れるとともに、フィールド酸化膜の厚さも薄くなり、信
頼性的に問題となり、また最悪ゲート金属配線層が半導
体本体に短絡するという問題がある。従って、本発明は
上記の問題点を解決するためになされたもので、レジス
トパターンの形成回数を増やすことなく、ソース電極の
コンタクトとゲート金属配線のコンタクトを同一工程で
行なえる絶縁ゲート型半導体装置及びその製造方法を提
供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る絶縁ゲート
型半導体装置は、平面的にセル部とフィールド部とに区
分され、セル部に低不純物濃度の一導電型ドレイン領
域、このドレイン領域表面層内に形成した他導電型ベー
ス領域及びこのベース領域表面層内に形成した高不純物
濃度の一導電型ソース領域を含む半導体本体と、セル部
表面のソース領域とドレイン領域に挟まれた位置にゲー
ト酸化膜を介して形成したゲート電極と、このゲート電
極と電気的接続され、フィールド部表面にフィールド酸
化膜を介して形成したゲートポリシリコン配線層と、ゲ
ート電極に対して層間絶縁膜により絶縁され、ソース領
域を貫通してベース領域の一部まで形成した溝内面とソ
ース領域表面の一部とに電気的接続したソース電極と、
ゲートポリシリコン配線層に形成した溝内面とゲートポ
リシリコン配線層表面の一部とに電気的接続したゲート
金属配線層とを具備している。上記の手段によれば、ソ
ース電極はソース領域を貫通して形成した溝の内面でソ
ース領域とベース領域とでコンタクトを取っているだけ
でなくソース領域の表面の一部ともコンタクトを取って
おり、またゲート金属配線層はゲート金属配線層に形成
した溝の内面でゲートポリシリコン配線層とコンタクト
を取っているだけでなくゲートポリシリコン配線層の表
面の一部ともコンタクトを取っており、溝内面だけより
も大きいコンタクト面積を得られ、電気的特性が安定す
る。また本発明に係る絶縁ゲート型半導体装置は、上記
のドレイン領域、ベース領域及びソース領域がエピタキ
シャル層に含まれる。また本発明に係る絶縁ゲート型半
導体装置は、上記のエピタキシャル層が高不純物濃度の
一導電型半導体基板表面上にあり、具体的にはＭＯＳＦ
ＥＴである。また本発明に係る絶縁ゲート型半導体装置
は、上記のエピタキシャル層が高不純物濃度の他導電型
半導体基板表面上にあり、具体的には伝導度変調型ＭＯ
ＳＦＥＴである。本発明に係る絶縁ゲート型半導体装置
の製造方法は、半導体本体表面上にフィールド酸化膜を
形成し、この半導体本体をセル部及びフィールド部に区
分して、セル部上のフィールド酸化膜を除去し、フィー
ルド酸化膜が除去されたセル部表面にゲート酸化膜を形
成し、その後半導体本体上にポリシリコン膜を被着さ
せ、ポリシリコン膜を選択的に除去してゲート酸化膜上
にゲート電極とフィールド酸化膜上にゲートポリシリコ
ン配線層を形成し、ゲート電極をマスクに半導体本体の
セル部表面層内に他導電型ベース領域とこのベース領域
表面層内に高不純物濃度の一導電型ソース領域を形成す
る第１工程と、第１工程を完了後、半導体本体上に層間
絶縁膜を被着させ、その上にソース領域及びゲートポリ
シリコン配線層上の位置に窓を有するレジストパターン
を形成する第２工程と、第２工程を完了後、レジストパ
ターンをマスクに層間絶縁膜をウェットエッチングし
て、ソース領域及びゲートポリシリコン配線層の表面を
露出させる第３工程と、第３工程を完了後、上記の同じ
レジストパターンをマスクに露出したソース領域及びゲ
ートポリシリコン配線層の表面からイオンエッチングし
て、ソース領域を貫通してベース領域までの溝と、ゲー
トポリシリコン配線層の溝を形成する第４工程と、第４
工程を完了後、半導体本体上にアルミニウム膜を被着さ
せアルミニウム膜を選択的に除去して、ソース領域表面
の溝側の一部とソース領域及びベース領域の溝内部とで
電気的接続したソース電極を形成すると共に、ゲートポ
リシリコン配線層表面の溝側の一部とゲートポリシリコ
ンの溝内部とで電気的接続したゲート金属配線層を形成
する第５工程とを含む。上記手段によれば、レジストパ
ターンをマスクに、先ず層間絶縁膜をウェットエッチン
グ法によりエッチングしてレジストパターンの開口面積
より広くエピタキシャル層及びゲートポリシリコン配線
層表面を露出し、次に同一レジストパターンをマスク
に、露出したエピタキシャル層及びゲートポリシリコン
配線層表面よりイオンエッチング法によりレジストパタ
ーンと略同一開口面積の溝を形成するので、ソース電極
のコンタクトがソース領域の表面の一部及び溝内面でソ
ース領域及びベース領域と取れ、ゲート金属配線のコン
タクトもゲートポリシリコン配線層の表面の一部及びゲ
ートポリシリコン配線層の溝内面で取れ、コンタクト面
積が十分確保できる。また、ウェットエッチング法によ
る層間絶縁膜のオーバーエッチングをイオンエッチング
法によるエピタキシャル層のエッチングより先に実施す
るので、イオンエッチング法によるエピタキシャル層の
エッチングより後にする場合のようにフィールド酸化膜
がオーバーエッチングされることがない。また本発明に
係る絶縁ゲート型半導体装置の製造方法は、上記のウェ
ットエッチングがジャストエッチングとオーバーエッチ
ングとからなり、レジストパターンをマスクに、先ず層
間絶縁膜をジャストエッチングし更に所定時間オーバー
エッチングするので正確にレジストパターンの開口面積
より広くエピタキシャル層及びゲートポリシリコン配線
層表面を露出できる。
【０００７】
【発明の実施の形態】以下に、本発明に基づき１実施例
のＭＯＳＦＥＴ及びその製造方法を図１及び図２を参照
して説明する。先ず構成を説明すると、図１において、
２１は半導体本体で、高不純物濃度の一導電型としての
Ｎ+ 型半導体基板２２と、この半導体基板２２表面上に
形成したエピタキシャル層２３とからなる。エピタキシ
ャル層２３はセル部Ａとフィールド部Ｂとに区分され、
セル部Ａはこの表面層内に選択的に形成した他導電型と
してのＰ型ベース領域２４と、このベース領域２４の表
面層内に選択的に形成したＮ+ 型ソース領域２５と、ベ
ース領域２４とソース領域２５が形成されたエピタキシ
ャル層２３の元のままの領域であるＮ- ドレイン領域２
６とを含み、ソース領域２５表面からソース領域２５を
貫通した溝２７ａを形成している。セル部Ａ表面のソー
ス領域２５とドレイン領域２６とによって挟まれた位置
にゲート酸化膜２８を介してポリシリコンのゲート電極
２９を形成している。フィールド部Ｂ表面上にはフィー
ルド酸化膜４３を介して、ゲート電極２９と電気的接続
されたゲートポリシリコン配線層４４を形成し、このゲ
ートポリシリコン配線層４４を貫通した溝２７ｂを形成
している。（ゲートポリシリコン層３０の厚さによって
は溝２７ｂはゲートポリシリコン配線層４４のみに形成
される。）ソース領域２５表面の溝２７ａ側の一部を除
いた位置上とゲート電極２９表面上とゲートポリシリコ
ン配線層４４表面の溝２７ｂ側の一部を除いた位置上に
層間絶縁膜３０を形成している。層間絶縁膜３０表面の
セル部Ａ位置上とソース領域２５表面の溝２７ａ側の一
部上とエピタキシャル層２３の溝２７ａ内にソース電極
３１を形成している。層間絶縁膜３０表面のフィールド
部Ｂ位置上とゲートポリシリコン配線層４４表面の溝２
７ｂ側の一部上とゲートポリシリコン配線層４４を貫通
した溝２７ｂ内にアルミニウムのゲート金属配線層４５
を形成している。半導体基板２２の裏面にドレイン電極
３２を形成している。以上の構成によると、ソース電極
３１は溝２７ａ内面でソース領域２５とベース領域２４
とでコンタクトを取っているだけでなくソース領域２５
の表面の一部ともコンタクトを取っており、またゲート
金属配線層４５は溝２７ｂ内面でゲートポリシリコン配
線層４４とコンタクトを取っているだけでなくゲートポ
リシリコン配線層４４の表面の一部ともコンタクトを取
っており、溝内面だけよりも大きいコンタクト面積を得
られ、電気的特性が安定する。
【０００８】次に製造方法を図２（ａ）〜（ｄ）と図１
を参照して説明する。尚、以下の説明において（ａ）〜
（ｄ）の各項目記号は、図２の（ａ）〜（ｄ）のそれぞ
れに対応する。 （ａ）Ｎ+ 型半導体基板２２表面上にＮ型不純物を低濃
度に含んだエピタキシャル層２３を成長させた半導体本
体２１表面上に熱酸化法によりフィールド酸化膜４３を
形成し、エピタキシャル層２３をセル部Ａとフィールド
部Ｂとに区分してフォトリソグラフィ法及びエッチング
法によりフィールド酸化膜４３のセル部Ａ上に位置する
部分を選択的に除去すると共に、フィールド部Ｂ上に位
置する部分を残し、エピタキシャル層２３のフィールド
酸化膜４３が除去された表面上に熱酸化法によりゲート
酸化膜２８を形成する。次にこれらの酸化膜４３，２８
表面にポリシリコン膜を被着させこのポリシリコン膜を
フォトリソグラフィ法及びエッチング法により選択的に
除去して、ゲート酸化膜２８表面上に残したポリシリコ
ン膜によりゲート電極２９と、フィールド酸化膜４３表
面上に残したポリシリコン膜によりゲート電極２９と電
気的接続されたゲートポリシリコン配線層４４を形成す
る。次にゲート電極２９をマスクとして、ボロン及び砒
素を順次イオン注入及び熱拡散してＰ型ベース領域２４
及びＮ+ 型ソース領域２５を形成する。 （ｂ）次に（ａ）の工程を完了した半導体本体２１上に
層間絶縁膜３０を被着させ、その上からフォトリソグラ
フィ法によりソース領域２５表面上及びゲートポリシリ
コン配線層４４表面上の位置に開口４６ａ，４６ｂを有
するレジストパターン４７を形成する。 （ｃ）次にレジストパターン４７をマスクにしてウエッ
トエッチング法によりレジストパターンの各開口４６
ａ，４６ｂ下の層間絶縁膜３０をエピタキシャル層２３
及びゲート配線ポリシリコン層４４表面が露出するまで
ジャストエッチし、更にその露出面積がレジストパター
ン４７の各開口面積より大きくなるまで所定時間だけオ
ーバーエッチして層間絶縁膜３０に各コンタクトホール
４８ａ，４８ｂを形成する。 （ｄ）次に（ｃ）の工程で用いたレジストパターン４７
を再びマスクにして露出したエピタキシャル層２３表面
よりイオンエッチング法によりソース領域２５を貫通し
てベース領域２４の一部までの溝２７ａを形成する。こ
のとき同時に、露出したゲートポリシリコン配線層４４
表面よりフィールド酸化膜４３の一部までの溝２７ｂも
形成される。（ゲートポリシリコン配線層４４の厚さに
よっては溝２７ｂはポリシリコン配線層４４を貫通しな
いこともある。） 以上の工程を終了した後、図１に示すようにレジストパ
ターン４７を除去し、半導体本体２１上に真空蒸着によ
りアルミニウム膜を被着し、このアルミニウム膜をフォ
トリソグラフィ法及びエッチング法により選択的に除去
して、ソース領域２５及びベース領域２４と電気的に接
続するソース電極３１と、ゲートポリシリコン配線層４
４と電気的に接続するゲート金属配線４５を形成すると
ともに、半導体本体２１の裏面に金属を蒸着してドレイ
ン電極３２を形成する。
【０００９】以上で説明したように、レジストパターン
４７をマスクに、先ず層間絶縁膜３０をウェットエッチ
ング法によりジャストエッチングし更に所定時間オーバ
ーエッチングしてレジストパターン４７の開口面積より
広くエピタキシャル層２３及びゲートポリシリコン配線
層４４表面を露出し、次に同一レジストパターンをマス
クに、露出したエピタキシャル層２３及びゲートポリシ
リコン配線層４４表面よりイオンエッチング法によりレ
ジストパターン４７と略同一開口面積の溝２７ｂを形成
するので、ソース電極３１のコンタクトがソース領域２
５の表面の一部及び溝２７ｂ内面でソース領域２５及び
ベース領域２４と取れ、ゲート金属配線４５のコンタク
トもゲートポリシリコン配線層４４の表面の一部及びゲ
ートポリシリコン配線層４４の溝２７ｂ内面で取れ、コ
ンタクト面積が十分確保できる。また、ウェットエッチ
ング法による層間絶縁膜のオーバーエッチングをイオン
エッチング法によるエピタキシャル層のエッチングより
先に実施するので、イオンエッチング法によるエピタキ
シャル層のエッチングより後にする場合のようにフィー
ルド酸化膜がオーバーエッチングされることもなく、ゲ
ートポリシリコン配線層下でサイドエッチとなったり、
フィールド酸化膜の厚さが薄くなり過ぎて信頼性的に問
題が生じる、という心配がない。また最悪ゲート金属配
線層が半導体本体に短絡するという問題も生じる心配が
ない。尚、上記実施の形態において、一導電型としてＮ
型及び他導電型としてＰ型で説明したが、一導電型とし
てＰ型及び他導電型としてＮ型であってもよい。また、
半導体基板を高不純物濃度の一導電型で説明したが、高
不純物濃度の他導電型であってもよい。この場合は、伝
導度変調型ＭＯＳＦＥＴに利用できる。また、半導体本
体を半導体基板上にエピタキシャル層を成長させたもの
で説明したが、半導体基板だけであってもよい。この場
合はドレイン領域、ベース領域及びソース領域は半導体
基板に含まれる。
【００１０】
【発明の効果】本発明によれば、ソース電極及びゲート
金属配線とコンタクトを取るための窓開け工程におい
て、１回のフォトリソグラフィ法で形成したレジストパ
ターンをマスクにして、先ず層間絶縁膜にジャストエッ
チ＋オーバーエッチのウェットエッチング法によりコン
タクトホールを開け、更にエピタキシャル層とゲートポ
リシリコン配線層にイオンエッチング法により溝を形成
するので、フォトリソグラフィ法による工程を増やすこ
となく、ソース電極及びゲート金属配線のコンタクトが
取れ、しかも溝内でソース領域とベース領域及びゲート
ポリシリコン配線層とコンタクトを取れるだけでなく、
ソース領域及びゲートポリシリコン配線層の表面の一部
でもコンタクトがとれ、コンタクト面積が増大し、安定
した電気的接続を得られて電気的特性が向上する。ま
た、ゲートポリシリコン配線層下のフィールド酸化膜が
ウェットエッチングのオーバーエッチングによりエッチ
ングされることもないので、ゲート金属配線と半導体本
体が短絡して特性不良となったり、フィールド酸化膜が
薄くなりすぎて信頼性的に問題となる心配もない。
【図面の簡単な説明】
【図１】 本発明の一実施例である縦型ＭＯＳＦＥＴの
主要部断面図
【図２】 図１に示す縦型ＭＯＳＦＥＴの製造工程を示
す主要部断面図
【図３】 従来の縦型ＭＯＳＦＥＴの主要部断面図
【符号の説明】
２１ 半導体本体 ２２ Ｎ+ 型半導体基板 ２３ エピタキシャル層 ２４ Ｐ型ベース領域 ２５ Ｎ+ 型ソース領域 ２６ Ｎ- ドレイン領域 ２７ａ，２７ｂ溝 ２８ ゲート酸化膜 ２９ ゲート電極 ３０ 層間絶縁膜 ３１ ソース電極 ３２ ドレイン電極 ４３ フィールド酸化膜 ４４ ゲートポリシリコン配線層 ４５ ゲート金属配線 ４６ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳野 秀幸 滋賀県大津市晴嵐２丁目９番１号 関西日 本電気株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】平面的にセル部とフィールド部とに区分さ
    れ、前記セル部に低不純物濃度の一導電型ドレイン領
    域、このドレイン領域表面層内に形成した他導電型ベー
    ス領域及びこのベース領域表面層内に形成した高不純物
    濃度の一導電型ソース領域を含む半導体本体と、 前記セル部表面の前記ソース領域と前記ドレイン領域に
    挟まれた位置にゲート酸化膜を介して形成したゲート電
    極と、 このゲート電極と電気的接続され、前記フィールド部表
    面にフィールド酸化膜を介して形成したゲートポリシリ
    コン配線層と、 前記ゲート電極に対して層間絶縁膜により絶縁され、前
    記ソース領域を貫通して前記ベース領域の一部まで形成
    した溝内面と前記ソース領域表面の一部とに電気的接続
    したソース電極と、 前記ゲートポリシリコン配線層に形成した溝内面と前記
    ゲートポリシリコン配線層表面の一部とに電気的接続し
    たゲート金属配線層とを具備した絶縁ゲート型半導体装
    置。
  2. 【請求項２】前記ドレイン領域、ベース領域及びソース
    領域がエピタキシャル層に含まれる請求項１記載の絶縁
    ゲート型半導体装置。
  3. 【請求項３】前記エピタキシャル層が高不純物濃度の一
    導電型半導体基板表面上にある請求項２記載の絶縁ゲー
    ト型半導体装置。
  4. 【請求項４】前記エピタキシャル層が高不純物濃度の他
    導電型半導体基板表面上にある請求項２記載の絶縁ゲー
    ト型半導体装置。
  5. 【請求項５】高不純物濃度の一導電型半導体基板表面上
    に形成し、平面的にセル部とフィールド部とに区分さ
    れ、前記セル部に表面層内に形成した他導電型ベース領
    域、このベース領域表面層内に形成した高不純物濃度の
    一導電型ソース領域及び前記ベース領域とソース領域が
    形成された元のままの領域である低不純物濃度の一導電
    型ドレイン領域を含むエピタキシャル層と、 前記セル部表面の前記ソース領域と前記ドレイン領域に
    挟まれた位置にゲート酸化膜を介して形成したゲート電
    極と、 このゲート電極と電気的接続され、前記フィールド部表
    面にフィールド酸化膜を介して形成したゲートポリシリ
    コン配線層と、 前記ゲート電極に対して層間絶縁膜により絶縁され、前
    記ソース領域を貫通して前記ベース領域の一部まで形成
    した溝内面と前記ソース領域表面の一部に電気的接続し
    たソース電極と、 前記ゲートポリシリコン配線層に形成した溝内面と前記
    ゲートポリシリコン配線層表面の一部に電気的接続した
    ゲート金属配線層とを具備した絶縁ゲート型半導体装
    置。
  6. 【請求項６】半導体本体表面上にフィールド酸化膜を形
    成し、この半導体本体を平面的にセル部及びフィールド
    部に区分して、セル部上のフィールド酸化膜を除去し、
    フィールド酸化膜が除去されたセル部表面にゲート酸化
    膜を形成し、その後半導体本体上にポリシリコン膜を被
    着させ、ポリシリコン膜を選択的に除去してゲート酸化
    膜上にゲート電極とフィールド酸化膜上に前記ゲート電
    極と電気的に接続されたゲートポリシリコン配線層を形
    成し、前記ゲート電極をマスクに半導体本体のセル部表
    面層内に他導電型ベース領域とこのベース領域表面層内
    に高不純物濃度の一導電型ソース領域を形成する第１工
    程と、 第１工程を完了後、半導体本体上に層間絶縁膜を被着さ
    せ、その上にソース領域及びゲートポリシリコン配線層
    上の位置に窓を有するレジストパターンを形成する第２
    工程と、 第２工程を完了後、前記レジストパターンをマスクに前
    記層間絶縁膜をウェットエッチングして、ソース領域及
    びゲートポリシリコン配線層の表面を露出させる第３工
    程と、 第３工程を完了後、前記レジストパターンをマスクに露
    出したソース領域及びゲートポリシリコン配線層の表面
    からイオンエッチングして、ソース領域を貫通してベー
    ス領域の一部までの溝と、ゲートポリシリコン配線層の
    溝を形成する第４工程と、 第４工程を完了後、半導体本体上にアルミニウム膜を被
    着させアルミニウム膜を選択的に除去して、ソース領域
    表面の溝側の一部とソース領域及びベース領域の溝内面
    とで電気的接続したソース電極を形成すると共に、ゲー
    トポリシリコン配線層表面の溝側の一部とゲートポリシ
    リコンの溝内面とで電気的接続したゲート金属配線層を
    形成する第５工程とを含む絶縁ゲート型半導体装置の製
    造方法。
  7. 【請求項７】前記ウェットエッチングがジャストエッチ
    ングとオーバーエッチングとからなる請求項６記載の絶
    縁ゲート型半導体装置の製造方法。
  8. 【請求項８】前記ベース領域及びソース領域がエピタキ
    シャル層に形成され、前記ベース領域とソース領域が形
    成されたエピタキシャル層の元のままの領域が低不純物
    濃度の一導電型ドレイン領域である請求項６記載の絶縁
    ゲート型半導体装置の製造方法。
  9. 【請求項９】前記エピタキシャル層が高不純物濃度の一
    導電型半導体基板表面上に形成される請求項８記載の絶
    縁ゲート型半導体装置の製造方法。
  10. 【請求項１０】前記エピタキシャル層が高不純物濃度の
    他導電型半導体基板表面上に形成される請求項８記載の
    絶縁ゲート型半導体装置の製造方法。
JP26143397A 1997-09-26 1997-09-26 絶縁ゲート型半導体装置の製造方法 Expired - Fee Related JP3298472B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP26143397A JP3298472B2 (ja) 1997-09-26 1997-09-26 絶縁ゲート型半導体装置の製造方法
TW087115666A TW405266B (en) 1997-09-26 1998-09-18 Insulating gate type semiconductor device and method of fabricating the same
US09/159,582 US6025646A (en) 1997-09-26 1998-09-24 Vertical MOSFET having penetrating wiring layers
KR1019980039550A KR100277811B1 (ko) 1997-09-26 1998-09-24 절연 게이트형 반도체 장치 및 그 제조 방법
CN98120865A CN1118102C (zh) 1997-09-26 1998-09-26 绝缘栅型半导体器件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26143397A JP3298472B2 (ja) 1997-09-26 1997-09-26 絶縁ゲート型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11102918A true JPH11102918A (ja) 1999-04-13
JP3298472B2 JP3298472B2 (ja) 2002-07-02

Family

ID=17361825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26143397A Expired - Fee Related JP3298472B2 (ja) 1997-09-26 1997-09-26 絶縁ゲート型半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6025646A (ja)
JP (1) JP3298472B2 (ja)
KR (1) KR100277811B1 (ja)
CN (1) CN1118102C (ja)
TW (1) TW405266B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088440A (ja) * 2007-10-03 2009-04-23 Oki Semiconductor Co Ltd 半導体装置及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10134546A1 (de) * 2001-07-16 2003-02-06 X Fab Ges Zur Fertigung Von Wa VDMOS-Transistor und Verfahren zu seiner Herstellung
JP2004111885A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
DE102005008191B4 (de) * 2005-04-13 2010-12-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von VDMOS-Transistoren
CN102412249B (zh) * 2011-10-13 2014-10-08 上海华虹宏力半导体制造有限公司 降低闩锁效应的功率器件结构及其制造方法
KR20220121391A (ko) * 2021-02-25 2022-09-01 주식회사 디비하이텍 슈퍼정션 반도체 소자 및 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3016749A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
US4423547A (en) * 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
DE3402867A1 (de) * 1984-01-27 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit kontaktloch
US4853341A (en) * 1987-03-25 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices using focused ion beams
US4902377A (en) * 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
JPH04314365A (ja) * 1991-04-12 1992-11-05 Fuji Electric Co Ltd Ｍｏｓ型トランジスタ
US5304837A (en) * 1992-01-08 1994-04-19 Siemens Aktiengesellschaft Monolithically integrated temperature sensor for power semiconductor components
KR940010197A (ko) * 1992-10-13 1994-05-24 김광호 반도체 장치의 제조방법
JP3069468B2 (ja) * 1993-06-14 2000-07-24 株式会社東芝 半導体装置の製造方法
DE4328474C2 (de) * 1993-08-24 1996-09-12 Gold Star Electronics Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung
JP3412332B2 (ja) * 1995-04-26 2003-06-03 株式会社デンソー 半導体装置
DE19548060A1 (de) * 1995-12-21 1997-06-26 Siemens Ag Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088440A (ja) * 2007-10-03 2009-04-23 Oki Semiconductor Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW405266B (en) 2000-09-11
CN1118102C (zh) 2003-08-13
CN1213185A (zh) 1999-04-07
KR100277811B1 (ko) 2001-02-01
JP3298472B2 (ja) 2002-07-02
KR19990030075A (ko) 1999-04-26
US6025646A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
KR100400079B1 (ko) 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
US6872611B2 (en) Method of manufacturing transistor
US4102733A (en) Two and three mask process for IGFET fabrication
JPH07120795B2 (ja) 半導体デバイスの製作方法
US4709469A (en) Method of making a bipolar transistor with polycrystalline contacts
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
JP2002016080A (ja) トレンチゲート型ｍｏｓｆｅｔの製造方法
JP3298472B2 (ja) 絶縁ゲート型半導体装置の製造方法
JPH03222336A (ja) 半導体装置の製造方法
JP4059566B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP3440987B2 (ja) 絶縁ゲート型半導体装置の製造方法
JPH10335660A (ja) 半導体装置およびその製造方法
JP2003163351A (ja) 絶縁ゲート型半導体装置およびその製造方法
JPH0127589B2 (ja)
JPH05275705A (ja) 絶縁ゲ−ト型電界効果トランジスタとその製造方法
JP2925910B2 (ja) 絶縁ゲート型半導体装置の製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
JP2594121B2 (ja) 半導体装置の製造方法
JPH0571191B2 (ja)
JPH1174513A (ja) 絶縁ゲート型半導体装置およびその製造方法
KR0157872B1 (ko) 모스형 전계효과 트랜지스터 및 그 제조방법
KR100200924B1 (ko) 활성 영역의 전기적 연결을 위한 반도체 장치의 제조방법
JPH0475346A (ja) 半導体装置の製造方法
JP3064383B2 (ja) 半導体装置の製造方法
JPH0614547B2 (ja) パワーｍｏｓｆｅｔ

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees