JPH04314365A - Mos型トランジスタ - Google Patents
Mos型トランジスタInfo
- Publication number
- JPH04314365A JPH04314365A JP3079382A JP7938291A JPH04314365A JP H04314365 A JPH04314365 A JP H04314365A JP 3079382 A JP3079382 A JP 3079382A JP 7938291 A JP7938291 A JP 7938291A JP H04314365 A JPH04314365 A JP H04314365A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source region
- emitter electrode
- resistance
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 20
- 238000005530 etching Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体基板の両主面に対
向して設けられた両電極間に流れる電流を一主面上に絶
縁膜を介して設けられたゲート電極によりスイッチング
するMOS型トランジスタに関する。
向して設けられた両電極間に流れる電流を一主面上に絶
縁膜を介して設けられたゲート電極によりスイッチング
するMOS型トランジスタに関する。
【0002】
【従来の技術】半導体基板の両主面に設けられた両電極
間を流れる電流を電圧駆動する事の出来る電力用スイッ
チング素子としてMOS電界効果トランジスタ(FET
)あるいは絶縁ゲート型バイポーラトランジスタ (I
GBT) のようなMOS型トランジスタが多く用いら
れるようになった。
間を流れる電流を電圧駆動する事の出来る電力用スイッ
チング素子としてMOS電界効果トランジスタ(FET
)あるいは絶縁ゲート型バイポーラトランジスタ (I
GBT) のようなMOS型トランジスタが多く用いら
れるようになった。
【0003】図2は縦型MOSFETの基本的構造を示
す。高不純物濃度のN+ 層1の上の低不純物濃度のN
− 層2の表面層内に選択的にP領域3が形成され、さ
らにそのP領域3の表面層内に選択的にN+ ソース領
域4が形成されていて、P領域3の表面部のうちN−
層2とN+ ソース領域4とによって挟まれた部分がチ
ャネル部5となる。このチャネル部の上にゲート絶縁膜
6を介して多結晶シリコンよりなるゲート電極7が設け
られている。ゲート電極7の表面は酸化絶縁膜8により
覆われており、この絶縁膜8によりゲート電極7と絶縁
されたエミッタ電極9は、P領域3とN+ ソース領域
4とに共通に接触しており、N+ 層1の反対側表面に
コレクタ電極10が接触している。
す。高不純物濃度のN+ 層1の上の低不純物濃度のN
− 層2の表面層内に選択的にP領域3が形成され、さ
らにそのP領域3の表面層内に選択的にN+ ソース領
域4が形成されていて、P領域3の表面部のうちN−
層2とN+ ソース領域4とによって挟まれた部分がチ
ャネル部5となる。このチャネル部の上にゲート絶縁膜
6を介して多結晶シリコンよりなるゲート電極7が設け
られている。ゲート電極7の表面は酸化絶縁膜8により
覆われており、この絶縁膜8によりゲート電極7と絶縁
されたエミッタ電極9は、P領域3とN+ ソース領域
4とに共通に接触しており、N+ 層1の反対側表面に
コレクタ電極10が接触している。
【0004】この素子はエミッタ電極9を接地し、コレ
クタ電極10に正の電圧を印加した状態でゲート電極7
にしきい値電圧以上の電圧を印加すると、チャネル部5
がP型からN型へと反転し、電子がエミッタ電極9から
N+ ソース領域4, チャネル部5の反転した部分,
N− 層2およびN+ 層1を介してコレクタ電極1
0に流れる事により導通状態となる。一方、ゲート電極
7にしきい値電圧以下の電圧を印加した場合はチャネル
部5の反転は起こらないので導通状態とはならない。I
GBTは、N+ 基板1の代わりにP+ 基板を用い、
オン時にN− 層2に伝導度変調を起こさせてオン抵抗
を低くするものである。
クタ電極10に正の電圧を印加した状態でゲート電極7
にしきい値電圧以上の電圧を印加すると、チャネル部5
がP型からN型へと反転し、電子がエミッタ電極9から
N+ ソース領域4, チャネル部5の反転した部分,
N− 層2およびN+ 層1を介してコレクタ電極1
0に流れる事により導通状態となる。一方、ゲート電極
7にしきい値電圧以下の電圧を印加した場合はチャネル
部5の反転は起こらないので導通状態とはならない。I
GBTは、N+ 基板1の代わりにP+ 基板を用い、
オン時にN− 層2に伝導度変調を起こさせてオン抵抗
を低くするものである。
【0005】図2に示す半導体素子の製造方法は以下の
手順で行われる。N+ 基板1上にN− エピタキシャ
ル層2を積層してなるシリコンウエーハの表面にゲート
絶縁膜6および多結晶ゲート電極7を形成した後にこれ
ら2層を選択エッチングによりパターニングする。その
エッチングによる除去部を通しアクセプタ不純物をイオ
ン注入し熱拡散する事によりP拡散領域3を形成する。 さらにドナー不純物をゲート電極7をマスクとしてイオ
ン注入し熱拡散する事によりN+ ソース領域4を形成
する。 その後層間絶縁膜となるPSGなどの酸化物膜8を堆積
させ、ゲート電極7が露出しないように十分の距離をお
いて窓を開ける。この際の選択エッチングに用いたマス
クを再び用いてソース領域4をエッチングすることによ
り、P領域3を露出させる。次いで酸化絶縁膜8をオー
バエッチングしてN+ ソース領域4露出させる。そし
て、金属層を蒸着により堆積させ、パターニングする事
によりエミッタ電極9を形成する。最後にN+ 基板1
の反対側表面に金属層を蒸着してコレクタ電極10とし
て完成する。
手順で行われる。N+ 基板1上にN− エピタキシャ
ル層2を積層してなるシリコンウエーハの表面にゲート
絶縁膜6および多結晶ゲート電極7を形成した後にこれ
ら2層を選択エッチングによりパターニングする。その
エッチングによる除去部を通しアクセプタ不純物をイオ
ン注入し熱拡散する事によりP拡散領域3を形成する。 さらにドナー不純物をゲート電極7をマスクとしてイオ
ン注入し熱拡散する事によりN+ ソース領域4を形成
する。 その後層間絶縁膜となるPSGなどの酸化物膜8を堆積
させ、ゲート電極7が露出しないように十分の距離をお
いて窓を開ける。この際の選択エッチングに用いたマス
クを再び用いてソース領域4をエッチングすることによ
り、P領域3を露出させる。次いで酸化絶縁膜8をオー
バエッチングしてN+ ソース領域4露出させる。そし
て、金属層を蒸着により堆積させ、パターニングする事
によりエミッタ電極9を形成する。最後にN+ 基板1
の反対側表面に金属層を蒸着してコレクタ電極10とし
て完成する。
【0006】
【発明が解決しようとする課題】このMOSFETの欠
点はN− 層2, P領域3およびN+ ソース領域4
よりなる寄生バイポーラトランジスタが存在する事にあ
る。MOS型トランジスタにエミッタ・コレクタ間の逆
降伏電圧以上の電圧が印加されたアバランシェ状態に入
り大きな電流が流れた場合、その電流とN+ ソース領
域直下の抵抗とによって生じる電圧降下が一定値 (0
.7 V) 以上を越えるとこの寄生バイポーラトラン
ジスタはオン状態となり、ゲートによる制御が出来なく
なりやがて素子は破壊に至る。最近周辺回路の小型化や
回路設計の簡略化のためMOS型トランジスタに破壊耐
量の向上が求められている。その対策としてはN+ソー
ス領域直下で正孔電流が生じる電圧降下を下げることが
重要であるが、それにはN+ ソース領域の長さの短縮
やN+ ソース領域直下のP型不純物濃度の増加等があ
る。
点はN− 層2, P領域3およびN+ ソース領域4
よりなる寄生バイポーラトランジスタが存在する事にあ
る。MOS型トランジスタにエミッタ・コレクタ間の逆
降伏電圧以上の電圧が印加されたアバランシェ状態に入
り大きな電流が流れた場合、その電流とN+ ソース領
域直下の抵抗とによって生じる電圧降下が一定値 (0
.7 V) 以上を越えるとこの寄生バイポーラトラン
ジスタはオン状態となり、ゲートによる制御が出来なく
なりやがて素子は破壊に至る。最近周辺回路の小型化や
回路設計の簡略化のためMOS型トランジスタに破壊耐
量の向上が求められている。その対策としてはN+ソー
ス領域直下で正孔電流が生じる電圧降下を下げることが
重要であるが、それにはN+ ソース領域の長さの短縮
やN+ ソース領域直下のP型不純物濃度の増加等があ
る。
【0007】N+ ソース領域4直下のアクセプタ不純
物濃度を増加するために、ソース領域より深いP+ 領
域を形成する方法がある。しかし、その場合にはソース
領域にもアクセプタ不純物が導入されるので、ソース領
域4とエミッタ電極9の接触抵抗が増大してしまい、電
子電流が流れにくくなるため、アクセプタ不純物濃度の
増加には限界がある。一方、N+ ソース領域4の長さ
を短くすると、絶縁膜8の下にソース領域が入り込んで
しまい、エミッタ電極9の接触が不可能になる。そこで
絶縁膜8のゲート電極7より張り出す長さを短くしなけ
ればならないが、フォトマスクの合わせずれやエッチン
グのばらつきを考慮するとこの長さは5μm程度必要で
あるため、ソース領域4を短くすることにも限界がある
。
物濃度を増加するために、ソース領域より深いP+ 領
域を形成する方法がある。しかし、その場合にはソース
領域にもアクセプタ不純物が導入されるので、ソース領
域4とエミッタ電極9の接触抵抗が増大してしまい、電
子電流が流れにくくなるため、アクセプタ不純物濃度の
増加には限界がある。一方、N+ ソース領域4の長さ
を短くすると、絶縁膜8の下にソース領域が入り込んで
しまい、エミッタ電極9の接触が不可能になる。そこで
絶縁膜8のゲート電極7より張り出す長さを短くしなけ
ればならないが、フォトマスクの合わせずれやエッチン
グのばらつきを考慮するとこの長さは5μm程度必要で
あるため、ソース領域4を短くすることにも限界がある
。
【0008】本発明の目的は、上述の問題を解決し、ソ
ース領域直下の領域の不純物濃度を増加することなく、
またソース領域の長さを短縮することなしに寄生バイポ
ーラトランジスタの動作を抑制し、破壊耐量を向上させ
たMOS型トランジスタを提供することにある。
ース領域直下の領域の不純物濃度を増加することなく、
またソース領域の長さを短縮することなしに寄生バイポ
ーラトランジスタの動作を抑制し、破壊耐量を向上させ
たMOS型トランジスタを提供することにある。
【0009】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、半導体基板の第一導電型の第一領域の表
面層内に選択的に形成された第二導電型の第二領域およ
びその第二領域の表面層内に選択的に形成された第一導
電型の第三領域を有し、第二領域表面部の第一領域と第
三領域にはさまれた部分をチャネル部として第一絶縁膜
を介して設けられたゲート電極およびそのゲート電極と
第二絶縁膜によって絶縁されて第三領域に接触すると共
に第三領域を貫通して第二領域にも接触するエミッタ電
極を備えたMOS型トランジスタにおいて、エミッタ電
極と第二領域との接触面が第三領域と第二領域との界面
より深い位置にあるものとする。そしてエミッタ電極と
接触する第二領域の表面層が第二領域の他の部分より高
不純物濃度であることも有効である。そして、第一領域
の反第二, 第三領域側に第二導電型の第四領域が隣接
する場合、すなわちIGBTにおいても上記の各構造は
有効である。
めに本発明は、半導体基板の第一導電型の第一領域の表
面層内に選択的に形成された第二導電型の第二領域およ
びその第二領域の表面層内に選択的に形成された第一導
電型の第三領域を有し、第二領域表面部の第一領域と第
三領域にはさまれた部分をチャネル部として第一絶縁膜
を介して設けられたゲート電極およびそのゲート電極と
第二絶縁膜によって絶縁されて第三領域に接触すると共
に第三領域を貫通して第二領域にも接触するエミッタ電
極を備えたMOS型トランジスタにおいて、エミッタ電
極と第二領域との接触面が第三領域と第二領域との界面
より深い位置にあるものとする。そしてエミッタ電極と
接触する第二領域の表面層が第二領域の他の部分より高
不純物濃度であることも有効である。そして、第一領域
の反第二, 第三領域側に第二導電型の第四領域が隣接
する場合、すなわちIGBTにおいても上記の各構造は
有効である。
【0010】
【作用】エミッタ電極と第二領域との接触面を深くして
エミッタ電極と第一, 第二領域間の界面との距離が短
くされているため、その箇所での抵抗が低下しているの
で、第一領域からエミッタ電極へ流れる電流がこの箇所
を流れやすくなり、ソース領域直下を流れる電流が減少
する。
エミッタ電極と第一, 第二領域間の界面との距離が短
くされているため、その箇所での抵抗が低下しているの
で、第一領域からエミッタ電極へ流れる電流がこの箇所
を流れやすくなり、ソース領域直下を流れる電流が減少
する。
【0011】
【実施例】以下、図2と共通の部分に同一の符号を付し
た図を引用して本発明の実施例について説明する。図1
に示した実施例では、エミッタ電極9はN+ ソース領
域4を貫通してP拡散領域3の中に深く延びている。こ
のNチャネル縦型MOSFETの製造にはまず、高不純
物濃度のN+ 基板1の上に低不純物濃度のN− エピ
タキシャル層2を成長させたシリコンウエーハの表面を
厚さ1000Å程度酸化してゲート酸化膜6とする。次
いでゲート電極7となる多結晶シリコンを0.5 μm
程度の厚さに堆積させ、これら2層を同一フォトマスク
を用いてエッチングする。このエッチングには異方性の
イオンビームエッチングを用いる。そして、このとき形
成された20〜30μmの幅の窓を通じてアクセプタ不
純物としての硼素を1×1014cm −2 程度のド
ーズ量でイオン注入して熱拡散を行い、深さ3〜10μ
mのP拡散領域3を形成する。また、ドナー不純物とし
ての砒素を1×1016cm2 程度のドーズ量でイオ
ン注入して熱拡散を行う事により、深さ0.2 μm,
長さ25〜50μmのN+ ソース領域4を形成する
。さらに、表面上にPSGあるいはSPSGなどからな
る層間絶縁膜8を1μm程度の厚さに堆積させ、幅10
〜20μmのコンタクトホールを開ける。このとき用い
たフォトマスクを再び用いてN+ 領域4をエッチング
して凹部を形成し、さらにP− 拡散領域3を2μm程
度の厚さが残るまで深くエッチングして凹部11を形成
する。そして、絶縁膜8をオーバエッチングしてからこ
の時使用したレジスト膜を除去すると、N+ 領域4と
P領域4の表面が露出した状態になる。そのあと、アル
ミニウムなどエミッタ電極9となる金属を蒸着により堆
積させ、不要部分はエッチングにより除去する。最後に
N+ 基板の反対側表面に金属を蒸着してコレクタ電極
10とすることにより図1の構造が完成する。
た図を引用して本発明の実施例について説明する。図1
に示した実施例では、エミッタ電極9はN+ ソース領
域4を貫通してP拡散領域3の中に深く延びている。こ
のNチャネル縦型MOSFETの製造にはまず、高不純
物濃度のN+ 基板1の上に低不純物濃度のN− エピ
タキシャル層2を成長させたシリコンウエーハの表面を
厚さ1000Å程度酸化してゲート酸化膜6とする。次
いでゲート電極7となる多結晶シリコンを0.5 μm
程度の厚さに堆積させ、これら2層を同一フォトマスク
を用いてエッチングする。このエッチングには異方性の
イオンビームエッチングを用いる。そして、このとき形
成された20〜30μmの幅の窓を通じてアクセプタ不
純物としての硼素を1×1014cm −2 程度のド
ーズ量でイオン注入して熱拡散を行い、深さ3〜10μ
mのP拡散領域3を形成する。また、ドナー不純物とし
ての砒素を1×1016cm2 程度のドーズ量でイオ
ン注入して熱拡散を行う事により、深さ0.2 μm,
長さ25〜50μmのN+ ソース領域4を形成する
。さらに、表面上にPSGあるいはSPSGなどからな
る層間絶縁膜8を1μm程度の厚さに堆積させ、幅10
〜20μmのコンタクトホールを開ける。このとき用い
たフォトマスクを再び用いてN+ 領域4をエッチング
して凹部を形成し、さらにP− 拡散領域3を2μm程
度の厚さが残るまで深くエッチングして凹部11を形成
する。そして、絶縁膜8をオーバエッチングしてからこ
の時使用したレジスト膜を除去すると、N+ 領域4と
P領域4の表面が露出した状態になる。そのあと、アル
ミニウムなどエミッタ電極9となる金属を蒸着により堆
積させ、不要部分はエッチングにより除去する。最後に
N+ 基板の反対側表面に金属を蒸着してコレクタ電極
10とすることにより図1の構造が完成する。
【0012】図3は本発明の別の実施例であり、エッチ
ングによりp拡散領域3の中まで凹部11を形成したの
ち、その底部にアクセプタ不純物を導入, 熱拡散して
P型の低抵抗層12を形成したもので、これによりこの
部分のエミッタ電極9の底とN− 層2との間の抵抗は
さらに低下する。
ングによりp拡散領域3の中まで凹部11を形成したの
ち、その底部にアクセプタ不純物を導入, 熱拡散して
P型の低抵抗層12を形成したもので、これによりこの
部分のエミッタ電極9の底とN− 層2との間の抵抗は
さらに低下する。
【0013】図4は図1と同様の表面構造を形成したI
GBTで、N+ 基板1の代わりにP+ 基板13が用
いられている点が異なっている。これにより同様に破壊
耐量を向上したIGBTを得ることができる。
GBTで、N+ 基板1の代わりにP+ 基板13が用
いられている点が異なっている。これにより同様に破壊
耐量を向上したIGBTを得ることができる。
【0014】以上の実施例ではゲート電極への電圧印加
によりP型チャネル部を反転させるNチャネル型素子に
ついて述べたが、各種の導電型を逆にしたPチャネル型
素子でも同様に実施して同様の効果を得ることができる
。
によりP型チャネル部を反転させるNチャネル型素子に
ついて述べたが、各種の導電型を逆にしたPチャネル型
素子でも同様に実施して同様の効果を得ることができる
。
【0015】
【発明の効果】本発明によれば、エミッタ電極の接触面
直下の第二領域を薄くして抵抗を低くし、第一領域から
エミッタ電流へ抜ける電流通路を形成することにより、
ソース領域 (第三領域) 直下を流れる電流が少なく
なるため、ソース領域直下で生じる電圧降下が0.7
Vを越えることが防止され、破壊耐量の向上したMOS
型トランジスタが得られた。さらにエミッタ電極接触面
直下に高不純物濃度層を形成することにより、一層抵抗
を低減させることができ、破壊耐量向上の効果を高める
ことができた。
直下の第二領域を薄くして抵抗を低くし、第一領域から
エミッタ電流へ抜ける電流通路を形成することにより、
ソース領域 (第三領域) 直下を流れる電流が少なく
なるため、ソース領域直下で生じる電圧降下が0.7
Vを越えることが防止され、破壊耐量の向上したMOS
型トランジスタが得られた。さらにエミッタ電極接触面
直下に高不純物濃度層を形成することにより、一層抵抗
を低減させることができ、破壊耐量向上の効果を高める
ことができた。
【図1】本発明の一実施例のNチャネル縦型MOSFE
Tの断面図
Tの断面図
【図2】従来のNチャネル縦型MOSFETの断面図
【
図3】本発明の別の実施例のNチャネル縦型MOSFE
Tの断面図
図3】本発明の別の実施例のNチャネル縦型MOSFE
Tの断面図
【図4】本発明のさらに別の実施例のNチャネルIGB
Tの断面図
Tの断面図
1 N+ 基板
2 N− 低不純物濃度層
3 P拡散領域
4 N+ ソース領域
5 チャネル部
6 ゲート酸化膜
7 ゲート電極
8 層間絶縁膜
9 エミッタ電極
10 コレクタ電極
11 凹部
12 P+ 低抵抗層
13 P+ 基板
Claims (3)
- 【請求項1】半導体基板の第一導電型の第一領域の表面
層内に選択的に形成された第二導電型の第二領域および
その第二領域の表面層内に選択的に形成された第一導電
型の第三領域を有し、第二領域表面部の第一領域と第三
領域にはさまれた部分をチャネル部として第一絶縁膜を
介して設けられたゲート電極およびそのゲート電極と第
二絶縁膜によって絶縁されて第三領域に接触すると共に
第三領域を貫通して第二領域にも接触するエミッタ電極
を備えたものにおいて、エミッタ電極と第二領域との接
触面が第三領域と第二領域との界面より深い位置にある
ことを特徴とするMOS型トランジスタ。 - 【請求項2】エミッタ電極と接触する第二領域の表面層
が第二領域の他の部分より高不純物濃度である請求項1
記載のMOS型トランジスタ。 - 【請求項3】第一領域の反第二, 第三領域側に第二導
電型の第四領域が隣接する請求項1あるいは2記載のM
OS型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3079382A JPH04314365A (ja) | 1991-04-12 | 1991-04-12 | Mos型トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3079382A JPH04314365A (ja) | 1991-04-12 | 1991-04-12 | Mos型トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04314365A true JPH04314365A (ja) | 1992-11-05 |
Family
ID=13688324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3079382A Pending JPH04314365A (ja) | 1991-04-12 | 1991-04-12 | Mos型トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04314365A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6025646A (en) * | 1997-09-26 | 2000-02-15 | Nec Corporation | Vertical MOSFET having penetrating wiring layers |
JP2000307115A (ja) * | 1999-04-01 | 2000-11-02 | Intersil Corp | 高密度mosゲート型電力装置及びその製造方法 |
CN107068743A (zh) * | 2017-03-23 | 2017-08-18 | 深圳基本半导体有限公司 | 一种平面型绝缘栅双极晶体管及其制造方法 |
-
1991
- 1991-04-12 JP JP3079382A patent/JPH04314365A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6025646A (en) * | 1997-09-26 | 2000-02-15 | Nec Corporation | Vertical MOSFET having penetrating wiring layers |
JP2000307115A (ja) * | 1999-04-01 | 2000-11-02 | Intersil Corp | 高密度mosゲート型電力装置及びその製造方法 |
CN107068743A (zh) * | 2017-03-23 | 2017-08-18 | 深圳基本半导体有限公司 | 一种平面型绝缘栅双极晶体管及其制造方法 |
CN107068743B (zh) * | 2017-03-23 | 2023-09-12 | 深圳基本半导体有限公司 | 一种平面型绝缘栅双极晶体管及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3156300B2 (ja) | 縦型半導体装置 | |
JP4892172B2 (ja) | 半導体装置およびその製造方法 | |
JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
KR20030070264A (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
JPH04251983A (ja) | 半導体装置 | |
US5397905A (en) | Power semiconductor device having an insulated gate field effect transistor and a bipolar transistor | |
JP4469524B2 (ja) | 半導体装置の製造方法 | |
JP3204792B2 (ja) | 半導体装置 | |
JP2000164859A (ja) | 半導体装置及びその製造方法 | |
KR100336200B1 (ko) | 트렌치 게이트 구조를 갖는 반도체 장치 | |
JP3240896B2 (ja) | Mos型半導体素子 | |
JPH04314365A (ja) | Mos型トランジスタ | |
JPH10200104A (ja) | 電圧駆動型半導体装置及びその製造方法 | |
JP2001119019A (ja) | 半導体装置およびその製造方法 | |
JPH0555594A (ja) | 縦型電界効果トランジスタ | |
JPH04125972A (ja) | Mos型半導体素子の製造方法 | |
JP3381490B2 (ja) | Mos型半導体装置 | |
JP2007324361A (ja) | 半導体装置及びその製造方法 | |
JPS60249366A (ja) | 半導体装置 | |
JPH0283982A (ja) | 電界効果型トランジスタ | |
JP2003332577A (ja) | 半導体装置及びその製造方法 | |
JP2001085689A (ja) | 電力用半導体装置 | |
JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
JPH0582786A (ja) | Mos型トランジスタ | |
JPH01290265A (ja) | Mos型半導体装置 |