JP4975622B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4975622B2
JP4975622B2 JP2007526855A JP2007526855A JP4975622B2 JP 4975622 B2 JP4975622 B2 JP 4975622B2 JP 2007526855 A JP2007526855 A JP 2007526855A JP 2007526855 A JP2007526855 A JP 2007526855A JP 4975622 B2 JP4975622 B2 JP 4975622B2
Authority
JP
Japan
Prior art keywords
oxide film
plasma
gas
semiconductor device
nitriding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007526855A
Other languages
English (en)
Other versions
JPWO2006112388A1 (ja
Inventor
淳一 北川
岳志 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007526855A priority Critical patent/JP4975622B2/ja
Publication of JPWO2006112388A1 publication Critical patent/JPWO2006112388A1/ja
Application granted granted Critical
Publication of JP4975622B2 publication Critical patent/JP4975622B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

シリコン層に熱酸化膜を形成する工程を有する半導体装置の製造方法及びプラズマ窒化処理方法に関する。
従来から、半導体装置の製造工程等においては、シリコン層、例えば、電極を構成するポリシリコン層の上に、絶縁層（例えばＣＶＤ酸化膜等）等を順次積層形成し、その後、フォトリソグラフィーを用いたエッチング工程等によって、ポリシリコン層及びその上のＣＶＤ酸化膜等を所定形状にパターニングし、しかる後、露出したポリシリコン層の側壁部等に、熱酸化により酸化膜を形成することが行われている。
しかしながら、上記のような半導体装置の製造工程においては、ポリシリコン層とＣＶＤ酸化膜等の界面部分において、ポリシリコン層の両端部の内部にまで熱酸化が進行する所謂バーズピークが生じるという問題がある。このようなバーズピークは、制御された酸化ではなく局部的に酸化膜が厚くなってしまうことになるとともに、その量にもばらつきがあるため、半導体装置の性能の劣化や性能のばらつきが生じる等の悪影響が生じる。
また、上記の問題を解決するため、ポリシリコン層、ＣＶＤ酸化膜等を順次形成し、アンモニアガス雰囲気による熱処理することにより、ポリシリコン層とＣＶＤ酸化膜の界面部分及び酸化膜表面に窒化層を形成することも知られている（特許文献１参照。）。
しかしながら、このような熱処理では、例えば、７００℃等の高温で処理が行われるのでポリシリコン層と酸化膜との界面の端部が酸化されて厚くなってしまう。このため、次世代の半導体装置の製造工程全体に、熱の影響を与える可能性があり、均一な極薄の窒化層を精度良く制御することができず、半導体装置の性能の向上と安定化を図るために好ましくないという問題がある。
上述したとおり、従来においては、ポリシリコン層とＣＶＤ酸化膜等の界面部分等に、バーズピークが発生するという問題があり、かかる問題を解決するためには、高温の熱処理が必要とされるため、より低温の工程によりバーズピークの発生を抑制し、均一な極薄の窒化領域を形成することのできる半導体装置の製造方法及び半導体装置の開発が求められていた。
特開平１０−３３５５００号公報
本発明は、上記のような従来の事情に対処してなされたもので、従来に比べてプラズマ処理で行うので、より低温の工程によりバーズピークの発生を制御することのできる半導体装置の製造方法及びプラズマ窒化処理方法を提供しようとするものである。
上記目的を達成するために、請求項１記載の半導体装置の製造方法は、処理基板上にトンネル酸化膜を形成する工程と、前記トンネル酸化膜上に第１のポリシリコン層を形成する工程と、複数のスロットを有する平面アンテナにより処理室内にマイクロ波を導入して窒素ガスとＡｒガスを含む処理ガスのプラズマを発生させ、このプラズマにより、１００℃〜６００℃の処理温度の範囲、かつ、１．３３Ｐａ〜３９９Ｐａの圧力範囲で前記第１のポリシリコン層に窒化領域を形成する窒化領域形成工程と、前記窒化領域上に酸化膜、窒化膜、酸化膜を順に形成してＯＮＯ構造の絶縁膜を形成する工程と、前記絶縁膜上に第２のポリシリコン層を形成する工程と、前記窒化領域を酸化バリア層として、熱処理により前記被処理基板の前記第１及び第２のポリシリコン層に酸化膜を形成する工程とを具備したことを特徴とする。
また、請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法であって、前記窒化領域形成工程を１０秒以上行うことを特徴とする。
請求項３記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法であって、前記窒化領域形成工程を６０秒以上行うことを特徴とする。
請求項４記載の半導体装置の製造方法は、請求項３記載の半導体装置の製造方法であって、前記窒化領域形成工程を９０秒以上行うことを特徴とする。
本発明の一実施形態に係る半導体ウエハの要部構成を拡大して示す図。 窒化処理による酸化バリア層としての効果を測定した結果を示す図。 本発明の実施形態に使用するプラズマ処理装置の概略構成を示す図。 図３のプラズマ処理装置の要部構成を示す図。 図３のプラズマ処理装置における窒化処理の工程を示す図。 本発明の他の実施形態に係る半導体ウエハの要部構成を拡大して示す図。 図３のプラズマ処理装置における窒化処理工程を示す図。 窒化処理における酸化バリア層としての効果を測定した結果を示す図。 窒化処理における平均窒素濃度及びその偏差を示す図。
以下、本発明の詳細を、実施の形態について図面を参照して説明する。
図１は、本実施形態に係る半導体装置を製造するための被処理基板であるウエハＷの断面構成を拡大して示すものである。図１（ａ）において、１１１は、シリコン層であり、例えば電極を構成するポリシリコンからなる。１１０は、その下地層であり、絶縁膜例えばゲート酸化膜又はトンネル酸化膜等から構成されている。
本実施形態においては、このポリシリコン層１１１の表面に、図１（ｂ）に示すように、非常に極薄の窒化領域１１２を形成する。この窒化領域１１２は、複数のスロットを有する平面アンテナにより処理室内にマイクロ波を導入して処理ガスのプラズマを発生させ、このプラズマにより、ポリシリコン層１１１の表面を窒化処理して均一に形成する。この窒化処理工程については、後で詳細に説明する。
次に、図１（ｃ）に示すように、窒化領域１１２の上に、例えばＣＶＤ酸化膜（ＳｉＯ２）１１３等を形成する。この後、必要に応じて、ＣＶＤ酸化膜１１３の上に、窒化膜（ＳｉＮ）、ＣＶＤ酸化膜、ポリシリコン膜、絶縁膜等を適宜積層して形成する。例えば、不揮発性メモリ素子を形成する場合は、ＯＮＯ構造の絶縁膜と、その上のコントロールゲートとなるポリシリコン層等が順に形成される。ポリシリコン層に、Ｐ、Ｂ、Ａｓ等のドーパントがドープされている。
そして、必要な素子構造を形成するための層を積層した後、図１（ｄ）に示すようにフォトリソグラフィーを用いたエッチング工程等によって、ポリシリコン層１１１、窒化領域１１２、ＣＶＤ酸化膜１１３（及び必要に応じてＣＶＤ酸化膜１１３の上に形成された各層）を所定形状にパターニングし、しかる後、露出したポリシリコン層１１１の側壁部等に、例えば９００℃程度の熱酸化により熱酸化膜１１４を形成する。この時、ポリシリコン層１１１とＣＶＤ酸化膜１１３との間には、窒化領域１１２が均一に形成されており、この窒化領域１１２が、酸化バリア層として作用するので、このポリシリコン層の端部への熱酸化の作用が抑制され、バーズピークが発生することを抑制することができる。
次に、図３を参照して、上記本実施形態の窒化領域１１２の形成工程に使用するプラズマ処理装置１００の構成について説明する。プラズマ処理装置１００は、所定のパターンで複数のスロットが形成された平面アンテナ（Radial Line Slot Antenna ）を利用してマイクロ波発生源から導かれたマイクロ波をチャンバー内に放射し、プラズマを形成するＲＬＳＡマイクロ波プラズマ処理装置として構成される。
このプラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。チャンバー１内には被処理基板であるウエハＷを水平に支持するためのＡｌＮ等のセラミックからなるサセプタ２が設けられている。このサセプタ２は、排気室１１の底部中央から上方に伸びる円筒状のＡｌＮ等のセラミックからなる支持部材３により支持されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源６から給電されることによりサセプタ２を加熱して、その熱で被処理基板であるウエハＷを加熱する。このとき、例えば室温から８００℃までの範囲で温度制御可能となっている。なお、チャンバー１の内周には、誘電体、例えば石英からなる円筒状のライナー７が設けられている。また、サセプタ２の下部の周囲を囲むように排気用の複数の開孔が設けられたバッフル板１２が設けられている。
サセプタ２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられている。
チャンバー１の側壁には環状をなすガス導入部材１５が設けられており、このガス導入部材１５にはガス供給系１６が接続されている。ガス導入部材１５は、シャワー状に配置してもよい。このガス供給系１６は、Ａｒガス供給源１７、Ｎ２ ガス供給源１８を有しており、これらのガスが、それぞれガスライン２０を介してガス導入部材１５に至り、ガス導入部材１５からチャンバー１内に導入される。なお、ガスライン２０の各々には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には、高速真空ポンプを含む排気装置２４が接続されている。そしてこの排気装置２４を作動させることにより、チャンバー１内のガスが、排気室１１の空間１１ａ内へ排出され、排気管２３を介して排気される。これにより、チャンバー１内は所定の真空度、例えば、０．１３３Ｐａまで高速に減圧することが可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部２７が設けられており、この支持部２７に誘電体、例えば石英やＡｌ２Ｏ３ 等のセラミックからなり、マイクロ波を透過するマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
マイクロ波透過板２８の上方には、サセプタ２と対向するように、円板状の平面アンテナ部材３１が設けられている。この平面アンテナ部材３１は、支持部２７の上端に係止されている。平面アンテナ部材３１は、導体、例えば表面が銀または金メッキされた銅板またはアルミニウム板からなり、複数のマイクロ波放射孔（スロット）３２が所定のパターンで貫通して形成された構成となっている。このマイクロ波放射孔３２は、例えば図４に示すように長溝状をなし、隣接するマイクロ波放射孔３２同士が交差するように、典型的には図示のように直交するように（「Ｔ」字状に）配置され、これらの複数のマイクロ波放射孔３２が同心円状に配置されている。すなわち、平面アンテナ部材３１はＲＬＳＡアンテナを構成している。マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λ）に応じて決定され、例えばマイクロ波放射孔３２の間隔がλ／４、λ／２またはλとなるように配置されている。また、マイクロ波放射孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形状は特に限定されず、同心円状の他、例えば、螺旋状、放射状等の配置とすることもできる。この平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する誘電体、例えば石英等からなる遅波材３３が設けられている。
チャンバー１の上面には、これらの平面アンテナ部材３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には開口部３６が形成されており、この開口部３６には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ部材３１へ伝搬されるようになっている。なお、マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延在する断面円形状の同軸導波管３７ａと、水平方向に延びる断面矩形状の矩形導波管３７ｂとを有している。これらの間にはモード変換器４０が設けられている。同軸導波管３７ａの中心には内導体４１が延在しており、その下端部は、平面アンテナ部材３１の中心に接続固定されている。
プラズマ処理装置１００の各構成部は、プロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置１００の各構成部に処理を実行させるための制御プログラムすなわちレシピが格納された記憶部５２が接続されている。レシピはハードディスクや半導体メモリ等のコンピュータ記憶媒体に記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のコンピュータ記憶媒体に記憶された状態で記憶部５２の所定位置にセットするようになっていてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下でプラズマ処理装置１００での所望の処理が行われる。
次に、このように構成されたプラズマ処理装置１００によるプラズマ窒化処理について、図５のフローチャートを参照して説明する。
まず、ゲートバルブ２６を開にして、搬入出口２５から、前述したポリシリコン層１１１が形成された図１（ａ）の状態のウエハＷ（基板）をチャンバー１内に搬入し、サセプタ２上に載置し、ウエハＷを加熱する（工程１）。
次いで、チャンバー１内の酸素を排除するために、チャンバー１内を真空引きする（工程２）。この場合、Ａｒ、Ｎ２等の酸素を含まない不活性ガスを供給しつつ真空引きしても良い。ガス供給系１６のＡｒガス供給源１７から、Ａｒガスを所定の流量でガス導入部材１５を介してチャンバー１内に導入する（工程３）。このＡｒガスの流量により、チャンバー１内の圧力を調整し（工程４）、プラズマが着火しやすい高圧状態にする。この際の圧力としては、好適には１３．３〜２６７Ｐａの範囲が用いられ、６６．６Ｐａ、１２６Ｐａが例示される。なお、この際の圧力は、後述するプラズマ窒化処理の際の圧力よりも高くなるようにする。
次いで、チャンバー１内にマイクロ波を放射させてプラズマ着火を行う（工程５）。この際には、まず、マイクロ波発生装置３９からのマイクロ波をマッチング回路３８を経て導波管３７に導く。マイクロ波は、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通って平面アンテナ部材３１に放射状に均一に供給され、平面アンテナ部材３１のスロット３２からマイクロ波透過板２８を経てチャンバー１内におけるウエハＷの上方空間に放射される。このようにして、チャンバー１内に放射されたマイクロ波により、チャンバー１内では、Ａｒガスがプラズマ化する。この時のマイクロ波パワーは、１０００〜３０００Ｗが好ましく、１６００Ｗが例示される。プラズマ着火後は、チャンバー１内が例えば、１２．０Ｐａに圧力調整される。
プラズマ着火された後、ガス供給系１６のＮ２ガス供給源１８から、Ｎ２ガスを所定流量でガス導入部材１５を介してチャンバー１内に導入し、チャンバー１内に放射されたマイクロ波によりＮ２ガスをプラズマ化する（工程６）。
このように形成されたＡｒガスおよびＮ２ガスのプラズマによりウエハＷに形成されたポリシリコン層に窒化処理を施し、窒化領域を形成する（工程７）。この際の圧力としては、好適には１．３３Ｐａ〜３９９Ｐａの範囲が用いられ、例えば１２Ｐａが採用される。処理温度としては、１００〜６００℃が好ましく、より好ましくは３００〜５００℃、例えば４００℃が採用される。また、ガス流量としては、Ａｒガスが２００〜３０００ｓｃｃｍ、Ｎ２ガスが１〜２００ｓｃｃｍの範囲が好ましく、例えば、Ａｒガスが１０００ｓｃｃｍ、Ｎ２ガスが４０ｓｃｃｍの流量が採用される。
また、ＡｒガスとＮ２ガスの流量比は、Ａｒ／Ｎ２ ＝１．０〜３００の範囲が好ましく、１０〜１００の範囲がより好ましい。また、この際の処理時間は、１０秒以上とすることが好ましく、さらに好ましくは３０秒以上、例えば６０秒とする。ポリシリコン層の表面の窒化は、０．１ｎｍオーダー（数オングストローム）以上の厚さ窒化されれば良く、好ましくは１ｎｍ以上が良い。
このようにして所定時間窒化処理を行った後、マイクロ波の放射を停止してプラズマを消化し（工程８）、真空引きをしながらガスを停止して（工程９）、窒化処理のシーケンスを終了する。
なお、以上の工程では、Ａｒガスを先に導入し、プラズマを着火してからＮ２ガスを導入するシーケンスを示したが、プラズマ着火が可能であれば、ＡｒガスとＮ２ガスを同時に導入してからプラズマを着火してもよい。
以上のようなマイクロ波プラズマは、略１×１０１０〜５×１０１２／ｃｍ３ 以上のプラズマ密度でかつ０．５〜１．５ｅＶの低電子温度プラズマであり、上述のような低温（例えば４００℃）かつ短時間の処理によりポリシリコン層の表面部分、具体的には表面から５ｎｍ以下好ましくは３ｎｍまでの極表面に近い表面部分に高窒素濃度の窒化領域が形成されるように制御することができ、しかも下地膜へのイオン等のプラズマダメージが小さい等のメリットがある。また、このように高密度プラズマにより低温、短時間で窒化膜処理を行うので窒化領域の窒素プロファイルを高精度で制御することができ、良質の耐酸化性バリア層を形成できる。
図２は、縦軸を増膜厚、横軸を窒化処理時間として、上記の窒化領域形成工程（処理温度４００℃）により形成した窒化領域の酸化バリア層としての効果を、実際に熱酸化を行って再酸化状態を調べた結果を示すものである。増膜厚は、窒化膜厚と酸化処理した後の膜厚との差である。膜厚は光学膜厚計（エリプソメータ）で計測した。この図２に示されるように、窒化領域がないシリコン基板に熱酸化膜が形成される条件（Ｏ２ガス雰囲気で８５０℃の温度で１０分間）で熱酸化処理を行って９ｎｍの酸化膜を形成した。次に、シリコン基板表面を上記のプラズマ処理により、３０秒、９０秒、１８０秒窒化処理を行って窒化領域を形成し、シリコン基板を同様にＯ２ガス雰囲気で８５０℃の温度で１０分間熱処理したとき膜厚は略０．３、０．２３、０．２１ｎｍとほとんどシリコンと窒化膜の界面に酸化膜が形成されない結果となった。界面の増膜の厚さは０．１ｎｍオーダー（数オングストローム）以下のレベルでは良好である。このように、本実施形態では、プラズマ窒化処理によって、酸化バリア層として充分な効果を有する窒化領域を形成できることが確認できた。
以上のように、本実施形態では、低温のプラズマ窒化処理工程を加えることにより、酸化バリア層として充分な効果を有する窒化領域を形成することができ、これによって、後工程である熱酸化工程において、シリコン層の端部に熱酸化膜が入り込んだバーズピークが発生することを抑制することができる。したがって、従来に比べて、より高性能な半導体装置を安定的に製造することが可能となる。
図６は、本発明の他の実施形態に係る不揮発性メモリ素子を形成する場合のウエハＷの断面構成を拡大して示すものである。図６に示すように、ウエハＷの表面には、下側から順にトンネル酸化膜２１０、ポリシリコン層２１１が形成されており、このポリシリコン層２１１の表面には、前記した実施形態と同様に、プラズマ窒化処理により非常に極薄の窒化領域２１２が形成されている。窒化領域２１２の上には、酸化膜（ＳｉＯ２膜）２１３、窒化膜（ＳｉＮ膜）２１４、酸化膜（ＳｉＯ２膜）２１５からなるＯＮＯ構造の絶縁膜が形成されており、酸化膜２１５の表面には、前記した実施形態と同様のプラズマ窒化処理により非常に極薄の窒化領域２１６が形成されている。この窒化領域２１６の上にコントロールゲートとなるポリシリコン層２１７が形成されている。
そして、これらの層の側壁部及びポリシリコン層２１７の表面等には、例えば９００℃程度の熱酸化により熱酸化膜２１８が形成されている。このような構造の実施形態では、ポリシリコン層２１１と酸化膜２１３との間には、窒化領域２１２が均一に形成されているとともに、酸化膜２１５とポリシリコン層２１７との間には、窒化領域２１６が形成されており、これらの窒化領域２１２，２１６が、酸化バリア層として作用するので、ポリシリコン層２１１，２１７の端部への熱酸化の作用が抑制され、バーズピークが発生することを抑制することができる。この場合、熱酸化方法に替えて、本発明の実施形態のプラズマ装置を用いてＮ２ガスに替えてＯ２ガスのプラズマで側壁部及びポリシリコン層の表面に酸化膜を形成してもよい。低温で形成可能なので良好で膜厚の制御可能である。
上記構成の実施形態において、ポリシリコン層２１１への窒化領域２１２の形成は、前記した実施形態と同様にして行うことができる。また、酸化膜２１５への窒化領域２１６の形成については、前記した実施形態と同様に、図３，４に示したプラズマ処理装置１００を用いることができる。すなわち、窒化領域２１６は、複数のスロットを有する平面アンテナにより処理室内にマイクロ波を導入してＮ２ガスを含む処理ガスのプラズマを発生させ、このプラズマにより、酸化膜２１５の表面を窒化処理して均一に形成する。
上記の酸化膜２１５への窒化領域２１６の形成は、プラズマ処理装置１００を用いて、例えば、図７に示す工程によって行うことができる。すなわち、この工程では、まず、基板の予備加熱工程を行う（工程１０１）。この予備加熱工程では、チャンバー１内にアルゴンガスを例えば流量２０００ｓｃｃｍで供給し、チャンバー１内の圧力を例えば１２６．６Ｐａに維持した状態で、サセプタ温度を例えば５００℃として所定時間（例えば７０秒）基板を予備加熱する。このとき高い圧力（第１圧力）の方が基板温度が早く加熱される。
次に、ガス及び圧力安定化工程を行う（工程１０２）。この工程では、チャンバー１内に窒素ガスの供給（流量例えば２００ｓｃｃｍ）を開始するとともに、アルゴンガスの流量を徐々に所定流量（例えば１０００ｓｃｃｍ）にまで減少させ、チャンバー１内の圧力をプラズマの点火に適した圧力（例えば６６．６６Ｐａ）まで減少させる。この工程に要する時間は、例えば１０秒程度である。プラズマ着火しやすいように窒化処理工程より高い圧力（第２圧力）とするのが好ましい。
次に、プラズマ点火工程を行う（工程１０３）。すなわち、この工程では、マイクロ波発生装置３９から窒化処理時より高い（第１パワー）着火しやすい所定パワー（例えば２０００Ｗ）のマイクロ波をチャンバー１内に放射し、プラズマの点火を行う。この工程に要する時間は、例えば５秒程度である。
次に、上記したプラズマを酸化膜２１５へ作用させて窒化領域２１６を形成するプラズマ窒化処理工程を行う（工程１０４）。この処理工程では、チャンバー１内の圧力をプラズマ点火時より低い所定圧力（第３圧力（例えば２０．００Ｐａ））とし、マイクロ波のパワーも、点火時より低い所定パワー（第２のパワー（例えば１５００Ｗ））とする。この工程に要する時間は、例えば９０秒程度である。
そして、上記の処理工程が終了すると、プラズマ消火工程を行う（工程１０５）。このプラズマ消火工程では、ガスの供給を維持しつつ、マイクロ波の供給を停止することによりプラズマを消火する。この工程に要する時間は、例えば３秒程度である。
そして上記工程によってプラズマを消火した後、最後に、チャンバー１内へのガスの供給を停止し、真空引きして処理終了工程を行い（工程１０８）、一連の処理工程を終了する。
図８は、縦軸を増膜厚、横軸を窒化処理時間として、上記の窒化領域２１６形成工程（処理温度５００℃）により形成した窒化領域２１６の酸化バリア層としての効果を、実際に熱酸化を行って再酸化状態を調べた結果を示すものである。増膜厚は、窒化膜厚と酸化処理した後の膜厚との差である。膜厚は光学膜厚計（エリプソメータ）で計測した。また 図９は、縦軸を平均窒素濃度及び窒素濃度の偏差、横軸を窒化処理時間として、上記の窒化領域２１６形成工程（処理温度５００℃）により形成した窒化領域２１６の窒素原子の平均濃度及びその偏差を調べた結果を示すものである。なお、図９において上部に示される線が平均窒素濃度、下部に示される線が窒素濃度の偏差を示している。
上記図８に示される測定は、以下のように行った。まず、シリコン基板にＯ２ガス雰囲気で８５０℃の温度で１０分間で熱酸化処理を行って約７ｎｍの酸化膜を形成した。次に、シリコン基板表面を上記のプラズマ処理により、３０秒、９０秒、１８０秒窒化処理を行って窒化領域を形成し、シリコン基板を同様にＯ２ガス雰囲気で８５０℃の温度で１０分間熱処理した。そして、この時の酸化膜の増減を測定した。この結果、窒化処理時間を３０秒、９０秒、１８０秒とした時の夫々の増膜は、３．８７、１．４７、０．４６ｎｍであった。この結果から、好ましい酸素拡散バリア層を形成するためには、窒化処理時間を６０秒以上とすることが好ましく、９０秒以上とすることがさらに好ましい。また、上記の結果は、図９に示される処理時間に応じて増加する平均窒素濃度に略対応するものである。更に、図９に示されるように、窒素濃度の偏差も処理時間に応じて減少する。このように、５００℃と低温の窒化処理によって、酸化拡散バリア層として充分な効果を有する窒化領域を形成できることが確認できた。なお、コントロールゲートとなるポリシリコン層２１７が酸化されるとデバイスのＶｔｈシフトが変化してしまうため、このようなＶｔｈシフトが変化しない範囲とすることが好ましい。また、処理時の圧力は、イオン成分が多く生成されるように低圧とすることが好ましく、１３３Ｐａ以下とすることが好ましく、より好ましくは１３．３Ｐａ以下が良い。処理温度については、２００〜６００℃の範囲とすることが好ましく、アルゴンガスと窒素ガスとの流量比（アルゴンガス流量／窒素ガス流量）は、１〜５０の範囲とすることが好ましい。また、窒素の平均濃度は、２．３×１０１６ａｔｏｍｓ／ｃｍ２以上とすることが好ましく、２．４×１０１６ａｔｏｍｓ／ｃｍ２以上とすることがさらに好ましい。
本発明の半導体装置の製造方法、半導体装置、プラズマ窒化処理方法、制御プログラム及びコンピュータ記憶媒体は、半導体装置の製造分野等で利用することができる。したがって、産業上の利用可能性を有する。

Claims (4)

  1. 被処理基板上にトンネル酸化膜を形成する工程と、
    前記トンネル酸化膜上に第１のポリシリコン層を形成する工程と、
    複数のスロットを有する平面アンテナにより処理室内にマイクロ波を導入して窒素ガスとＡｒガスを含む処理ガスのプラズマを発生させ、このプラズマにより、１００℃〜６００℃の処理温度の範囲、かつ、１．３３Ｐａ〜３９９Ｐａの圧力範囲で前記第１のポリシリコン層に窒化領域を形成する窒化領域形成工程と、
    前記窒化領域上に酸化膜、窒化膜、酸化膜を順に形成してＯＮＯ構造の絶縁膜を形成する工程と、
    前記絶縁膜上に第２のポリシリコン層を形成する工程と、
    前記窒化領域を酸化バリア層として、熱処理により前記被処理基板の前記第１及び第２のポリシリコン層に酸化膜を形成する工程と
    を具備したことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記窒化領域形成工程を１０秒以上行うことを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法であって、
    前記窒化領域形成工程を６０秒以上行うことを特徴とする半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法であって、
    前記窒化領域形成工程を９０秒以上行うことを特徴とする半導体装置の製造方法。
JP2007526855A 2005-04-15 2006-04-14 半導体装置の製造方法 Active JP4975622B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007526855A JP4975622B2 (ja) 2005-04-15 2006-04-14 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005119029 2005-04-15
JP2005119029 2005-04-15
PCT/JP2006/307923 WO2006112388A1 (ja) 2005-04-15 2006-04-14 半導体装置の製造方法、半導体装置、プラズマ窒化処理方法、制御プログラム及びコンピュータ記憶媒体
JP2007526855A JP4975622B2 (ja) 2005-04-15 2006-04-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006112388A1 JPWO2006112388A1 (ja) 2008-12-11
JP4975622B2 true JP4975622B2 (ja) 2012-07-11

Family

ID=37115106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007526855A Active JP4975622B2 (ja) 2005-04-15 2006-04-14 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7910493B2 (ja)
JP (1) JP4975622B2 (ja)
KR (1) KR101123442B1 (ja)
CN (2) CN101069274B (ja)
WO (1) WO2006112388A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
JP5361328B2 (ja) * 2008-10-27 2013-12-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP5166297B2 (ja) * 2009-01-21 2013-03-21 東京エレクトロン株式会社 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
US8541273B2 (en) 2010-09-23 2013-09-24 Globalfoundries Singapore Pte. Ltd. Dielectric stack
CN104992902A (zh) * 2015-05-27 2015-10-21 上海华力微电子有限公司 一种提高隧道氧化层可靠性的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193413A (ja) * 2002-12-12 2004-07-08 Tadahiro Omi 不揮発性半導体記憶装置及びその製造方法
WO2004084314A1 (ja) * 2003-03-19 2004-09-30 Fujitsu Limited 半導体装置とその製造方法
JP2005086199A (ja) * 2003-09-08 2005-03-31 Hynix Semiconductor Inc フラッシュメモリ素子のゲート電極形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312102B2 (ja) 1996-11-27 2002-08-05 シャープ株式会社 不揮発性半導体記憶装置の製造方法
JPH10335500A (ja) 1997-06-05 1998-12-18 Toshiba Microelectron Corp 半導体装置の製造方法
CN100477113C (zh) * 2001-01-22 2009-04-08 东京毅力科创株式会社 电子器件材料的制造方法
KR100624290B1 (ko) 2004-06-14 2006-09-19 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193413A (ja) * 2002-12-12 2004-07-08 Tadahiro Omi 不揮発性半導体記憶装置及びその製造方法
WO2004084314A1 (ja) * 2003-03-19 2004-09-30 Fujitsu Limited 半導体装置とその製造方法
JP2005086199A (ja) * 2003-09-08 2005-03-31 Hynix Semiconductor Inc フラッシュメモリ素子のゲート電極形成方法

Also Published As

Publication number Publication date
JPWO2006112388A1 (ja) 2008-12-11
KR101123442B1 (ko) 2012-03-23
US7910493B2 (en) 2011-03-22
US20090039406A1 (en) 2009-02-12
CN101069274B (zh) 2010-05-19
WO2006112388A1 (ja) 2006-10-26
CN101908484B (zh) 2012-06-13
CN101908484A (zh) 2010-12-08
CN101069274A (zh) 2007-11-07
KR20070121737A (ko) 2007-12-27

Similar Documents

Publication Publication Date Title
KR101097574B1 (ko) 마이크로파 플라즈마 처리 장치
US7960293B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP5252913B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
KR100956705B1 (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
TWI390632B (zh) Nitriding treatment of tunneling oxide film
JP4739215B2 (ja) 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
JP5078617B2 (ja) 選択的プラズマ処理方法およびプラズマ処理装置
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5089121B2 (ja) シリコン酸化膜の形成方法およびプラズマ処理装置
JPWO2006016642A1 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JP2006332555A (ja) プラズマ処理方法
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP4975622B2 (ja) 半導体装置の製造方法
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120411

R150 Certificate of patent or registration of utility model

Ref document number: 4975622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250