CN101908484B - 等离子体氮化处理方法 - Google Patents

等离子体氮化处理方法 Download PDF

Info

Publication number
CN101908484B
CN101908484B CN2010101334571A CN201010133457A CN101908484B CN 101908484 B CN101908484 B CN 101908484B CN 2010101334571 A CN2010101334571 A CN 2010101334571A CN 201010133457 A CN201010133457 A CN 201010133457A CN 101908484 B CN101908484 B CN 101908484B
Authority
CN
China
Prior art keywords
plasma
nitrogen
gas
film
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101334571A
Other languages
English (en)
Other versions
CN101908484A (zh
Inventor
北川淳一
小林岳志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101908484A publication Critical patent/CN101908484A/zh
Application granted granted Critical
Publication of CN101908484B publication Critical patent/CN101908484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

通过利用具有多个缝隙的平面天线将微波导入处理室内、以产生处理气体的等离子体的氮化处理工序，在多晶硅层(111)的表面上形成氮化区域(112)。接着，在氮化区域(112)上形成CVD氧化膜(113)等，将多晶硅层(111)等图案化为规定形状后，将氮化区域(112)作为氧化阻挡层，通过热氧化，在露出的多晶硅层(111)的侧壁部等上形成热氧化膜(114)。由此，能够利用温度比以往更低的工序抑制鸟嘴的产生。

Description

等离子体氮化处理方法
本案是申请日为2006年4月14日、申请号为200680001335.9、发明名称为半导体装置的制造方法、半导体装置、等离子体氮化处理方法、控制程序和计算 机存储介质的专利申请的分案申请。
技术领域
本发明涉及具有在硅层上形成热氧化膜的工序的半导体装置的制造方法、半导体装置、等离子体氮化处理方法、控制程序和计算机存储介质。
背景技术
一直以来，在半导体装置的制造工序等中，在硅层、例如构成电极的多晶硅层上，依次叠层形成绝缘层(例如CVD氧化膜等)，此后，通过使用光刻法的蚀刻工序等，将多晶硅层和其上的CVD氧化膜等图案化为规定形状，然后，通过热氧化，在露出的多晶硅层的侧壁部等上形成氧化膜。
但是，在上述那样的半导体装置的制造工序中，存在会产生所谓的鸟嘴(bird’s beak)的问题，即：在多晶硅层与CVD氧化膜等的界面部分，热氧化会进行到多晶硅层的两端部的内部。这样的鸟嘴不是受到控制的氧化而是氧化膜在局部变厚，并且其量也有偏差，因此，会产生半导体装置的性能劣化、性能产生偏差等不良影响。
另外，为了解决上述问题，已知有如下方法：依次形成多晶硅层、CVD氧化膜等，在氨气气氛中进行热处理，由此，在多晶硅层与CVD氧化膜的界面部分以及氧化膜表面上形成氮化层(参照专利文献1)。
但是，这样的热处理例如在700℃等的高温下进行处理，因此，多晶硅层与氧化膜的界面的端部被氧化而变厚。因此，存在如下问题：有可能对下一代的半导体装置的制造工序全体带来热影响，不能精度良好地控制均匀的极薄的氮化层，为了实现半导体装置的性能提高和稳定化而不优选。
如上所述，在以往，有在多晶硅层与CVD氧化膜等的界面部分等产生鸟嘴的问题，为了解决该问题，需要高温的热处理，因此，要求开发能够利用更低温度的工序抑制鸟嘴的产生、并形成均匀的极薄的氮化区域的半导体装置的制造方法和半导体装置。
专利文献1：日本特开平10-335500号专利公报
发明内容
本发明为了应对上述那样以往的情况而做出，提供与以往相比，因为用等离子体处理进行，所以能够利用更低温度的工序抑制鸟嘴的产生的半导体装置的制造方法、半导体装置、等离子体氮化处理方法、控制程序和计算机存储介质。
为了达到上述目的，本发明第一方面的一种半导体装置的制造方法，其特征在于，包括：利用具有多个缝隙(slot)的平面天线将微波导入处理室内，产生处理气体的等离子体，利用该等离子体在被处理基板的包含硅的层上形成氮化区域的氮化区域形成工序；和将上述氮化区域作为氧化阻挡层，利用热处理在上述被处理基板的上述包含硅的层上形成氧化膜的热氧化膜形成工序。
另外，本发明第二方面的半导体装置的制造方法，其特征在于，在第一方面所述的半导体装置的制造方法中，在上述包含硅的层的表面上形成上述氮化区域，利用蚀刻工序在露出的上述包含硅的层的侧壁部上形成上述氧化膜。
另外，本发明第三方面的半导体装置的制造方法，其特征在于，在第一方面或第二方面所述的半导体装置的制造方法中，上述包含硅的层由多晶硅构成，进行上述氮化区域形成工序10秒以上。
另外，本发明第四方面的半导体装置的制造方法，其特征在于，在第三方面所述的半导体装置的制造方法中，进行上述氮化区域形成工序30秒以上。
另外，本发明第五方面的半导体装置的制造方法，其特征在于，在第一方面或第二方面所述的半导体装置的制造方法中，上述包含硅的层由氧化硅构成，进行上述氮化区域形成工序60秒以上。
另外，本发明第六方面的半导体装置的制造方法，其特征在于，在第五方面所述的半导体装置的制造方法中，进行上述氮化区域形成工序90秒以上。
另外，本发明第七方面的半导体装置的制造方法，其特征在于，在第一方面～第六方面中任一方面所述的半导体装置的制造方法中，在100℃～600℃的处理温度的范围内进行上述氮化区域形成工序。
另外，本发明第八方面的半导体装置的制造方法，其特征在于，在第一方面～第七方面中任一方面所述的半导体装置的制造方法中，上述处理气体包含氮气和稀有气体。
另外，本发明第九方面的半导体装置的制造方法，其特征在于，在第八方面所述的半导体装置的制造方法中，上述稀有气体为氩气、氙气、氪气中的任一个。
另外，本发明第十方面的半导体装置，其特征在于，使用第一方面～第九方面中任一方面所述的半导体装置的制造方法制造。
另外，本发明第十一方面的等离子体氮化处理方法，其特征在于，利用具有多个缝隙的平面天线将微波导入处理室内，产生处理气体的等离子体，利用该等离子体在被处理基板的包含硅的层上，形成在作为后工序的热处理工序中作为氧化阻挡层起作用的氮化区域。
另外，本发明第十二方面的等离子体氮化处理方法，其特征在于，在第十一方面所述的等离子体氮化处理方法中，上述包含硅的层由多晶硅构成，进行上述形成氮化区域的工序10秒以上。
另外，本发明第十三方面的等离子体氮化处理方法，其特征在于，在第十二方面所述的等离子体氮化处理方法中，进行上述形成氮化区域的工序30秒以上。
另外，本发明第十四方面的等离子体氮化处理方法，其特征在于，在第十一方面所述的等离子体氮化处理方法中，上述包含硅的层由氧化硅构成，进行上述形成氮化区域的工序60秒以上。
另外，本发明第十五方面的等离子体氮化处理方法，其特征在于，在第十四方面所述的等离子体氮化处理方法中，进行上述形成氮化区域的工序90秒以上。
另外，本发明第十六方面的等离子体氮化处理方法，其特征在于，在第十一方面～第十五方面中任一方面所述的等离子体氮化处理方法中，在100℃～600℃的处理温度的范围内进行上述氮化区域形成工序。
另外，本发明第十七方面的等离子体氮化处理方法，其特征在于，在第十一方面～第十六方面中任一方面所述的等离子体氮化处理方法中，上述处理气体包含氮气和稀有气体。
另外，本发明第十八方面的等离子体氮化处理方法，其特征在于，在第十七方面所述的等离子体氮化处理方法中，上述稀有气体为氩气、氙气、氪气中的任一个。
另外，本发明第十九方面的控制程序，其特征在于，在计算机上运行，在执行时，控制等离子体处理装置，进行第十一方面～第十八方面中任一方面所述的等离子体氮化处理方法。
另外，本发明第二十方面的计算机存储介质，存储有在计算机上运行的控制程序，其特征在于，上述程序在执行时，控制等离子体处理装置，进行第十一方面～第十八方面中任一方面所述的等离子体氮化处理方法。
附图说明
图1是将本发明的一个实施方式的半导体晶片的主要部分结构放大表示的图。
图2是表示对由氮化处理产生的作为氧化阻挡层的效果进行测定的结果的图。
图3是表示在本发明的实施方式中使用的等离子体处理装置的概略结构的图。
图4是表示图3的等离子体处理装置的主要部分结构的图。
图5是表示图3的等离子体处理装置中的氮化处理的工序的图。
图6是将本发明的另一个实施方式的半导体晶片的主要部分结构放大表示的图。
图7是表示图3的等离子体处理装置中的氮化处理工序的图。
图8是表示对氮化处理的作为氧化阻挡层的效果进行测定的结果的图。
图9是表示氮化处理中的平均氮浓度及其偏差的图。
具体实施方式
以下，参照附图，通过实施方式说明本发明的详细情况。
图1是将作为用于制造本实施方式的半导体装置的被处理基板的晶片W的截面结构放大表示的图。在图1(a)中，111是硅层，例如由构成电极的多晶硅构成。110是它的基底层，由绝缘膜例如栅极氧化膜或隧道氧化膜等构成。
在本实施方式中，在该多晶硅层111的表面上，如图1(b)所示，形成极薄的氮化区域112。利用具有多个缝隙的平面天线将微波导入处理室内，产生处理气体的等离子体，利用该等离子体，对多晶硅层111的表面进行氮化处理，均匀地形成该氮化区域112。关于该氮化处理工序，将在后面详细地说明。
接着，如图1(c)所示，在氮化区域112上，例如形成CVD氧化膜(SiO2)113等。此后，根据需要，在CVD氧化膜113上，适当地叠层形成氮化膜(SiN)、CVD氧化膜、多晶硅膜、绝缘膜等。例如，当形成非易失性存储元件时，依次形成ONO结构的绝缘膜和作为其上的控制栅的多晶硅层等。在多晶硅层中掺杂有P、B、As等掺杂剂。
然后，在将用于形成需要的元件结构的层叠层之后，如图1(d)所示，通过使用光刻法的蚀刻工序等，将多晶硅层111、氮化区域112、CVD氧化膜113(和根据需要在CVD氧化膜113上形成的各层)图案化为规定形状，然后，在露出的多晶硅层111的侧壁部等上，通过例如900℃左右的热氧化，形成热氧化膜114。此时，在多晶硅层111与CVD氧化膜113之间，均匀地形成氮化区域112，该氮化区域112作为氧化阻挡层起作用，因此，热氧化对该多晶硅层端部的作用被抑制，能够抑制鸟嘴的产生。
接着，参照图3，对在上述本实施方式的氮化区域112的形成工序中使用的等离子体处理装置100的结构进行说明。等离子体处理装置100被构成为利用以规定图案形成有多个缝隙的平面天线(RadialLine Slot Antenna：径向线缝隙天线)将从微波发生源导出的微波放射到腔室内以形成等离子体的RLSA微波等离子体处理装置。
该等离子体处理装置100具有气密地构成、并被接地的大致圆筒状的腔室1。在腔室1的底壁1a的大致中央部形成有圆形的开口部10，在底壁1a中设置有与该开口部10连通、并向下方突出的排气室11。在腔室1内设置有用于水平地支撑作为被处理基板的晶片W的由AlN等陶瓷构成的基座2。该基座2由从排气室11的底部中央向上方延伸的圆筒状的由AlN等陶瓷构成的支撑部件3支撑。在基座2的外边缘部设置有用于引导晶片W的导向环4。另外，在基座2中埋入有电阻加热型的加热器5，该加热器5通过从加热电源6供电而对基座2进行加热，利用该热对作为被处理基板的晶片W进行加热。此时，能够在例如从室温到800℃的范围内进行温度控制。此外，在腔室1的内周，设置有由电介质、例如石英构成的圆筒状的衬垫7。另外，以包围基座2下部周围的方式设置有设有排气用的多个开孔的挡板12。
在基座2中，相对于基座2的表面能够突出没入地设置有用于支撑晶片W并使其升降的晶片支撑销(未图示)。
在腔室1的侧壁上设置有形成环状的气体导入部件15，气体供给系统16与该气体导入部件15连接。气体导入部件15也可以配置成喷淋器状。该气体供给系统16具有Ar气供给源17和N2气供给源18，这些气体分别通过气体管线20到达气体导入部件15，从气体导入部件15导入到腔室1内。此外，在各个气体管线20中设置有质量流量控制器21和在其前后的开关阀22。
排气管23与上述排气室11的侧面连接，包含高速真空泵的排气装置24与该排气管23连接。于是，通过使该排气装置24运转，将腔室1内的气体排出到排气室11的空间11a内，通过排气管23进行排气。由此，腔室1内能够高速减压至规定的真空度、例如0.133Pa。
在腔室1的侧壁上设置有：用于在与邻接于等离子体处理装置100的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口25、和开关该搬入搬出口25的闸阀26。
腔室1的上部成为开口部，沿该开口部的周边部设置有环状的支撑部27，在该支撑部27上，通过密封部件29气密地设置有由电介质、例如石英、Al2O3等陶瓷构成的透过微波的微波透过板28。从而，使腔室1内保持气密。
在微波透过板28的上方，以与基座2相对的方式设置有圆板状的平面天线部件31。该平面天线部件31与支撑部27的上端卡止。平面天线部件31成为由导体、例如表面镀有银或金的铜板或铝板构成、并以规定图案贯通形成有多个微波放射孔(缝隙)32的结构。该微波放射孔32，例如如图4所示，形成长槽状，以邻接的微波放射孔32彼此交叉的方式、典型地以如图所示正交的方式(呈“T”字状)配置，这些多个微波放射孔32呈同心圆状配置。即，平面天线部件31构成RLSA天线。微波放射孔32的长度和排列间隔，根据微波的波长(λ)决定，例如配置成微波放射孔32的间隔为λ/4、λ/2或λ。另外，微波放射孔32也可以是圆形状、圆弧状等其它形状。另外，微波放射孔32的配置形状没有特别的限定，除了同心圆状以外，例如也能够配置成螺旋状、放射状等。在该平面天线部件31的上面，设置有由具有比真空大的介电常数的电介质、例如石英等构成的滞波材料33。
在腔室1的上面，以覆盖这些平面天线部件31和滞波材料33的方式，设置有例如由铝或不锈钢等金属材料构成的屏蔽盖体34。腔室1的上面和屏蔽盖体34由密封部件35密封。在屏蔽盖体34中形成有冷却水流路34a。此外，屏蔽盖体34被接地。
在屏蔽盖体34上壁的中央形成有开口部36，波导管37与该开口部36连接。微波发生装置39通过匹配电路38与该波导管37的端部连接。由此，由微波发生装置39产生的例如频率2.45GHz的微波通过波导管37向上述平面天线部件31传播。此外，作为微波的频率，也能够用8.35GHz、1.98GHz等。
波导管37包括从上述屏蔽盖体34的开口部36向上方延伸的截面为圆形状的同轴波导管37a和在水平方向延伸的截面为矩形状的矩形波导管37b。在它们之间设置有模式变换器40。内导体41在同轴波导管37a的中心延伸，它的下端部与平面天线部件31的中心连接固定。
等离子体处理装置100的各结构部与处理控制器50连接并被其控制。用户接口51与处理控制器50连接，该用户接口51由工序管理者为了管理等离子体处理装置100而进行命令的输入操作等的键盘、和将等离子体处理装置100的运转状况可视化并进行显示的显示器等构成。
另外，存储部52与处理控制器50连接，该存储部52存储有用于通过处理控制器50的控制来实现由等离子体处理装置100执行的各种处理的控制程序、和用于根据处理条件而在等离子体处理装置100的各结构部中执行处理的控制程序即方案。方案可以存储在硬盘、半导体存储器等计算机存储介质中，也可以以存储在CDROM、DVD等可移动的计算机存储介质中的状态设置在存储部52的规定位置。另外，也可以从其它装置、例如通过专用线路适当地传送方案。
于是，根据需要，按照来自用户接口51的指示等，从存储部52调出任意的方案并由处理控制器50执行，由此，在处理控制器50的控制下，在等离子体处理装置100中进行期望的处理。
接着，参照图5的流程图，对由这样构成的等离子体处理装置100进行的等离子体氮化处理进行说明。
首先，打开闸阀26，从搬入搬出口25，将形成有上述多晶硅层111的图1(a)的状态的晶片W(基板)搬入到腔室1内，并载置在基座2上，对晶片W进行加热(工序1)。
接着，为了排除腔室1内的氧，对腔室1内进行抽真空(工序2)。在该情况下，也可以一边供给Ar、N2等不含氧的不活泼气体一边进行抽真空。从气体供给系统16的Ar气供给源17，以规定的流量通过气体导入部件15将Ar气导入到腔室1内(工序3)。利用该Ar气的流量调整腔室1内的压力(工序4)，使其成为等离子体容易点火的高压状态。作为此时的压力，优选使用13.3～267Pa的范围，例如66.6Pa、126Pa。此外，此时的压力比后述的等离子体氮化处理时的压力高。
接着，使微波向腔室1内放射，进行等离子体点火(工序5)。此时，首先，经过匹配电路38将来自微波发生装置39的微波导入波导管37。微波依次通过矩形波导管37b、模式变换器40、和同轴波导管37a，呈放射状均匀地供给至平面天线部件31，从平面天线部件31的缝隙32经过微波透过板28向腔室1内的晶片W的上方空间放射。这样，利用放射到腔室1内的微波，在腔室1内，Ar气等离子体化。此时的微波功率优选为1000～3000W，例如为1600W。在等离子体点火后，腔室1内的压力被调整至例如12.0Pa。
在等离子体点火后，从气体供给系统16的N2气供给源18，以规定流量通过气体导入部件15将N2气导入到腔室1内，利用放射至腔室1内的微波，将N2气等离子体化(工序6)。
利用这样形成的Ar气和N2气的等离子体，对在晶片W上形成的多晶硅层进行氮化处理，形成氮化区域(工序7)。作为此时的压力，优选使用1.33Pa～399Pa的范围，例如采用12Pa。作为处理温度，优选为100～600℃，更优选为300～500℃，例如采用400℃。另外，作为气体流量，优选Ar气200～3000sccm、N2气1～200sccm的范围，例如，采用Ar气1000sccm、N2气40sccm的流量。
另外，Ar气与N2气的流量比，优选为Ar/N2＝1.0～300的范围，更优选为10～100的范围。另外，此时的处理时间，优选为10秒以上，进一步优选为30秒以上，例如为60秒。多晶硅层表面的氮化只要氮化0.1nm数量级(几埃)以上的厚度即可，优选1nm以上。
这样进行规定时间的氮化处理后，停止微波的放射，将等离子体熄灭(工序8)，一边抽真空一边停止供给气体(工序9)，结束氮化处理的顺序(sequence)。
此外，在以上的工序中，表示了先导入Ar气、等离子体点火后再导入N2气的顺序，但是只要能够等离子体点火，也可以同时导入Ar气和N2气后等离子体点火。
以上那样的微波等离子体为等离子体密度大致1×1010～5×1012/cm3以上、并且0.5～1.5eV的低电子温度等离子体，能够进行控制，使得通过上述那样的低温(例如40℃)并且短时间的处理，在多晶硅层的表面部分，具体地说，在从表面至5nm以下、优选至3nm的极表面附近的表面部分，形成高氮浓度的氮化区域，而且具有离子等对基底膜的等离子体损伤小等优点。另外，因为这样利用高密度等离子体以低温、短时间进行氮化膜处理，所以能够高精度地控制氮化区域的氮分布，从而能够形成优质的耐氧化性阻挡层。
图2是将增加膜厚作为纵轴，将氮化处理时间作为横轴，表示由上述的氮化区域形成工序(处理温度400℃)形成的氮化区域的作为氧化阻挡层的效果，是实际进行热氧化、调查再氧化状态的结果。增加膜厚是氮化膜厚与氧化处理后的膜厚之差。膜厚用光学膜厚计(椭圆偏振仪)进行测量。如该图2所示，以形成热氧化膜的条件(在O2气氛中、在850℃的温度下、10分钟)，对没有氮化区域的硅基板进行热氧化处理，形成9nm的氧化膜。接着，利用上述的等离子体处理，对硅基板表面进行30秒、90秒、180秒的氮化处理，形成氮化区域，同样在O2气氛中、在850℃的温度下对硅基板进行10分钟的热处理时，膜厚约为0.3、0.23、0.21nm，得到在硅与氮化膜的界面上几乎不形成氧化膜的结果。界面的增加膜厚的厚度在0.1nm数量级(几埃)以下的水平是良好的。这样，在本实施方式中能够确认，通过等离子体氮化处理，能够形成具有充分效果的氮化区域作为氧化阻挡层。
如以上所述，在本实施方式中，通过增加低温的等离子体氮化处理，能够形成具有充分效果的氮化区域作为氧化阻挡层，由此，在作为后工序的热氧化工序中，能够抑制热氧化膜进入硅层端部的鸟嘴的产生。所以，与以往相比，能够稳定地制造更高性能的半导体装置。
图6是将本发明的另一个实施方式的形成非易失性存储元件时的晶片W的截面结构放大表示的图。如图6所示，在晶片W的表面上，从下侧开始依次形成有隧道氧化膜210和多晶硅层211，在该多晶硅层211的表面上，与上述的实施方式同样，通过等离子体氮化处理形成有极薄的氮化区域212。在氮化区域212上，形成有由氧化膜(SiO2膜)213、氮化膜(SiN膜)214、氧化膜(SiO2膜)215构成的ONO结构的绝缘膜，在氧化膜215的表面上，通过与上述实施方式同样的等离子体氮化处理，形成有极薄的氮化区域216。在该氮化区域216上，形成有作为控制栅的多晶硅层217。
而且，在这些层的侧壁部和多晶硅层217的表面等上，例如通过900℃左右的热氧化形成有热氧化膜218。在这样结构的实施方式中，在多晶硅层211与氧化膜213之间，均匀地形成有氮化区域212，并且在氧化膜215与多晶硅层217之间形成有氮化区域216，这些氮化区域212、216作为氧化阻挡层起作用，因此能够抑制热氧化对多晶硅层211、217端部的作用，从而能够抑制鸟嘴的产生。在该情况下，也可以代替热氧化方法，使用本发明的实施方式的等离子体装置，代替N2气用O2气的等离子体在侧壁部和多晶硅层的表面上形成氧化膜。因为能够在低温下形成，所以能够良好地控制膜厚。
在上述结构的实施方式中，在多晶硅层211上形成氮化区域212，能够与上述的实施方式同样地进行。另外，关于在氧化膜215上形成氮化区域216，与上述的实施方式同样，能够使用图3、4所示的等离子体处理装置100。即，利用具有多个缝隙的平面天线将微波导入处理室内，产生包含N2气的处理气体的等离子体，利用该等离子体，对氧化膜215的表面进行氮化处理，均匀地形成氮化区域216。
上述的在氧化膜215上形成氮化区域216，能够使用等离子体处理装置100，例如通过图7所示的工序进行。即，在该工序中，首先，进行基板的预备加热工序(工序101)。在该预备加热工序中，例如以流量2000sccm向腔室1内供给氩气，在将腔室1内的压力维持在例如126.6Pa的状态下，使基座温度为例如500℃，对基板进行规定时间(例如70秒)的预备加热。此时，在高压力(第一压力)下，基板温度很快地被加热。
接着，进行气体和压力稳定化工序(工序102)。在该工序中，开始向腔室1内供给氮气(流量例如为200sccm)，并且使氩气的流量缓慢地减少到规定流量(例如1000sccm)，使腔室1内的压力减少到适合于等离子体点火的压力(例如66.66Pa)。该工序需要的时间例如为10秒左右。为了容易进行等离子体点火，优选为比氮化处理工序高的压力(第二压力)。
接着，进行等离子体点火工序(工序103)。即，在该工序中，从微波发生装置39向腔室1内放射比氮化处理时高的(第一功率)容易点火的规定功率(例如2000W)的微波，进行等离子体的点火。该工序需要的时间例如为5秒左右。
接着，进行使上述的等离子体作用于氧化膜215以形成氮化区域216的等离子体氮化处理工序(工序104)。在该处理工序中，使腔室1内的压力为比等离子体点火时低的规定压力(第三压力(例如20.00Pa))，使微波的功率为比等离子体点火时低的规定功率(第二功率(例如1500W))。该工序需要的时间例如为90秒左右。
当上述的处理工序结束时，进行等离子体熄灭工序(工序105)。在该等离子体熄灭工序中，通过一边维持气体的供给一边停止微波的供给，将等离子体熄灭。该工序需要的时间例如为3秒左右。
在通过上述工序将等离子体熄灭后，最后，停止向腔室1内的气体供给，抽真空，进行处理结束工序(工序108)，结束一系列的处理工序。
图8是将增加膜厚作为纵轴，将氮化处理时间作为横轴，表示由上述的氮化区域216形成工序(处理温度500℃)形成的氮化区域216的作为氧化阻挡层的效果，是实际进行热氧化、调查再氧化状态的结果。增加膜厚是氮化膜厚与氧化处理后的膜厚之差。膜厚用光学膜厚计(椭圆偏振仪)进行测量。另外，图9表示将平均氮浓度和氮浓度的偏差作为纵轴、将氮化处理时间作为横轴，对由上述的氮化区域216形成工序(处理温度500℃)形成的氮化区域216的氮原子的平均浓度及其偏差进行调查的结果。此外，在图9中，上部所示的线表示平均氮浓度，下部所示的线表示氮浓度的偏差。
上述图8所示的测定如下进行。首先，在O2气氛中、在850℃的温度下对硅基板进行10分钟的热氧化处理，形成约7nm的氧化膜。接着，利用上述的等离子体处理对硅基板表面进行30秒、90秒、180秒的氮化处理，形成氮化区域，同样在O2气氛中、在850℃的温度下对硅基板进行10分钟的热处理。然后，测定此时的氧化膜的增减。结果，氮化处理时间为30秒、90秒、180秒时的各自的增加膜厚分别为3.87、1.47、0.46nm。从该结果可知，为了形成令人满意的氧扩散阻挡层，优选使氮化处理时间为60秒以上，进一步优选为90秒以上。另外，上述的结果与图9所示的随着处理时间而增加的平均氮浓度大致对应。另外，如图9所示，氮浓度的偏差也随着处理时间而减少。这样，能够确认：通过500℃的低温氮化处理，能够形成具有充分效果的氮化区域作为氧化扩散阻挡层。此外，因为当作为控制栅的多晶硅层217被氧化时，器件的Vth偏移会变化，所以，优选这样的Vth偏移不变化的范围。另外，为了生成很多离子成分，处理时的压力优选为低压，优选为133Pa以下，更优选为13.3Pa以下。处理温度优选为200～600℃的范围，氩气与氮气的流量比(氩气流量/氮气流量)优选为1～50的范围。另外，氮的平均浓度优选为2.3×1016atoms/cm2以上，更优选为2.4×1016atoms/cm2以上。
产业上的可利用性
本发明的半导体装置的制造方法、半导体装置、等离子体氮化处理方法、控制程序和计算机存储介质，能够用于半导体装置的制造领域等。所以，具有产业上的可利用性。

Claims (3)

1.一种等离子体氮化处理方法，其特征在于，包括：
在处理室内准备隔着氧化膜形成有多晶硅层的被处理基板的工序；
向所述处理室内供给不含氧的不活泼气体氩气和氮气，并进行抽真空的工序；
使所述处理室内的压力为13.3～267Pa，进行等离子体点火的工序；和
在所述等离子体点火后，向所述处理室内导入氮气，利用具有多个缝隙的平面天线将微波导入所述处理室内，产生氩气和氮气的等离子体，利用该等离子体对所述多晶硅层进行氮化处理，形成在作为后工序的热处理工序中作为氧化阻挡层起作用的氮化区域的工序，
所述形成氮化区域的工序在100℃～600℃的处理温度的范围内进行，
所述氮气和氩气的流量比为氩气/氮气＝1.0～300，
所述形成氮化区域的工序在1.33Pa～399Pa的压力范围内进行。
2.如权利要求1所述的等离子体氮化处理方法，其特征在于：
进行所述形成氮化区域的工序10秒以上。
3.如权利要求1或2所述的等离子体氮化处理方法，其特征在于：
所述进行等离子体点火的工序的压力比所述氮化处理的压力高。
CN2010101334571A 2005-04-15 2006-04-14 等离子体氮化处理方法 Active CN101908484B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005119029 2005-04-15
JP2005-119029 2005-04-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006800013359A Division CN101069274B (zh) 2005-04-15 2006-04-14 半导体装置的制造方法和等离子体氮化处理方法

Publications (2)

Publication Number Publication Date
CN101908484A CN101908484A (zh) 2010-12-08
CN101908484B true CN101908484B (zh) 2012-06-13

Family

ID=37115106

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010101334571A Active CN101908484B (zh) 2005-04-15 2006-04-14 等离子体氮化处理方法
CN2006800013359A Active CN101069274B (zh) 2005-04-15 2006-04-14 半导体装置的制造方法和等离子体氮化处理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006800013359A Active CN101069274B (zh) 2005-04-15 2006-04-14 半导体装置的制造方法和等离子体氮化处理方法

Country Status (5)

Country Link
US (1) US7910493B2 (zh)
JP (1) JP4975622B2 (zh)
KR (1) KR101123442B1 (zh)
CN (2) CN101908484B (zh)
WO (1) WO2006112388A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
JP5361328B2 (ja) * 2008-10-27 2013-12-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP5166297B2 (ja) * 2009-01-21 2013-03-21 東京エレクトロン株式会社 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
US8541273B2 (en) 2010-09-23 2013-09-24 Globalfoundries Singapore Pte. Ltd. Dielectric stack
CN104992902A (zh) * 2015-05-27 2015-10-21 上海华力微电子有限公司 一种提高隧道氧化层可靠性的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069041A (en) * 1996-11-27 2000-05-30 Sharp Kabushiki Kaisha Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335500A (ja) 1997-06-05 1998-12-18 Toshiba Microelectron Corp 半導体装置の製造方法
EP1361605A4 (en) 2001-01-22 2006-02-15 Tokyo Electron Ltd METHOD FOR PRODUCING MATERIAL OF AN ELECTRONIC COMPONENT
JP4358503B2 (ja) * 2002-12-12 2009-11-04 忠弘 大見 不揮発性半導体記憶装置の製造方法
CN100429790C (zh) * 2003-03-19 2008-10-29 富士通株式会社 半导体器件及其制造方法
KR100542394B1 (ko) * 2003-09-08 2006-01-11 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트전극 형성방법
KR100624290B1 (ko) 2004-06-14 2006-09-19 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069041A (en) * 1996-11-27 2000-05-30 Sharp Kabushiki Kaisha Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平10-335500A 1998.12.18

Also Published As

Publication number Publication date
CN101908484A (zh) 2010-12-08
US7910493B2 (en) 2011-03-22
CN101069274B (zh) 2010-05-19
US20090039406A1 (en) 2009-02-12
JP4975622B2 (ja) 2012-07-11
KR20070121737A (ko) 2007-12-27
KR101123442B1 (ko) 2012-03-23
JPWO2006112388A1 (ja) 2008-12-11
WO2006112388A1 (ja) 2006-10-26
CN101069274A (zh) 2007-11-07

Similar Documents

Publication Publication Date Title
CN101523576B (zh) 等离子体氧化处理方法
CN100587922C (zh) 氧化硅膜的形成方法及半导体装置的制造方法
CN101454881B (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN101151721B (zh) 绝缘膜的制造方法和等离子体处理装置
CN101313393B (zh) 等离子体氧化处理方法和半导体装置的制造方法
CN101156234B (zh) 基板的氮化处理方法和绝缘膜的形成方法
CN101517716B (zh) 硅氧化膜的形成方法、等离子体处理装置
CN101095224B (zh) 隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质
US8318614B2 (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus
WO2007139142A1 (ja) プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
CN101681836B (zh) 等离子体氮化处理中的腔室内的前处理方法、等离子体处理方法、和等离子体处理装置
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
CN101908484B (zh) 等离子体氮化处理方法
CN101523575B (zh) 等离子体氧化处理方法和等离子体处理装置
JP2004349546A (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
CN101523577A (zh) 硅氧化膜的形成方法，等离子体处理装置以及存储介质
CN102165568B (zh) 硅氧化膜的形成方法和装置
CN101523574B (zh) 等离子体氧化处理方法和等离子体处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant