CN101095224B - 隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质 - Google Patents

隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质 Download PDF

Info

Publication number
CN101095224B
CN101095224B CN200580045366XA CN200580045366A CN101095224B CN 101095224 B CN101095224 B CN 101095224B CN 200580045366X A CN200580045366X A CN 200580045366XA CN 200580045366 A CN200580045366 A CN 200580045366A CN 101095224 B CN101095224 B CN 101095224B
Authority
CN
China
Prior art keywords
oxide film
tunnel oxide
nitrogen
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580045366XA
Other languages
English (en)
Other versions
CN101095224A (zh
Inventor
盐泽俊彦
古井真悟
小林岳志
北川淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101095224A publication Critical patent/CN101095224A/zh
Application granted granted Critical
Publication of CN101095224B publication Critical patent/CN101095224B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种隧道氧化膜的氮化处理方法，其对非易失性存储元件中的隧道氧化膜实施氮化处理时，用含有氮气的处理气体实施等离子体处理，由此在隧道氧化膜表面部分形成氮化区域。

Description

隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质
技术领域
本发明涉及非易失性存储元件中的隧道氧化膜的氮化处理方法、使用该处理方法的非易失性存储元件的制造方法及非易失性存储元件，以及用于实施上述氮化处理方法的控制程序和计算机可读取的存储介质。
背景技术
一直以来，在EPROM、EEPROM、快速闪存储器等非易失性存储元件中，出于改善存储器特性的目的，对隧道氧化膜实施氮化处理。已知，这种氧化膜的氮化处理有现在仍在采用的热处理(例如下述专利文献1、2)。
在现有的利用热处理的氧化膜氮化方法中，为在热平衡状态下推进氮化处理，基本上需要采用特定的氮化区域形成位置及浓度，即需要特定的氮分布。具体而言，氮化区域的位置确定在与基板交界面，且N的峰密度基本上为1021atoms/cm3的上限。
然而最近，人们在寻求进一步提高隧道氧化膜的膜质、进一步提高浮栅(floating gate)中的数据保持特性等存储器特性，因此，上述氮分布在现有热氮化工艺中逐渐显露出不足。
专利文献1：日本特开平5-198573号公报。
专利文献2：日本特开2003-188291号公报。
发明内容
本发明目的在于，提供可达到进一步提高隧道氧化膜的膜质、进一步提高浮栅中的数据保持特性等存储器特性的非易失性存储元件的隧道氧化膜的氮化处理方法。
本发明的另一目的在于，提供使用如上所述氮化处理方法的非易失性存储元件的制造方法和非易失性存储元件。
本发明的又一目的在于，提供用于施行上述氮化处理方法的控制程序和计算机可读取的存储介质。
根据本发明第一方面，提供一种隧道氧化膜的氮化处理方法，其中，具有准备形成有用于形成非易失性存储元件的隧道氧化膜的基板的工序，和使用含有氮气的处理气体进行等离子体处理，由此在上述隧道氧化膜的表面部分形成氮化区域的工序。
根据本发明第二方面，提供一种非易失性存储元件的制造方法，其中，具有在硅基板上形成隧道氧化膜的工序；使用含有氮气的处理气体进行等离子体处理，由此在上述隧道氧化膜的表面部分形成氮化区域的工序；在上述隧道氧化膜上形成浮栅的工序；在上述浮栅上形成电介质膜的工序；在上述电介质膜上形成控制栅的工序；和在上述浮栅和上述控制栅的侧壁形成侧壁氧化膜的工序。
根据本发明第三方面，提供一种非易失性存储元件，其中，具备：硅基板；在上述硅基板上形成的隧道氧化膜；在上述隧道氧化膜上形成的浮栅；在上述浮栅上形成的电介质膜；在电介质膜上形成的控制栅；和在上述浮栅和上述控制栅的侧壁形成的侧壁氧化膜，上述隧道氧化膜的表面部分具有采用含有氮气的处理气体进行等离子体处理形成的氮化区域。
根据本发明第四方面，提供一种控制程序，其在计算机上运行时，用计算机控制等离子体处理装置，使其进行隧道氧化膜的氮化处理方法，该方法具有：准备形成有用于形成非易失性存储元件的隧道氧化膜的基板的工序，和使用含有氮气的处理气体进行等离子体处理，由此在上述隧道氧化膜的表面部分形成氮化区域的工序。
根据本发明第五方面，提供一种计算机可读取的存储介质，用于存储在计算机上运行的控制程序，上述控制程序运行时，用计算机控制等离子体处理装置，实施下述隧道氧化膜的氮化处理方法，该方法具有：准备形成有用于形成非易失性存储元件的隧道氧化膜的基板的工序，和使用含有氮气的处理气体进行等离子体处理，由此在上述隧道氧化膜的表面部分形成氮化区域的工序。
在上述第一和第二方面中，上述等离子体处理可使用由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置进行。此外，作为上述处理气体，可使用含有稀有气体的处理气体，作为稀有气体优选为氩(Ar)气。再者，上述氮化区域的N掺杂量优选为1×1015atoms/cm2以上。且上述等离子体处理还优选在6.7～266Pa的压力下实施。
在上述第三方面中，上述氮化区域优选使用由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置形成。此外，上述氮化区域可通过使用含有氮气及稀有气体的处理气体的等离子体处理形成，作为稀有气体优选为Ar气。再者，氮化区域的N掺杂量优选为1×1015atoms/cm2以上。
由于采用本发明，通过使用含有氮气的处理气体的等离子体处理形成隧道氧化膜，因此，与使用热处理进行氮化处理的情况相比，可提高氮分布的自由度，在隧道氧化膜的表面部分，可形成比热处理情况下的氮浓度还高的高浓度氮化区域。因此，由于能够利用氮端接(terminate)存在于隧道氧化膜表面部分的陷阱位置(trap site)，所以可减少随着存储器工作在氧化膜中产生的陷阱，保持隧道氧化膜优质的膜质。此外，在形成侧壁氧化膜时，氮化区域起到氧化剂壁垒的作用，可抑制浮栅的隧道氧化膜界面端部中的非正常氧化(鸟嘴：bird′sbeak)的形成，提高数据保持特性。再者，由于在隧道氧化膜表面形成介电常数高的氮化区域，因此，可在避免界面部分状态变化的前提下减小氧化膜(SiO2)等效氧化层厚度(Equivalent Oxide Thickness；EOT)，在界面特性没有变化的情况下提高数据保持特性。此外，在EOT等效的情况下，可增加隧道氧化膜的厚度，并可抑制这部分的漏泄电流，因此可有效提高数据保持特性。
附图说明
图1A为用于说明本发明的隧道氧化膜氮化处理方法工艺的一例的示意图。
图1B为用于说明本发明的隧道氧化膜氮化处理方法工艺的一例的示意图。
图2为适用本发明氮化处理的非易失性存储元件的存储单元的一例的剖面示意图。
图3为用于实施本发明隧道氧化膜的氮化处理方法的等离子体处理装置一例的剖面示意图。
图4为图3的微波等离子体装置所用的平面天线部件的结构示意图。
图5为用于说明氮化处理顺序的流程图。
图6A为实施热氮化处理后的热氧化膜的氮分布示意图。
图6B为实施等离子体氮化处理后的热氧化膜的氮分布示意图。
图7为实际生产中实施等离子体氮化处理后的隧道氧化膜的氮浓度分布示意图。
图8A为用于说明现有技术中随着存储器运转，隧道氧化膜中生成陷阱的状态的示意图。
图8B为用于说明利用本发明实施方式之一的隧道氧化膜氮化处理方法，避免在隧道氧化膜中生成陷阱的效果的示意图。
图9A为说明采用现有隧道氧化膜氮化处理发生鸟嘴效应的状态示意图。
图9B为用于说明利用本发明实施方式之一的隧道氧化膜氮化处理方法，抑制鸟嘴效应的效果示意图。
图10为改变未经氮化的基体的氧化膜和掺杂量，实施本发明实施方式之一的氮化处理的情况下，沿氧化膜厚度方向施加的电场Eox(MV/cm)与漏泄电流Jg(A/cm2)的关系示意图。
图11为改变未经氮化的基体的氧化膜和掺杂量，实施本发明实施方式之一的氮化处理的情况下的FN曲线图。
图12为改变未经氮化的基体的氧化膜和掺杂量，实施本发明实施方式的氮化处理的情况下，隧道氧化膜的EOT与平带电压(Flat-bandVoltage)Vfb的关系示意图。
具体实施方式
下面，参照附图，具体说明本发明的实施方式。
图1为用于说明本发明隧道氧化膜氮化处理方法的剖面图。该氮化处理是例如EPROM、EEPROM、闪存型存储器等非易失性存储元件制造工艺中的一环。
在非易失性存储元件的存储单元制造中，首先，如图1A所示，在Si基板101的主面上，利用例如Si基板101的热氧化工艺形成厚度10nm左右的隧道氧化膜102，然后，在Si基板101的主面区域，注入规定的离子，接着，对隧道氧化膜102实施氮化处理。氮化处理采用含有氮气的气体进行等离子体处理，这样，如图1B所示，在隧道氧化膜102的表面部分形成氮化区域103。
如上所述，通过采用等离子体处理实施氮化处理，与现有的采用热处理进行氧化膜氮化处理不同，可控制隧道氧化膜102内的氮分布，在隧道氧化膜102的表面部分形成氮浓度高的氮化区域103。具体而言，可在隧道氧化膜102表面至距其2nm以下的距表面极近的表面部分形成氮化区域103。
在如上所述的氮化处理后，按照常规方法进行处理，制造具有如图2所示的基本结构的存储单元的非易失性存储元件。即，该存储单元具有如下结构：在Si基板101的主面上，形成表面部分形成有氮化区域103的隧道氧化膜102，在其上形成多晶硅构成的浮栅104，在浮栅104上形成例如氧化膜105、氮化膜106、氧化膜107构成的ONO结构的电介质膜108，在该电介质膜108上再形成多晶硅或多晶硅与硅化钨等叠层膜构成的控制栅109，在控制栅109上形成Si3N4、SiO2等的绝缘层110，通过氧化处理，在浮栅104和控制栅109的侧壁形成侧壁氧化膜111。
氮化处理后的工艺概况如下述一例所示。
在进行过等离子体氮化处理后的隧道氧化膜102上，形成作为浮栅104的多晶硅膜，在其上依次形成氧化膜、氮化膜、氧化膜，然后，在其上再形成作为控制栅109的多晶硅膜或多晶硅与硅化钨等的叠层膜。此时的成膜采用例如CVD法进行。
然后，将未图示的光致抗蚀剂层和硬质掩模层110用作掩模，利用等离子体进行干式蚀刻，在形成浮栅104、ONO结构的电介质膜108、控制栅109之后，对浮栅104和控制栅109中多晶硅的露出部分进行氧化处理，形成侧壁氧化膜111。该氧化处理可采用使用水蒸汽发生器的湿法方式或使用氧气的干法方式等热氧化工艺实施，为在避免钨被氧化的情况下形成优质的氧化膜，优选采用含有氧气的气体等离子体处理进行。在等离子体处理中，由于可以在低电子温度下，用高密度等离子体进行低温处理，因此，特别优选为如后所述的RLSA(RadialLine Slot Antenna：径向线缝隙天线)微波等离子体方式的等离子体处理。
根据上述工艺，形成具有图2所示结构的非易失性存储元件。
下面，说明上述氮化处理的优选例。
图3为用于实施本发明隧道氧化膜的氮化处理方法的等离子体处理装置一例的剖面示意图。
该等离子体处理装置100构成为：利用按照规定图案形成多条缝隙的平面天线(Radial Line Slot Antenna：径向线缝隙天线)，向腔室内发射由微波发生源导入的微波而形成等离子体的RLSA微波等离子体处理装置。
该等离子体处理装置100采用气密结构，具有接地的大致呈圆筒状的腔室1。腔室1的底壁1a的大致中央部形成圆形的开口部10，底壁1a设置有与该开口部10连通，向下方突出的排出室11。腔室1内设置有用于水平支承作为被处理基板的Si晶片W的AlN等陶瓷构成的基座2。该基座2由从排气室11底部中央向上方延伸的圆筒状AlN等陶瓷构成的支承部件3支承。基座2的外边缘部设置有用于引导Si晶片W的导向环4。并且，基座2中埋入阻抗加热型加热器5，该加热器5由加热器电源6供电，对基座2进行加热，利用该热量对作为被处理体的Si晶片W进行加热。此时，可在例如从室温至800℃的范围内进行温度控制。其中，在腔室1的内周，设置有介电体，例如石英制圆筒状的衬垫(liner)7。
在基座2上，设置有可相对于基座2表面突出没入的用于支承Si晶片W，并使该晶片升降的晶片支承销(未图示)。
腔室1的侧壁，设置有呈环状的气体导入部件15，该气体导入部件15连接着气体供给系统16。气体导入部件也可呈喷淋头状配置。该气体供给系统16具有Ar气供给源17、N2气供给源18，这些气体分别经由气体管路20引至气体导入部件15，由气体导入部件15导入腔室1内。并且，气体管路20分别设有质量流量控制器21以及位于其前后的开关阀22。
上述排气室11的侧面连接着排气管23，该排气管23连接着包括高速真空泵的排气装置24。然后，通过使该排气装置24运转，将腔室1内的气体均匀排出到排气室11的空间11a内，经排气管23排出。这样，就可以将腔室1内高速减压到规定的真空度，例如0.133Pa。
在腔室1的侧壁设置有搬入搬出口25和开关该搬入搬出口25的闸阀26，该搬入搬出口25用于与等离子体处理装置100相邻的搬送室(未图示)之间进行Si晶片W的搬入搬出。
腔室1的上部形成有开口部，沿着该开口部的周边部，设置有环状的支承部27，在该支承部27上设置有电介质，例如石英、Al2O3等陶瓷构成的透射微波的微波透射板28，两者之间设有密封部件29，形成气密结构。因此，腔室1内保持气密性。
在微波透射板28的上方，设置有与基座2相对的圆板状平面天线部件31。该平面天线部件31卡止在支承部27的上端。平面天线部件31由导体，例如表面镀银或镀金的铜板或铝板构成，呈多个微波发射孔(狭缝)32以规定的图案贯穿形成的结构。该微波发射孔32如例如图4所示，呈长槽状，相邻的微波发射孔32之间互相交叉，典型例为，如图所示，正交(“T”字状)配置，这些多个微波透射孔32呈同心圆状配置。即，平面天线部件31形成RLSA天线。微波透射孔32的长度、排列间隔根据微波波长(λ)决定，例如，微波发射孔32的间隔为1/2λ或λ。此外，微波发射孔32也可以为圆形状、圆弧状等其他形状。再者，微波发射孔32的配置形态没有特别限制，除同心圆状之外，还可以配置成例如螺旋状或放射状。
在该平面天线部件31的上面，设置有具有比真空环境还高的介电常数值的电介质构成的滞波部件33。
在腔室1的上面，设置有例如铝、不锈钢等金属材料构成的密封盖34，覆盖上述平面天线部件31和滞波部件33。腔室1的上面和密封盖34由密封件35密封。密封盖34上设置有冷却水流路34a。另外，密封盖34接地。
在密封盖34的上壁的中央，形成开口部36，该开口部连接着波导管37。在该波导管37的端部，经匹配电路38连接微波发生装置39。这样，由微波发生装置39产生的例如频率2.45GHz的微波经波导管37向上述平面天线部件31传输。另外，微波频率可采用8.35GHz、1.98GHz等。
波导管37具有由上述密封盖34的开口部36向上方延伸的剖面为圆形的同轴波导管37a，和沿水平方向延伸的剖面为矩形的矩形波导管37b。两者之间设有模式转换器40。在同轴波导管37a的中心，延伸出内导体41，其下端部连接固定在平面天线部件31的中心。
等离子体处理装置100的各组成部与过程控制器50连接，进行控制。过程控制器50连接着键盘和显示器构成的用户接口51，上述键盘用于工程管理者管理等离子体处理装置100进行命令输入操作等，上述显示器用于可视化表示等离子体处理装置100的运转状况。
此外，过程控制器50与存储部52连接，存储部52存储有通过过程控制器50的控制实现在等离子体处理装置100中运行的各种处理用的控制程序，和根据处理条件在等离子体蚀刻装置的各构成部运行处理用的程序，即方案(recipe)。方案既可以在存储于硬盘、半导体存储器等中，也可以在存储于CDROM、DVD等可移动性存储介质中的状态下装配在存储部52的规定位置。还可以由其它装置，例如经专用线路传送适当的方案。
而且，根据需要，根据来自用户接口51的指令等，从存储部52中调出任意的方案，在过程控制器50中运行，在过程控制器50的控制下，在等离子体处理装置100中进行预期的处理。
然后，参照图5的流程图，说明采用如上所述结构的等离子体处理装置100实施的等离子体氮化处理。
首先，打开闸阀26，由搬入搬出口25将形成有隧道氧化膜的Si晶片W搬入腔室1内，载置在基座2上(工序1)。采用使用水蒸汽发生器的湿式方式或使用O2气的干式方式的热氧化处理形成厚度3.5～15nm的隧道氧化膜。典型例可举出10nm厚的隧道氧化膜。
然后，将腔室1内抽真空，除去腔室1内的氧气(工序2)，由气体供给系统16的Ar气供给源17，按照规定流量，经气体导入部件15，向腔室1内导入Ar气(工序3)。根据该Ar气流量调节腔室1内的压力，形成等离子体易于点火的高压状态(工序4)。此时适合采用13.3～267Pa范围的压力，例如可举出66.6Pa、126Pa。其中，此时的压力比后述氮化处理时的压力高。
接着，在腔室1内发射微波，进行等离子体(工序5)的点火。此时，首先，将微波由微波发生装置39经匹配电路38导入波导管37。微波依次通过矩形波导管37b、模式转换器40、以及同轴波导管37a，传输至平面天线部件31，由平面天线部件31经微波透射板28发射到腔室1内晶片W的上方空间。由此，利用发射到腔室1的微波在腔室1内将Ar气等离子化。此时的微波功率优选为1000～3000W，例如1600W。等离子体点火后将腔室1内的压力调节到例如6.7Pa。
在等离子体点火之后，由气体供给系统16的N2气体供给源18，按规定流量，经气体导入部件15，向腔室1内导入N2气，在腔室内发射微波，使N2气等离子体化(工序6)。
利用如上所述形成的Ar气和N2气的等离子体，对形成在Si晶片W上的隧道氧化膜进行氮化处理(工序7)。此时的压力优选为1.3～266Pa，例如采用126Pa。处理温度优选为200～600℃，例如为400℃。并且，气体流量优选为Ar气：250～3000mL/min(sccm)，N2气：10～300mL/min(sccm)，例如为Ar气：1000mL/min(sccm)，N2气：40mL/min(sccm)。且Ar气和氮气的流量比优选为Ar/N2为1.6～300的范围，更优选为10～100。另外，此时的处理时间为30～600sec，例如为240sec。按照上述举例所示条件进行等离子体氮化处理，使N的掺杂量为5.0×1015atoms/cm2左右。
这样，在经过规定时间的氮化处理后，停止发射微波，熄灭等离子体(工序8)，一面抽真空，一面停止供应气体(工序9)，完成氮化处理流程。
另外，在上述工序中，采用的是先导入Ar气，点燃等离子体，然后导入N2气的流程，但只要可以点燃等离子体，也可以同时导入Ar气和N2气，点燃等离子体。
如上所述的微波等离子体是等离子密度约1011/cm3以上，且0.5～1.5eV的低电子温度等离子体，通过如上所述的低温短时间处理，可控制隧道氧化膜的表面部分，具体而言，为表面至距其2nm以下的距表面极近的表面部分形成氮浓度高的氮化区域，且具有离子等对基底膜的等离子体破坏程度小等优点。并且，由于如上所述利用高密度等离子体在低温、短时间的条件下实施氮化处理，因此，能以高精度控制氮化区域的氮分布。
在热氮化处理的情况下，由于氮化处理在热平衡状态下进行，因此，如图6A所示，氮化区域的位置位于特定的隧道氧化膜与基板的交界部分，且氮原子的峰密度基本上为1021atoms/cm3的上限。对此，在采用本实施方式的等离子体氮化处理的情况下，如图6B所示，可在由隧道氧化膜表面至距其2nm以下的表面部分形成氮浓度高(在本例中为1022atoms/cm3)的氮化区域，反之，在与基板交界的部分，形成基本上不存在氮的区域。可根据条件酌情控制该氮浓度。并且，氮化区域的位置也可通过调节条件适当控制在由隧道氧化膜表面至距其2nm以下的范围内。
图7为根据实际中，按照本发明方法实施氮化处理后的SIMS测定结果的氮浓度分布示意图。其中，O、Si的SIMS强度分布也一并表示在图7中。其中，使用图3所示装置在腔室内压力126Pa、微波功率1600W、Ar流量1000mL/min(sccm)、N2流量40mL/min(sccm)的条件下实施。另外，隧道氧化膜的膜厚为10nm。由该图所示可知，隧道氧化膜的表面至距其约1nm的位置存在氮浓度峰。
如上所述，可在隧道氧化膜的表面形成高浓度氮化区域，且可以在其与基板的交界面形成不存在氮的区域，所以可避免随着存储器工作在隧道氧化膜中生成陷阱。即，在现有技术中，如图8A所示，随着存储器运转，在隧道氧化膜102中生成陷阱，而如图8B所示，利用等离子体氮化处理，在隧道氧化膜102的表面部分形成氮化区域103，利用氮原子端接陷阱位置，可减少该陷阱的生成，保持隧道氧化膜优质的膜质。另外，可在避免Vt(晶体管的开关电压的偏移)的情况下增加氧化膜(SiO2)等效氧化层厚度(EOT)。
并且，在现有技术中，在形成侧壁氧化膜111之际，如图9A所示，在由多晶硅制成的浮栅104与隧道氧化膜102的交界面部分的端部附近，产生了非正常氧化，结果导致产生被称为鸟嘴的氧化区域104a，使膜厚增加，并且，此时多晶硅中掺杂的磷(P)会生成例如氧化磷(P2O5)，使氧化膜变质，这也是数据保持功能减弱的原因之一，但如实施本发明实施方式所示的等离子体氮化处理，将如图9B所示，隧道氧化膜102的表面部分(与浮栅104的交界部分)的氮化区域103将成为这种非正常氧化的壁垒，可明显减少氧化区域104a。结果，就可以提高数据保持功能。
另外，由于通过将隧道氧化膜102氮化，在表面部分形成氮化区域103，可以提高介电常数，因此，即使物理膜厚相同，也可以随着N掺杂量的增加，提高介电常数，减小氧化膜(SiO2)等效氧化层厚度(EOT)。通过如上所述形成氮化区域，尽管物理膜厚相同，也可减少EOT的厚度，提高电荷保持能，提高数据保持功能。这一状况根据图10说明。图10为改变未经氮化的基体的氧化膜和氮原子掺杂量按照2.5×1015、3.8×1015、5.2×1015atoms/cm2变化实施本发明实施方式的氮化处理的情况下，沿氧化膜厚度方向施加的电场Eox(MV/cm)与漏泄电流Jg(A/cm2)的关系示意图。其中，通过使用图3所示装置，在腔室内压力126Pa、微波功率1600W、Ar流量1000mL/min(sccm)、N2流量40mL/min(sccm)的条件下，处理时间按照40、120、240sec变化，氮原子掺杂量按照2.5×1015、3.8×1015、5.2×1015atoms/cm2变化。并且，隧道氧化膜的基体膜厚为5nm。如该图所示可知，不受氮原子掺杂量影响，当电场Eox高于9时，漏泄电流Jg急剧增加，但通过氮化处理，在同样的电场中，漏泄电流Jg减小，在同样的漏泄电流Jg下，电场Eox增大。而且，当氮原子的掺杂量增加时，这种趋势增加。由此可知，通过形成氮化区域增加EOT，可提高电荷保持功能，氮原子掺杂量越多，效果越高。
图11为改变未经氮化的基体的氧化膜和与图10情况下相同条件下的掺杂量，实施本发明实施方式的氮化处理时的FN曲线图。由该图可知，无论在未经氮化处理的情况下，还是在经过氮化处理的情况下，直线的斜率均相同，因此，即使经过氮化处理，壁垒高度也没有变化。即，即使经过氮化处理，元件的本质功能也没有变化。
图12为改变未经氮化的基体的氧化膜和与图10情况下相同条件下的掺杂量，实施本发明实施方式的氮化处理的情况下，隧道氧化膜的EOT与平带电压Vfb的关系示意图。如该图所示，即使实施氮化处理，平带电压Vfb值也基本上无变化。即，如本发明所示，在由隧道氧化膜表面至距其2nm以下的距表面极近的表面部分形成氮化区域，使氮几乎未被导入界面部分，由此可以确认界面特性几乎没有变化。
综上可知，利用等离子体氮化处理，可在隧道氧化膜表面部分形成氮化区域，可在不改变元件的本质功能和界面特性等前提下，减小EOT，提高数据保持功能。另外，在与EOT同等的情况下，通过氮化处理，可提高隧道氧化膜的厚度，可抑制这部分的漏泄电流，结果，自然可提高数据保持特性。
另外，本发明并不限于上述实施方式，而是可以做出各种变形。例如，在上述实施方式中，处理装置采用利用具有多条缝隙的平面天线在腔室内传播微波而形成低电子温度、高密度的等离子体的等离子体处理装置，但并不限于此，也可以使用其它等离子体处理装置，例如，电感耦合型等离子体处理装置、平面反射波等离子体处理装置、磁控等离子体处理装置。另外，非易失性存储元件的结构和制造工艺也不限于上述所述，可使用任意方案。另外，本发明不活泼气体使用Ar气体，但也可使用Ar气体之外的其它不活泼气体(He、Ne、Kr、Xe)。为降低等离子体的电子温度，优选为Ar气、Kr气、Xe气，特别优选为Ar气。
产业实用性
本发明有望提高EPROM、EEPROM、闪存型存储器等非易失性存储元件的存储特性。

Claims (6)

1.一种隧道氧化膜的氮化处理方法，其特征在于，具有：
将形成有用于形成非易失性存储元件的隧道氧化膜的基板搬入所述腔室内的工序，
将腔室内抽真空的工序，
向所述腔室内供给Ar气体，进一步提高氮化处理时的压力，使等离子体点火的工序，和
使用含有Ar气体和氮气的处理气体进行等离子体处理，由此在所述隧道氧化膜的表面部分形成氮化区域的工序，
所述等离子体处理在6.7～266Pa的压力和200～600℃的温度下，并且Ar气体与氮气的流量比设定为1.6～300的条件下实施，由此，在从所述隧道氧化膜的表面至距其2nm的所述氮化区域导入1×1015atoms/cm2以上的N掺杂量。
2.如权利要求1所述的隧道氧化膜的氮化处理方法，其特征在于，所述等离子体处理利用具有多条缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置进行。
3.如权利要求1所述的隧道氧化膜的氮化处理方法，其特征在于，使所述等离子体点火的压力为13.3～267Pa。
4.一种非易失性存储元件的制造方法，其特征在于，具有：
在硅基板上形成隧道氧化膜的工序；
使用含有氮气的处理气体进行等离子体处理，由此在所述隧道氧化膜的表面部分形成氮化区域的工序；
在所述隧道氧化膜上形成浮栅的工序；
在所述浮栅上形成电介质膜的工序；
在所述电介质膜上形成控制栅的工序；和
在所述浮栅和所述控制栅的侧壁形成侧壁氧化膜的工序，
所述等离子体处理在6.7～266Pa的压力和200～600℃的温度下，并且Ar气体与氮气的流量比设定为1.6～300的条件下实施，由此，在从所述隧道氧化膜的表面至距其2nm的所述氮化区域导入1×1015atoms/cm2以上的N掺杂量。
5.如权利要求4所述的非易失性存储元件的制造方法，其特征在于，在从所述隧道氧化膜的表面至距其2nm的所述隧道氧化膜最外表面的部分形成氮浓度高的氮化区域。
6.一种非易失性存储元件，其特征在于，具备：
硅基板；
在所述硅基板上形成的隧道氧化膜；
在所述隧道氧化膜上形成的浮栅；
在所述浮栅上形成的电介质膜；
在电介质膜上形成的控制栅；和
在所述浮栅和所述控制栅的侧壁形成的侧壁氧化膜，
所述隧道氧化膜的表面部分具有通过使用含有氮气的处理气体的等离子体处理形成的氮化区域，
所述等离子体处理在6.7～266Pa的压力和200～600℃的温度下，并且Ar气体与氮气的流量比设定为1.6～300的条件下实施，由此，在从所述隧道氧化膜的表面至距其2nm的所述氮化区域导入1×1015atoms/cm2以上的N掺杂量。
CN200580045366XA 2004-12-28 2005-12-22 隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质 Expired - Fee Related CN101095224B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004380705A JP2006186245A (ja) 2004-12-28 2004-12-28 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
JP380705/2004 2004-12-28
PCT/JP2005/023597 WO2006070685A1 (ja) 2004-12-28 2005-12-22 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010101638948A Division CN101834133B (zh) 2004-12-28 2005-12-22 氧化膜的氮化处理方法和等离子体处理装置

Publications (2)

Publication Number Publication Date
CN101095224A CN101095224A (zh) 2007-12-26
CN101095224B true CN101095224B (zh) 2010-06-16

Family

ID=36614802

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200580045366XA Expired - Fee Related CN101095224B (zh) 2004-12-28 2005-12-22 隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质
CN2010101638948A Expired - Fee Related CN101834133B (zh) 2004-12-28 2005-12-22 氧化膜的氮化处理方法和等离子体处理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010101638948A Expired - Fee Related CN101834133B (zh) 2004-12-28 2005-12-22 氧化膜的氮化处理方法和等离子体处理装置

Country Status (6)

Country Link
US (1) US20080093658A1 (zh)
JP (1) JP2006186245A (zh)
KR (1) KR20070086697A (zh)
CN (2) CN101095224B (zh)
TW (1) TWI390632B (zh)
WO (1) WO2006070685A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI396234B (zh) * 2006-02-28 2013-05-11 Tokyo Electron Ltd A plasma oxidation treatment method and a manufacturing method of a semiconductor device
KR20090025780A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP5232425B2 (ja) * 2007-09-10 2013-07-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
KR100933835B1 (ko) * 2007-11-12 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US20090309150A1 (en) * 2008-06-13 2009-12-17 Infineon Technologies Ag Semiconductor Device And Method For Making Semiconductor Device
US8501610B2 (en) 2009-04-28 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memories and methods of fabrication thereof
JP4977180B2 (ja) * 2009-08-10 2012-07-18 株式会社東芝 不揮発性半導体記憶装置の製造方法
CN104733296B (zh) * 2013-12-24 2017-12-12 北京兆易创新科技股份有限公司 一种快闪存储器隧道绝缘层的制作方法
KR102263315B1 (ko) 2014-08-06 2021-06-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
CN104766827A (zh) * 2015-03-31 2015-07-08 上海华力微电子有限公司 一种提高nor闪存数据保存能力的方法
CN104992902A (zh) * 2015-05-27 2015-10-21 上海华力微电子有限公司 一种提高隧道氧化层可靠性的方法
CN105206581B (zh) * 2015-08-31 2018-10-16 上海华力微电子有限公司 一种sonos器件中ono结构的制造方法
JP7173082B2 (ja) * 2020-04-17 2022-11-16 信越半導体株式会社 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372578B1 (en) * 1999-11-08 2002-04-16 Nec Corporation Manufacturing method of non-volatile semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762728A (en) * 1985-04-09 1988-08-09 Fairchild Semiconductor Corporation Low temperature plasma nitridation process and applications of nitride films formed thereby
US5273587A (en) * 1992-09-04 1993-12-28 United Solar Systems Corporation Igniter for microwave energized plasma processing apparatus
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP4799748B2 (ja) * 2001-03-28 2011-10-26 忠弘 大見 マイクロ波プラズマプロセス装置、プラズマ着火方法、プラズマ形成方法及びプラズマプロセス方法
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
US6586313B2 (en) * 2001-11-29 2003-07-01 Stmicroelectronics S.R.L. Method of avoiding the effects of lack of uniformity in trench isolated integrated circuits
JP4252749B2 (ja) * 2001-12-13 2009-04-08 忠弘 大見 基板処理方法および基板処理装置
US20050155345A1 (en) * 2002-03-29 2005-07-21 Tokyo Electron Limited Device and method for purifying exhaust gas from industrial vehicle engine
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
JP2004047614A (ja) * 2002-07-10 2004-02-12 Innotech Corp トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法
KR100482747B1 (ko) * 2002-12-18 2005-04-14 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US7399674B2 (en) * 2004-10-22 2008-07-15 Macronix International Co., Ltd. Method of fabricating NAND-type flash EEPROM without field oxide isolation
KR100887270B1 (ko) * 2004-10-28 2009-03-06 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372578B1 (en) * 1999-11-08 2002-04-16 Nec Corporation Manufacturing method of non-volatile semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-47614A 2004.02.12
JP特开2004-87865A 2004.03.18

Also Published As

Publication number Publication date
CN101834133A (zh) 2010-09-15
CN101834133B (zh) 2012-01-25
CN101095224A (zh) 2007-12-26
TW200633065A (en) 2006-09-16
KR20070086697A (ko) 2007-08-27
WO2006070685A1 (ja) 2006-07-06
US20080093658A1 (en) 2008-04-24
TWI390632B (zh) 2013-03-21
JP2006186245A (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
CN101095224B (zh) 隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质
CN100587922C (zh) 氧化硅膜的形成方法及半导体装置的制造方法
TWI553734B (zh) 用於半導體元件之低溫氧化的方法
CN100576464C (zh) 等离子体处理方法
TWI492297B (zh) 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置
CN101523576B (zh) 等离子体氧化处理方法
CN102027580A (zh) 氧化硅膜的形成方法、氧化硅膜、半导体器件、以及半导体器件的制造方法
JP6141356B2 (ja) 半導体デバイス上に共形酸化物層を形成するための方法
KR20100109893A (ko) 절연막의 플라즈마 개질 처리 방법
CN101290886B (zh) 栅极介质层及栅极的制造方法
CN101802986B (zh) 等离子体处理方法和等离子体处理装置
US20100184267A1 (en) Method of forming silicon oxide film and method of production of semiconductor memory device using this method
CN102165568B (zh) 硅氧化膜的形成方法和装置
CN101908484B (zh) 等离子体氮化处理方法
US8124484B2 (en) Forming a MOS memory device having a dielectric film laminate as a charge accumulation region
WO2007132913A1 (ja) 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
CN101523574B (zh) 等离子体氧化处理方法和等离子体处理装置
JPH09148325A (ja) 半導体装置の製造方法
TWI442474B (zh) 用於在半導體裝置上形成共形氧化層的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20131222