CN101802986B - 等离子体处理方法和等离子体处理装置 - Google Patents

等离子体处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN101802986B
CN101802986B CN2008800242107A CN200880024210A CN101802986B CN 101802986 B CN101802986 B CN 101802986B CN 2008800242107 A CN2008800242107 A CN 2008800242107A CN 200880024210 A CN200880024210 A CN 200880024210A CN 101802986 B CN101802986 B CN 101802986B
Authority
CN
China
Prior art keywords
plasma
handled object
wafer
microwave
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800242107A
Other languages
English (en)
Other versions
CN101802986A (zh
Inventor
高桥哲朗
藤野丰
户岛宏至
久保敦史
康松润
P·芬泽克
濑川澄江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101802986A publication Critical patent/CN101802986A/zh
Application granted granted Critical
Publication of CN101802986B publication Critical patent/CN101802986B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供等离子体处理方法和等离子体处理装置。当在腔室内配置晶片，在腔室内形成等离子体生成空间，至少使晶片表面与该等离子体生成空间接触的状态下对晶片表面实施等离子体处理时，使等离子体生成空间与晶片的背面侧的至少外周部分接触而实施等离子体处理。

Description

等离子体处理方法和等离子体处理装置
技术领域
本发明涉及使用等离子体，例如微波等离子体，对被处理体实施等离子体处理的等离子体处理方法和等离子体处理装置。
背景技术
在各种半导体装置的制造中，作为被处理的半导体晶片进行氧化处理、氮化处理、蚀刻处理或成膜处理等等离子体处理。
例如，作为氮化处理，能够列举用于形成MIS型晶体管的栅极绝缘膜的氮化处理。作为形成栅极绝缘膜时的氮化处理，存在将硅基板直接氮化处理而形成由氮化硅构成的栅极绝缘膜的处理(例如，日本特开2000-294550号公报)，和在形成氧化膜后对其表面进行氮化处理的处理(例如，美国专利第6660659号公报)。另外，为了防止DRAM的电容器的多晶硅电极的氧化而在其表面进行氮化处理的处理(例如，特开2007-5696号公报)也为众所周知。
作为进行这样的氮化处理的等离子体装置，如上述日本特开2000-294550号公报、日本特开2007-5696号公报所公开的，作为能够利用高密度、低电子温度的等离子体进行低损伤、高效率的处理的装置，公知有RLSA微波等离子体处理装置，该装置使用具有多个缝隙的RLSA(Radial Line Slot Antenna，径向线缝隙天线)对处理室内导入微波而产生等离子体，由此产生微波等离子体，对处于载置在腔室内的载置台上的状态的半导体基板实施等离子体处理。
但是，在利用这样的装置进行氮化处理时，已明确会产生下述问题：在半导体晶片的外周部分氮化率降低，在半导体晶片的面内产生氮化处理的不均匀。
另外明确的是，不限定于这样的氮化处理，而且也不限定于微波等离子体，其它的等离子体处理也有不少产生这样的趋势。
发明内容
本发明的目的在于，提供能够进行面内均匀性高的等离子体处理的等离子体处理方法和等离子体处理装置。
本发明的另一目的在于，提供存储等离子体处理方法的实施中所使用的程序的存储介质，该等离子体处理方法能够进行面内均匀性高的等离子体处理。
根据本发明的第一方面，提供有下述等离子体处理方法，包括：在处理容器内配置被处理体；在上述处理容器内形成等离子体生成空间；和在使等离子体生成空间至少与被处理体的表面接触的状态下对被处理体的表面实施等离子体处理，在实施上述等离子体处理时，使等离子体生成空间与被处理体的背面侧的至少外周部分接触。
在上述第一方面中，能够采用下述结构：在上述处理容器内具有被处理体装置部，该被处理体载置部具有板和相对于该板可突出没入地设置的被处理体升降部件，在使上述被处理体升降部件从上述板突出规定距离的状态下，将被处理体载置在上述被处理体升降部件上，由此在板与被处理体之间形成规定距离的等离子体生成空间，形成等离子体生成空间与被处理体的背面侧的至少外周部分接触的状态。这种情况下，优选上述板与被处理体间的距离为0.3mm以上。
另外，在上述第一方面中，能够采用下述结构：在上述处理容器内设置有直径比被处理体小的载置被处理体的载置台，在该载置台上以外周部分从该载置台的端部突出的状态载置被处理体，通过在该状态下生成等离子体，从而形成等离子体生成空间与被处理体的背面侧的至少外周部分接触的状态。
根据本发明的第二方面，提供有下述等离子体处理方法，包括：在处理容器内配置被处理体；在上述处理容器内形成等离子体生成空间；和在使该等离子体生成空间至少与被处理体的表面接触的状态下对被处理体的表面实施等离子体处理，在被处理体的周边部的外围部分实际不存在遮挡等离子体的部件，并且，在被处理体的外围部分，等离子体在被处理体的表面的下方存在的状态下，实施上述等离子体处理。
在上述第二方面中，优选的是，在被处理体的外围部分，等离子体在被处理体的表面下方2～12mm处存在。
在上述第一和第二方面中，作为上述等离子体处理能够进行等离子体氮化处理。另外，上述等离子体处理能够利用微波等离子体进行。
根据本发明的第三方面，提供有下述等离子体处理装置，包括：收容被处理体的处理容器；在上述处理容器内载置被处理体的被处理体载置部；对上述处理容器内供给处理气体的处理气体供给机构；在上述处理容器内形成处理气体的等离子体的等离子体形成单元；和控制上述被处理体载置部的控制部，上述被处理体载置部包括：板；相对该板可突出没入地设置的、在该板上支承被处理体进行升降的被处理体升降部件；和升降驱动上述被处理体升降部件的升降机构，上述控制部控制上述升降机构，使得上述被处理体升降部件成为从上述基座突出规定距离的状态，在载置于上述被处理体升降部件上的被处理体和板与被处理体之间形成规定距离的等离子体生成空间，从而形成等离子体生成空间与被处理体的背面侧的至少外周部分接触的状态。
在上述第三方面中，上述控制部优选控制上述升降机构，使得上述板与被处理体间的距离为0.3mm以上。
根据本发明的第四方面，提供有下述等离子体处理装置，包括：收容被处理体的处理容器；在上述处理容器内载置被处理体的被处理体载置部；对上述处理容器内供给处理气体的处理气体供给机构；和在上述处理容器内形成处理气体的等离子体的等离子体形成单元，上述被处理体载置部具有直径比被处理体的直径小的载置台，在该载置台上以外周部分从该载置台的端部突出的状态载置被处理体，通过在该状态下生成等离子体，从而形成等离子体生成空间与被处理体的背面侧的至少外周部分接触的状态。
根据本发明的第五方面，提供有下述等离子体处理装置，包括：收容被处理体的处理容器；在上述处理容器内载置被处理体的被处理体载置部；和对上述处理容器内供给处理气体的处理气体供给机构；在上述处理容器内形成处理气体的等离子体的等离子体形成单元；和控制上述被处理体载置部的控制部，上述被处理体载置部，在载置有被处理体时，在被处理体的周边部的外围部分实际不存在遮挡等离子体的部件，并且，在被处理体的外围部分，等离子体在被处理体的表面的下方存在的状态下，实施上述等离子体处理。
在上述第五方面中，优选的是，上述被处理体载置部具有由陶瓷构成的基座和覆盖其上的整个面的由石英构成的基座罩，上述基座罩具有平坦的载置被处理体的载置面。另外优选的是，上述基座罩具有在载置面的外围部分存在于比载置面低3～12mm的位置的阶梯部。
在上述第三～第五方面中，上述处理气体包括含有氮的气体，由此能够进行等离子体氮化处理。另外，上述等离子体形成单元能够采用下述结构：具有平面天线，具有经由该平面天线对上述处理容器内导入微波的微波导入单元，利用导入的微波将处理气体等离子体化，其中，该平面天线具有多个缝隙。
根据本发明，按照等离子体生成空间与被处理体的背面侧的至少外周部分接触的方式实施等离子体处理，因此，在外周部表面，对等离子体处理起作用的活性物质得到增加，其结果为，能够在等离子体处理率较低的被处理体外周部，使等离子体处理率上升。因此，能够进行面内均匀性较高的等离子体处理。
另外，在被处理体的周边部的外围部分实际不存在遮挡等离子体的部件，并且，在被处理体的外围部分，等离子体在被处理体的表面的下方存在的状态下，实施上述等离子体处理，由此，等离子体中的活性物质能够到达晶片W的周边部分，能够消除在晶片W表面外周部的氮导入量的降低。因此，能够进行面内均匀性较高的等离子体处理。
附图说明
图1是表示本发明的第一实施方式涉及的等离子体处理装置的截面图。
图2是表示图1的等离子体处理的平面天线部件的结构的图。
图3是表示本发明的第一实施方式涉及的等离子体处理的处理顺序的时序图。
图4是表示按照本发明的第一实施方式对晶片进行等离子体处理的状态的图。
图5是表示进行现有的等离子体处理的状态的图。
图6是用于说明第一实施方式的实施状态的示意图。
图7A是说明用于确认本发明的效果的实验而使用的图。
图7B是说明用于确认本发明的效果的实验而使用的图。
图7C是说明用于确认本发明的效果的实验而使用的图。
图8是在硅的直接氮化处理的情况下，表示晶片距离基座的高度与中心和边缘的膜厚差的关系的图表。
图9是表示在硅的直接氮化处理的情况下，晶片距离基座的高度与中心和边缘的膜厚的面内偏差的关系的图表。
图10是表示在硅氧化膜的氮化处理的情况下，距离基座的高度与中心和边缘的氮浓度差的关系的图表。
图11是表示在硅氧化膜的氮化处理的情况下，晶片距离基座的高度与中心和边缘的氮浓度的面内偏差的关系的图表。
图12是表示本发明的第二实施方式涉及的等离子体处理装置的截面图。
图13是放大表示图12的等离子体处理装置的基座部分的图。
图14是表示本发明的第三实施方式涉及的等离子体处理装置的截面图。
图15是表示图14的等离子体处理装置的基座罩的俯视图。
图16A是表示在现有的等离子体处理装置中对晶片实施等离子体处理的状态的截面图。
图16B是表示在本发明的第三实施方式涉及的等离子体处理装置中实施等离子体处理的状态的截面图。
图17是表示本发明的第三实施方式的效果的图表。
图18A是表示距离H1的值与氮导入量的范围/2×平均值的关系的图。
图18B是表示距离H1与氮导入量的1σ/平均值的关系的图。
具体实施方式
以下，参照附图，说明本发明的最佳实施方式。
首先，对本发明的第一实施方式进行说明。图1是表示第一实施方式涉及的等离子体处理装置的截面图。该等离子体处理装置作为下述RLSA微波等离子体处理装置构成，进行等离子体氮化处理，该RLSA微波等离子体处理装置使用具有多个缝隙的平面天线，特别是RLSA(Radial Line Slot Antenna，径向线缝隙天线)对处理室内导入微波而产生等离子体，由此能够产生高密度、低电子温度的微波等离子体。
该等离子体处理装置100具有构成为气密性并接地的大致圆筒状的腔室1。在腔室1的底壁1a的大致中央部形成有圆形的开口部10，在底壁1a上设置有与该开口部10连通的向下方突出的排气室11。
在腔室1内，设置有用于水平地载置作为被处理基板的晶片W的基座2，该基座2由陶瓷、特别是AlN等含有Al的陶瓷构成。该基座2由从排气室11的底部中央向上方延伸的圆筒状的支承部件3支承，该支承部件3由AlN等陶瓷构成。在基座2的外缘部，设置有石英制的形成为环状的基座罩4。基座罩4具有防止基座2被等离子体损伤的功能。另外，晶片载置部由基座2和基座罩4构成。而且，在基座2中埋入有电阻加热型的加热器5，该加热器5通过从加热器电源5a供电而加热基座2，使用该热加热作为被处理体的晶片W。另外，载置台2配备有热电偶6，能够将晶片W的加热温度控制在例如从室温至900℃为止的范围。在腔室1的内周，设置有由石英构成的圆筒状的衬里7，防止由腔室构成材料造成的金属污染。另外，在载置台2的外周侧环状地设置有缓冲板8，该缓冲板8形成有用于将腔室1内均匀排气的多个孔8a，该缓冲板8由多个支柱9支承。
在基座2，相对基座2的表面可突出没入地设置有用于支承晶片W而使其升降的三根(仅图示两根)晶片支承销42，这些晶片支承销42被固定在支承板43上。这样，晶片支承销42通过气缸等驱动机构44借助支承板43进行升降。另外，晶片支承销由例如Al2O3等的陶瓷或石英构成。另外，晶片支承销也可以为四根以上。
在腔室1的侧壁设置有形成为环状的气体导入部件15，该气体导入部件15与气体供给系统16连接。气体导入部件也可以配置为喷淋头状。该气体供给系统16具有例如Ar气体供给源17和N2气体供给源18，这些气体各自经由气体管道20到达气体导入部件15，从气体导入部件15被导入腔室1内。在各个气体管道20上设置有质量流控制器21和其前后的开闭阀门22。另外，代替上述N2气体，也能够使用例如NH3气体、N2和H2的混合气体等。另外，如后面所述，也能够使用其它稀有气体例如Kr、He、Ne、Xe等气体来代替Ar气体，，另外也可以不含稀有气体。
在上述排气室11的侧面连接有排气管23，该排气管23与含有高速真空泵的排气装置24连接。然后通过使该排气装置24动作，腔室1内的气体被均匀地向排气室11的空间11a内排出，经由排气管23进行排气。由此，能够将腔室1内高速减压至规定的真空度，例如0.133Pa。
在腔室1的侧壁，设置有用于在等离子体处理装置100和与其邻接的搬送室之间进行晶片W的搬入搬出的搬入搬出口25；和开闭该搬入搬出口25的开闭闸阀26。
腔室1的上部成为开口部，沿着该开口部的周边部设置有环状支承部27。在该支承部27，通过密封部件29气密地设置有透过微波的微波透过板28，该微波透过板28由例如石英或Al2O3、AlN等陶瓷等绝缘体构成。从而，腔室1内被保持为气密性。
在微波透过板28的上方，按照与基座2相对的方式，设置有圆板状的平面天线部件31。该平面天线部件31被卡止在腔室1的侧壁上端。平面天线部件31由例如表面被镀银或金的铜板或铝板构成，成为以规定的图案贯通形成有多个微波放射孔32(缝隙)的结构。该微波放射孔32例如图2所示形成为成对的较长形状，较典型的是，成对的微波放射孔32彼此配置为“T”字状，这些对同心圆状地配置有多个。微波放射孔32的长度和排列间隔由微波的波长(λg)决定，例如微波放射孔32的间隔配置为λg/4～λg。另外，在图2中，同心圆状形成的相邻的微波放射孔32彼此的间隔表示为Δr。另外，微波放射孔32也可以是圆形状、圆弧状等其它形状。而且，微波放射孔32的配置方式没有特别限定，除同心圆之外，例如也能够配置为螺旋状、放射状。
在该平面天线部件31的上表面，设置有滞波件33，该滞波件33具有比真空大的介电常数。滞波件33能够由例如石英、陶瓷、氟类树脂等材料形成。因为在真空中微波的波长会变得较长，所以该滞波件33具有缩短微波的波长而对等离子体进行调整的功能。另外，平面天线部件31与微波透过板28之间，还有滞波件33与平面天线部件31之间，能够各自紧贴地或分离地配置。
在腔室1的上表面，按照覆盖这些平面天线部件31和滞波件33的方式，设置有由例如铝、不锈钢、铜等金属材料构成的导体罩34。腔室1的上表面和导体罩34由密封部件35密封。在导体罩34内，形成有冷却水流路34a，通过使冷却水从这里流通，冷却导体罩34、滞波件33、平面天线31、微波透过板28。另外，导体罩34被接地。
在导体罩34的上壁的中央形成有开口部36，该开口部36与波导管37连接。该波导管37的端部，经由匹配电路38与微波产生装置39连接。由此，在微波产生装置39产生的例如频率2.45GHz的微波，经由波导管37向上述平面天线部件31传播。另外，作为微波的频率，也能够使用8.35GHz或1.98GHz等。
波导管37具有：从上述导体罩34的开口部36向上方延伸而出的截面圆形状的同轴波导管37a；和通过模式变换器40与该同轴波导管37a的上端部连接的、在水平方向延伸的矩形波导管37b。矩形波导管37b与同轴波导管37a之间的模式变换器40，具有将在矩形波导管37b内以TE模式传播的微波变换为TEM模式的功能。在同轴波导管37a的中心，延伸有内部导体41，该内部导体41的下端部连接固定在平面天线部件31的中心。由此，经由同轴波导管37a的内部导体41，微波被有效地向平面天线部件31均匀地传播。
微波等离子体处理装置100的各个构成部，与具备微处理器(计算机)的工艺控制器50连接而被控制。工艺控制器50与用户接口51和存储部52连接，该用户接口51由操作者为了管理等离子体处理装置100而进行指令的输入操作等的键盘、和将等离子体处理装置100的运行状况可视化地显示的显示器等构成，该存储部52存储有：用于通过工艺控制器50的控制实现在等离子体处理装置100中执行的各种处理的控制程序、用于按照处理条件使处理装置100的各个构成部执行处理的程序即菜单。菜单被存储在存储部52中的存储介质中。存储介质可以是硬盘或半导体存储器，也可以是CDROM、DVD、闪存等的可搬运性的存储器。另外，也可以从其它装置例如经由专用线路适宜地传输菜单。
然后，按照需要，根据来自用户接口51的指示等从存储部52调出任意的菜单，在工艺控制器50中执行，由此，在工艺控制器50的控制下，在等离子体处理装置100中进行希望的处理。
在像这样构成的RLSA方式的等离子体处理装置100中，按以下顺序对晶片W进行氮化处理。这时的顺序表示在图3的时序图中。
首先，打开闸阀26，从搬入搬出口25将载置在搬送臂上的状态的晶片W向腔室1内搬入(晶片加载工序)。这时，使晶片支承销42为从基座2突出的状态(销上升)，在这些支承销42上载置晶片W。然后，从气体供给系统16的Ar气体供给源17和N2气体供给源18，经由导入部件15以规定的流量向腔室1内导入Ar气体、N2气体，使晶片支承销42下降(销下降)，将晶片W载置在被加热至规定的温度的基座2上，使晶片W的温度上升而进行加热处理(加热处理工序)。之后，如图4所示，使晶片支承销42上升(销上升)，使晶片W成为从基座2只隔开规定距离的状态。此时晶片支承销42通过工艺控制器50控制驱动机构44而到达规定的高度，晶片W离开基座2的距离得到控制。在该状态下对腔室1内导入微波而进行等离子体处理(等离子体处理工序)，之后停止等离子体(微波供给)和气体，在将腔室1内调整为规定的真空度之后，进行晶片W的搬出(晶片卸载工序)。
这时的条件是，具体而言，例如将Ar等稀有气体流量设定为100～6000mL/min(sccm)，将N2气体流量设定为50～750mL/min(sccm)，Ar/N2的流量比设定为2～8，优选为3～6；将腔室内的处理压力调整为10～1333Pa(75mTorr～10Torr)，优选为20～333.3Pa(150mTorr～2.5Torr)；将晶片W的温度加热为250～800℃，优选400～800℃左右。若考虑热损害则优选低温的300～500℃。
另外，微波的导入通过下述方式进行：将来自微波产生装置39的微波经由匹配电路38引入波导管37，依次通过矩形波导管37b、模式变换器40和同轴波导管37a，经由内部导体41供给至平面天线部件31，从平面天线部件31的微波放射孔32经由微波透过板28向腔室1内的晶片W的上方空间放射。微波在矩形波导管37b内以TE模式传播，该TE模式的微波被模式变换器40变换为TEM模式，在同轴波导管37a内向着平面天线部件31传播。通过从平面天线部件31经由微波透过板28向腔室1放射的微波，在腔室1内形成电磁场，生成Ar气体和N2气体的等离子体。这时，微波产生装置39的功率优选1～5kW(0.5～2.6W/cm2)，更优选2～4kW(1.0～2.1W/cm2)
通过微波从平面天线部件31的多数的微波放射孔32放射，该微波等离子体成为大致1×1010～5×1012/cm3的高密度、并且在晶片W的附近为大致1.5eV以下、进一步为1.0eV以下的低电子温度等离子体，能够实现对以自由基为主体的衬底的损伤较少的处理。
本实施方式的等离子体氮化处理，能够应用于将硅氧化膜或强电介质氧化膜的表面氮化的处理、或硅基板的直接氮化的处理中。前者列举MIS型晶体管的栅极绝缘膜的氮化处理作为代表例，后者列举用于MIS型晶体管的由氮化硅构成的栅极绝缘膜的形成的氮化处理作为代表例。另外，也能够应用于DRAM的电容器等所使用的多晶硅膜的表面氮化处理中。
在等离子体氮化处理时，现有技术采用如图5所示地将晶片W的整个面载置在基底2上的状态，而这种情况下，已知在晶片W表面的外周部，氮导入量具有降低趋势。推测这是因为，在晶片W表面的外周部，对氮化起作用的活性物质的数量比晶片中央部少。
因此，对用于提高在晶片W表面的外周部的对氮化起作用的活性物质的数量的方法进行反复研究，结果想到，不仅在晶片W的表面侧(表面和端面)，而且在背面侧的至少外周部分也与等离子体生成空间接触。这样，为了使晶片W的背面侧的外周部分与等离子体生成空间接触，在本实施方式中，如图4所示，在等离子体氮化处理中利用晶片支承销42，以从基座2隔开规定距离的状态保持晶片W。
这样，在使等离子体生成空间与晶片W的背面侧的外周部分接触的情况下，如图6所示，因为等离子体不受基座2和基座罩4妨碍地到达晶片W的外周部，所以向外周部的离子流的量上升，由此，在晶片W表面的外周部，对氮化起作用的活性物质得到增加。
因此，在晶片W表面外周部的氮导入量的降低得到消除，晶片的中央部与外周部的氮导入量差变小，能够实现面内均匀性高的氮化处理。
这种情况下，由晶片支承销42决定的晶片W的高度优选距离基座2的表面0.3mm以上。由此能够有效地发挥使外周部的氮化率上升的效果。在氮化处理为硅氧化膜的氮化处理的情况下，更优选3mm以上，进一步优选3～12mm，更进一步优选4～9mm。另外，在氮化处理为硅的直接氮化处理的情况下，更优选3mm以上，进一步优选3～12mm，更进一步优选8～12mm。而且，通过调整由晶片支承销42决定的晶片W的高度位置，能够根据等离子体氮化条件将晶片W外周部的氮化率控制在希望的值。
在本发明中，能够利用上述原理消除晶片W的外周部的氮化率的降低，但这样的原理并不限定于如上所述的微波等离子体，也能够应用于电感耦合等离子体(Inductive Coupled Plasma：ICP)、表面波等离子体、表面反射波等离子体、磁控管等离子体等其它的等离子体。
接着，对确认本实施方式的效果的试验结果进行说明。
首先，对下述实验进行说明，该实验确认由取决于晶片支承销的晶片上升带来的外周部分的氮化率上升是由形成空间造成的。
此处，对实例A、实例B和实例C的硅氧化膜实施等离子体氮化处理，实例A是本发明例，如图7A所示，使晶片支承销突出从而使晶片W距离基座的高度为9mm，进而能够在晶片W的背面形成等离子体空间，实例B如图7B所示，重叠10片厚度为0.75mm的伪晶片，在其上载置厚度为1.5mm的石英罩从而确保9mm的高度，在石英罩上载置晶片W，实例C与现有例相当，如图7C所示地，在基座上载置相同的石英罩，在其上载置晶片。
这时的氮化处理条件，如以下所述。
腔室内压力：20Pa
处理气体的流量：Ar/N2＝1000/200mL/min(sccm)
微波功率：2300W
处理温度：常温
处理时间：35sec
在该氮化处理后，进行晶片W的表面的中心侧1点和边缘侧24点的氮浓度的测定，求得中心1点的值减去边缘24点的平均值而得的值。其结果为，相对本发明即实例A的-0.03atom％，现有的实例C的面内偏差为0.39atom％。另外，实例B的面内偏差为0.32atom％，与实例C程度相同。因此能够确认，在将晶片支承销上升而进行等离子体氮化处理的情况下的效果，是因为在晶片背面形成等离子体空间而不是因为晶片高度变高。
接着，对确定由晶片支承销决定的晶片的高度与氮化处理的面内均匀性的关系的结果进行说明。
此处，同样使用图1的装置，通过调整晶片支承销的突出高度，使晶片距离基座的高度在0～12mm间变化而进行等离子体氮化处理。
等离子体氮化处理实施对硅直接氮化处理和硅氧化膜(厚度1.9nm)的氮化处理。它们的条件如以下所述。
<对硅直接氮化处理>
腔室内压力：20Pa
处理气体的流量：Ar/N2＝1000/200mL/min(sccm)
微波功率：2500W
处理温度：400℃
处理时间：35sec
<硅氧化膜的氮化处理>
腔室内压力：20Pa
处理气体的流量：Ar/N2＝1000/200mL/min(sccm)
微波功率：2300W
处理温度：400℃
处理时间：35sec
该氮化处理之后，在硅的直接氮化处理中，在晶片W的面内的49点进行氮化膜的膜厚的测定，求得中心与边缘的膜厚差和膜厚的面内偏差，在硅氧化膜的氮化处理中，在晶片W的面内的49点进行表面的氮浓度的膜厚的测定，求得中心与边缘的氮浓度差和氮浓度的面内偏差。这时的偏差以下述方法进行评价：以百分率表示用平均值除以1σ而得的值。
图8表示在硅的直接氮化处理的情况下，晶片距离基座的高度与中心和边缘的膜厚差的关系，图9表示在硅的直接氮化处理的情况下，晶片距离基座的高度与中心和边缘的膜厚的面内偏差的关系。能够确认的是，如图8所示，通过利用晶片支承销在基座与晶片之间形成空间，等离子体得到扩散，形成至外周部为止均匀的等离子体，中心与外周部的膜厚差变小，相伴于此，如图9所示，膜厚的面内偏差也变小。而且，中心与外周部的膜厚差和膜厚的面内偏差随着基座与晶片的距离变大而处于变小趋势，在0.3mm左右偏差大为降低，在9mm时成为最小值。根据这些图，能够知道基座与晶片的距离优选为0.3mm以上。另外能够知道，若考虑膜厚差和其偏差，则优选12mm以下。另外，因为3mm以上时偏差为1％以下，所以若考虑安全系数(margin)，则更优选2.5mm以上，进一步优选3mm以上。
另外，图10表示在硅氧化膜的氮化处理的情况下，距离基座的高度与中心和外周部的氮浓度差的关系，图11表示在硅氧化膜的氮化处理的情况下，晶片距离基座的高度与中心和外周部的氮浓度的面内偏差的关系。能够确认的是，如图10所示，通过利用晶片支承销在基座与晶片之间形成空间，中心与外周部的氮导入量差变小，相伴于此，如图11所示，氮浓度的面内偏差也变小。而且，中心与外周部的氮浓度差和氮浓度的面内偏差随着基座与晶片的距离变大而处于变小趋势，在0.3mm左右偏差大为降低，在6mm时成为最小值。根据这些图能够知道，优选的是0.3mm以上。另外能够知道，若考虑氮浓度和浓度偏差，则优选12mm以下。另外，因为3mm以上时偏差为1％以下，所以若考虑安全系数，则更优选2.5mm，进一步优选3mm以上。
根据这些结果能够确认，无论是硅的直接氮化处理还是氧化膜的氮化处理，通过利用晶片支承销在基座与晶片之间形成空间，使在晶片外周部的氮导入量上升，提高氮化处理的面内均匀性，该效果随着离开基座的距离越大而越处于变大趋势，该距离优选为0.3mm以上，另外，优选为12mm以下，更优选的是2.5mm以上、进一步为3mm以上。
接着，说明本发明的第二实施方式。图12是表示第二实施方式涉及的等离子体处理装置的截面图。图12的等离子体处理装置100′与图1的等离子体处理装置100的不同之处只是基座的结构，对相同的部件标记相同的符号并省略说明。
该等离子体处理装置100′具备基座2′，该基座2′具有比晶片W的直径小的直径。如图13放大所示，该基座2′在载置有晶片W时，晶片W的外周部分从该基座的端部突出，由此能够使等离子体生成空间与晶片W的背面侧的外周部分接触，等离子体不受基座等妨碍地到达晶片W的外周部。因此，向外周部的离子流的量上升，在晶片W表面的外周部，对氮化起作用的活性物质得到增加。于是，能够消除在晶片W表面外周部的氮导入量的降低，实现面内均匀性较高的氮化处理。
在这种情况下，能够根据晶片W的大小和氮化条件，调整晶片W的外周部的突出长度，调整使氮导入量上升的部位。
接着，说明本发明的第三实施方式。图14是表示第三实施方式涉及的等离子体处理装置的截面图。图14的等离子体处理装置100″与图1的等离子体处理装置100的不同之处只是基座周边的结构，对相同的部件标记相同的符号并省略说明。
本实施方式的等离子体处理装置100″按照覆盖基座2的上表面整个面的方式设置有石英制的基座罩54。这样，晶片载置部由基座2和基座罩54构成。
如图15的俯视图所示，基座罩54具有载置晶片W的载置面54a，在载置面54a上，设置有引导环55，该引导环55用于引导载置的晶片W，防止晶片W的偏移。引导环55具有比晶片W的厚度小的高度。另外，在基座罩54的载置面54a的外围部分，形成有位置比载置面54a低的下阶面54b。载置面54a与下阶面54b之间成为阶梯部54b。这样，大致垂直地从引导环55的上表面向着下方，经由阶梯部54d到达下阶面54b。阶梯部54b也可以倾斜。
基座2与第一实施方式相同，在中央部形成有凹陷(下沉部)，在基座罩54的下表面的中央部形成有与基座2的凹陷相对应的突出部54c，由此决定基座罩54的位置。另外，也可以代替设置引导环55而均等地在3处以上设置引导销。另外，也可以在基座2的上表面和基座罩54的下表面的对应位置形成多个凹凸部并使它们配合，取代在基座2上设置下沉部。由此能够使加热效率提高。
根据这样的等离子体处理装置100″，能够在不使支承销42上升而将晶片W载置于基座罩54的载置面54a上的状态下进行等离子体处理，由此，与晶片W的中心部相同级别的等离子体中的活性物质能够到达晶片W的周边部分，能够消除在晶片W表面外周部的氮化率的降低。
以下进行详细的说明。
如图1所示，在基座2上存在有成环状的基座罩4的现有类型的装置中，如图5所示，在图16A中将晶片W载置在基座2上的状态进行放大表示时，在晶片W的外周部，环状的基座罩4存在于比晶片W高出距离h的位置处，因此，在比晶片W的存在位置更靠外侧的部分，等离子体的下端位置存在于被推起至比晶片W上表面高出距离h的位置。因此，在晶片W的周边部，由于基座罩4的存在，晶片W的外围部分的等离子体的存在位置距离晶片W周边部变远，从晶片W的外侧部分向晶片W表面的外周部供给的等离子体中的活性物质的量比向中心部供给的等离子体的活性物质少。即，等离子体中的活性物质的量变少。
因此可以理解，从晶片W的周边部至晶片W的外部侧不存在妨碍等离子体的部件针对晶片W表面外周部的氮导入量的降低是有效的。因此取下基座罩4是有效的。
不过，即使仅取下基座4，因为晶片W的厚度不足1mm，所以使外围部分的等离子体在晶片W的周边部扩散也较为困难。另外，由AlN等含有Al的陶瓷构成的基座2会被等离子体体蚀刻，成为污染的原因。
因此，在本实施方式中，如图16B所示，在基座2上按照覆盖其整个面的方式设置基座罩54，使得从晶片W的周边部至晶片W的外部侧不存在妨碍等离子体的部件，并且，在晶片W的外围部分，设置有位置比载置面54a低的下阶面54b，使得下阶面54b的高度为比晶片W的表面仅低距离H1的位置，在晶片W的外围部分，使得等离子体被推下至比晶片W上表面仅低距离H1的位置。由此，等离子体接近晶片W的周边部，在理想情况下能够使晶片W的周边部离开等离子体的距离与晶片W中心部为相同的程度。因此，向晶片W表面的外周部供给的等离子体中的活性物质的量增加，能够接近晶片W的中央部的等离子体中的活性物质的量，能够提高晶片W表面的外周部的氮导入量从而提高氮导入量的面内均匀性。另外，因为等离子体不会蚀刻基座2，所以污染的产生不会增加。
该距离H1(从晶片表面至下阶面54b的高度)优选为2～12mm。由此，能够进一步提高向晶片W的氮导入量的面内均匀性。若考虑加热的均匀性，则距离H1更优选为2.5～6.5mm。
若基座罩54的厚度H2(参照图16B)过薄，则不能足够地获得距离H1，而若过厚则加热器与晶片W的距离变大，加热效率和加热的均匀性降低，氮导入量的均匀性变低。从这样的观点出发，厚度H2优选为2～6.5mm。另外，距离H1和厚度H2的关系优选H1≤H2。在H1＞H2的情况下，基座罩54的制造较为困难。
在本实施方式中，虽然晶片W的背面侧的外周部分与等离子体生成空间不像第一和第二实施方式那样相接触，但像这样从晶片W的周边部至晶片W的外围侧不存在妨碍等离子体的部件，而仅在晶片W的外围部分推下等离子体，也能够增加向晶片W表面的外周部供给的等离子体中的活性物质的数量，能够提高晶片W表面的外周部的氮导入量。
另外，如第一实施方式那样，在销上升时，等离子体进入基座2的与晶片W相对应的部分，可能会产生污染，但在本实施方式中不会产生这种情况。
在利用图1的装置不使销上升而进行氮化处理的情况下(与现有技术相当)、和使用本实施方式的图14的装置进行氧化处理的情况下将氮导入量的均匀性进行实际比较。此处，使距离H1(＝厚度H2)为6.5mm、使腔室内压力为45Pa(337mTorr)，使Ar气体流量为2000mL/min(sccm)、N2气体流量为100mL/min(sccm)、微波功率为1500W，实施60sec的氮化处理。其结果表示在图17中。图17是以横轴为晶片的直径方向的位置、以纵轴为氮导入量的表示氮导入量的均匀性的图表，该氮导入量以晶片中心的氮导入量作为1而标准化。如该图所示能够确认，利用本实施方式，晶片表面外周部的氮导入量比现有技术上升，氮导入量的面内均匀性得到提高。另外，作为这时的氮导入量的偏差的指标的1σ/平均值(标准偏差除以平均值而得的值)，相对于现有技术的2.18，本实施方式为1.17。
接着，对于使用图1的装置不使销上升地进行氮化处理的情况，和在使基座罩54的距离H1(＝厚度H2)为2.5mm、4.5mm、6.5mm时使用本实施方式的图14的装置的情况，在腔室内压力为45Pa(337mTorr)、Ar气体流量为2000mL/min(sccm)、N2气体流量为40mL/min(sccm)、微波功率为1100W的条件(条件A)下，和在腔室内压力为45Pa(337mTorr)、Ar气体流量为2000mL/min(sccm)、N2气体流量为100mL/min(sccm)、微波功率为1500W的条件(条件B)下，实施60sec的氮化处理。
在这些条件下，在晶片W的直径方向的多个位置求得氮导入量，确定其均匀性。均匀性通过范围/2×平均值和1σ/平均值确定。
这些结果表示在图18A和图18B中。图18A是表示距离H1与范围/2×平均值的关系的图、图18B是表示距离H1与1σ/平均值的图。在这些图中，令使用现有的装置的情况为距离H1＝0，使用黑圆点对条件A绘图，使用白圈对条件B绘图。从这些图能够明确，在距离H1为2.5～6.5mm时，可确认与现有技术相比，氮导入量的偏差均变小，可确认能够进行均匀的氮化处理。
另外，本发明并不限定于上述实施方式，在本发明的思想的范围内能够进行各种变形。
例如，在上述实施方式中，以微波等离子体氮化处理为例进行了说明，但等离子体处理并不限定于微波等离子体，也可以是其它的等离子体，特别是与微波等离子体相同的自生等离子体，例如上述电感耦合等离子体、表面波等离子体、表面反射波等离子体、磁控管等离子体等。
另外，在上述实施方式中，以氮化处理为例进行说说明，但并不限定于此，例如能够应用在氧化处理、CVD成膜处理、等离子体蚀刻处理等其它的等离子体处理中。
再者，在上述实施方式中，作为被处理体对处理的半导体晶片的情况进行了说明，但并不限定于此，当然也能够应用于FPD用的玻璃基板等其它的被处理体。

Claims (8)

1.一种等离子体处理方法，其特征在于，包括：
在处理容器内配置被处理体；
在所述处理容器内形成等离子体生成空间；和
在至少使被处理体的表面与该等离子体生成空间接触的状态下对被处理体的表面实施等离子体处理，
将所述被处理体载置于设置在所属被处理容器的被处理体载置部，加热至规定温度后，在实施所述等离子体处理时，使等离子体生成空间与被处理体的背面侧的至少外周部分接触，
所述被处理体载置部具有板和相对于该板可突出没入地设置的被处理体升降部件，在使所述被处理体升降部件从所述板突出规定距离的状态下，将被处理体载置在所述被处理体升降部件上，由此在板与被处理体之间形成规定距离的等离子体生成空间，形成等离子体生成空间与被处理体的背面侧的至少外周部分接触的状态。
2.如权利要求1所述的等离子体处理方法，其特征在于：
所述板与被处理体间的距离为0.3mm以上。
3.如权利要求1或2所述的等离子体处理方法，其特征在于：
所述等离子体处理是等离子体氮化处理。
4.如权利要求1或2所述的等离子体处理方法，其特征在于：
所述等离子体处理利用微波等离子体进行。
5.一种等离子体处理装置，其特征在于，包括：
收容被处理体的处理容器；
在所述处理容器内载置被处理体的被处理体载置部；
对所述处理容器内供给处理气体的处理气体供给机构；
在所述处理容器内形成处理气体的等离子体的等离子体形成单元：和
控制所述被处理体载置部的控制部，
所述被处理体载置部具有：板；相对该板可突出没入地设置的、在其上支承被处理体并进行升降的被处理体升降部件；和升降驱动所述被处理体升降部件的升降机构，
所述控制部控制所述升降机构，使得所述被处理体升降部件成为从所述基座突出规定距离的状态；在载置于所述被处理体升降部件上且已被加热至规定温度的被处理体与板之间形成规定距离的等离子体生成空间，从而形成等离子体生成空间与被处理体的背面侧的至少外周部分接触的状态。
6.如权利要求5所述的等离子体处理装置，其特征在于：
所述控制部控制所述升降机构，使得所述板与被处理体间的距离为0.3mm以上。
7.如权利要求5或6所述的等离子体处理装置，其特征在于：
所述处理气体包括含有氮的气体，由此进行等离子体氮化处理。
8.如权利要求5或6所述的等离子体处理装置，其特征在于：
所述等离子体形成单元，包括具有多个缝隙的平面天线，并具有经由该平面天线对所述处理容器内导入微波的微波导入单元，利用导入的微波将处理气体等离子体化。
CN2008800242107A 2007-07-11 2008-07-10 等离子体处理方法和等离子体处理装置 Expired - Fee Related CN101802986B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007182030 2007-07-11
JP182030/2007 2007-07-11
PCT/JP2008/062477 WO2009008474A1 (ja) 2007-07-11 2008-07-10 プラズマ処理方法およびプラズマ処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2012102763060A Division CN102789951A (zh) 2007-07-11 2008-07-10 等离子体处理方法和等离子体处理装置

Publications (2)

Publication Number Publication Date
CN101802986A CN101802986A (zh) 2010-08-11
CN101802986B true CN101802986B (zh) 2012-09-26

Family

ID=40228645

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012102763060A Pending CN102789951A (zh) 2007-07-11 2008-07-10 等离子体处理方法和等离子体处理装置
CN2008800242107A Expired - Fee Related CN101802986B (zh) 2007-07-11 2008-07-10 等离子体处理方法和等离子体处理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2012102763060A Pending CN102789951A (zh) 2007-07-11 2008-07-10 等离子体处理方法和等离子体处理装置

Country Status (5)

Country Link
US (1) US20110017706A1 (zh)
JP (1) JP5358436B2 (zh)
KR (1) KR101257985B1 (zh)
CN (2) CN102789951A (zh)
WO (1) WO2009008474A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546096A (zh) * 2016-06-24 2018-01-05 东京毅力科创株式会社 等离子体成膜装置和基板载置台

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216631A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法
JP6215104B2 (ja) * 2014-03-20 2017-10-18 新光電気工業株式会社 温度調整装置
JP6492736B2 (ja) * 2015-02-17 2019-04-03 東京エレクトロン株式会社 基板処理装置及び基板処理方法並びに記憶媒体
JP6682870B2 (ja) * 2016-01-19 2020-04-15 富士通株式会社 マイクロ波照射装置、排気浄化装置、加熱装置及び化学反応装置
US9953843B2 (en) * 2016-02-05 2018-04-24 Lam Research Corporation Chamber for patterning non-volatile metals
CN107304475B (zh) * 2016-04-21 2019-09-27 中国科学院半导体研究所 用于微波等离子体化学气相沉积设备的组合式衬底基座
JP6880848B2 (ja) 2017-03-10 2021-06-02 富士通株式会社 マイクロ波照射装置、排気浄化装置、自動車及び管理システム
KR102253808B1 (ko) * 2019-01-18 2021-05-20 주식회사 유진테크 기판 처리 장치
KR102396431B1 (ko) * 2020-08-14 2022-05-10 피에스케이 주식회사 기판 처리 장치 및 기판 반송 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100791A (ja) * 1998-09-24 2000-04-07 Sony Corp レジスト除去装置
JP2006005147A (ja) * 2004-06-17 2006-01-05 Tokyo Electron Ltd 基板処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206069A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd プラズマエッチング法及びプラズマエッチング装置
JP3258839B2 (ja) * 1994-11-24 2002-02-18 東京エレクトロン株式会社 プラズマ処理方法
JP3530021B2 (ja) * 1998-05-25 2004-05-24 株式会社日立製作所 真空処理装置及びその処理台
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP4203206B2 (ja) * 2000-03-24 2008-12-24 株式会社日立国際電気 基板処理装置
US6660659B1 (en) * 2002-06-12 2003-12-09 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
US7524774B2 (en) * 2003-09-26 2009-04-28 Tokyo Electron Limited Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program
US20050189068A1 (en) * 2004-02-27 2005-09-01 Kawasaki Microelectronics, Inc. Plasma processing apparatus and method of plasma processing
JP4149427B2 (ja) * 2004-10-07 2008-09-10 東京エレクトロン株式会社 マイクロ波プラズマ処理装置
KR20060041497A (ko) * 2004-11-09 2006-05-12 동부일렉트로닉스 주식회사 건식 식각장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100791A (ja) * 1998-09-24 2000-04-07 Sony Corp レジスト除去装置
JP2006005147A (ja) * 2004-06-17 2006-01-05 Tokyo Electron Ltd 基板処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546096A (zh) * 2016-06-24 2018-01-05 东京毅力科创株式会社 等离子体成膜装置和基板载置台

Also Published As

Publication number Publication date
JP5358436B2 (ja) 2013-12-04
WO2009008474A1 (ja) 2009-01-15
KR101257985B1 (ko) 2013-04-24
JPWO2009008474A1 (ja) 2010-09-09
CN101802986A (zh) 2010-08-11
US20110017706A1 (en) 2011-01-27
KR20100031720A (ko) 2010-03-24
CN102789951A (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
CN101802986B (zh) 等离子体处理方法和等离子体处理装置
TWI492297B (zh) 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置
KR100978966B1 (ko) 기판 처리 방법 및 기판 처리 장치
CN101681836B (zh) 等离子体氮化处理中的腔室内的前处理方法、等离子体处理方法、和等离子体处理装置
CN101454881B (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN101652842B (zh) 等离子体氧化处理方法和等离子体处理装置
US7811945B2 (en) Selective plasma processing method
CN101523576B (zh) 等离子体氧化处理方法
CN101517716B (zh) 硅氧化膜的形成方法、等离子体处理装置
CN101156234A (zh) 基板的氮化处理方法和绝缘膜的形成方法
KR101444765B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20070047773A (ko) 게이트 절연막의 형성 방법, 반도체 장치 및 컴퓨터 기록매체
JP2006332555A (ja) プラズマ処理方法
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
US7857984B2 (en) Plasma surface treatment method, quartz member, plasma processing apparatus and plasma processing method
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
CN102165568B (zh) 硅氧化膜的形成方法和装置
KR101270875B1 (ko) 절연막의 개질 방법
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置
US20120070913A1 (en) Method of manufacturing a semiconductor device and substrate processing apparatus
JP2010238739A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120926

Termination date: 20170710