KR20100031720A - 플라즈마 처리 방법 및 플라즈마 처리 장치 - Google Patents

플라즈마 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20100031720A
KR20100031720A KR1020107000195A KR20107000195A KR20100031720A KR 20100031720 A KR20100031720 A KR 20100031720A KR 1020107000195 A KR1020107000195 A KR 1020107000195A KR 20107000195 A KR20107000195 A KR 20107000195A KR 20100031720 A KR20100031720 A KR 20100031720A
Authority
KR
South Korea
Prior art keywords
plasma
processing
wafer
processed
processing container
Prior art date
Application number
KR1020107000195A
Other languages
English (en)
Other versions
KR101257985B1 (ko
Inventor
데츠로 다카하시
유타카 후지노
히로유키 도시마
아츠시 구보
송 윤 강
피터 벤트젝
스미에 세가와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100031720A publication Critical patent/KR20100031720A/ko
Application granted granted Critical
Publication of KR101257985B1 publication Critical patent/KR101257985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

챔버 내에 웨이퍼를 배치하고, 챔버 내에 플라즈마 생성 공간을 형성하여, 그 플라즈마 생성 공간에 적어도 웨이퍼의 표면을 접촉시킨 상태로 웨이퍼의 표면에 플라즈마 처리를 실시함에 있어서, 웨이퍼의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하도록 하여 플라즈마 처리를 실시한다.

Description

플라즈마 처리 방법 및 플라즈마 처리 장치{PLASMA PROCESSING METHOD AND PLASMA PROCESSING APPARATUS}
본 발명은, 플라즈마, 예컨대, 마이크로파 플라즈마를 이용하여 피처리체에 플라즈마 처리를 실시하는 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
각종 반도체 장치의 제조에 있어서는, 피처리체인 반도체 웨이퍼에 산화 처리, 질화 처리, 에칭 처리나 성막 처리 등의 플라즈마 처리가 행해진다.
예컨대, 질화 처리로서는, MIS형 트랜지스터의 게이트 절연막의 형성을 위한 질화 처리를 들 수 있다. 게이트 절연막을 형성할 때의 질화 처리로서는, 실리콘 기판을 직접 질화 처리하여 질화규소로 이루어지는 게이트 절연막을 형성하는 프로세스(예컨대, 일본 특허 공개 제 2000-294550 호 공보)나, 산화막을 형성한 후에 그 표면을 질화 처리하는 프로세스(예컨대, 미국 특허 제 6660659 호 공보)가 존재한다. 또한, DRAM의 캐패시터의 폴리실리콘 전극의 산화 방지를 위해 그 표면을 질화 처리하는 프로세스도 알려져 있다(예컨대, 일본 특허 공개 제 2007-5696 호 공보).
이러한 질화 처리를 행하는 플라즈마 장치로서는, 상기 일본 특허 공개 제 2000-294550 호 공보, 일본 특허 공개 제 2007-5696 호 공보에 개시되어 있는 바와 같은, 복수의 슬롯을 갖는 RLSA(Radial Line Slot Antenna; 라디얼 라인 슬롯 안테나)로써 처리실 내에 마이크로파를 도입하여 플라즈마를 발생시킴으로써 마이크로파 플라즈마를 발생시켜, 챔버 내의 탑재대에 탑재된 상태의 반도체 기판에 플라즈마 처리를 실시하는 RLSA 마이크로파 플라즈마 처리 장치가, 밀도가 높고 전자 온도가 낮은 플라즈마에 의한, 손상이 적고 효율이 높은 처리를 행할 수 있는 장치로서 알려져 있다.
그러나, 이러한 장치에 의해 질화 처리를 행할 때에는, 반도체 웨이퍼의 외주 부분에서 질화 속도가 저하하여, 반도체 웨이퍼의 면 내에서 질화 처리의 불균일이 생긴다고 하는 문제가 생기는 것이 판명되었다.
또한, 이러한 질화 처리에 한하지 않고, 또한, 마이크로파 플라즈마에 한하지 않고, 다른 플라즈마 처리에서도 적지 않게 이러한 경향이 생기는 것이 판명되었다.
본 발명의 목적은, 면 내 균일성이 높은 플라즈마 처리가 가능한 플라즈마 처리 방법 및 플라즈마 처리 장치를 제공하는 것에 있다.
본 발명의 다른 목적은, 면 내 균일성이 높은 플라즈마 처리가 가능한 플라즈마 처리 방법의 실시에 이용하는 프로그램을 기억한 기억 매체를 제공하는 것에 있다.
본 발명의 제 1 관점에 의하면, 처리 용기 내에 피처리체를 배치하는 것과, 상기 처리 용기 내에 플라즈마 생성 공간을 형성하는 것과, 그 플라즈마 생성 공간에 적어도 피처리체의 표면을 접촉시킨 상태에서 피처리체의 표면에 플라즈마 처리를 실시하는 것을 포함하고, 상기 플라즈마 처리를 실시할 때에는, 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하도록 하는 플라즈마 처리 방법이 제공된다.
상기 제 1 관점에서, 상기 처리 용기 내에는, 플레이트와 그 플레이트에 대하여 돌몰(突沒)가능하게 마련된 피처리체 승강 부재를 갖는 피처리체 탑재부를 갖고, 상기 피처리체 승강 부재를 상기 플레이트로부터 소정 거리 돌출시킨 상태에서 상기 피처리체 승강 부재상에 피처리체를 탑재하고, 이에 따라 플레이트와 피처리체의 사이에 소정 거리의 플라즈마 생성 공간이 형성되고, 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하는 상태가 형성되도록 구성할 수 있다. 이 경우에, 상기 플레이트와 피처리체의 거리가 0.3㎜ 이상인 것이 바람직하다.
또한, 상기 제 1 관점에서, 상기 처리 용기 내에는 피처리체를 탑재하는 피처리체보다 작은 직경의 탑재대가 마련되고, 이 탑재대에 그 단부(端部)로부터 외주 부분이 돌출한 상태로 피처리체를 탑재하여, 이 상태에서 플라즈마를 형성함으로써 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하는 상태가 형성되도록 구성할 수 있다.
본 발명의 제 2 관점에 의하면, 처리 용기 내에 피처리체를 배치하는 것과, 상기 처리 용기 내에 플라즈마 생성 공간을 형성하는 것과, 그 플라즈마 생성 공간에 적어도 피처리체의 표면을 접촉시킨 상태에서 피처리체의 표면에 플라즈마 처리를 실시하는 것을 포함하고, 피처리체의 주연부(周緣部)의 바깥쪽 부분에 플라즈마를 가로막는 부재가 실질적으로 존재하지 않고, 피처리체의 바깥쪽 부분에 있어서 플라즈마가 피처리체의 표면보다 아래쪽에 존재하는 상태에서 상기 플라즈마 처리를 실시하는 플라즈마 처리 방법이 제공된다.
상기 제 2 관점에서, 피처리체의 바깥쪽 부분에 있어서, 플라즈마가 피처리체의 표면보다 2~12㎜ 아래쪽에 존재하는 것이 바람직하다.
상기 제 1 및 제 2 관점에서, 상기 플라즈마 처리로서 플라즈마 질화 처리를 행할 수 있다. 또한, 상기 플라즈마 처리는, 마이크로파 플라즈마에 의해 행해지도록 할 수 있다.
본 발명의 제 3 관점에 의하면, 피처리체를 수용하는 처리 용기와, 상기 처리 용기 내에서 피처리체를 탑재하는 피처리체 탑재부와, 상기 처리 용기 내에 처리 가스를 공급하는 처리 가스 공급 기구와, 상기 처리 용기 내에 처리 가스의 플라즈마를 형성하는 플라즈마 형성 수단과, 상기 피처리체 탑재부를 제어하는 제어부를 구비하고, 상기 피처리체 탑재부는, 플레이트와 그 플레이트에 대하여 돌몰가능하게 마련되고, 그 위에 피처리체를 지지하여 승강시키는 피처리체 승강 부재와, 상기 피처리체 승강 부재를 승강 구동하는 승강 기구를 갖고, 상기 제어부는, 상기 피처리체 승강 부재가 상기 서셉터로부터 소정 거리 돌출시킨 상태가 되도록 상기 승강 기구를 제어하여, 상기 피처리체 승강 부재상에 탑재된 피처리체와 플레이트와 피처리체의 사이에 소정 거리의 플라즈마 생성 공간을 형성하고, 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하는 상태가 형성되도록 하는 플라즈마 처리 장치가 제공된다.
상기 제 3 관점에서, 상기 제어부는, 상기 플레이트와 피처리체의 거리가 0.3㎜ 이상이 되도록 상기 승강 기구를 제어하는 것이 바람직하다.
본 발명의 제 4 관점에 의하면, 피처리체를 수용하는 처리 용기와, 상기 처리 용기 내에서 피처리체를 탑재하는 피처리체 탑재부와, 상기 처리 용기 내에 처리 가스를 공급하는 처리 가스 공급 기구와, 상기 처리 용기 내에 처리 가스의 플라즈마를 형성하는 플라즈마 형성 수단을 구비하고, 상기 피처리체 탑재부는, 피처리체의 직경보다 작은 직경의 탑재대를 갖고, 이 탑재대에 그 단부로부터 외주 부분이 돌출한 상태에서 피처리체가 탑재되고, 이 상태에서 플라즈마를 생성함으로써 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하는 상태가 형성되는 플라즈마 처리 장치가 제공된다.
본 발명의 제 5 관점에 의하면, 피처리체를 수용하는 처리 용기와, 상기 처리 용기 내에서 피처리체를 탑재하는 피처리체 탑재부와, 상기 처리 용기 내에 처리 가스를 공급하는 처리 가스 공급 기구와, 상기 처리 용기 내에 처리 가스의 플라즈마를 형성하는 플라즈마 형성 수단과, 상기 피처리체 탑재부를 제어하는 제어부를 구비하고, 상기 피처리체 탑재부는, 피처리체가 탑재되었을 때에, 피처리체의 주연부의 바깥쪽 부분에 플라즈마를 가로막는 부재가 실질적으로 존재하지 않고, 피처리체의 바깥쪽 부분에 있어서 플라즈마가 피처리체의 표면보다 아래쪽에 존재하는 플라즈마 처리 장치가 제공된다.
상기 제 5 관점에서, 상기 피처리체 탑재부는, 세라믹으로 이루어지는 서셉터와, 그 위의 전면을 덮는 석영으로 이루어지는 서셉터 커버를 갖고, 상기 서셉터 커버는 평탄한 피처리체를 탑재하는 탑재면을 갖는 것이 바람직하다. 또한, 상기 서셉터 커버는, 탑재면의 바깥쪽 부분에 탑재면보다 3~12㎜ 낮은 위치에 존재하는 단부를 갖는 것이 바람직하다.
상기 제 3~제 5 관점에서, 상기 처리 가스는 질소 함유 가스를 포함하고, 이에 따라 플라즈마 질화 처리가 행해지도록 할 수 있다. 또한, 상기 플라즈마 형성 수단은, 복수의 슬롯을 갖는 평면 안테나를 갖고, 그 평면 안테나를 통해서 상기 처리 용기 내에 마이크로파를 도입하는 마이크로파 도입 수단을 갖고, 도입된 마이크로파에 의해 처리 가스를 플라즈마화하도록 구성할 수 있다.
본 발명에 의하면, 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하도록 하여 플라즈마 처리를 실시하므로, 외주부 표면에서 플라즈마 처리에 기여하는 활성종이 증가하고, 그 결과, 플라즈마 처리 속도가 낮은 피처리체 외주부에서 플라즈마 처리 속도를 상승시킬 수 있다. 이 때문에, 면 내 균일성이 높은 플라즈마 처리를 행할 수 있다.
또한, 피처리체의 주연부의 바깥쪽 부분에 플라즈마를 가로막는 부재가 실질적으로 존재하지 않고, 피처리체의 바깥쪽 부분에 있어서 플라즈마가 피처리체의 표면보다 아래쪽에 존재하는 상태에서 상기 플라즈마 처리를 실시함으로써, 플라즈마 중의 활성종이 웨이퍼 W의 주연 부분에 도달할 수 있어, 웨이퍼 W 표면 외주부에서의 질소 도입량의 저하를 해소할 수 있다. 이 때문에, 면 내 균일성이 높은 플라즈마 처리를 행할 수 있다.
도 1은 본 발명의 제 1 실시 형태에 따른 플라즈마 처리 장치를 나타내는 단면도,
도 2는 도 1의 플라즈마 처리 장치의 평면 안테나 부재의 구조를 나타내는 도면,
도 3은 본 발명의 제 1 실시 형태에 따른 플라즈마 처리 장치의 처리 시퀀스를 나타내는 타이밍차트,
도 4는 본 발명의 제 1 실시 형태에 따라 웨이퍼에 플라즈마 처리를 행하고 있는 상태를 나타내는 도면,
도 5는 종래의 플라즈마 처리를 행하고 있는 상태를 나타내는 도면,
도 6은 제 1 실시 형태의 실시 상태를 설명하기 위한 모식도,
도 7a는 본 발명의 효과를 확인하기 위한 실험을 설명하기 위한 도면,
도 7b는 본 발명의 효과를 확인하기 위한 실험을 설명하기 위한 도면,
도 7c는 본 발명의 효과를 확인하기 위한 실험을 설명하기 위한 도면,
도 8은 실리콘의 직접 질화 처리의 경우에 있어서의, 웨이퍼의 서셉터로부터의 높이와 센터 및 에지의 막 두께 차이의 관계를 나타내는 그래프,
도 9는 실리콘의 직접 질화 처리의 경우에 있어서의, 웨이퍼의 서셉터로부터의 높이와 센터 및 에지의 막 두께의 면 내 격차의 관계를 나타내는 그래프,
도 10은 실리콘 산화막의 질화 처리의 경우에 있어서의, 서셉터로부터의 높이와 센터 및 에지의 질소 농도 차이의 관계를 나타내는 그래프,
도 11은 실리콘 산화막의 질화 처리의 경우에 있어서의, 웨이퍼의 서셉터로부터의 높이와 센터 및 에지의 질소 농도의 면 내 격차의 관계를 나타내는 그래프,
도 12는 본 발명의 제 2 실시 형태에 따른 플라즈마 처리 장치를 나타내는 단면도,
도 13은 도 12의 플라즈마 처리 장치에 있어서의 서셉터 부분을 확대하여 나타내는 도면,
도 14는 본 발명의 제 3 실시 형태에 따른 플라즈마 처리 장치를 나타내는 단면도,
도 15는 도 14의 플라즈마 처리 장치에 있어서의 서셉터 커버를 나타내는 평면도,
도 16a는 종래의 플라즈마 처리 장치에 있어서 웨이퍼에 플라즈마 처리를 실시하고 있는 상태를 나타내는 단면도,
도 16b는 본 발명의 제 3 실시 형태에 따른 플라즈마 처리 장치에 있어서 플라즈마 처리를 실시하고 있는 상태를 나타내는 단면도,
도 17은 본 발명의 제 3 실시 형태의 효과를 나타내는 그래프,
도 18a는 거리 H1의 값과 질소 도입량의 범위/2×평균치의 관계를 나타내는 도면,
도 18b는 거리 H1과 질소 도입량의 1σ/평균치의 관계를 나타내는 도면이다.
이하, 첨부 도면을 참조하면서, 본 발명의 바람직한 실시 형태에 대하여 설명한다.
우선, 본 발명의 제 1 실시 형태에 대하여 설명한다. 도 1은 제 1 실시 형태에 따른 플라즈마 처리 장치를 나타내는 단면도이다. 이 플라즈마 처리 장치는, 복수의 슬롯을 갖는 평면 안테나, 특히 RLSA(Radial Line Slot Antenna; 라디얼 라인 슬롯 안테나)로써 처리실 내에 마이크로파를 도입하여 플라즈마를 발생시킴으로써, 밀도가 높고 전자 온도가 낮은 마이크로파 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로서 구성되어 있어, 플라즈마 질화 처리를 행하는 것이다.
이 플라즈마 처리 장치(100)는, 기밀하게 구성되고, 접지된 대략 원통 형상의 챔버(1)를 갖고 있다. 챔버(1)의 바닥벽(1a)의 대략 중앙부에는 원형의 개구부(10)가 형성되어 있고, 바닥벽(1a)에는 이 개구부(10)와 연통하고, 아래쪽을 향해서 돌출하는 배기실(11)이 마련되어 있다.
챔버(1) 내에는 피처리 기판인 웨이퍼 W를 수평으로 탑재하기 위한 세라믹, 특히 AlN 등의 Al 함유 세라믹으로 이루어지는 서셉터(2)가 마련되어 있다. 이 서셉터(2)는, 배기실(11)의 바닥부 중앙으로부터 위쪽으로 연장되는 원통 형상의 AlN 등의 세라믹으로 이루어지는 지지 부재(3)에 의해 지지되어 있다. 서셉터(2)의 외연부(外緣部)에는, 석영제의 링 형상을 이루는 서셉터 커버(4)가 마련되어 있다. 서셉터 커버(4)는 서셉터(2)가 플라즈마에 의해 손상되는 것을 방지하는 기능을 갖고 있다. 또, 서셉터(2) 및 서셉터 커버(4)에 의해 웨이퍼 탑재부가 구성된다. 또한, 서셉터(2)에는 저항 가열형의 히터(5)가 묻혀있고, 이 히터(5)는 히터 전원(5a)으로부터 급전됨으로써 서셉터(2)를 가열하여, 그 열로 피처리체인 웨이퍼 W를 가열한다. 또한, 서셉터(2)에는, 열전쌍(6)이 배치되어 있어, 웨이퍼 W의 가열 온도를, 예컨대, 실온으로부터 900℃까지의 범위에서 온도 제어가 가능하게 되어 있다. 챔버(1)의 내주에는, 석영으로 이루어지는 원통 형상의 라이너(7)가 마련되고, 챔버 구성 재료에 의한 금속 오염을 방지하고 있다. 또한, 서셉터(2)의 외주측에는, 챔버(1) 내를 균일 배기하기 위한 복수의 구멍(8a)이 형성된 배플 플레이트(8)가 고리 형상으로 마련되고, 이 배플 플레이트(8)는, 복수의 지주(9)에 의해 지지되어 있다.
서셉터(2)에는, 웨이퍼 W를 지지하여 승강시키기 위한 3개(2개만 도시)의 웨이퍼 지지핀(42)이 서셉터(2)의 표면에 대하여 돌몰가능하게 마련되고, 이들 웨이퍼 지지핀(42)은 지지판(43)에 고정되어 있다. 그리고, 웨이퍼 지지핀(42)은, 에어실린더 등의 구동 기구(44)에 의해 지지판(43)을 사이에 두고 승강된다. 또, 웨이퍼 지지핀은, 예컨대, Al2O3 등의 세라믹이나 석영으로 구성된다. 또한, 웨이퍼 지지핀은 4개 이상이더라도 좋다.
챔버(1)의 측벽에는 고리 형상을 이루는 가스 도입 부재(15)가 마련되어 있고, 이 가스 도입 부재(15)에는 가스 공급계(16)가 접속되어 있다. 가스 도입 부재는 샤워 형상으로 배치하더라도 좋다. 이 가스 공급계(16)는, 예컨대, Ar 가스 공급원(17) 및 N2 가스 공급원(18)을 갖고 있고, 이들 가스가, 각각 가스 라인(20)을 통해서 가스 도입 부재(15)에 도달하고, 가스 도입 부재(15)로부터 챔버(1) 내에 도입된다. 가스 라인(20)의 각각에는, 매스플로우 컨트롤러(21) 및 그 전후의 개폐 밸브(22)가 마련되어 있다. 또, 상기 N2 가스 대신에, 예컨대, NH3 가스, N2와 H2의 혼합 가스 등을 이용할 수도 있다. 또한, 후술하는 바와 같이 Ar 가스 대신에 다른 희가스, 예컨대, Kr, He, Ne, Xe 등의 가스를 이용하더라도 좋고, 또한 희가스는 포함하지 않더라도 좋다.
상기 배기실(11)의 측면에는 배기관(23)이 접속되어 있고, 이 배기관(23)에는 고속 진공 펌프를 포함하는 배기 장치(24)가 접속되어 있다. 그리고 이 배기 장치(24)를 작동시킴으로써 챔버(1) 내의 가스가, 배기실(11)의 공간(11a) 내로 균일하게 배출되어, 배기관(23)을 통해서 배기된다. 이에 따라 챔버(1) 내를 소정의 진공도, 예컨대, 0.133㎩까지 고속으로 감압하는 것이 가능하게 되어 있다.
챔버(1)의 측벽에는, 플라즈마 처리 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼 W의 반입출을 행하기 위한 반입출구(25)와, 이 반입출구(25)를 개폐하는 게이트 밸브(26)가 마련되어 있다.
챔버(1)의 상부는 개구부로 되어 있고, 이 개구부의 주연부(周緣部)를 따라 링 형상의 지지부(27)가 마련되어 있다. 이 지지부(27)에, 예컨대, 석영이나 Al2O3, AlN 등의 세라믹 등의 절연체로 이루어져, 마이크로파를 투과시키는 마이크로파 투과판(28)이 밀봉 부재(29)를 통해서 기밀하게 마련되어 있다. 따라서, 챔버(1) 내는 기밀하게 유지된다.
마이크로파 투과판(28)의 위쪽에는, 서셉터(2)와 대향하도록, 원판 형상의 평면 안테나 부재(31)가 마련되어 있다. 이 평면 안테나 부재(31)는 챔버(1)의 측벽 상단에 걸려있다. 평면 안테나 부재(31)는, 예컨대, 표면이 은 또는 금도금된 구리판 또는 알루미늄판으로 이루어지고, 다수의 마이크로파 방사 구멍(32)(슬롯)이 소정의 패턴으로 관통하여 형성된 구성으로 되어 있다. 이 마이크로파 방사 구멍(32)은, 예컨대, 도 2에 나타내는 바와 같이 긴 형상을 이루는 것이 쌍을 이루어, 전형적으로는 쌍을 이루는 마이크로파 방사 구멍(32)끼리 「T」자 형상으로 배치되고, 이들 쌍이 복수로, 동심원 형상으로 배치되어 있다. 마이크로파 방사 구멍(32)의 길이나 배열 간격은, 마이크로파의 파장(λg)에 따라 결정되고, 예컨대, 마이크로파 방사 구멍(32)의 간격은, λg/4~λg가 되도록 배치된다. 또, 도 2에 있어서는, 동심원 형상으로 형성된 인접하는 마이크로파 방사 구멍(32)끼리의 간격을 Δr로 나타내고 있다. 또한, 마이크로파 방사 구멍(32)은, 원 형상, 원호 형상 등의 다른 형상이더라도 좋다. 또한, 마이크로파 방사 구멍(32)의 배치 형태는 특별히 한정되지 않고, 동심원 형상 외에, 예컨대, 나선 형상, 방사상으로 배치할 수도 있다.
이 평면 안테나 부재(31)의 윗면에는, 진공보다 큰 유전율을 갖는 지파재(遲波材)(33)가 마련되어 있다. 지파재(33)는, 예컨대, 석영, 세라믹, 불소계 수지 등의 재질로 형성할 수 있다. 이 지파재(33)는, 진공 중에서는 마이크로파의 파장이 길어지므로, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 갖고 있다. 또, 평면 안테나 부재(31)와 마이크로파 투과판(28)의 사이, 또한, 지파재(33)와 평면 안테나 부재(31)의 사이는, 각각 밀착 또는 이간시켜 배치할 수 있다.
챔버(1)의 윗면에는, 이들 평면 안테나 부재(31) 및 지파재(33)를 덮도록, 예컨대, 알루미늄이나 스테인리스강, 구리 등의 금속재로 이루어지는 도체 커버(34)가 마련되어 있다. 챔버(1)의 윗면과 도체 커버(34)는 밀봉 부재(35)에 의해 밀봉되어 있다. 도체 커버(34)에는, 냉각수 유로(34a)가 형성되어 있고, 거기에 냉각수를 통류시킴으로써, 도체 커버(34), 지파재(33), 평면 안테나(31), 마이크로파 투과판(28)을 냉각하도록 되어 있다. 또, 도체 커버(34)는 접지되어 있다.
도체 커버(34)의 윗벽의 중앙에는 개구부(36)가 형성되어 있고, 이 개구부(36)에는 도파관(37)이 접속되어 있다. 이 도파관(37)의 단부에는, 매칭 회로(38)를 통해서 마이크로파 발생 장치(39)가 접속되어 있다. 이에 따라, 마이크로파 발생 장치(39)에서 발생한, 예컨대, 주파수 2.45㎓의 마이크로파가 도파관(37)을 통해서 상기 평면 안테나 부재(31)에 전파되도록 되어 있다. 또, 마이크로파의 주파수로서는, 8.35㎓, 1.98㎓ 등을 이용할 수도 있다.
도파관(37)은, 상기 도체 커버(34)의 개구부(36)로부터 위쪽으로 연장되는 단면 원 형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기(40)를 통해서 접속된 수평 방향으로 연장되는 직사각형 도파관(37b)을 갖고 있다. 직사각형 도파관(37b)과 동축 도파관(37a)의 사이의 모드 변환기(40)는, 직사각형 도파관(37b) 내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 갖고 있다. 동축 도파관(37a)의 중심에는 내도체(41)가 연장되어 있고, 이 내도체(41)의 하단부는, 평면 안테나 부재(31)의 중심에 접속 고정되어 있다. 이에 따라, 마이크로파는, 동축 도파관(37a)의 내도체(41)를 통해서 평면 안테나 부재(31)에 균일하게 효율적으로 전파된다.
마이크로파 플라즈마 처리 장치(100)의 각 구성부는, 마이크로프로세서(컴퓨터)를 구비한 프로세스 컨트롤러(50)에 접속되어 제어되는 구성으로 되어 있다. 프로세스 컨트롤러(50)에는, 오퍼레이터가 플라즈마 처리 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 플라즈마 처리 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(51)와, 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(50)의 제어로써 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉, 레시피가 저장된 기억부(52)가 접속되어 있다. 레시피는 기억부(52) 내의 기억 매체에 기억되어 있다. 기억 매체는, 하드디스크나 반도체 메모리이더라도 좋고, CDROM, DVD, 플래시메모리 등의 이동할 수 있는 것이더라도 좋다. 또한, 다른 장치로부터, 예컨대, 전용 회선을 통해서 레시피를 적절히 전송시키도록 하더라도 좋다.
그리고, 필요에 따라, 사용자 인터페이스(51)로부터의 지시 등으로써 임의의 레시피를 기억부(52)로부터 호출하여 프로세스 컨트롤러(50)에 실행시킴으로써, 프로세스 컨트롤러(50)의 제어 하에서, 플라즈마 처리 장치(100)에서의 소망하는 처리가 행해진다.
이와 같이 구성된 RLSA 방식의 플라즈마 처리 장치(100)에 있어서는, 이하의 순서로 웨이퍼 W에 대하여 질화 처리를 행한다. 이때의 순서를 도 3의 타이밍차트에 나타낸다.
우선, 게이트 밸브(26)를 열어 반입출구(25)로부터 반송 암에 탑재한 상태의 웨이퍼 W를 챔버(1) 내에 반입한다(웨이퍼 로딩 공정). 이때, 웨이퍼 지지핀(42)을 서셉터(2)로부터 돌출한 상태(핀업(pin up))로 하여, 이들 지지핀(42)의 위에 웨이퍼 W를 탑재한다. 그리고, 가스 공급계(16)의 Ar 가스 공급원(17) 및 N2 가스 공급원(18)으로부터, Ar가스, N2 가스를 소정의 유량으로 가스 도입 부재(15)를 통해서 챔버(1) 내에 도입하고, 웨이퍼 지지핀(42)을 하강시켜(핀다운(pin down)), 웨이퍼 W를 소정 온도로 가열된 서셉터(2)상에 얹어, 웨이퍼 W의 온도를 상승시켜 가열 처리를 행한다(가열 처리 공정). 그 후, 웨이퍼 지지핀(42)을 상승시켜(핀업), 도 4에 나타내는 바와 같이, 웨이퍼 W가 서셉터(2)로부터 소정 거리만큼 격리된 상태로 한다. 이때에 웨이퍼 지지핀(42)은, 프로세스 컨트롤러(50)가 구동 기구(44)를 제어함으로써, 소망하는 높이가 되어, 웨이퍼 W의 서셉터(2)로부터의 거리가 제어된다. 이 상태에서 챔버(1) 내에 마이크로파를 도입하여 플라즈마 처리를 행하고(플라즈마 처리 공정), 그 후 플라즈마(마이크로파 공급)및 가스를 정지하여, 챔버(1) 내를 소정의 진공도로 조정한 후, 웨이퍼 W의 반출을 행한다(웨이퍼 언로딩 공정).
이때의 조건은, 구체적으로는, 예컨대, Ar 등의 희가스 유량을 100~6000㎖/min(sccm), N2 가스 유량을 50~750㎖/min(sccm), Ar/N2의 유량비를 2~8, 바람직하게는 3~6으로 설정하고, 챔버 내를 10~1333㎩(75mTorr~10Torr), 바람직하게는 20~333.3㎩(150mTorr~2.5Torr)의 처리 압력으로 조정하고, 웨이퍼 W의 온도를 250~800℃, 바람직하게는 400~800℃ 정도로 가열한다. 열적 손상을 생각하면 저온의 300~500℃가 바람직하다.
또한, 마이크로파의 도입은, 마이크로파 발생 장치(39)로부터의 마이크로파를, 매칭 회로(38)를 지나서 도파관(37)에 유도하여, 직사각형 도파관(37b), 모드 변환기(40), 및 동축 도파관(37a)을 순차적으로 통과시켜 내도체(41)를 통해서 평면 안테나 부재(31)에 공급하고, 평면 안테나 부재(31)의 마이크로파 방사 구멍(32)으로부터 마이크로파 투과판(28)을 통해서 챔버(1) 내에서의 웨이퍼 W의 위쪽 공간에 방사시킴으로써 행한다. 마이크로파는, 직사각형 도파관(37b) 내에서는 TE 모드로 전파되고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축 도파관(37a) 내를 평면 안테나 부재(31)를 향해서 전파되어 간다. 평면 안테나 부재(31)로부터 마이크로파 투과판(28)을 지나서 챔버(1)에 방사된 마이크로파에 의해 챔버(1) 내에서 전자계가 형성되어, Ar 가스 및 N2 가스의 플라즈마가 생성된다. 이때, 마이크로파 발생 장치(39)의 파워는, 1~5㎾(0.5~2.6W/㎠)가 바람직하고, 2~4㎾(1.0~2.1W/㎠)로 하는 것이 보다 바람직하다.
이 마이크로파 플라즈마는, 마이크로파가 평면 안테나 부재(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사됨으로써, 약 1×1010~5×1012/㎤의 고밀도이고, 또한 웨이퍼 W 근방에서는 약 1.5eV 이하, 또한 약 1.0eV 이하의 저전자 온도 플라즈마가 되어, 라디칼을 주체로 한 베이스에 손상이 적은 처리를 실현할 수 있다.
본 실시 형태의 플라즈마 질화 처리는, 실리콘 산화막이나 강유전체 산화막의 표면을 질화하는 프로세스나, 실리콘 기판의 직접 질화 프로세스에 적용할 수 있다. 전자는 MIS형 트랜지스터의 게이트 절연막의 질화 처리를 대표예로서 들 수 있고, 후자는 MIS형 트랜지스터의 질화규소로 이루어지는 게이트 절연막의 형성을 위한 질화 처리를 대표예로서 들 수 있다. 또한, DRAM의 캐패시터 등에 이용되는 폴리실리콘막의 표면 질화 처리에도 적용 가능하다.
플라즈마 질화 처리에 있어서, 종래에는, 도 5에 나타내는 바와 같이 웨이퍼 W의 전면을 서셉터(2)상에 탑재한 상태로 하고 있었지만, 이 경우에는, 웨이퍼 W 표면의 외주부에서 질소 도입량이 낮아지는 경향이 있는 것이 판명되었다. 이것은, 웨이퍼 W 표면의 외주부에서, 질화에 기여하는 활성종의 수가 웨이퍼 중앙부보다 적어지기 때문이라 추측된다.
그래서, 웨이퍼 W 표면의 외주부에서 질화에 기여하는 활성종의 수를 상승시키기 위한 수법에 대하여 검토를 거듭한 결과, 웨이퍼 W의 표면측(표면 및 단면)뿐만 아니라 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하도록 하는 것에 생각이 미쳤다. 이와 같이 웨이퍼 W의 이면측의 외주 부분에 플라즈마 생성 공간이 접촉하도록 하기 위해, 본 실시 형태에서는, 도 4에 나타내는 바와 같이, 플라즈마 질화 처리 중에 웨이퍼 지지핀(42)에 의해, 서셉터(2)로부터 소정 거리만큼 격리한 상태로 웨이퍼 W를 유지하도록 하는 것이다.
이렇게 하여, 웨이퍼 W의 이면측의 외주 부분에 플라즈마 생성 공간을 접촉시키도록 한 경우에는, 도 6에 나타내는 바와 같이, 웨이퍼 W의 외주부에 서셉터(2)나 서셉터 커버(4) 등에 방해받지 않고 플라즈마가 도달하므로, 외주부로의 이온 플럭스의 양이 상승하고, 이에 따라, 웨이퍼 W 표면의 외주부에서 질화에 기여하는 활성종이 증가한다.
따라서, 웨이퍼 W 표면 외주부에서의 질소 도입량의 저하를 해소하여, 웨이퍼의 중앙부와 외주부의 질소 도입량 차이가 작아져, 면 내 균일성이 높은 질화 처리를 실현할 수 있다.
이 경우에, 웨이퍼 지지핀(42)에 의한 웨이퍼 W의 높이는 서셉터(2)의 표면으로부터 0.3㎜ 이상인 것이 바람직하다. 이에 따라 외주부의 질화 속도를 상승시키는 효과를 유효하게 발휘시킬 수 있다. 질화 처리가 실리콘 산화막의 질화 처리인 경우에는, 3㎜ 이상이 보다 바람직하고, 3~12㎜가 더 바람직하고, 4~9㎜가 한층 더 바람직하다. 또한, 질화 처리가 실리콘의 직접 질화 처리인 경우에는, 3㎜ 이상이 보다 바람직하고, 3~12㎜가 더 바람직하고, 8~12㎜가 한층 더 바람직하다. 그리고, 웨이퍼 지지핀(42)에 의해 웨이퍼 W의 높이 위치를 조정함으로써, 플라즈마 질화 조건에 따라 웨이퍼 W 외주부의 질화 속도를 소망하는 값으로 제어할 수 있다.
본 발명에서는, 상기 원리에 의해 웨이퍼 W의 외주부에서의 질화 속도의 저하를 해소할 수 있지만, 이러한 원리는 상기와 같은 마이크로파 플라즈마에 한하지 않고, 유도 결합 플라즈마(Inductive Coupled Plasma : ICP), 표면파 플라즈마, 표면 반사파 플라즈마, 마그네트론 플라즈마 등의 다른 플라즈마에도 적용할 수 있다.
다음으로, 본 실시 형태의 효과를 확인한 시험 결과에 대하여 설명한다.
우선, 웨이퍼 지지핀에 의한 웨이퍼 상승에 의한 외주 부분의 질화 속도 상승이 공간을 형성한 것에 따른 것을 확인한 실험에 대하여 설명한다.
여기서는, 도 7a에 나타내는 바와 같이, 웨이퍼 지지핀을 돌출시켜 웨이퍼 W를 서셉터로부터 9㎜의 높이로 하여, 웨이퍼 W의 이면에 플라즈마 공간 형성이 가능하게 한 본 발명예인 케이스 A와, 도 7b에 나타내는 바와 같이, 두께 0.75㎜의 더미 웨이퍼를 10장 포개고, 그 위에 두께 1.5㎜의 석영 커버를 탑재하여 높이 9㎜를 확보하여, 석영 커버의 위에 웨이퍼 W를 탑재한 케이스 B와, 도 7c에 나타내는 바와 같이, 서셉터의 위에 같은 석영 커버를 탑재하고, 그 위에 웨이퍼를 탑재한 종래예에 상당하는 케이스 C에 대하여, 실리콘 산화막에 대하여 플라즈마 질화 처리를 실시했다.
이때의 질화 처리 조건은, 이하에 나타내는 바와 같이 했다.
챔버 내 압력 : 20㎩
처리 가스의 유량 : Ar/N2=1000/200㎖/min(sccm)
마이크로파 파워 : 2300W
처리 온도 : 상온
처리 시간 : 35sec
이 질화 처리 후, 웨이퍼 W의 표면의 센터측 1점과 에지측 24점의 질소 농도의 측정을 행하고, 센터 1점의 값으로부터 에지 24점의 평균치를 뺀 값을 구했다. 그 결과, 본 발명인 케이스 A에서는 -0.03atom%인데 대하여, 종래의 케이스 C의 면 내 격차는 0.39atom%였다. 또한, 케이스 B의 면 내 격차는 0.32atom%로 케이스 C와 같은 정도였다. 이로부터, 웨이퍼 지지핀을 핀업하여 플라즈마 질화 처리를 행한 경우의 효과는, 웨이퍼 높이를 높게 한 것이 아니라, 웨이퍼 이면에 플라즈마 공간을 형성했기 때문인 것이 확인되었다.
다음으로, 웨이퍼 지지핀에 의한 웨이퍼의 높이와 질화 처리의 면 내 균일성의 관계를 파악한 결과에 대하여 설명한다.
여기서는, 마찬가지로 도 1의 장치를 이용하여, 웨이퍼 지지핀의 돌출 높이를 조정함으로써, 웨이퍼의 서셉터로부터의 높이를 0~12㎜의 사이에서 변화시켜 플라즈마 질화 처리를 행했다.
플라즈마 질화 처리는, 실리콘에 대한 직접 질화 처리 및 실리콘 산화막(두께 1.9㎚)의 질화 처리의 양쪽을 행했다. 이들의 조건은 이하와 같이 했다.
<실리콘에 대한 직접 질화 처리>
챔버 내 압력 : 20㎩
처리 가스의 유량 : Ar/N2=1000/200㎖/min(sccm)
마이크로파 파워 : 2500W
처리 온도 : 400℃
처리 시간 : 35sec
<실리콘 산화막의 질화 처리>
챔버 내 압력 : 20㎩
처리 가스의 유량 : Ar/N2=1000/200㎖/min(sccm)
마이크로파 파워 : 2300W
처리 온도 : 400℃
처리 시간 : 35sec
이 질화 처리 후, 실리콘의 직접 질화 처리에서는, 웨이퍼 W의 면 내의 49점에서 질화막의 막 두께의 측정을 행하고, 센터와 에지의 막 두께 차이 및 막 두께의 면 내 격차를 구하고, 실리콘 산화막의 질화 처리에서는, 웨이퍼 W의 면 내의 49점에서 표면의 질소 농도의 측정을 행하고, 센터와 에지의 질소 농도 차이 및 질소 농도의 면 내 격차를 구했다. 이때의 격차는, 1σ를 평균치로 나눈 값을 100분율(%)로 나타낸 것으로 평가했다.
도 8에, 실리콘의 직접 질화 처리의 경우에 있어서의, 웨이퍼의 서셉터로부터의 높이와 센터 및 에지의 막 두께 차이의 관계를 나타내고, 도 9에, 실리콘의 직접 질화 처리의 경우에 있어서의, 웨이퍼의 서셉터로부터의 높이와 센터 및 에지의 막 두께의 면 내 격차의 관계를 나타낸다. 도 8에 나타내는 바와 같이, 웨이퍼 지지핀에 의해 서셉터와 웨이퍼의 사이에 공간을 형성함으로써 플라즈마가 퍼져, 외주부까지 균일한 플라즈마가 형성되어, 센터와 외주부의 막 두께 차이가 작아지고, 이에 동반하여, 도 9에 나타내는 바와 같이, 막 두께의 면 내 격차도 작아지는 것이 확인되었다. 그리고, 센터와 외주부의 막 두께 차이 및 막 두께의 면 내 격차는, 서셉터와 웨이퍼의 거리가 커짐에 따라 작아지는 경향이 있고, 0.3㎜ 정도로 격차가 크게 저하되어, 9㎜가 가장 작은 값이 되었다. 이들 도면으로부터, 서셉터와 웨이퍼의 거리는 0.3㎜ 이상이 바람직한 것을 알 수 있다. 또한, 막 두께 차이와 그 격차를 고려하면 12㎜ 이하가 바람직한 것을 알 수 있다. 또한, 3㎜ 이상에서 격차가 1% 이하가 되므로, 마진을 고려하면 2.5㎜ 이상이 보다 바람직하고, 또한 3㎜ 이상이 바람직하다.
또한, 도 10에, 실리콘 산화막의 질화 처리의 경우에 있어서의, 서셉터로부터의 높이와 센터 및 외주부의 질소 농도 차이의 관계를 나타내고, 도 11에, 실리콘 산화막의 질화 처리의 경우에 있어서의, 웨이퍼의 서셉터로부터의 높이와 센터 및 외주부의 질소 농도의 면 내 격차의 관계를 나타낸다. 도 10에 나타내는 바와 같이, 웨이퍼 지지핀에 의해 서셉터와 웨이퍼의 사이에 공간을 형성함으로써 센터와 외주부의 질소 도입량 차이가 작아지고, 이에 동반하여, 도 11에 나타내는 바와 같이, 질소 농도의 면 내 격차도 작아지는 것이 확인되었다. 그리고, 센터와 외주부의 질소 농도 차이 및 질소 농도의 면 내 격차는, 서셉터와 웨이퍼의 거리가 커짐에 따라 작아지는 경향이 있고, 0.3㎜ 정도에서 격차가 크게 저하하여, 6㎜가 가장 작은 값이 되었다. 이들 도면으로부터도, 0.3㎜ 이상이 바람직한 것을 알 수 있다. 또한, 질소 농도와 농도 격차를 고려하면 12㎜ 이하가 바람직한 것을 알 수 있다. 또한, 3㎜ 이상에서 격차가 1% 이하가 되므로, 마진을 고려하면 2.5㎜ 이상이 보다 바람직하고, 또한 3㎜ 이상이 바람직하다.
이들 결과로부터, 실리콘의 직접 질화 처리 및 산화막의 질화 처리를 막론하고, 웨이퍼 지지핀에 의해 서셉터와 웨이퍼의 사이에 공간을 형성함으로써, 웨이퍼 외주부에서의 질소 도입량이 상승하여, 질화 처리의 면 내 균일성이 높아지고, 그 효과는 서셉터로부터의 거리가 커질수록 커지는 경향이 있어, 그 거리가 0.3㎜ 이상이 바람직하고, 또한, 12㎜ 이하가 바람직하고, 2.5㎜ 이상 또한 3㎜ 이상이 보다 바람직한 것이 확인되었다.
다음으로, 본 발명의 제 2 실시 형태에 대하여 설명한다. 도 12는 제 2 실시 형태에 따른 플라즈마 처리 장치를 나타내는 단면도이다. 도 12의 플라즈마 처리 장치(100')는, 도 1의 플라즈마 처리 장치(100)와는 서셉터의 구조가 다를 뿐이며, 같은 것에는 같은 부호를 붙여 설명을 생략한다.
이 플라즈마 처리 장치(100')는, 웨이퍼 W의 직경보다 작은 직경을 갖는 서셉터(2')를 구비하고 있다. 이 서셉터(2')는, 도 13에 확대하여 나타내는 바와 같이, 웨이퍼 W가 탑재되었을 때에, 웨이퍼 W의 외주 부분이 그 단부로부터 돌출하도록 되어 있고, 이에 따라 웨이퍼 W의 이면측의 외주 부분에 플라즈마 생성 공간이 접촉하도록 할 수 있어, 웨이퍼 W의 외주부에 서셉터 등에 방해되지 않고 플라즈마가 도달한다. 이 때문에, 외주부로의 이온 플럭스의 양이 상승하여, 웨이퍼 W 표면의 외주부에서 질화에 기여하는 활성종이 증가한다. 따라서, 웨이퍼 W 표면 외주부에서의 질소 도입량의 저하를 해소하여, 면 내 균일성이 높은 질화 처리를 실현할 수 있다.
이 경우에, 웨이퍼 W의 크기나 질화 조건에 따라, 웨이퍼 W의 외주부의 돌출 길이를 조정하여, 질소 도입량을 상승시키는 부위를 조정할 수 있다.
다음으로, 본 발명의 제 3 실시 형태에 대하여 설명한다. 도 14는 제 3 실시 형태에 따른 플라즈마 처리 장치를 나타내는 단면도이다. 도 14의 플라즈마 처리 장치(100")는, 도 1의 플라즈마 처리 장치(100)와는 서셉터 주변의 구조가 다를 뿐이며, 같은 것에는 같은 부호를 붙여 설명을 생략한다.
본 실시 형태의 플라즈마 처리 장치(100")는, 서셉터(2)의 윗면 전면을 덮도록 석영제의 서셉터 커버(54)가 마련되어 있다. 그리고, 서셉터(2) 및 서셉터 커버(54)에 의해 웨이퍼 탑재부가 구성된다.
서셉터 커버(54)는, 도 15의 평면도에도 나타내는 바와 같이, 웨이퍼 W를 탑재하는 탑재면(54a)을 갖고, 탑재면(54a)에는, 탑재하는 웨이퍼 W를 가이드하여, 웨이퍼 W의 어긋남을 방지하기 위한 가이드 링(55)이 마련되어 있다. 가이드 링(55)은, 웨이퍼 W의 두께보다 작은 높이를 갖고 있다. 또한, 서셉터 커버(54)의 탑재면(54a)의 바깥쪽 부분에 탑재면(54a)보다 낮은 위치의 하단면(54b)이 형성되어 있다. 탑재면(54a)과 하단면(54b)의 사이는 단부(54b)로 되어 있다. 그리고, 거의 수직으로 가이드 링(55)의 윗면으로부터 아래쪽을 향해서 단부(54d)를 지나서 하단면(54b)에 이르고 있다. 단부(54b)는 경사져도 좋다.
서셉터(2)는, 제 1 실시 형태와 마찬가지로, 중앙부에 오목부가 형성되어 있고, 서셉터 커버(54)의 아랫면의 중앙부에는 서셉터(2)의 오목부에 대응하는 돌출부(54c)가 형성되어 있어, 이에 따라 서셉터 커버(4)가 위치 결정된다. 또, 가이드 링(55)을 마련하는 대신에 3부분 이상 균등하게 가이드 핀을 마련하더라도 좋다. 또한, 서셉터(2)에 오목부를 마련하는 대신에, 서셉터(2)의 윗면 및 서셉터 커버(54)의 아랫면이 대응하는 위치에 복수의 요철부를 형성하여 이들을 끼워 맞추도록 하더라도 좋다. 이에 따라 가열 효율을 향상시킬 수 있다.
이러한 플라즈마 처리 장치(100")에 의하면, 지지핀(42)을 상승시키지 않고, 웨이퍼 W를 서셉터 커버(54)의 탑재면(54a)에 탑재한 상태로 플라즈마 처리를 행함으로써, 웨이퍼 W 중심부와 같은 레벨의 플라즈마 중의 활성종이 웨이퍼 W의 주연(周緣) 부분에 도달할 수 있어, 웨이퍼 W 표면 외주부에서의 질화 속도의 저하를 해소할 수 있다.
이하, 구체적으로 설명한다.
도 1과 같이 서셉터(2)상에 링 형상을 이루는 서셉터 커버(4)가 존재하는 종래 타입의 장치에 있어서, 도 5에 나타내는 바와 같이 웨이퍼 W를 서셉터(2)에 탑재한 상태를 도 16a에 확대하여 나타내면, 웨이퍼 W의 외주부에 링 형상의 서셉터 커버(4)가 웨이퍼 W보다 거리 h만큼 높은 위치에 존재하고 있으므로, 웨이퍼 W의 존재 위치보다 바깥쪽 부분에서는 플라즈마의 하단 위치가 웨이퍼 W상보다 거리 h만큼 높은 위치에 밀어 올려져 존재하게 된다. 이 때문에, 웨이퍼 W의 주연부에서는, 서셉터 커버(4)의 존재에 의해 웨이퍼 W의 바깥쪽 부분의 플라즈마의 존재 위치가 웨이퍼 W 주연부로부터 멀어져, 웨이퍼 W의 바깥쪽 부분으로부터 웨이퍼 W 표면의 외주부에 공급되는 플라즈마 중의 활성종의 양이, 중심부에 공급되는 플라즈마의 활성종보다 낮다. 다시 말해 플라즈마 중의 활성종의 양이 적어진다.
이로부터, 웨이퍼 W의 주연부로부터 웨이퍼 W의 바깥쪽에 플라즈마를 방해하는 것이 존재하지 않는 것이 웨이퍼 W 표면 외주부에서의 질소 도입량의 저하에 유효한 것으로 이해된다. 그것을 위해서는 서셉터 커버(4)를 떼는 것이 유효하다.
단, 단순히 서셉터 커버(4)를 떼더라도, 웨이퍼 W의 두께는 1㎜보다 작으므로, 바깥쪽 부분의 플라즈마를 웨이퍼 W의 주연부에 확산시키는 것이 곤란하다. 또한, 플라즈마에 의해 AlN 등의 Al 함유 세라믹으로 구성되어 있는 서셉터(2)가 에칭되어, 오염(contamination)의 원인이 된다.
그래서, 본 실시 형태에서는, 도 16b에 나타내는 바와 같이, 서셉터(2)의 위에, 그 전면을 덮도록 서셉터 커버(54)를 마련하여, 웨이퍼 W의 주연부로부터 웨이퍼 W의 바깥쪽에 플라즈마를 방해하는 것이 존재하지 않도록 하고, 또한, 웨이퍼 W의 바깥쪽 부분에, 탑재면(54a)보다 낮은 위치의 하단면(54b)을 마련하여, 하단면(54b)의 높이를 웨이퍼 W의 표면보다 거리 H1만큼 낮은 위치가 되도록 하여, 웨이퍼 W 바깥쪽 부분에 있어서, 웨이퍼 W상보다 거리 H1만큼 낮은 위치에 플라즈마를 밀어 내리도록 했다. 이에 따라, 플라즈마가 웨이퍼 W의 주연부에 접근하여, 이상적으로는 웨이퍼 W의 주연부에 있어서의 플라즈마로부터의 거리를 웨이퍼 W 중심부와 같은 정도로 할 수 있다. 이 때문에, 웨이퍼 W 표면의 외주부에 공급되는 플라즈마 중의 활성종의 양이 증가하여, 웨이퍼 W의 중앙부에서의 플라즈마 중의 활성종의 양에 접근시킬 수 있어, 웨이퍼 W 표면의 외주부의 질소 도입량을 높여 질소 도입량의 면 내 균일성을 높일 수 있다. 또한, 플라즈마가 서셉터(2)를 에칭하지 않으므로 오염의 발생이 증가하지도 않는다.
이 거리 H1(웨이퍼 표면으로부터 하단면(54b)까지의 높이)은, 2~12㎜가 바람직하다. 이에 따라, 웨이퍼 W로의 질소 도입량의 면 내 균일성을 보다 높일 수 있다. 거리 H1은, 가열의 균일성 등을 고려하면 2.5~6.5㎜가 보다 바람직하다.
서셉터 커버(54)의 두께 H2(도 16b 참조)는, 지나치게 얇으면 거리 H1을 충분히 취할 수 없고, 또한 지나치게 두꺼우면 히터와 웨이퍼 W의 거리가 커져 가열 효율 및 가열의 균일성이 저하하여, 질소 도입량의 균일성이 낮아진다. 이러한 관점에서 두께 H2는 2~6.5㎜가 바람직하다. 또한, 거리 H1은, 두께 H2와의 관계에서, H1≤H2인 것이 바람직하다. H1>H2인 경우에는, 서셉터 커버(54)의 제조가 곤란해진다.
본 실시 형태에서는, 제 1 및 제 2 실시 형태와 같이 웨이퍼 W의 이면측의 외주 부분에 플라즈마 생성 공간이 접촉하고 있지는 않지만, 이와 같이 웨이퍼 W의 주연부로부터 웨이퍼 W의 바깥쪽에 플라즈마를 방해하는 것이 존재하지 않고, 웨이퍼 W의 바깥쪽 부분에 있어서 플라즈마를 밀어 내리도록 하는 것만으로도, 웨이퍼 W 표면의 외주부에 공급되는 플라즈마 중의 활성종의 양을 증가시킬 수 있어, 웨이퍼 W 표면의 외주부의 질소 도입량을 높일 수 있다.
또한, 제 1 실시 형태와 같이, 핀업한 경우에는, 서셉터(2)의 웨이퍼 W에 대응한 부분에 플라즈마가 들어가, 오염이 발생할 우려가 있지만, 본 실시 형태에서는 그와 같은 것은 생기지 않는다.
실제로, 도 1의 장치로 핀업하지 않고 질화 처리를 행한 경우(종래 기술에 상당)와, 본 실시 형태의 도 14의 장치로 질화 처리를 행한 경우에 질소 도입량의 균일성을 비교했다. 여기서는, 거리 H1(=두께 H2)을 6.5㎜로 하고, 챔버 내 압력을 45㎩(337mTorr)로 하고, Ar 가스 유량 : 2000㎖/min(sccm), N2 가스 유량 : 100㎖/min(sccm), 마이크로파 파워를 1500W로 하여 60sec의 질화 처리를 실시했다. 그 결과를 도 17에 나타낸다. 도 17은 가로축에 웨이퍼의 직경 방향의 위치를 취하고, 세로축에 웨이퍼 중심의 질소 도입량을 1로서 규격화한 질소 도입량을 취하여, 질소 도입량의 균일성을 나타내는 그래프이다. 이 도면에 나타내는 바와 같이, 본 실시 형태에 의해 종래보다 웨이퍼 표면 외주부에서의 질소 도입량이 상승하여, 질소 도입량의 면 내 균일성이 높아지는 것이 확인되었다. 또, 이때의 질소 도입량의 격차의 지표인 1σ/평균치(표준 편차를 평균치로 나눈 값)는, 종래가 2.18이었던 것에 대하여, 본 실시 형태에서는 1.17이었다.
다음으로, 도 1의 장치로 핀업하지 않고 질화 처리를 행한 경우와, 본 실시 형태의 도 14의 장치로 서셉터 커버(54)의 거리 H1(=두께 H2)을 2.5㎜, 4.5㎜, 6.5㎜로 한 경우에 대하여, 챔버 내 압력 : 45㎩(337mTorr), Ar 가스 유량 : 2000㎖/min(sccm), N2 가스 유량 : 40㎖/min(sccm), 마이크로파 파워 : 1100W의 조건(조건 A), 및 챔버 내 압력 : 45㎩(337mTorr), Ar 가스 유량 : 2000㎖/min(sccm), N2 가스 유량 : 100㎖/min(sccm), 마이크로파 파워 : 1500W의 조건(조건 B)으로, 60sec의 질화 처리를 실시했다.
이들 조건에 있어서, 웨이퍼 W의 직경 방향의 복수 위치에서 질소 도입량을 구하여, 그 균일성을 파악했다. 균일성은 범위/2×평균치 및 1σ/평균치로 파악했다.
이들의 결과를 도 18a 및 도 18b에 나타낸다. 도 18a는 거리 H1과 범위/2×평균치의 관계를 나타내는 도면이며, 도 18b는 거리 H1과 1σ/평균치를 나타내는 도면이다. 이들 도면에 있어서, 종래의 장치를 이용한 경우를 거리 H1=0으로 하고, 조건 A를 검은 원, 조건 B를 흰 원으로 플롯했다. 이들 도면으로부터 분명하듯이, 거리 H1이 2.5~6.5㎜에서는, 모두 종래보다 질소 도입량의 격차가 작게 되어 있는 것이 확인되어, 균일한 질화 처리를 행할 수 있는 것이 확인되었다.
또, 본 발명은 상기 실시 형태에 한정되지 않고, 본 발명의 사상의 범위 내에서 여러 가지의 변형이 가능하다.
예컨대, 상기 실시 형태에서는 마이크로파 플라즈마 질화 처리를 예로 들어 설명했지만, 플라즈마 처리는 마이크로파 플라즈마에 한하지 않고, 다른 플라즈마이더라도 좋고, 특히, 마이크로파 플라즈마와 같이 자기 생성적인 플라즈마인, 상술한 유도 결합 플라즈마, 표면파 플라즈마, 표면 반사파 플라즈마, 마그네트론 플라즈마 등을 예시할 수 있다.
또한, 상기 실시 형태에서는 질화 처리를 예로 들어 설명했지만, 이것에 한하지 않고, 예컨대, 산화 처리, CVD 성막 처리, 플라즈마 에칭 처리 등, 다른 플라즈마 처리에도 적용할 수 있다.
또한, 상기 실시 형태에서는 피처리체로서 반도체 웨이퍼를 처리하는 경우에 대하여 나타냈지만, 이것에 한하지 않고, FPD용의 유리 기판 등, 다른 피처리체에도 적용 가능한 것은 말할 필요도 없다.

Claims (22)

  1. 처리 용기 내에 피처리체를 배치하는 것과,
    상기 처리 용기 내에 플라즈마 생성 공간을 형성하는 것과,
    그 플라즈마 생성 공간에 적어도 피처리체의 표면을 접촉시킨 상태로 피처리체의 표면에 플라즈마 처리를 실시하는 것
    을 포함하고,
    상기 플라즈마 처리를 실시할 때에는, 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하도록 하는
    플라즈마 처리 방법.
  2. 제 1 항에 있어서,
    상기 처리 용기 내에는, 플레이트와 그 플레이트에 대하여 돌몰(突沒)가능하게 마련된 피처리체 승강 부재를 갖는 피처리체 탑재부를 갖고, 상기 피처리체 승강 부재를 상기 플레이트로부터 소정 거리 돌출시킨 상태로 상기 피처리체 승강 부재상에 피처리체를 탑재하고, 이에 의해 플레이트와 피처리체의 사이에 소정 거리의 플라즈마 생성 공간이 형성되어, 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하는 상태가 형성되는 플라즈마 처리 방법.
  3. 제 2 항에 있어서,
    상기 플레이트와 피처리체의 거리가 0.3㎜ 이상인 플라즈마 처리 방법.
  4. 제 1 항에 있어서,
    상기 처리 용기 내에는 피처리체를 탑재하는 피처리체보다 직경이 작은 탑재대가 마련되고, 이 탑재대에 그 단부로부터 외주 부분이 돌출한 상태로 피처리체를 탑재하여, 이 상태로 플라즈마를 형성함으로써 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하는 상태가 형성되는 플라즈마 처리 방법.
  5. 제 1 항에 있어서,
    상기 플라즈마 처리는 플라즈마 질화 처리인 플라즈마 처리 방법.
  6. 제 1 항에 있어서,
    상기 플라즈마 처리는, 마이크로파 플라즈마에 의해 행해지는 플라즈마 처리 방법.
  7. 처리 용기 내에 피처리체를 배치하는 것과,
    상기 처리 용기 내에 플라즈마 생성 공간을 형성하는 것과,
    그 플라즈마 생성 공간에 적어도 피처리체의 표면을 접촉시킨 상태로 피처리체의 표면에 플라즈마 처리를 실시하는 것
    을 포함하고,
    피처리체의 주연부의 바깥쪽 부분에 플라즈마를 가로막는 부재가 실질적으로 존재하지 않고, 피처리체의 바깥쪽 부분에 있어서 플라즈마가 피처리체의 표면보다 아래쪽에 존재하는 상태로 상기 플라즈마 처리를 실시하는
    플라즈마 처리 방법.
  8. 제 7 항에 있어서,
    피처리체의 바깥쪽 부분에 있어서, 플라즈마가 피처리체의 표면보다 2~12㎜ 아래쪽에 존재하는 플라즈마 처리 방법.
  9. 제 7 항에 있어서,
    상기 플라즈마 처리는 플라즈마 질화 처리인 플라즈마 처리 방법.
  10. 제 7 항에 있어서,
    상기 플라즈마 처리는, 마이크로파 플라즈마에 의해 행해지는 플라즈마 처리 방법.
  11. 피처리체를 수용하는 처리 용기와,
    상기 처리 용기 내에서 피처리체를 탑재하는 피처리체 탑재부와,
    상기 처리 용기 내에 처리 가스를 공급하는 처리 가스 공급 기구와,
    상기 처리 용기 내에 처리 가스의 플라즈마를 형성하는 플라즈마 형성 수단과,
    상기 피처리체 탑재부를 제어하는 제어부
    를 구비하고,
    상기 피처리체 탑재부는, 플레이트와 그 플레이트에 대하여 돌몰가능하게 마련되고, 그 위에 피처리체를 지지하여 승강시키는 피처리체 승강 부재와, 상기 피처리체 승강 부재를 승강 구동하는 승강 기구를 갖고,
    상기 제어부는, 상기 피처리체 승강 부재가 상기 서셉터로부터 소정 거리 돌출시킨 상태가 되도록 상기 승강 기구를 제어하고, 상기 피처리체 승강 부재상에 탑재된 피처리체와 플레이트와 피처리체의 사이에 소정 거리의 플라즈마 생성 공간을 형성하여, 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하는 상태가 형성되도록 하는
    플라즈마 처리 장치.
  12. 제 11 항에 있어서,
    상기 제어부는, 상기 플레이트와 피처리체의 거리가 0.3㎜ 이상이 되도록 상기 승강 기구를 제어하는 플라즈마 처리 장치.
  13. 제 11 항에 있어서,
    상기 처리 가스는 질소 함유 가스를 포함하고, 이에 의해 플라즈마 질화 처리가 행해지는 플라즈마 처리 장치.
  14. 제 11 항에 있어서,
    상기 플라즈마 형성 수단은, 복수의 슬롯을 갖는 평면 안테나를 갖고, 그 평면 안테나를 통해서 상기 처리 용기 내에 마이크로파를 유도하는 마이크로파 도입 수단을 갖고, 도입된 마이크로파에 의해 처리 가스를 플라즈마화하는 플라즈마 처리 장치.
  15. 피처리체를 수용하는 처리 용기와,
    상기 처리 용기 내에서 피처리체를 탑재하는 피처리체 탑재부와,
    상기 처리 용기 내에 처리 가스를 공급하는 처리 가스 공급 기구와,
    상기 처리 용기 내에 처리 가스의 플라즈마를 형성하는 플라즈마 형성 수단
    을 구비하고,
    상기 피처리체 탑재부는, 피처리체의 직경보다 직경이 작은 탑재대를 갖고, 이 탑재대에 그 단부로부터 외주 부분이 돌출한 상태로 피처리체가 탑재되어, 이 상태로 플라즈마를 생성함으로써 피처리체의 이면측의 적어도 외주 부분에 플라즈마 생성 공간이 접촉하는 상태가 형성되는
    플라즈마 처리 장치.
  16. 제 15 항에 있어서,
    상기 처리 가스는 질소 함유 가스를 포함하고, 이에 의해 플라즈마 질화 처리가 행해지는 플라즈마 처리 장치.
  17. 제 15 항에 있어서,
    상기 플라즈마 형성 수단은, 복수의 슬롯을 갖는 평면 안테나를 갖고, 그 평면 안테나를 통해서 상기 처리 용기 내에 마이크로파를 유도하는 마이크로파 도입 수단을 갖고, 도입된 마이크로파에 의해 처리 가스를 플라즈마화하는 플라즈마 처리 장치.
  18. 피처리체를 수용하는 처리 용기와,
    상기 처리 용기 내에서 피처리체를 탑재하는 피처리체 탑재부와,
    상기 처리 용기 내에 처리 가스를 공급하는 처리 가스 공급 기구와,
    상기 처리 용기 내에 처리 가스의 플라즈마를 형성하는 플라즈마 형성 수단과,
    상기 피처리체 탑재부를 제어하는 제어부
    를 구비하고,
    상기 피처리체 탑재부는, 피처리체가 탑재되었을 때에, 피처리체의 주연부의 바깥쪽 부분에 플라즈마를 가로막는 부재가 실질적으로 존재하지 않고, 피처리체의 바깥쪽 부분에 있어서 플라즈마가 피처리체의 표면보다 아래쪽에 존재하는
    플라즈마 처리 장치.
  19. 제 18 항에 있어서,
    상기 피처리체 탑재부는, 세라믹으로 이루어지는 서셉터와, 그 위의 전면을 덮는 석영으로 이루어지는 서셉터 커버를 갖고, 상기 서셉터 커버는 평탄한 피처리체를 탑재하는 탑재면을 갖는 플라즈마 처리 장치.
  20. 제 18 항에 있어서,
    상기 서셉터 커버는, 탑재면의 바깥쪽 부분에 탑재면보다 2~12㎜ 낮은 위치에 존재하는 단부를 갖는 플라즈마 처리 장치.
  21. 제 18 항에 있어서,
    상기 처리 가스는 질소 함유 가스를 포함하고, 이에 의해 플라즈마 질화 처리가 행해지는 플라즈마 처리 장치.
  22. 제 18 항에 있어서,
    상기 플라즈마 형성 수단은, 복수의 슬롯을 갖는 평면 안테나를 갖고, 그 평면 안테나를 통해서 상기 처리 용기 내에 마이크로파를 유도하는 마이크로파 도입 수단을 갖고, 도입된 마이크로파에 의해 처리 가스를 플라즈마화하는 플라즈마 처리 장치.
KR1020107000195A 2007-07-11 2008-07-10 플라즈마 처리 방법 및 플라즈마 처리 장치 KR101257985B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007182030 2007-07-11
JPJP-P-2007-182030 2007-07-11
PCT/JP2008/062477 WO2009008474A1 (ja) 2007-07-11 2008-07-10 プラズマ処理方法およびプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20100031720A true KR20100031720A (ko) 2010-03-24
KR101257985B1 KR101257985B1 (ko) 2013-04-24

Family

ID=40228645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107000195A KR101257985B1 (ko) 2007-07-11 2008-07-10 플라즈마 처리 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US20110017706A1 (ko)
JP (1) JP5358436B2 (ko)
KR (1) KR101257985B1 (ko)
CN (2) CN102789951A (ko)
WO (1) WO2009008474A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101364834B1 (ko) * 2011-03-31 2014-02-19 도쿄엘렉트론가부시키가이샤 플라즈마 질화 처리 방법
KR20180001473A (ko) * 2016-06-24 2018-01-04 도쿄엘렉트론가부시키가이샤 플라즈마 성막 장치 및 기판 배치대

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6215104B2 (ja) * 2014-03-20 2017-10-18 新光電気工業株式会社 温度調整装置
JP6492736B2 (ja) * 2015-02-17 2019-04-03 東京エレクトロン株式会社 基板処理装置及び基板処理方法並びに記憶媒体
JP6682870B2 (ja) * 2016-01-19 2020-04-15 富士通株式会社 マイクロ波照射装置、排気浄化装置、加熱装置及び化学反応装置
US9953843B2 (en) * 2016-02-05 2018-04-24 Lam Research Corporation Chamber for patterning non-volatile metals
CN107304475B (zh) * 2016-04-21 2019-09-27 中国科学院半导体研究所 用于微波等离子体化学气相沉积设备的组合式衬底基座
JP6880848B2 (ja) 2017-03-10 2021-06-02 富士通株式会社 マイクロ波照射装置、排気浄化装置、自動車及び管理システム
KR102253808B1 (ko) * 2019-01-18 2021-05-20 주식회사 유진테크 기판 처리 장치
KR102396431B1 (ko) * 2020-08-14 2022-05-10 피에스케이 주식회사 기판 처리 장치 및 기판 반송 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206069A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd プラズマエッチング法及びプラズマエッチング装置
JP3258839B2 (ja) * 1994-11-24 2002-02-18 東京エレクトロン株式会社 プラズマ処理方法
JP3530021B2 (ja) * 1998-05-25 2004-05-24 株式会社日立製作所 真空処理装置及びその処理台
JP2000100791A (ja) * 1998-09-24 2000-04-07 Sony Corp レジスト除去装置
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP4203206B2 (ja) * 2000-03-24 2008-12-24 株式会社日立国際電気 基板処理装置
US6660659B1 (en) * 2002-06-12 2003-12-09 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
US7524774B2 (en) * 2003-09-26 2009-04-28 Tokyo Electron Limited Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program
US20050189068A1 (en) * 2004-02-27 2005-09-01 Kawasaki Microelectronics, Inc. Plasma processing apparatus and method of plasma processing
JP4398802B2 (ja) * 2004-06-17 2010-01-13 東京エレクトロン株式会社 基板処理装置
JP4149427B2 (ja) * 2004-10-07 2008-09-10 東京エレクトロン株式会社 マイクロ波プラズマ処理装置
KR20060041497A (ko) * 2004-11-09 2006-05-12 동부일렉트로닉스 주식회사 건식 식각장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101364834B1 (ko) * 2011-03-31 2014-02-19 도쿄엘렉트론가부시키가이샤 플라즈마 질화 처리 방법
KR20180001473A (ko) * 2016-06-24 2018-01-04 도쿄엘렉트론가부시키가이샤 플라즈마 성막 장치 및 기판 배치대

Also Published As

Publication number Publication date
WO2009008474A1 (ja) 2009-01-15
JP5358436B2 (ja) 2013-12-04
CN102789951A (zh) 2012-11-21
JPWO2009008474A1 (ja) 2010-09-09
KR101257985B1 (ko) 2013-04-24
CN101802986A (zh) 2010-08-11
US20110017706A1 (en) 2011-01-27
CN101802986B (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
KR101257985B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR100978966B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101020334B1 (ko) 마이크로파 플라즈마 처리 장치
KR101477831B1 (ko) 플라즈마 질화 처리에 있어서의 챔버 내의 전처리 방법, 플라즈마 처리 방법, 및 플라즈마 처리 장치
JP2007042951A (ja) プラズマ処理装置
TW201742147A (zh) 基板處理裝置
KR20070112830A (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR20100019469A (ko) 마이크로파 플라즈마 처리 장치 및 마이크로파 플라즈마 처리 방법, 및 마이크로파 투과판
KR100936550B1 (ko) 석영제부재의 표면 처리 방법, 플라즈마 처리 장치 및 플라즈마 처리 방법
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
US20100307685A1 (en) Microwave plasma processing apparatus
KR20120062923A (ko) 플라즈마 처리 장치 및 이것에 이용하는 지파판
WO2011013633A1 (ja) 平面アンテナ部材およびこれを備えたプラズマ処理装置
KR101140694B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
JP2007235116A (ja) 基板載置台および基板処理装置
KR101372356B1 (ko) 플라즈마 처리 방법
JP2010238739A (ja) プラズマ処理方法
KR101123538B1 (ko) 석영제부재
JP2011071353A (ja) 半導体装置の製造方法
JP2011029250A (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee