KR20070047773A - 게이트 절연막의 형성 방법, 반도체 장치 및 컴퓨터 기록매체 - Google Patents

게이트 절연막의 형성 방법, 반도체 장치 및 컴퓨터 기록매체 Download PDF

Info

Publication number
KR20070047773A
KR20070047773A KR1020077002817A KR20077002817A KR20070047773A KR 20070047773 A KR20070047773 A KR 20070047773A KR 1020077002817 A KR1020077002817 A KR 1020077002817A KR 20077002817 A KR20077002817 A KR 20077002817A KR 20070047773 A KR20070047773 A KR 20070047773A
Authority
KR
South Korea
Prior art keywords
insulating film
plasma
gate insulating
concentration
gas
Prior art date
Application number
KR1020077002817A
Other languages
English (en)
Other versions
KR100887270B1 (ko
Inventor
다츠오 니시타
스우이치 이시즈카
유타카 후지노
도시오 나카니시
요시히로 사토
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070047773A publication Critical patent/KR20070047773A/ko
Application granted granted Critical
Publication of KR100887270B1 publication Critical patent/KR100887270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Abstract

본 발명에서는, DRAM에서의 게이트 절연막을 형성하는 경우, 게이트 절연막의 베이스로 되는 산화막에 대하여 플라즈마 질화 처리를 행한다. 다수의 관통 구멍이 형성되어 있는 평판 안테나를 이용한 마이크로파 플라즈마에 의해 플라즈마 질화 처리한다. 플라즈마 질화 처리에 의해 형성된 게이트 절연막 속의 질소 농도는 5∼20%원자 농도이다. 그 후, 어닐링 처리를 행하지 않더라도, DRAM에서 붕소의 침투 현상을 효과적으로 방지할 수 있고, 추가로, 디바이스의 구동 능력 저하의 원인이 되는 막 속의 트랩을 억제한다.

Description

게이트 절연막의 형성 방법, 반도체 장치 및 컴퓨터 기록 매체{METHOD FOR FORMING GATE INSULATING FILM, SEMICONDUCTOR DEVICE AND COMPUTER RECORDING MEDIUM}
본 발명은 반도체 장치의 게이트 절연막의 형성 방법 및 반도체 장치, 나아가서는 컴퓨터 기록 매체에 관한 것이다.
실리콘 산화막을 게이트 절연막으로 한 반도체 장치에서는 소위 붕소의 침투라 불리는 게이트 전극 속의 붕소가 실리콘 산화막으로 이루어진 게이트 절연막을 침투하여 기판까지 도달하는 현상을 방지하기 위해서 실리콘 산화막에 대하여 플라즈마에 의해 질화 처리를 행하고, 그 후, 급속 열 어닐링 처리를 행하고 있다(특허 문헌 1).
특허 문헌 1: 일본 특허 공개 제2004-48001호 공보
그러나, 상기 종래의 기술은 MOSFET에 관한 기술로서, 또한, 후처리로서 별도의 어닐링 처리가 필요하다. 그러나, 어닐링 처리를 행하면, 그것에 의해 막 두께가 증대될 우려가 있다. 그래서 다른 반도체 장치, 예컨대 DRAM(Dynamic Random Access Memory)의 게이트 절연막을 구성하는 산화막에 대하여 플라즈마 질화 처리를 행하여도 붕소의 침투 방지를 도모하면서, 그 후의 어닐링 처리가 불필요하게 되는 기술이 요구되고 있다. 그 때, 디바이스의 구동 능력 저하의 원인이 되는 산화막 속의 질소 농도에도 유의해야 할 필요가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로서, 게이트 절연막에서 붕소의 침투 현상을 방지하면서, 플라즈마 질화 처리 후의 어닐링 처리가 불필요하게 하며, 게다가 디바이스의 구동 능력 저하를 억제하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해서 본 발명의 게이트 절연막의 형성 방법은 상기 절연막을 구성하는 산화막에 대하여 아르곤 가스와 질소 가스를 플라즈마화하여 플라즈마 질화 처리를 행하는 데 있어서, 평판 안테나를 이용한 마이크로파 플라즈마에 의해 플라즈마 질화 처리하고, 또한, 상기 플라즈마 질화 처리에 의해 게이트 절연막의 산화막 속의 질소 농도를 5∼20 %원자 농도로 하는 것을 특징으로 한다.
상기 평판 안테나를 이용한 마이크로파 플라즈마 질화 처리에서는 플라즈마 처리시에 처리 가스로서 사용되는 아르곤 가스와 질소 가스의 유량비가 2:1∼30:1, 바람직하게는 2.5:1∼25:1, 보다 바람직하게는 2.5:1∼5:1이 적당하다.
본 발명에 따르면, 평판 안테나를 이용한 마이크로파 플라즈마에 의해 플라즈마 질화 처리함으로써, 저전자 온도이면서 고밀도의 플라즈마 질화 처리를 실현할 수 있고, 어닐링 처리를 행하지 않아도, 예컨대 DRAM에서 붕소의 침투 현상을 효과적으로 방지할 수 있다. 게다가, 디바이스의 구동 능력 저하의 원인이 되는 막 속의 트랩을 억제할 수 있다. 상기 평판 안테나에는 다수의 관통 구멍(透孔)이 형성되어 있어도 좋다.
또한, 상기 플라즈마 질화 처리는 예컨대 기판을 처리 용기 안에 반입하는 공정과, 그 후, 처리 용기 안을 탈기하여 처리 용기 안의 잔류 산소를 제거하는 공정과, 그 후, 상기 기판을 가열하는 공정과, 그 후, 처리 용기 안에 질화 처리에 필요한 처리 가스를 도입하는 공정과, 그 후, 처리 용기 안에 플라즈마를 생성하여 플라즈마 질화 처리하는 공정을 포함하고 있어도 좋다.
또한, 본 발명에서는, 예컨대 플라즈마 질화 처리시에 처리 압력과 처리 시간을 제어하고, 게이트 절연막 속의 질소 농도를 소정의 농도로 제어하는 것이 가능하다.
이들 방법이 플라즈마 처리 장치에 의해 실행되는 경우, 제어 장치로 하여금 제어하도록 하는 소프트웨어의 형식으로 컴퓨터 기록 매체에 저장하는 것이 가능하다.
또한, 본 발명의 다른 관점에 따르면, 본 발명은 기판 상에 산질화막으로 이루어진 게이트 절연막을 사이에 두고 게이트 전극을 구비한 반도체 장치에서, 상기 게이트 절연막은 다수의 관통 구멍이 형성되어 있는 평판 안테나를 이용한 마이크로파 플라즈마에 의해 산화막이 플라즈마 질화 처리된 산질화막이며, 또한 게이트 절연막 속의 질소 농도는 5∼20 %원자 농도인 것을 특징으로 한다.
이러한 구성의 반도체 장치에 따르면, 붕소의 침투 현상이 효과적으로 방지되며, 또한 디바이스의 구동 능력 저하의 원인이 되는 막 속의 트랩이 억제된다.
[발명의 효과]
본 발명에 따르면, 반도체 장치에서 붕소의 침투 현상을 방지하면서, 플라즈마 질화 처리 후의 어닐링 처리가 불필요하게 하며, 게다가 디바이스의 구동 능력 저하가 억제된다.
도 1은 실시 형태에 따른 방법을 실시하기 위한 플라즈마 처리 장치의 종단면의 설명도.
도 2는 실시 형태에 따른 플라즈마 질화 처리의 흐름도.
도 3은 실리콘 산화막에 대하여 플라즈마 질화 처리했을 때의 실리콘 산화막의 상태를 도시한 설명도.
도 4는 플라즈마 질화 처리 레시피의 일례를 도시한 표.
도 5는 실시 형태에 따른 DRAM의 구조의 개략을 도시한 설명도.
도 6은 본 발명에 따라 형성한 절연막의 질소 원자 농도(Atomic %)에 대한 델타 D의 관계를 도시한 그래프.
도 7은 본 발명에 따라 형성한 절연막 속의 깊이 방향의 질소 원자 농도를 도시한 그래프.
도 8은 플라즈마 질화 처리시에 처리 압력을 변화시킬 때의 처리 시간과 실리콘 산화막 속의 질소 농도의 관계를 도시한 그래프.
도 9는 샤워 플레이트의 유무에 따른 압력 플라즈마 전위의 관계를 도시한 그래프.
도 10은 샤워 플레이트가 없는 경우의 절연막의 깊이 방향에 대한 SiO와 SiN의 비율을 도시한 그래프.
도 11은 샤워 플레이트가 있는 경우의 절연막의 깊이 방향에 대한 SiO와 SiN의 비율을 도시한 그래프.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 플라즈마 처리 장치
2 : 처리 용기
3 : 서셉터
20 : 투과창
30 : 슬롯 안테나
33 : 슬릿
36 : 마이크로파 공급 장치
W : 웨이퍼
이하, 본 발명의 실시 형태에 대해서 설명한다. 도 1은 본 실시 형태에 따른 게이트 절연막의 형성 방법을 실시하기 위한 플라즈마 처리 장치(1)의 종단면의 상태를 도시하고 있고, 이 플라즈마 처리 장치(1)는 예컨대 알루미늄으로 이루어지고 상부가 개구된 바닥이 있는 원통 형상의 처리 용기(2)를 구비하고 있다. 처리 용기(2)는 접지되어 있다. 이 처리 용기(2)의 바닥부에는 기판으로서 예컨대 반도체 웨이퍼(이하 웨이퍼라 함)(W)를 얹어놓기 위한 적재대로서의 서셉터(3)가 설치되어 있다. 이 서셉터(3)는 예컨대 질화알루미늄으로 이루어지고, 그 내부에는 히터(4a)가 설치되어 있다. 히터(4a)는 예컨대 저항체로 구성할 수 있고, 처리 용기(2)의 외부에 설치된 교류 전원(4)으로부터의 전력 공급에 의해 발열하며, 서셉터(3) 상의 웨이퍼를 소정 온도로 가열할 수 있다.
처리 용기(2)의 바닥부에는 진공 펌프 등의 배기 장치(11)에 의해 처리 용기(2) 안의 분위기를 배기하기 위한 배기관(12)이 설치되어 있다. 또한, 처리 용기(2)의 측벽에는 처리 가스 공급원으로부터의 처리 가스를 공급하기 위한 가스 도입부(13)가 설치되어 있다. 본 실시 형태에서는, 처리 가스 공급원으로서 아르곤 가스 공급원(15), 질소 가스 공급원(16)이 준비되고 각각 밸브(15a, 16a), 매스플로 컨트롤러(15b, 16b), 그리고 밸브(15c, 16c)를 통해 가스 도입부(13)에 접속되어 있다.
처리 용기(2)의 상부 개구에는 기밀성을 확보하기 위한 O링 등의 실링재(14)를 통해 예컨대 석영유리의 유전체로 이루어진 투과창(20)이 설치되어 있다. 석영유리 대신에 다른 유전체 재료, 예컨대 AlN, Al2O3, 사파이어, SiN, 세라믹스를 사용하여도 좋다. 이 투과창(20)에 의해 처리 용기(2) 안에 처리 공간(S)이 형성된다. 투과창(20)은 평면 형태가 원형이다.
투과창(20)의 위쪽에는 안테나 부재, 예컨대 원판 형상의 평면 슬롯 안테나(30)가 설치되어 있고, 이 슬롯 안테나(30)의 상면에는 유전체의 지파판(遲波板; 31)을 덮는 알루미늄 등의 금속제 안테나 커버(32)가 설치되어 있다. 안테나 커버(32)에는 투과창(20), 슬롯 안테나(30) 등을 냉각시키는 냉각부가 설치되어 있다. 슬롯 안테나(30)는 도전성을 갖는 재질, 예컨대 구리, 알루미늄 등의 금속 도 전체의 얇은 원판 또는 다각형판으로 이루어지고, 표면에, 예컨대 금 또는 은도금되어 있다. 또한, 슬롯 안테나(30)에는 관통 구멍으로서의 다수의 슬릿(33)이 예컨대 나선형이나 동심원형으로 정렬되어 형성되어 있다. 관통 구멍의 형상 자체는 그러한 슬릿 형상에 한정되지 않고 여러 가지 형태의 구멍을 적용하는 것이 가능하다.
슬롯 안테나(30)의 중심에는 도전성을 갖는 재질, 예컨대 금속 등의 도전체에 의해 구성된 내측 도체(35a)가 접속되어 있다. 내측 도체(35a) 단부의 슬롯 안테나(30)측은 원추형(나팔형)(34)으로 형성되고, 효율적으로 마이크로파를 슬롯 안테나(30)에 전파시키도록 되어 있다. 이 내측 도체(35a)와 그 외측에 위치하는 외관(35b)을 따라 동축 도파관(35)이 구성된다. 그리고, 마이크로파 공급 장치(36)에서 발생시킨 예컨대 2.45 GHz의 마이크로파는 직사각형 도파관(38), 부하 정합기(37), 동축 도파관(35), 지파판(31)을 통해 슬롯 안테나(30)에 전파되고, 슬릿(33), 투과창(20)을 통해 처리 용기(2) 안에 공급된다. 그리고, 그 에너지에 의해 처리 용기(2) 안의 투과창(20) 하면에 전자계가 형성되고, 가스 도입부(13)에 의해 처리 용기(2) 안에 공급된 처리 가스를 균일하게 플라즈마화하며, 서셉터(3) 상의 웨이퍼(W)에 대하여 균일한 플라즈마 처리, 예컨대 플라즈마 질화 처리가 행해진다.
또한, 처리 용기(2)의 측벽(5)의 위쪽으로서, 상기 가스 도입부(13)의 아래쪽에는 샤워 플레이트(51)가 수평으로 배치되어 있다. 이 샤워 플레이트(51)는 유전체, 예컨대 석영재에 의해 구성되며, 다수의 관통 구멍(52)이 면내 균일하게 형 성되어 있다. 이 샤워 플레이트(51)에 의해 처리 용기(2) 안의 처리 공간은 상측 처리 공간(S1), 하측 처리 공간(S2)으로 구획되어 있다. 그리고, 이 샤워 플레이트(51)에 의해 상측 처리 공간(S1)에서 발생한 이온을 트랩하여 라디칼만을 통과시킬 수 있다. 이에 따라 이온 손상을 억제할 수 있다.
처리 용기(2)의 내벽 표면에는 석영 라이너(39)가 마련되어 있고, 처리 용기(2) 안에 플라즈마가 발생했을 때에 이온 등의 스퍼터링에 의해 처리 용기(2) 내벽 표면으로부터 금속 오염이 발생하는 것이 방지되어 처리 용기(2) 안은 깨끗한 환경이 형성된다. 이에 따라, 디바이스에 불순물이 혼입되지 않고서 기판을 질화 처리할 수 있다.
상기 구성을 갖는 플라즈마 처리 장치(1)는 제어 장치(71)에 의해 제어되고 있다. 제어 장치(71)는 중앙 처리 장치(72), 지지 회로(73) 및 관련된 제어 소프트웨어를 포함하는 기억 매체(74)를 갖고 있다. 이 제어 장치(71)는 예컨대 노즐(13)로부터의 가스 공급, 정지, 유량 조정, 히터(4a)의 온도 조절, 배기 장치(11)에 의한 배기, 나아가서는 마이크로파 공급 장치(36) 등을 제어하고, 플라즈마 처리 장치(1)에서 플라즈마 처리가 실시되는 각 프로세스에서의 필요한 제어를 행하고 있다.
제어 장치(71)의 중앙 처리 장치(72)는 범용 컴퓨터의 프로세서를 이용할 수 있다. 기억 매체(74)는 예컨대 RAM, ROM, 플렉시블 디스크, 하드디스크, MO, DVD를 비롯한 각종 형식의 기억 매체를 이용할 수 있다. 또한, 지지 회로(73)는 각종 방법으로 프로세서를 지지하기 위해서 중앙 처리 장치(72)와 접속되어 있다.
플라즈마 처리 장치(1)는 이상의 구성을 갖고 있으며, 다른 산화 처리 장치에 의해 표면에 실리콘 산화막이 형성된 웨이퍼(W)에 대하여 플라즈마 질화 처리할 때에는 처리 용기(2) 안의 서셉터(3) 상에 웨이퍼(W)를 얹어놓고, 가스 도입부(13)로부터 소정의 처리 가스, 예컨대 아르곤 가스/질소 가스의 혼합 가스를 처리 용기(2) 안에 공급하면서, 배기관(12)으로부터 배기하여 처리 공간(S) 안을 소정의 압력으로 설정한다. 그리고, 히터(4a)에 의해 웨이퍼(W)를 소정의 온도로 가열하여 마이크로파 공급 장치(36)에 의해 마이크로파를 발생시켜, 투과창(20) 하면의 처리 공간(S) 안에 전자계를 발생시켜, 상기 처리 가스를 플라즈마화함으로써, 웨이퍼(W) 상의 실리콘 산화막에 대하여 플라즈마 질화 처리가 행해진다. 또한, 슬롯 안테나(30)를 통한 마이크로파의 에너지에 의해 생성한 처리 가스의 플라즈마는 저전자 온도이면서 고밀도 플라즈마로서, 이 플라즈마 하에서 웨이퍼(W) 전체에 균일한 플라즈마 질화 처리를 행할 수 있고, 웨이퍼에 대한 플라즈마 손상이 없어 유효하다.
상기한 플라즈마 질화 처리의 프로세스를 도 2, 도 3에 기초하여 상세히 설명하면, 처리 용기(2) 안에 웨이퍼(W)를 반입하여 서셉터(3) 상에 얹어놓는다(단계 S1). 이어서, 배기 장치(11)의 작동에 의해 처리 용기(2) 안을 진공으로 만들어 처리 용기(2) 안의 잔류 산소를 제거한다(단계 S2). 그 후, 히터(4a)에 의해 웨이퍼(W)를 소정의 온도로까지 가열한다(단계 S3). 그리고, 처리 용기(2) 안에 가스 도입부(13)로부터 처리 가스, 즉 아르곤 가스와 질소 가스를 도입한다(단계 S4). 마이크로파 공급 장치(36)를 작동시켜 처리 용기(2) 안의 처리 가스를 플라즈마화 하여(단계 S5), 소정의 플라즈마 질화 처리를 행한다(단계 S6).
플라즈마 질화 처리되면, 도 3(a)에 도시된 기판(81) 상에 형성되어 있는 실리콘 산화막(82)은 도 3(b)에 도시된 바와 같이 플라즈마에 의해 발생한 질소 라디칼에 의해 질화되고, 그 결과, 도 3(c)에 도시된 바와 같이 예컨대 실리콘 산화막(82)의 표면측에 질소 농도가 높은 질화 처리를 행할 수 있다. 또한, 압력과 시간의 제어에 의해 질소 농도를 정확히 제어할 수 있다.
그리고, 소정의 처리 시간이 경과한 후, 마이크로파의 공급을 멈추고 플라즈마를 정지한다(단계 S7). 이어서, 처리 가스의 공급을 정지한다(단계 S8). 처리 용기(2) 안을 배기 장치(11)에 의해 진공으로 만들어 잔류 가스 등을 배기한다(단계 S9), 그 후, 웨이퍼(W)를 처리 용기(2)로부터 반출한다(단계 S10).
이러한 플라즈마의 바람직한 범위는 플라즈마의 전자 온도가 2 eV 이하로, 보다 바람직하게는 O.7 eV∼1.5 eV로 제어된다. 또한, 플라즈마 밀도는 1011∼1013 ㎝-3으로 제어된다.
처리 공간(S) 안의 압력에 대해서는 1∼66.65 Pa, 바람직하게는 7∼12 Pa, 웨이퍼(W)의 온도에 대해서는 100∼600℃, 바람직하게는 200℃∼400℃, 마이크로파 공급 장치(36)의 파워 출력에 대해서는 500∼5000 W, 바람직하게는 1000∼2000 W가 좋다.
그것에 기초한 플라즈마 질화 처리시의 레시피의 일례를 도 4에 도시한다. 우선 웨이퍼(W)를 가열하는 단계에서는, 처리 용기(2) 안에 아르곤 가스를 유량 2000 SCCM으로 공급하고, 처리 용기(2) 안의 압력을 126.66 Pa로 조정하여 70초간 웨이퍼(W)를 가열한다.
다음 플라즈마 착화(着火)(생성) 단계에서는, 처리 용기(2) 안의 압력을 예컨대 126.66 Pa, 바람직하게는 질화 처리 압력 이상으로 하고, 플라즈마 착화용 가스, 예컨대 아르곤 가스의 유량을 2000 SCCM, 바람직하게는 질화 처리시의 유량 이상으로 하며, 슬롯 안테나(30)에 마이크로파의 파워를 2000 W로 공급한다. 이와 같이 이 단계에서 질화 처리시의 압력보다도 높게, 아르곤 가스의 유량도 많게 함으로써, 플라즈마의 착화를 쉽게 하는 동시에 플라즈마를 안정되게 생성할 수 있게 된다. 이 프로세스는 예컨대 5초간 행해지고, 바람직하게는 1∼10초간이 좋다. 플라즈마 착화용 가스는 그 이외에 Kr, Xe, He 등의 희가스도 사용할 수 있다.
계속해서 처리 용기(2) 안의 압력을 6.7 Pa로 낮추고, 아르곤 가스의 유량을 1000 SCCM으로 적게 하며, 플라즈마용 파워를 낮추어 1500 W로 한다. 이 단계에서 질화 처리 조건으로 조정하여 안정화시킨다. 이 프로세스는 5초간 행해진다.
그리고, 처리 용기(2) 안의 압력을 6.7 Pa, 플라즈마용 파워를 1500 W, 아르곤 가스의 유량을 1000 SCCM으로 각각 유지한 채로 질소 가스를 40 SCCM 흐르게 하여 플라즈마 질화 처리를 소정 시간 행한다. 그리고, 질화 처리 후 마이크로파의 파워를 OFF로 하여 아르곤 가스, 질소 가스의 공급을 정지하고, 처리 용기(2) 안을 진공 배기한다. 질화 처리 공정에서의 가스 유량은 아르곤 가스는 500∼3000 SCCM, 질소 가스는 5∼1000 SCCM이 바람직하다. 또한, 질소 가스/아르곤 가스의 유량비는 0.0016∼2가 바람직하고, 전체 가스 유량에 대한 질소 가스의 비는 전체 가스 유량 을 1로 했을 때, 0.0016∼0.67이 바람직하다.
다음에, 도 5에 도시한 DRAM(40)의 게이트 절연막(41)을 형성하는 데에서 게이트 절연막(41)을 구성하는 실리콘 산화막에 대하여 본 발명의 방법에 따라 플라즈마 질화 처리했을 때의 디바이스 특성 등에 대해서 설명한다. 또한, 도 5 중, 42는 게이트 전극이고, 43은 실리콘 기판, 44는 커패시터부이다.
도 6은 본 발명에 따라 플라즈마 질화 처리하여 얻은 게이트 절연막(41) 속의 질소 원자 농도(Atomic %)와, 델타 D(막 속의 Vt 임계값이 시프트하기 시작할 때의 트랩 수/㎠)의 관계를 나타내고 있고, 처리 가스로서 사용되는 아르곤 가스와 질소 가스의 유량과, 처리 공간(S)의 압력을 바꾸어 실시한 경우의 데이터를 나타내고 있다. 질화 처리 조건은 아르곤 가스/질소 가스의 유량이 500∼3000/5∼1000(SCCM), 압력이 1∼66.65 Pa이며, 웨이퍼(W)의 온도는 전부 400℃, 마이크로파 공급 장치(36)의 파워는 2000 W이다.
이것에 따르면, 질소 원자 농도(Atomic %)가 12.5∼20 원자%로 조정되었을 때에는 델타 D를 1.0 E＋12 이하로 억제할 수 있고, 막 속의 전자 트랩의 증가를 억제하는 것이 그 범위에서 최대인 것을 확인할 수 있었다. 또한, 이 때의 실리콘 산화막의 막 두께는 21∼40 Å이다.
또한, 그 때의 질소 원자 농도의 막의 깊이 방향에 대한 농도 분포를 도 7에 나타낸다. 도 7은 상기 게이트 절연막(41) 속의 깊이 방향에 대한 질소 원자 농도(Atomic %)를 나타낸 SIMS 데이터이다. 이 데이터로부터 게이트 절연막의 표면측(전극측)에 고농도의 질소 피크가 있는 것을 알 수 있다. 이것은 저온도이면서 표면측에 질소 분포를 제어할 수 있는 플라즈마 처리에 의한 것이다. 또한, 계면에 질소를 거의 확산시키지 않고서 계면 제어가 되는 질화 처리를 할 수 있다. 이것에 의해, 누설 전류의 방지 효과가 높고, 붕소의 침투에 대해서도 높은 효과가 있는 것을 확인할 수 있었다.
게다가, 플라즈마 질화 처리시의 압력과 처리 시간을 제어함으로써, 절연막 속의 질소 농도를 제어하는 것이 가능하다. 도 8에 발명자들이 검증한 결과를 나타낸다.
대상으로 한 절연막은 수증기 분위기에서의 열처리에 의해 형성한 두께 3 ㎚의 실리콘 산화막(WVG: Water Vapor Generation법에 의해 형성한 열산화막)이다. 또한, 플라즈마 질화 처리시의 조건은,
(1) 처리 용기(2) 안의 압력이 12 Pa일 때
Ar/N2＝1000/200 cc
마이크로파의 파워: 1200 W
웨이퍼의 온도: 400℃
(2) 처리 용기(2) 안의 압력이 45 Pa일 때
Ar/N2＝1000/200 cc
마이크로파의 파워: 1800 W
웨이퍼의 온도: 400℃
상기 조건으로 웨이퍼에 대하여 플라즈마 질화 처리하고, 처리 시간과 질화 처리한 실리콘 산화막 속의 질소 농도와의 관계를 도 8의 그래프에 나타내었다. 이것에 따르면, 처리 압력이 12 Pa일 때에는 처리 시간이 5초, 15초, 40초일 때, 질소 농도는 각각 8.85, 14.67, 19.95(Atomic %)가 되었다. 또한, 처리 압력이 45 Pa일 때에는 처리 시간이 15초, 35초, 110초, 250초일 때, 질소 농도는 각각 7.74, 10.90, 15.77, 20.02(Atomic %)가 되었다.
이것에 따르면, 처리 압력이 12 Pa인 경우에는 단시간에 질소 농도가 높아지고, 45 Pa인 경우에는, 그것보다 시간을 요한다. 예컨대 약 20(Atomic %)의 질소 농도에 도달할 때까지 45 Pa인 경우에는 12 Pa인 경우의 약 6배 정도의 시간이 필요하다. 이것은 저압인 경우 쪽이 이온 밀도가 높고, 전자의 이동 속도가 빠르기 때문에, 질소 이온이 라디칼보다 가속되어 산화막 속에 보다 많이 도입되는 데 반하여, 고압인 경우에는 그것보다도 이온 밀도가 낮고, 또한 전자의 이동 속도가 느리기 때문에, 질소 이온의 산화막 속으로의 도입량이 저압일 때보다도 적어진다고 생각된다.
따라서, 플라즈마 질화 처리할 때의 처리 시간, 처리 압력을 적절하게 조정함으로써, 질화 처리된 산화막 속의 질소 농도를 정확히 제어하는 것이 가능하게 된다. 즉, 처리 시간에 대해서는 1∼280초, 처리 압력에 대해서는 1∼66.65 Pa 사이에서 조정하는 것이 바람직하고, 이것에 의해 질소 농도를 1∼30 원자% 농도의 범위에서 제어할 수 있다.
그리고, 절연막 속의 질소 농도를 알맞게 제어함으로써 기판으로부터의 도펀트의 침투가 방지되어 디바이스 특성을 향상시킬 수 있다.
또한, 반도체 디바이스의 게이트 절연막을 질화하는 경우, DRAM이나 로직 디바이스의 게이트 절연막이 박막화되고 있지만, 박막화하게 되면, 종래 기술에서는 질화했을 때에 Si/SiON 계면으로까지 질소가 확산되게 되어 계면 거칠기 등의 제어를 행할 수 없고, 누설 전류가 높아진다고 하는 문제가 있다. 이 점, 본 발명에 따르면, 이미 전술한 바와 같이 계면까지 질소를 확산시키지 않고 표면측에 고농도의 질소를 도입할 수 있다. 따라서, 이러한 점에서도 디바이스의 능력을 저하시키는 것을 억제할 수 있다.
또한, 상기한 플라즈마 처리 장치(1)에서는, 샤워 플레이트(51)를 채용하여 이온을 트랩하여 라디칼만을 통과시키도록 하고 있지만, 발명자 등의 지견에 따르면, 이러한 샤워 플레이트(51)를 채용하는 것이 표면측에 고농도의 질소를 도입시키는 것에 기여하고 있는 것을 알았다.
우선, 도 9는 예컨대 마이크로파의 파워를 2 kW, 아르곤 가스/질소 가스의 유량을 1000/40 sccm, 웨이퍼(W)의 온도를 400℃로 하여 산화막 속의 질소 농도가 11%원자 농도(Atomic %)가 되도록 10초간∼20초간 플라즈마 질화 처리했을 때의 처리 용기(2) 안의 압력과 플라즈마 전위-플로팅 전위(Vp-Vf)와의 관계를 샤워 플레이트(51)가 없는 경우와, 있는 경우로 각각 나타내고 있다. 그리고, 예컨대 플라즈마 전위를 3.0∼3.5(V)의 범위가 되도록 설정하면, 샤워 플레이트(51)가 없는 경우에는, 처리 용기(2) 안의 압력을 약 950 mTorr, 샤워 플레이트(51)가 있는 경우에는, 동일하게 약 50 mTorr의 처리 용기(2) 안의 압력으로 설정된다. 이 경우, 플라 즈마 전위는 SiO2막을 질화하여 SiN으로 생성했을 때, Si-N 결합의 에너지가 3.5 eV이기 때문에, 이 이상 높은 에너지라면, 생성된 SiN이 다시 끊어져 버리기 때문에, Si-N 결합 에너지의 3.5 eV보다 낮은 플라즈마 전압이 바람직하다.
그래서, 샤워 플레이트(51)가 없는 경우와 있는 경우로 양자의 플라즈마 포텐셜의 조건을 동일하게 하기 위해서, 샤워 플레이트(51)가 없는 경우에는, 처리 용기(2) 안의 압력을 약 950 mTorr로 설정하고, 샤워 플레이트(51)가 있는 경우에는, 처리 용기(2) 안의 압력을 약 50 mTorr로 설정하며, 각각 하기의 공통된 플라즈마 조건에 의해 웨이퍼(W)의 산화막에 대하여 플라즈마 질화 처리를 행하여 각각의 경우의 절연막 속의 SiO와 SiN의 비율을 절연막의 깊이 방향에 걸쳐 조사하였다.
아르곤 가스/질소 가스의 유량: 1000/40 sccm
마이크로파의 파워: 1500 W
웨이퍼의 온도: 400℃
그 결과, 샤워 플레이트(51)가 없는 경우에는, 도 10에 도시된 바와 같은 결과가 되었다. 도 10은 플라즈마 질화 처리에 의해 형성된 게이트 절연막의 깊이 방향에서의 SiO와 SiN의 비율을 나타내고 있다. 따라서, 양자를 합하면 100%가 된다. 이것에 따르면, 절연막의 표면으로부터 약 0.9 ㎚까지는 SiN의 비율이 SiO의 약 절반인 35% 전후로 되어 있다.
이것에 대하여 샤워 플레이트(51)가 있는 경우에는, 도 11에 도시된 바와 같 은 결과가 되었다. 이것에 따르면, 절연막의 표면으로부터 약 0.2∼0.4 ㎚까지는 SiN의 비율은 약 40%로 되어 있고, 샤워 플레이트(51)가 없는 경우보다도, 더욱 표면측에 SiN의 비율이 높은 특성을 얻을 수 있다. 즉, 샤워 플레이트(51)가 없는 경우보다도 더욱 표면측에 질소 농도를 높게 도입할 수 있게 되어 있다.
또한, 본 발명은 스택형 셀 구조의 반도체 디바이스, 플래시 메모리 등의 로직계 디바이스의 절연막에 대해서도 적용할 수 있다. 그리고, DRAM의 경우에는, 질소 농도가 10∼20 %원자 농도, 산화막의 막 두께가 20∼40 Å이 바람직하고, 로직계 디바이스의 경우에는, 질소 농도가 5∼15 %원자 농도이면서 산화막의 막 두께가 10∼20 Å인 것이 바람직하다. 또한, 이상의 예에서는, 절연막으로서 열산화막을 사용하였지만, 이미 설명한 플라즈마 처리 장치(1)를 이용하여 Ar 가스와 산소 가스의 혼합 가스인 플라즈마를 생성하여 Si 기판을 플라즈마 산화하여 형성된 산화막, 또는 그 밖의 플라즈마, 예컨대 ECR 플라즈마, 마그네트론 플라즈마, ICP 플라즈마, 평행 평판형 플라즈마, 표면 반사파 플라즈마 등의 플라즈마 장치로 플라즈마 산화하여 형성된 산화막을 이용하여 플라즈마 질화 처리할 수도 있다. 또한, 플라즈마 질화 처리시의 플라즈마원에 대해서도 이미 설명한 실시 형태에서의 마이크로파 플라즈마 이외에 예컨대 ECR 플라즈마, 마그네트론 플라즈마, ICP 플라즈마, 평행 평판형 플라즈마, 표면 반사파 플라즈마 등의 각종 플라즈마를 이용할 수 있다.
본 발명은 반도체 장치의 게이트 절연막을 질화 처리할 때에 유용하다.

Claims (12)

  1. 게이트 절연막의 형성 방법으로서,
    상기 절연막을 구성하는 산화막에 대하여 아르곤 가스와 질소 가스를 플라즈마화하여 플라즈마 질화 처리를 행하는 데 있어서, 평판 안테나를 이용한 마이크로파 플라즈마에 의해 플라즈마 질화 처리하고,
    추가로, 상기 플라즈마 질화 처리에 의해 게이트 절연막 속의 질소 농도를 5∼20 %원자 농도로 산화막 속에 도입하는 것인 게이트 절연막의 형성 방법.
  2. 제1항에 있어서, 상기 산화막의 막 두께는 10∼40 Å인 것인 게이트 절연막의 형성 방법.
  3. 제1항에 있어서, 상기 아르곤 가스와 상기 질소 가스의 유량비가 2:1∼30:1인 것인 게이트 절연막의 형성 방법.
  4. 제1항에 있어서, 상기 플라즈마 질화 처리는,
    기판을 처리 용기 안에 반입하는 공정과;
    그 후, 처리 용기 안을 진공으로 만들어 처리 용기 안의 잔류 산소를 제거하는 공정과;
    그 후, 상기 기판을 가열하는 공정과;
    그 후, 처리 용기 안에 질화 처리에 필요한 처리 가스를 도입하는 공정과;
    그 후, 처리 용기 안에 플라즈마를 생성하여 플라즈마 질화 처리하는 공정
    을 포함하는 것인 게이트 절연막의 형성 방법.
  5. 제1항에 있어서, 상기 플라즈마 질화 처리시에 처리 압력과 처리 시간을 제어하여 게이트 절연막 속의 질소 농도를 소정의 농도로 제어하는 것인 게이트 절연막의 형성 방법.
  6. 제1항에 있어서, 상기 평판 안테나에는 다수의 관통 구멍이 형성되어 있는 것인 게이트 절연막의 형성 방법.
  7. 제1항에 있어서, 상기 플라즈마 질화 처리시의 압력은 1∼66.65 Pa인 것인 게이트 절연막의 형성 방법.
  8. 제4항에 있어서, 상기 처리 용기 안에 플라즈마를 생성하여 플라즈마 질화 처리하는 공정에서는,
    처리 용기 안의 압력을 질화 처리시의 압력보다도 높게 하는 동시에 아르곤 가스의 유량도 질화 처리일 때보다도 많게 하여 플라즈마를 착화(着火)하는 공정을 포함하는 것인 게이트 절연막의 형성 방법.
  9. 기판 상에 산질화막으로 이루어진 게이트 절연막을 사이에 두고 게이트 전극을 구비한 반도체 장치에 있어서,
    상기 게이트 절연막은 다수의 관통 구멍이 형성되어 있는 평판 안테나를 이용한 마이크로파 플라즈마에 의해 산화막이 플라즈마 질화 처리된 산질화막이며, 또한 게이트 절연막 속의 질소 농도는 5∼20 %원자 농도인 것인 반도체 장치.
  10. 제9항에 있어서, 상기 반도체 장치는 DRAM으로서, 상기 질소 농도가 10∼20 %원자 농도이며, 상기 산화막의 막 두께가 20∼40 Å인 것인 반도체 장치.
  11. 제9항에 있어서, 상기 반도체 장치는 로직계 디바이스로서, 상기 질소 농도가 5∼10 %원자 농도이며, 상기 산화막의 막 두께가 10∼20 Å인 것인 반도체 장치.
  12. 게이트 절연막의 형성 방법을 플라즈마 처리 장치에서 실행시키기 위한 소프트웨어를 포함하는 컴퓨터 기록 매체로서,
    상기 게이트 절연막의 형성 방법은,
    상기 절연막을 구성하는 산화막에 대하여 아르곤 가스와 질소 가스를 플라즈마화하여 플라즈마 질화 처리를 행하는 데 있어서, 평판 안테나를 이용한 마이크로파 플라즈마에 의해 플라즈마 질화 처리하고,
    추가로, 상기 플라즈마 질화 처리에 의해 게이트 절연막 속의 질소 농도를 5 ∼20 %원자 농도로 산화막에 도입하는 방법인 것인 컴퓨터 기록 매체.
KR1020077002817A 2004-10-28 2005-10-27 플라즈마 처리 방법 및 플라즈마 처리 장치 KR100887270B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00313647 2004-10-28
JP2004313647 2004-10-28
PCT/JP2005/019763 WO2006046634A1 (ja) 2004-10-28 2005-10-27 ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体

Publications (2)

Publication Number Publication Date
KR20070047773A true KR20070047773A (ko) 2007-05-07
KR100887270B1 KR100887270B1 (ko) 2009-03-06

Family

ID=36227876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077002817A KR100887270B1 (ko) 2004-10-28 2005-10-27 플라즈마 처리 방법 및 플라즈마 처리 장치

Country Status (6)

Country Link
US (2) US7674722B2 (ko)
JP (1) JPWO2006046634A1 (ko)
KR (1) KR100887270B1 (ko)
CN (1) CN101044626B (ko)
TW (1) TWI390675B (ko)
WO (1) WO2006046634A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245423B1 (ko) * 2010-09-22 2013-03-19 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
EP1722406A1 (en) * 2004-03-03 2006-11-15 Tokyo Electron Limited Plasma processing method and computer storing medium
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
JP4864661B2 (ja) * 2006-11-22 2012-02-01 東京エレクトロン株式会社 太陽電池の製造方法及び太陽電池の製造装置
US8404135B2 (en) 2008-08-26 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma cleaning for process chamber component refurbishment
WO2012153767A1 (ja) * 2011-05-09 2012-11-15 学校法人トヨタ学園 窒化処理方法及び窒化処理装置
EP3124236A1 (en) 2011-06-17 2017-02-01 Fiberweb, Inc. Vapor permeable, substantially water impermeable multilayer article
PL2723568T3 (pl) 2011-06-23 2018-01-31 Fiberweb Llc Przepuszczalny dla pary, zasadniczo nieprzepuszczalny dla wody wielowarstwowy wyrób
WO2012178011A2 (en) 2011-06-24 2012-12-27 Fiberweb, Inc. Vapor-permeable, substantially water-impermeable multilayer article
TW201400173A (zh) * 2012-06-27 2014-01-01 Ascend Top Entpr Co Ltd 絕緣膜之黏貼設備及其黏貼方法
CN107275339B (zh) * 2017-04-20 2020-06-12 惠科股份有限公司 主动开关阵列基板及制造方法与应用的显示面板
US20180308876A1 (en) * 2017-04-20 2018-10-25 HKC Corporation Limited Active switch array substrate, manufacturing method therefor, and display panel using the same
JP2022112423A (ja) * 2021-01-21 2022-08-02 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110842A (en) 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
US6136654A (en) 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
EP0847079A3 (en) 1996-12-05 1999-11-03 Texas Instruments Incorporated Method of manufacturing an MIS electrode
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
US6450116B1 (en) * 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
JP2001015505A (ja) * 1999-07-01 2001-01-19 Sony Corp 絶縁膜の形成方法及び半導体装置の製造方法
JP2002170825A (ja) 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP3916565B2 (ja) 2001-01-22 2007-05-16 東京エレクトロン株式会社 電子デバイス材料の製造方法
JP2003215891A (ja) 2002-01-25 2003-07-30 Sharp Corp 帯電装置
TW200402801A (en) 2002-03-29 2004-02-16 Tokyo Electron Ltd Material for electronic device and process for producing the same
US6780720B2 (en) 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法
JP4443818B2 (ja) * 2002-10-02 2010-03-31 パナソニック株式会社 プラズマドーピング方法
US20050176191A1 (en) * 2003-02-04 2005-08-11 Applied Materials, Inc. Method for fabricating a notched gate structure of a field effect transistor
US20060048857A1 (en) * 2004-09-09 2006-03-09 Cooper Clark V Method for processing alloys via high-current density ion implantation
US7501352B2 (en) * 2005-03-30 2009-03-10 Tokyo Electron, Ltd. Method and system for forming an oxynitride layer
US20070065593A1 (en) * 2005-09-21 2007-03-22 Cory Wajda Multi-source method and system for forming an oxide layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245423B1 (ko) * 2010-09-22 2013-03-19 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
US7915177B2 (en) 2011-03-29
US7674722B2 (en) 2010-03-09
TWI390675B (zh) 2013-03-21
WO2006046634A1 (ja) 2006-05-04
KR100887270B1 (ko) 2009-03-06
US20070290247A1 (en) 2007-12-20
US20100130023A1 (en) 2010-05-27
CN101044626A (zh) 2007-09-26
TW200620565A (en) 2006-06-16
CN101044626B (zh) 2012-01-25
JPWO2006046634A1 (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
KR100887270B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
US7429539B2 (en) Nitriding method of gate oxide film
KR100945770B1 (ko) 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체
JP5101103B2 (ja) プラズマ処理方法及びコンピュータ記憶媒体
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR101477831B1 (ko) 플라즈마 질화 처리에 있어서의 챔버 내의 전처리 방법, 플라즈마 처리 방법, 및 플라즈마 처리 장치
JP2005150637A (ja) 処理方法及び装置
JPWO2006106665A1 (ja) 基板の窒化処理方法および絶縁膜の形成方法
WO2008038788A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
JP4965849B2 (ja) 絶縁膜形成方法およびコンピュータ記録媒体
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
KR20180110030A (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP2004175927A (ja) 表面改質方法
KR101140694B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
JP2010238739A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 12