CN107275339B - 主动开关阵列基板及制造方法与应用的显示面板 - Google Patents

主动开关阵列基板及制造方法与应用的显示面板 Download PDF

Info

Publication number
CN107275339B
CN107275339B CN201710263554.4A CN201710263554A CN107275339B CN 107275339 B CN107275339 B CN 107275339B CN 201710263554 A CN201710263554 A CN 201710263554A CN 107275339 B CN107275339 B CN 107275339B
Authority
CN
China
Prior art keywords
active layer
layer
semiconductor active
array substrate
switch array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710263554.4A
Other languages
English (en)
Other versions
CN107275339A (zh
Inventor
简重光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201710263554.4A priority Critical patent/CN107275339B/zh
Priority to US15/555,912 priority patent/US20180308876A1/en
Priority to PCT/CN2017/085158 priority patent/WO2018192056A1/zh
Publication of CN107275339A publication Critical patent/CN107275339A/zh
Application granted granted Critical
Publication of CN107275339B publication Critical patent/CN107275339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明关于一种主动开关阵列基板及制造方法与应用的显示面板,所述主动开关阵列基板包括:一基板;一栅极电极,配置于所述基板上;一绝缘保护层,配置于所述栅极电极上;一半导体有源层,配置于所述栅极电极与所述绝缘保护层上;一有源层通道,形成于所述半导体有源层的上方中间凹陷处表层;一源极电极,配置于所述半导体有源层的一侧上,与所述半导体有源层形成欧姆接触;一漏极电极,配置于所述半导体有源层的另一侧上,与所述半导体有源层形成欧姆接触;以及一钝化层,覆盖于所述半导体有源层、所述源极电极与所述漏极电极上。其可透过制程参数的变更调整,不需增加制程步骤或花费,提升主动开关阵列基板的产品特性。

Description

主动开关阵列基板及制造方法与应用的显示面板
技术领域
本发明涉及一种主动开关阵列基板及制造方法与应用的显示面板,特别是涉及一种主动开关阵列基板使用等离子体辅助化学气相沉积制作钝化层的制程改善方法。
背景技术
TFT(Thin Film Transistor)为主动开关阵列基板,在液晶显示屏里用来控制显示面板的显像,是不可或缺的主要组件。
主动开关阵列基板配置有源极电极与漏极电极,当左侧的源极电极上的电流要流通到在右侧的漏极电极时,中间必须穿越在半导体有源层上方所形成的有源层通道。当位于半导体层下方的栅极电极施加驱动电压时,在半导体层会产生一诱导电场来控制有源层通道的开通与否,此即为主动开关阵列基板的工作原理。上述的主动开关阵列基板是制作在玻璃基板上,此种工艺需要有物理气相沉积(PVD)或化学气相沉积(CVD)等半导体制程设备的投入。当使用等离子体辅助化学气相沉积机台来沉积主动开关阵列基板的钝化层时,倘若机台的制程条件未做好最合适的调整,在主动开关阵列基板上方最重要的有源层通道将会因为等离子体辅助化学气相沉积机台沉积时的离子轰击而造成损伤,因而降低有源层通道的开/关比(Subthreshold Swings)与电子穿越通道的迁移速率(Mobility),进而导致主动开关阵列基板整体的组件特性受到影响,其中又以氧化锌系列的透明半导体材料(IZO,IGZO,AZO)所形成的有源层通道受到的影响最大,此一问题有待制程技术上的克服。
发明内容
为了解决现有制程技术问题,本发明的目的在于提供一种主动开关阵列基板的制造方法,包括下列步骤:提供一基板;溅射一金属层于所述基板上,形成一栅极电极金属层;依次沉积一绝缘保护层、一半导体有源层及一欧姆电极金属层于所述栅极电极金属层上;蚀刻所述半导体有源层中间上方的所述欧姆电极金属层,使得所述半导体有源层的上方中间凹陷处表面形成一有源层通道,所述欧姆电极金属层区分成一源极电极与一漏极电极于所述有源层通道二侧;以及通过施予10~15Pa之间的压力沉积一钝化层于所述半导体有源层、所述源极电极与所述漏极电极上;利用一等离子体辅助化学气相沉积机台沉积所述钝化层;所述等离子体辅助化学气相沉积机台以氩气为工作气体,所述氩气的气体流量为500~600cc/min。
在本发明的实施例中,利用一等离子体辅助化学气相沉积机台沉积所述钝化层。
在本发明的实施例中,所述等离子体辅助化学气相沉积机台以氩气为工作气体,所述氩气的气体流量为500~600cc/min。
在本发明的实施例中,所述氩气的气体流量为550cc/min。
在本发明的实施例中,图形化处理所述半导体有源层与所述金属层。
本发明解决上述技术问题的方法是在主动开关阵列基板使用等离子体辅助化学气相沉积机台沉积钝化层时,在机台的工作腔内采用高气体压力、高气体流量的方式来进行沉积。压力提高可以缩短真空腔体中的自由分子活动路径,有效地降低离子轰击的能量而不会损伤有源层通道。提高工作腔内的氩气(Ar)气体流量可以让硅甲烷(SiH4)以及氨气(NH3)或一氧化二氮(N2O)更有效的完全解离,不会对有源层通道造成伤害。因此采用此一沉积制程的条件确实有效地降低离子轰击对主动开关阵列基板内部有源层通道的损伤,不需要另外增加制程步骤或花费,即可确保主动开关阵列基板仍可保有优良的特性。
为了解决现有技术问题,本发明的另一目的在于提供一种主动开关阵列基板,包括:一基板;一栅极电极,配置于所述基板上;一绝缘保护层,配置于所述栅极电极上;一半导体有源层,配置于所述栅极电极与所述绝缘保护层上;一有源层通道形成于所述半导体有源层上方中间凹陷处表层附近,所述凹陷处表层的表面粗糙度小于10nm;一源极电极,配置于所述半导体有源层的一侧上,与所述半导体有源层形成欧姆接触;一漏极电极,配置于所述半导体有源层的另一侧上,与所述半导体有源层形成欧姆接触;以及一钝化层,覆盖于所述半导体有源层、所述源极电极与所述漏极电极上;其中,利用一等离子体辅助化学气相沉积机台沉积所述钝化层;所述等离子体辅助化学气相沉积机台以氩气为工作气体,所述氩气的气体流量为500~600cc/min。
在本发明的实施例中,所述半导体有源层材料为非晶硅。
在本发明的实施例中,所述主动开关阵列基板内的半导体材料为氧化锌系列的透明半导体材料,包括掺杂金属铟、铝或铟镓的氧化锌(IZO,AZO,IGZO)。
在本发明的实施例中,所述半导体有源层的左右两边上方表面为磷(P)、砷(As)、锑(Sb)掺杂形成高浓度的N型半导体。
在本发明的实施例中,所述钝化层的材料为氮化硅或氧化硅。
为了解决现有技术问题,本发明的又一目的在于提供一种显示面板,包括:一彩色滤光层基板;一液晶单元;以及一主动开关阵列基板,所述主动开关阵列基板上具有一半导体有源层,一有源层通道形成于所述半导体有源层的上方中间凹陷处表层,所述凹陷处表层的表面粗糙度小于10nm;一源极电极,配置于所述半导体有源层的一侧上,与所述半导体有源层形成欧姆接触;一漏极电极,配置于所述半导体有源层的另一侧上,与所述半导体有源层形成欧姆接触;以及一钝化层,覆盖于所述半导体有源层、所述源极电极与所述漏极电极上;其中,利用一等离子体辅助化学气相沉积机台沉积所述钝化层;所述等离子体辅助化学气相沉积机台以氩气为工作气体,所述氩气的气体流量为500~600cc/min。
经过本发明的改进之后,可以降低等离子体辅助化学气相沉积机台工作腔内的离子轰击影响,确保主动开关阵列基板的有源层通道不会在沉积钝化层时导致损伤,进而保持原有的良好特性。
附图说明
图1是本发明主动开关阵列基板的结构示意图。
图2是本发明所使用等离子体辅助化学气相沉积机台工作腔的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
附图和说明被认为在本质上是示出性的,而不是限制性的。在图中,结构相似的单元是以相同标号表示。另外,为了理解和便于描述,附图中示出的每个组件的尺寸和厚度是任意示出的,但是本发明不限于此。
在附图中,为了清晰起见,夸大了层、膜、面板、区域等的厚度。在附图中,为了理解和便于描述,夸大了一些层和区域的厚度。可以理解的是,当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时,所述组件可以直接在所述另一组件上,或者也可以存在中间组件。
另外,在说明书中,除非明确地描述为相反的,否则词语“包括”将被理解为意指包括所述组件,但是不排除任何其它组件。此外,在说明书中,“在......上”意指位于目标组件上方或者下方,而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的一种主动开关阵列基板及制造方法与应用的显示面板,其具体实施方式、结构、特征及其功效,详细说明如后。
化学气相沉积为气态的反应物透过各种的能量源来克服化学反应之反应活化能障而进行反应,并于基板上沉积出薄膜的一种制程。等离子体活化法又称等离子体辅助化学气相沉积技术(同时使用加热法与等离子体来提供反应所需的能量,因其具有相对低温反应的特性,所以大量的被使用在需要相对低温的制程环境上,如半导体制程中的氧化硅、氮化硅及氮氧化硅薄膜就广泛的使用等离子体辅助化学气相沉积机台制程。等离子体辅助化学气相沉积机台的成长机制与一般化学气相沉积制程相似,源材料气体透过分散头(Showerhead)均匀的被导入反应器内,反应气体藉由等离子体活化而形成许多高反应性的碎片,包括大量的自由基分子。高反应性的自由基藉由扩散进入边界层底部并吸附在加热基板表面,藉由基板表面的高温而反应沉积在基板上,同时释放出具挥发性的副产物,此副产物穿过边界层后,再随着气流被真空帮浦带走。
离子轰击(Ion Bombardment)为等离子体辅助化学气相沉积机台的一项重要特性,其为等离子体内的正离子朝向相对低电位的基材碰撞的现象。低频时,正离子的加速现象显著,所以相对于高频时的离子轰击更为强烈。此外,增加RF功率也会提升离子轰击现象。适当的离子轰击可以改善薄膜沉积现象,包括增加薄膜密度,提升阶梯覆盖率及改变薄膜应力。然而使用等离子体辅助化学气相沉积机台在半导体材料上沉积薄膜时,若未对半导体材料预作适度的保护措施,则离子轰击的效果将对半导体材料造成伤害。
本发明提供了一种显示面板,包括一彩色滤光单元、一液晶单元以及一主动开关阵列基板。
请参阅图1,图1是本发明所制成的主动开关阵列基板的结构示意图,本发明提供了一种以改良等离子体辅助化学气相沉积机台沉积钝化层制作条件所完成的主动开关阵列基板,包括:基板1;栅极电极11配置在基板1上;绝缘保护层12配置在栅极电极11上,可对栅极电极11作绝缘保护;半导体有源层13配置在绝缘保护层12上,且一有源层通道132形成在半导体有源层13的上方中间凹陷处表层附近;源极电极141配置于半导体有源层13的一侧上,与半导体有源层13形成欧姆接触;漏极电极142配置于半导体有源层13的另一侧上,与半导体有源层13形成欧姆接触;钝化层15覆盖于半导体有源层13、源极电极141与漏极电极142上,用来作绝缘保护。
进一步的,请继续参阅图1。在本发明主动开关阵列基板中,本实施例半导体有源层13材料为非晶硅,在其他实施例中,也可为氧化锌系列的透明半导体材料,包括掺杂金属铟、铝或铟镓的氧化锌(IZO,AZO,IGZO)。为了与源极电极141与漏极电极142形成有效的欧姆接触,使用N型的半导体材料包括磷(P)、砷(As)、锑(Sb)在半导体有源层13的左右两边上方表面进行掺杂,形成具有高掺杂浓度的N型半导体表层131,才能与后续镀上的金属层形成有效的欧姆接触,制作成源极电极141与漏极电极142。当左侧的源极电极141上的电流要流通到在右侧的漏极电极142时,中间必须穿越在半导体有源层13上方所形成的有源层通道132,而位于半导体有源层13下的栅极电极11施加驱动电压时,在半导体有源层13会产生一诱导电场来控制有源层通道132的开通,让源极电极141的电流可以流通到漏极电极142,然后再流到与漏极电极142连接的ITO画素电极(图未示),用以驱动液晶显示屏里的液晶分子转动。
本发明主动开关阵列基板是采用等离子体辅助化学气相沉积而制成,主要是在机台的工作腔内采用高气体压力或高气体流量的气体来进行沉积,实现主动开关阵列基板的钝化层制作。所述的高气体压力是将工作腔内的压力提升到比业界惯用的10Pa还高,所述的高气体流量是将工作腔内的氩气气体流量提升到比业界惯用的400cc/min还高。其制作工艺步骤如下:首先,溅射一金属层在基板1上,通过光刻工艺将金属层图形化处理,形成栅极电极金属层11;接着,依次沉积绝缘保护层12、半导体有源层13及欧姆电极金属层在栅极电极金属层11之上;然后,蚀刻半导体有源层13中间上方的所述欧姆电极金属层,使得所述半导体有源层13的上方中间凹陷处表面形成有源层通道132,所述欧姆电极金属层分别形成于有源层通道13二侧的源极电极141与漏极电极142;最后,施予10~15Pa之间的压力来沉积一钝化层15在半导体有源层13、源极电极141与漏极电极142之上作绝缘保护,通过图形化处理后即完成主动开关阵列基板。
请参阅图2,图2为本发明所使用等离子体辅助化学气相沉积机台工作腔的结构示意图。在完成源极电极141与漏极电极142的制作之后,会使用等离子体辅助化学气相沉积机台来沉积钝化层15,覆盖于半导体有源层13、源极电极141与漏极电极142之上,用来作绝缘保护。在本实施例中,钝化层13的材料为氮化硅或氧化硅。当选用氮化硅来当作钝化层13时,会选用硅甲烷(SiH4)或二氯硅烷(SiCl2H2)以及氨气(NH3)当作源材料气体,透过工作腔2的分散头201均匀的被导入反应器内,而工作腔2可藉由排气孔202抽出不必要的气体来形成真空状态。反应器内等离子体203的产生方式是使用一接地的射频等离子体源204通入上下两电极205间的反应室内,电子因为质量较轻,所以能吸收交流变化的射频能量而于上下两电极205间高速来回运动。高速运动的电子将会与源材料气体分子产生所谓的弹性与非弹性碰撞,其中非弹性碰撞将产生电子能量的转移而分别形成解离(Ionization)及分解(Dissociation)等复杂的等离子体化学反应,源材料气体SiH4与NH3可藉由等离子体活化而形成许多大量高反应性的SiHn与NHn自由基分子。高反应性的自由基分子藉由扩散吸附在加热的基板1表面,然后藉由基板表面的高温而反应形成Si-N的结构,再转化为氮化硅固态生成物,并沉积在基板1上,即形成钝化层13。
如前所述,由于等离子体辅助化学气相沉积机台有离子轰击的特性,在沉积钝化层13时,会对有源层通道132造成伤害,因而降低有源层通道132的开/关比与电子穿越信道的迁移速率,进而导致主动开关阵列基板整体的组件特性受到影响。针对此一问题,本发明的解决方案是在沉积钝化层13时,在机台的工作腔内采用增高气体压力方式来进行沉积。原来工作腔内所采用的压力为10Pa,当压力提高为10~15Pa时,可缩短真空腔体中的自由分子活动路径,有效地降低离子轰击的能量而不会损伤有源层通道132,其中,最合适的压力数值为15Pa。进一步的,在等离子体辅助化学气相沉积机台的工作腔内都以氩气和氢气当作承载气体,在本实施例中,组合为10%H2+90%Ar,当适度的将工作腔内的氩气气体流量提高为500~600cc/min,其中最合适的流量控制数值为550cc/min,可以让硅甲烷以及氨气或一氧化二氮更有效的完全解离,不会对有源层通道132造成伤害,组件特性会更好。经过穿透式电子显微镜(TEM)的验证量测结果,有源层通道132上方表层的表面粗糙度小于10nm,采用此一沉积制程的条件可以降低离子轰击对主动开关阵列基板内部有源层通道132的损伤,不需要另外增加制程步骤或花费,即可确保主动开关阵列基板仍可保有优良的特性。
经过上述的制程步骤改进之后,本发明提供了一种具有良好特性的显示面板,包括一彩色滤光单元;一液晶单元;以及一主动开关阵列基板,所述动开关阵列基板上具有一半导体有源层,一有源层通道形成于所述半导体有源层的上方中间凹陷处表层,所述凹陷处表层的表面粗糙度小于10nm。本发明提供的显示面板可以降低等离子体辅助化学气相沉积机台工作腔内的离子轰击影响,确保其内部组件主动开关阵列基板的有源层通道不会在沉积钝化层时导致损伤,进而展现出良好的特性。
本发明对于制程步骤有缺陷的主动开关阵列基板,仅需要透过制程参数的简易变更调整,不需要另外增加额外的制程步骤或花费,可提升主动开关阵列基板的产品特性。经过本发明的改进之后,对于后续主动开关阵列基板相关产品的开发,可以提升产品品质。
“在本发明一实施例中”与“在各种实施例中”等用语被重复地使用。所述用语通常不是指相同的实施例;但它亦可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词,除非其前后文意显示出其它意思。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (8)

1.一种主动开关阵列基板的制造方法,其特征在于,包括下列步骤:
提供一基板;
溅射一金属层于所述基板上,形成一栅极电极金属层;
依次沉积一绝缘保护层、一半导体有源层及一欧姆电极金属层于所述栅极电极金属层上;
蚀刻所述半导体有源层中间上方的所述欧姆电极金属层,使得所述半导体有源层的上方中间凹陷处表面形成一有源层通道,并使所述欧姆电极金属层区分成一源极电极与一漏极电极于所述有源层通道二侧;以及
通过施予10~15Pa之间的压力沉积一钝化层于所述半导体有源层、所述源极电极与所述漏极电极上;利用一等离子体辅助化学气相沉积机台沉积所述钝化层;所述等离子体辅助化学气相沉积机台以氩气为工作气体,所述氩气的气体流量为500~600cc/min。
2.如权利要求1所述的主动开关阵列基板的制造方法,其特征在于,所述氩气的气体流量为550cc/min。
3.如权利要求1所述的主动开关阵列基板的制造方法,其特征在于,图形化处理所述半导体有源层与所述金属层。
4.一种主动开关阵列基板,其特征在于,包括:
一基板;
一栅极电极,配置于所述基板上;
一绝缘保护层,配置于所述栅极电极上;
一半导体有源层,配置于所述栅极电极与所述绝缘保护层上;
一有源层通道,形成于所述半导体有源层的上方中间凹陷处表层,所述凹陷处表层的表面粗糙度小于10nm;
一源极电极,配置于所述半导体有源层的一侧上,与所述半导体有源层形成欧姆接触;
一漏极电极,配置于所述半导体有源层的另一侧上,与所述半导体有源层形成欧姆接触;以及
一钝化层,覆盖于所述半导体有源层、所述源极电极与所述漏极电极上;
其中,利用一等离子体辅助化学气相沉积机台沉积所述钝化层;所述等离子体辅助化学气相沉积机台以氩气为工作气体,所述氩气的气体流量为500~600cc/min。
5.如权利要求4所述的主动开关阵列基板,其特征在于,所述半导体有源层材料为非晶硅。
6.如权利要求4所述的主动开关阵列基板,其特征在于,所述半导体有源层材料为掺杂金属铟、铝或铟镓的氧化锌系列的透明半导体材料。
7.如权利要求4所述的主动开关阵列基板,其特征在于,所述钝化层的材料为氮化硅或氧化硅。
8.一种显示面板,其特征在于,包括:
一彩色滤光层基板;
一液晶单元;以及
一主动开关阵列基板,所述主动开关阵列基板具有一半导体有源层,一有源层通道形成于所述半导体有源层的上方中间凹陷处表层,所述凹陷处表层的表面粗糙度小于10nm;
一源极电极,配置于所述半导体有源层的一侧上,与所述半导体有源层形成欧姆接触;
一漏极电极,配置于所述半导体有源层的另一侧上,与所述半导体有源层形成欧姆接触;以及
一钝化层,覆盖于所述半导体有源层、所述源极电极与所述漏极电极上;
其中,利用一等离子体辅助化学气相沉积机台沉积所述钝化层;所述等离子体辅助化学气相沉积机台以氩气为工作气体,所述氩气的气体流量为500~600cc/min。
CN201710263554.4A 2017-04-20 2017-04-20 主动开关阵列基板及制造方法与应用的显示面板 Active CN107275339B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710263554.4A CN107275339B (zh) 2017-04-20 2017-04-20 主动开关阵列基板及制造方法与应用的显示面板
US15/555,912 US20180308876A1 (en) 2017-04-20 2017-05-19 Active switch array substrate, manufacturing method therefor, and display panel using the same
PCT/CN2017/085158 WO2018192056A1 (zh) 2017-04-20 2017-05-19 主动开关阵列基板及制造方法与应用的显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710263554.4A CN107275339B (zh) 2017-04-20 2017-04-20 主动开关阵列基板及制造方法与应用的显示面板

Publications (2)

Publication Number Publication Date
CN107275339A CN107275339A (zh) 2017-10-20
CN107275339B true CN107275339B (zh) 2020-06-12

Family

ID=60073589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710263554.4A Active CN107275339B (zh) 2017-04-20 2017-04-20 主动开关阵列基板及制造方法与应用的显示面板

Country Status (2)

Country Link
CN (1) CN107275339B (zh)
WO (1) WO2018192056A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387248A (zh) * 2001-05-18 2002-12-25 三星电子株式会社 半导体器件的隔离方法
CN102113120A (zh) * 2008-08-04 2011-06-29 普林斯顿大学理事会 用于薄膜晶体管的杂化的介电材料
TW201612987A (en) * 2014-09-19 2016-04-01 Semiconductor Energy Lab Method for manufacturing semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052960B1 (ko) * 2004-04-29 2011-07-29 엘지디스플레이 주식회사 반투과형 폴리실리콘 액정표시소자 제조방법
US7674722B2 (en) * 2004-10-28 2010-03-09 Tokyo Electron Limited Method of forming gate insulating film, semiconductor device and computer recording medium
KR20090105561A (ko) * 2008-04-03 2009-10-07 삼성모바일디스플레이주식회사 반도체 장치 및 그를 구비하는 평판 표시 장치
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US20130280859A1 (en) * 2010-12-30 2013-10-24 Jae-ho Kim Thin-film transistor and method for manufacturing same
CN103354243B (zh) * 2013-06-28 2016-01-06 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法及相关装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387248A (zh) * 2001-05-18 2002-12-25 三星电子株式会社 半导体器件的隔离方法
CN102113120A (zh) * 2008-08-04 2011-06-29 普林斯顿大学理事会 用于薄膜晶体管的杂化的介电材料
TW201612987A (en) * 2014-09-19 2016-04-01 Semiconductor Energy Lab Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2018192056A1 (zh) 2018-10-25
CN107275339A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
US9935183B2 (en) Multilayer passivation or etch stop TFT
US9871124B2 (en) Method of IGZO and ZnO TFT fabrication with PECVD SiO2 passivation
US8435843B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
CN102664194B (zh) 薄膜晶体管
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
WO2014133722A1 (en) Metal oxide tft stability improvement
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
WO2007074971A1 (en) Method and apparatus for fabricating polycrystalline silicon film using transparent substrate
CN101330106B (zh) 显示面板的薄膜晶体管基板与薄膜晶体管及其制作方法
WO2017008410A1 (zh) 一种薄膜晶体管结构及其制备方法
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
KR20150095563A (ko) 게이트 절연층의 제조방법
CN107275339B (zh) 主动开关阵列基板及制造方法与应用的显示面板
US20140273342A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
CN107527926B (zh) 主动阵列开关基板及其显示面板
CN102543716A (zh) 金属硅化物阻挡层的形成方法
US20180308876A1 (en) Active switch array substrate, manufacturing method therefor, and display panel using the same
CN106960815B (zh) 一种制作阵列基板的方法
JP2719690B2 (ja) ドーピング装置
WO2013132937A1 (ja) 薄膜トランジスタの製造方法、及び表示装置の製造方法
CN106206745A (zh) 一种高迁移率金属氧化物tft的制作方法
KR20120084107A (ko) 산화물 반도체 박막 트랜지스터의 제조방법 및 반도체 설비 장치
JPH06252083A (ja) 半導体のドーピング方法
CN103531595A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant