JPH11340224A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11340224A JPH11340224A JP14361098A JP14361098A JPH11340224A JP H11340224 A JPH11340224 A JP H11340224A JP 14361098 A JP14361098 A JP 14361098A JP 14361098 A JP14361098 A JP 14361098A JP H11340224 A JPH11340224 A JP H11340224A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- nitrogen
- atmosphere
- oxygen
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
い界面準位密度を有することが指摘されている。この特
性は、モビリティ低下の原因となり、トランジスタ素子
のドライブ電流の低下に帰結する。 【解決手段】 シリコン基板1上に窒素含有の第1の誘
電体層2を形成した後、酸素及び塩酸雰囲気で酸化する
ことにより、第2の誘電体層をシリコン基板1と窒素含
有の第1の誘電体層2との間に形成する。
Description
方法に関し、特に、半導体基板の表面に形成される窒素
含有誘電体層を備えた半導体装置の製造方法に関するも
のである。
は絶縁膜として安定な熱酸化膜を用いるが、超LSIの
高密度化、高集積化、及び動作の高速化のため、薄膜化
が要求される。薄膜化に伴い、初期絶縁耐圧(TZD
B)、絶縁破壊電荷量(Qbd)、ホットキャリア耐性
が低下するため、これらの特性向上が重要な課題とな
る。
き抜けによるしきい値(Vth)シフトの制御も重要な
課題である。亜酸化窒素(N2O)を用いて成長させた
窒素含有の誘電体層は、熱酸化膜に比べてこれらの特性
が優れており、ゲート誘電体層の形成を亜酸化窒素雰囲
気で行っている。
窒素雰囲気で形成した誘電体層は、別の好ましくない特
性を呈することが判明している。例えば、亜酸化窒素雰
囲気で形成した誘電体層は高い界面準位密度を有するこ
とが指摘されている。この特性は、モビリティ低下の原
因となり、トランジスタ素子のドライブ電流の低下に帰
結する。
有誘電体層と半導体基板との界面に結合した窒素の濃度
が高いことにあると考えられている。亜酸化窒素を用い
て成長させた誘電体層の有効な特性及び熱酸化により形
成した窒素を含まない誘電体層の有効な特性の両方を得
るために、図8に示すように、亜酸化窒素雰囲気で誘電
体層を形成した後に、酸化雰囲気にて再酸化し、基板と
誘電体層との界面に存在する窒素と基板との間にさらに
熱酸化膜を成長させる。その結果として、初期絶縁耐圧
(TZDB)、絶縁破壊電荷量(Qbd)、ホットキャ
リア耐性が向上し、且つ、界面準位密度の低い誘電体層
を得ることができる。尚、図8は従来の窒素含有誘電体
層と半導体基板との間に酸化膜を形成する工程を示す図
である。
誘電体層の容量が減少し、トランジスタのドライブ電流
が低下してしまう。
ロゲン含有雰囲気にて熱処理し、シリコン−ハロゲン結
合を形成する方法があるが、結合が進行するとともに解
離も起こるため、基板−酸化膜界面の準位を低減するに
は充分ではなく、さらにハロゲン含有雰囲気はエッチン
グ作用があり、逆に基板−酸化膜界面を荒らしてしまう
という問題点があった。
の半導体装置の製造方法は、半導体基板上に窒素含有誘
電体層を形成する工程を有する半導体装置の製造方法に
おいて、上記窒素含有誘電体層を形成した後、酸素及び
水素含有雰囲気で酸化することにより、所定の膜厚の第
1の酸化膜を上記半導体基板と上記窒素含有誘電体層と
の間に形成することを特徴とするものである。
置の製造方法は、上記第1の酸化膜形成を、酸素と塩酸
との混合雰囲気での酸化又は水蒸気と酸素との混合雰囲
気での酸化により行うことを特徴とする、請求項1に記
載の半導体装置の製造方法である。
置の製造方法は、上記窒素含有誘電体層を形成する前
に、上記半導体基板上に第2の酸化膜を形成することを
特徴とする、請求項1又は請求項2に記載の半導体装置
の製造方法である。
本発明について詳細に説明する。
体基板との間に酸化膜を形成する工程を示す図、図2は
窒素含有誘電体層と半導体基板との間に酸化膜を形成し
た際の構成断面図である。
導体装置の製造工程を説明する。
えば700℃)の反応器内に半導体基板であるシリコン
基板1をロードする。次に、反応器内を酸素と窒素との
混合雰囲気(例えば酸素0.5%)で満たし、第2温度
状態(500〜1000℃、例えば750℃)まで昇温
し、一定時間(例えば10分間)保持する。ここで、第
2温度状態で保持するのは、シリコン基板1表面にわず
かに熱酸化膜(図示せず。)を成長させ、ロード時や温
度時のシリコン基板表面の窒化や荒れを防ぐためであ
る。具体的には、0.1〜3.0nmの膜厚の熱酸化膜
を形成する。この熱酸化膜は厚いほど界面準位が低下す
るが、3.0nm以上ではその効果が飽和する。本実施
の形態では1.0nmの熱酸化膜を形成する。
温度状態(600〜1200℃、例えば900℃)まで
昇温する。第3温度状態で反応器内を亜酸化窒素雰囲気
として一定時間(例えば10分間)保持し、窒素含有の
第1の誘電体層2を形成する。第1の誘電体層2の厚さ
は薄いほど良いが、適用するデバイスに必要となる窒素
の導入量によって亜酸化窒素中での保持時間、及び温度
が決定される。具体的には、1.0〜20.0nm、例
えば3.0nmの膜厚の第1の誘電体層2を形成する
(図2(a))。
と塩酸との混合雰囲気(例えば、混合雰囲気全体に対し
て塩酸3%))として、基板と第1の誘電体層2との界
面に存在する)と基板との間にシリコン酸化膜からなる
第2の誘電体層3を成長させる(図2(b))。
チャネルの電流量と絶縁特性とから決定される。ここ
で、例えば、塩酸雰囲気のみでアニールを行い、第2の
誘電体層3の成長がなければ、塩素によるエッチングで
基板を荒らしてしまい特性の劣化につながるため、酸化
性雰囲気にて第2の誘電体層3をわずかに(約0.1n
m以上)、例えば0.6nm成長させながらアニールを
行う。界面準位密度を低減するためには、第2の誘電体
層3は厚いほど効果があるが、膜厚が厚くなるほど、ボ
ロンの突き抜けが起こりやすくなり、しきい値シフトに
帰結する。このため、用いるデバイスによって、最適膜
厚は異なる。
らすことはなく、膜厚の増加もないが、シリコン−水素
の結合が進むと同時に解離も起こる、すなわち平衡状態
になるため、充分に界面準位を低減できない。よって、
界面準位を充分に低減するためには、基板−誘電体層界
面にさらにシリコン酸化膜を成長させて窒素を界面から
離す方法を組み合わせることが効果的であるので、水素
と酸素との混合雰囲気、又は、湿式酸化雰囲気が望まし
い。
電体層及び第2の誘電体層をゲート絶縁膜として用い、
従来技術を用いて、MOSトランジスタを作製する。
形成を行う際には、以下の条件で行う。例えば、水素の
体積を1としたとき、酸素の体積を1として、装置内で
水を発生させ、600〜1200℃、例えば900℃で
湿式酸化する。
度状態(例えば700℃)まで降温し、基板をアンロー
ドする。
作製し、誘電体層全体の膜厚に対する界面準位密度、少
数キャリアライフタイムの評価を行った結果をそれぞれ
図3及び図4に、また、絶縁破壊電荷量と故障率との関
係を図5、図6に示す。また、再酸化時間と誘電体層の
全体膜厚及び第2の誘電体層の膜厚との関係を図7に示
す。
厚を括弧内に示したが、図3より誘電体層の厚さを同じ
にして酸素雰囲気、及び酸素と塩酸との混合雰囲気を比
較すると、酸素雰囲気に比べて酸素と塩酸との混合雰囲
気の方法が界面準位密度が低いことがわかる。また、図
4より酸素雰囲気に比べて、酸素と塩酸との混合雰囲気
の方が少数キャリアライフタイムが大きいことがわか
る。
気を酸素雰囲気から酸素と塩酸との混合雰囲気に変えた
ことで、基板中や基板−誘電体層界面の欠陥が水素基で
終端されたことによると考えられる。よって、酸化時に
水素含有雰囲気を加えることで、従来より薄い再酸化膜
厚で良好な特性を得ることができるため、誘電体層の薄
膜化に非常に有効であるといえる。
素中での保持時間を一定として、再酸化膜厚及び再酸化
を行わない試料に関しては亜酸化窒素に曝す前の酸化膜
厚を制御して、誘電体層の全体の膜厚を4.5nmとし
た。再酸化雰囲気を酸素・塩酸の混合雰囲気とした場合
のQbd値が、再酸化なし、及び酸素による再酸化より
やや大きいことが分かる。
加えて、酸素による酸化に比べて、塩酸混合雰囲気での
酸化の方が、絶縁特性がシリコン酸化膜より悪い、シリ
コン基板から酸化膜に遷移する膜が薄く、誘電体層全体
として、従来より絶縁特性に優れたものである。
気とで比較した結果を図6に示す。誘電体層の膜厚が図
5の場合より薄膜化しているが、湿式酸化では良好な結
果を得ている。再酸化を湿式酸化にすることによって
も、酸化膜構造が良好となり、同様の効果が得られるこ
とがわかる。よって、この酸化方法を用いることで、従
来の酸化より優れた絶縁破壊特性を持ちながら界面準位
密度の低い誘電体層を得ることができる。
雰囲気の再酸化レートを示す。酸素及び酸素と塩酸との
混合雰囲気とを比較すると、膜厚の基板面内ばらつきは
同程度で、且つ、酸素と塩酸との混合雰囲気の方が酸素
雰囲気に比べて、酸化レートが速く処理時間の短縮を図
ることができる。尚、図7において、実線は誘電体層の
全体膜厚を示し、点線は第2の誘電体層の膜厚を示す。
よれば、界面準位密度が低く、絶縁特性に優れた窒素含
有誘電体層を得ることができ、デバイスの信頼性及び生
産性を向上させることができる。
により、第1の誘電体層を形成する前の基板表面の窒化
や荒れを防ぐことができる。
に酸化膜を形成する工程を示す図である。
を形成した際の構成断面図である。
価を行った結果を示す図である。
フタイムの評価を行った結果を示す図である。
図である。
図である。
電体層の膜厚との関係を示す図である。
酸化膜を形成する工程を示す図である。
Claims (3)
- 【請求項1】 半導体基板上に窒素含有誘電体層を形成
する工程を有する半導体装置の製造方法において、 上記窒素含有誘電体層を形成した後、酸素及び水素含有
雰囲気で酸化することにより、所定の膜厚の第1の酸化
膜を上記半導体基板と上記窒素含有誘電体層との間に形
成することを特徴とする、半導体装置の製造方法。 - 【請求項2】 上記第1の酸化膜形成を、酸素と塩酸と
の混合雰囲気での酸化又は水蒸気と酸素との混合雰囲気
での酸化により行うことを特徴とする、請求項1に記載
の半導体装置の製造方法。 - 【請求項3】 上記窒素含有誘電体層を形成する前に、
上記半導体基板上に第2の酸化膜を形成することを特徴
とする、請求項1又は請求項2に記載の半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14361098A JP3439657B2 (ja) | 1998-05-26 | 1998-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14361098A JP3439657B2 (ja) | 1998-05-26 | 1998-05-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340224A true JPH11340224A (ja) | 1999-12-10 |
JP3439657B2 JP3439657B2 (ja) | 2003-08-25 |
Family
ID=15342745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14361098A Expired - Lifetime JP3439657B2 (ja) | 1998-05-26 | 1998-05-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3439657B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6291365B1 (en) | 1999-02-10 | 2001-09-18 | Nec Corporation | Method for manufacturing thin gate silicon oxide layer |
JP2007288069A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
KR100809685B1 (ko) | 2005-09-13 | 2008-03-06 | 삼성전자주식회사 | 유전막, 이 유전막 제조방법 및 이를 이용한 mim캐패시터의 제조방법 |
US7358198B2 (en) | 2002-03-08 | 2008-04-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
JP2014103175A (ja) * | 2012-11-16 | 2014-06-05 | Fuji Electric Co Ltd | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
CN109216474A (zh) * | 2018-09-29 | 2019-01-15 | 江苏顺风新能源科技有限公司 | 双氧化层perc电池及其制备方法 |
-
1998
- 1998-05-26 JP JP14361098A patent/JP3439657B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6291365B1 (en) | 1999-02-10 | 2001-09-18 | Nec Corporation | Method for manufacturing thin gate silicon oxide layer |
US7358198B2 (en) | 2002-03-08 | 2008-04-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
KR100809685B1 (ko) | 2005-09-13 | 2008-03-06 | 삼성전자주식회사 | 유전막, 이 유전막 제조방법 및 이를 이용한 mim캐패시터의 제조방법 |
JP2007288069A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JP2014103175A (ja) * | 2012-11-16 | 2014-06-05 | Fuji Electric Co Ltd | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
CN109216474A (zh) * | 2018-09-29 | 2019-01-15 | 江苏顺风新能源科技有限公司 | 双氧化层perc电池及其制备方法 |
CN109216474B (zh) * | 2018-09-29 | 2024-05-14 | 江苏顺风新能源科技有限公司 | 双氧化层perc电池及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3439657B2 (ja) | 2003-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5851892A (en) | Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage | |
JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
US5891809A (en) | Manufacturable dielectric formed using multiple oxidation and anneal steps | |
JP2871530B2 (ja) | 半導体装置の製造方法 | |
JP5072837B2 (ja) | プラズマ窒化したゲート誘電体を2段階式で窒化後アニーリングするための改善された製造方法 | |
US7569502B2 (en) | Method of forming a silicon oxynitride layer | |
JP3887364B2 (ja) | 半導体装置の製造方法 | |
JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
US7867918B1 (en) | Semiconductor topography including a thin oxide-nitride stack and method for making the same | |
JP3439657B2 (ja) | 半導体装置の製造方法 | |
JP4742867B2 (ja) | Mis型電界効果トランジスタを備える半導体装置 | |
US7192887B2 (en) | Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same | |
EP1320127A2 (en) | Oxynitride device and method using non-stoichiometric silicon oxide | |
JP2001135735A (ja) | 不揮発性半導体装置の製造方法 | |
JP2002100769A (ja) | 電荷の界面トラップとチャネルのホットキャリヤの劣化を減少させる方法 | |
US6569781B1 (en) | Method of forming an ultra-thin oxide layer on a silicon substrate by implantation of nitrogen through a sacrificial layer and subsequent annealing prior to oxide formation | |
JP3647785B2 (ja) | 半導体装置の製造方法 | |
JP2636783B2 (ja) | 半導体装置の製造方法 | |
JP4228676B2 (ja) | Simoxウェーハの製造方法 | |
JPH0574762A (ja) | 絶縁膜形成方法 | |
US6407008B1 (en) | Method of forming an oxide layer | |
JP2004146665A (ja) | 半導体装置の製造方法 | |
JPH05160114A (ja) | 絶縁膜形成方法 | |
JP2000049156A (ja) | 絶縁膜形成方法 | |
JP2550561B2 (ja) | 絶縁物薄膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |