DE102009051007A1 - Verfahren zum Polieren einer Halbleiterscheibe - Google Patents

Verfahren zum Polieren einer Halbleiterscheibe Download PDF

Info

Publication number
DE102009051007A1
DE102009051007A1 DE102009051007A DE102009051007A DE102009051007A1 DE 102009051007 A1 DE102009051007 A1 DE 102009051007A1 DE 102009051007 A DE102009051007 A DE 102009051007A DE 102009051007 A DE102009051007 A DE 102009051007A DE 102009051007 A1 DE102009051007 A1 DE 102009051007A1
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
polishing cloth
cloth
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009051007A
Other languages
English (en)
Other versions
DE102009051007B4 (de
Inventor
Jürgen Schwandner
Thomas Buschhardt
Roland Koppert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102009051007A priority Critical patent/DE102009051007B4/de
Priority to SG201006281-8A priority patent/SG170663A1/en
Priority to CN201010296792.3A priority patent/CN102049723B/zh
Priority to US12/897,063 priority patent/US20110097974A1/en
Priority to TW099134364A priority patent/TWI421934B/zh
Priority to JP2010241303A priority patent/JP2011103460A/ja
Publication of DE102009051007A1 publication Critical patent/DE102009051007A1/de
Application granted granted Critical
Publication of DE102009051007B4 publication Critical patent/DE102009051007B4/de
Priority to US13/792,295 priority patent/US8647173B2/en
Priority to JP2013154398A priority patent/JP2013214784A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Verfahren zum Polieren einer Halbleiterscheibe, umfassend ein Polieren einer Seite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, das fest gebundene Abrasivstoffe enthält, während ein Poliermittel zwischen die zu polierende Seite der Halbleiterscheibe und das Poliertuch gebracht wird, dadurch gekennzeichnet, dass die Halbleiterscheibe während des Polierens mittels eines auf einem Carrier befestigten Haltesystems, das eine ausgekleidete Aussparung in der Größe der aufzunehmenden Halbleiterscheibe umfasst, mit der nicht zu polierenden Seite mittels Adhäsion in der Aussparung gehalten und der Carrier so geführt wird, dass die Halbleiterscheibe während des Polierens zeitweilig mit einem Teil ihrer Fläche über die Oberfläche des Poliertuchs hinausragt.

Description

  • Gegenstand der Erfindung ist ein Verfahren zum beidseitigen Polieren einer Halbleiterscheibe.
  • Bekannt sind aus dem Stand der Technik die Politur beider Seiten einer Halbleiterscheibe mittels eines Poliertuchs unter Zuführung eines Poliermittels als Abtragspolitur (DSP-Schritt) bzw. im anderen Fall die Endpolitur nur der Vorderseite (der „Bauteil-Seite”) unter Verwendung eines weicheren Poliertuchs als sog. Schleierfreipolitur (CMP-Schritt, „Finishing”), aber auch neue sog. „Fixed Abrasive Polishing”(FAP)-Technologien, bei denen die Halbleiterscheibe auf einem Poliertuch poliert wird, das jedoch einen im Poliertuch gebundenen Abrasivstoff enthält („fixed-abrasive pad”). Ein Polierschritt, bei dem ein solches FAP-Poliertuch verwendet wird, wird nachfolgend kurz als FAP-Schritt bezeichnet.
  • In der WO 99/55491 A1 ist ein zweistufiges Polierverfahren beschrieben, mit einem ersten FAP-Polierschritt und einem nachfolgenden zweiten CMP-Polierschritt. Bei CMP enthält das Poliertuch keinen gebundenen Abrasivstoff. Abrasivstoff wird hier wie bei einem DSP-Schritt in Form einer Suspension zwischen die Halbleiterscheibe und das Poliertuch gebracht. Ein solches zweistufiges Polierverfahren wird insbesondere dazu eingesetzt, Kratzer zu beseitigen, die der FAP-Schritt auf der polierten Oberfläche des Substrates hinterlassen hat.
  • Die EP 1 717 001 A1 ist ein Beispiel dafür, dass FAP-Schritte auch beim Polieren von Halbleiterscheiben eingesetzt werden, auf deren Oberfläche noch keine Bauelementstrukturen gebildet wurden. Bei der Politur solcher Halbleiterscheiben geht es in erster Linie darum, mindestens eine Seitenfläche zu erzeugen, die besonders eben ist und die eine möglichst geringe Mikrorauhigkeit und Nanotopographie aufweist.
  • US 2002/00609967 A1 betrifft CMP-Verfahren zum Einebnen von topographischen Oberflächen während der Herstellung elektronischer Bauelemente. Es steht das Bemühen im Vordergrund, den Nachteil vergleichsweise niedriger Abtragsraten beim Einsatz von FAP-Poliertüchern zu mildern. Vorgeschlagen wird eine Sequenz von Polierschritten, bei denen zuerst mit einem FAP-Tuch in Verbindung mit einer Poliermittelsuspension und anschließend mit einem FAP-Tuch in Verbindung mit einer Poliermittellösung poliert wird. Dabei ist die Reihenfolge der Schritte gezielt ausgewählt, um die Abtragsrate zu erhöhen. Die Politur von Scheiben aus Material mit homogener Zusammensetzung, z. B. Siliciumscheiben, ist dort nicht offenbart.
  • Ebenso offenbart auch WO 03/074228 A1 ein Verfahren zum Einebnen von topographischen Oberflächen während der Herstellung elektronischer Bauelemente. Hier liegt der Kern der Erfindung in der Endpunkterkennung in CMP-Verfahren. Bei der Endpunkterkennung geht es bekanntlich darum, die Politur und damit den Materialabtrag rechtzeitig zu beenden, bevor Bereiche abgetragen werden, die zu polieren gar nicht beabsichtigt ist. Dazu wird ein zweistufiges Verfahren zum Abpolieren einer Kupferschicht vorgeschlagen. Im ersten Schritt wird mit einem FAP-Poliertuch poliert, wobei optional das Poliermittel freie Abrasivpartikel enthält oder auch nicht. Im zweiten Polierschritt, bei dem ebenfalls mit einem FAP-Tuch poliert wird, ist dagegen die Verwendung eines Poliermittels mit freien Abrasivpartikeln wesentlich.
  • DE 10 2007 035 266 A1 beschreibt ein Verfahren zum Polieren eines Substrates aus Halbleitermaterial, umfassend zwei Polierschritte vom FAP-Typ, die sich dadurch unterscheiden, dass bei einem Polierschritt eine Poliermittelsuspension, die ungebundenen Abrasivstoff als Feststoff enthält, zwischen das Substrat und das Poliertuch gebracht wird, während beim zweiten Polierschritt an die Stelle der Poliermittelsuspension eine Poliermittellösung tritt, die frei von Feststoffen ist.
  • Die üblichen Polierverfahren, insbesondere die DSP-Politur, führen zu einer ungünstigen Randsymmetrie, insbesondere zu einem sog. „Edge Roll-off”, also zu einem auf die Dicke der Halbleiterscheibe bezogenen Randabfall.
  • Grundsätzlich werden die Halbleiterscheiben mit Hilfe eines Polierkopfes („polishing head”) mit der zu polierenden Seitenfläche gegen das auf einem Polierteller liegende Poliertuch gedrückt.
  • Zu einem Polierkopf gehört auch ein Führungsring („retainer ring”) der das Substrat seitlich umschließt und daran hindert, während der Politur vom Polierkopf zu gleiten. Um also zu verhindern, dass die bei der Politur auftretenden Querkräfte den Wafer aus dem Polierkopf schieben, werden die Wafer durch solche Retainerringe in Position gehalten. Diese Vorrichtungen sind in verschiedenen Patenten beschrieben ( US 6293 850 B1 ; US 6033292 ; EP 1029633 A1 ; US 5944590 ).
  • Die Retainerringe werden mehr oder weniger fest auf das Poliertuch gepresst.
  • Bei modernen Polierköpfen liegt die dem Poliertuch abgewandte Seitenfläche der Halbleiterscheibe auf einer elastischen Membran auf, die den ausgeübten Polierdruck überträgt. Die Membran ist Bestandteil eines gegebenenfalls unterteilten Kammersystems, das ein Gas- oder Flüssigkeitskissen bilden (Membrancarrier, Zonencarrier).
  • Die Druckkammern sind vorzugsweise konzentrisch oder segmentär angeordnet und können getrennt voneinander mit einem bestimmten Druck beaufschlagt werden. Der Polierdruck wird schließlich über elastische Auflageflächen der mit Druck beaufschlagten Druckkammern auf die Rückseite einer Trägerplatte übertragen. Dies gilt beispielsweise für die Mehrteller-Poliermaschine AMAT Reflection von Applied Materials, Inc, die einen 5 Zonen-Membrancarrier mit unterschiedlich einstellbarem Druckprofil umfasst.
  • Die Politur des Substrates erfolgt bei DSP und CMP unter Zuführen eines Poliermittels zwischen das Substrat und das Poliertuch und unter Drehen der Polierkopfes und des Poliertellers.
  • Aus der nicht vorveröffentlichten deutschen Anmeldung mit dem Aktenzeichen 10 2008 053 610.5 ist ein Verfahren zum beidseitigen Polieren einer Halbleiterscheibe bekannt, umfassend folgende Schritte in der angegebenen Reihenfolge:
    • a) Polieren einer Rückseite der Halbleiterscheibe auf einem Poliertuch, das einen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittellösung, die frei von Feststoffen ist, zwischen die Rückseite der Halbleiterscheibe und das Poliertuch gebracht wird;
    • b) Abtragspolitur der Vorderseite der Halbleiterscheibe auf einem Poliertuch, das einen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittellösung, die frei von Feststoffen ist, zwischen die Vorderseite der Halbleiterscheibe und das Poliertuch gebracht wird;
    • c) Entfernen der Mikrorauhigkeit von der Vorderseite der Halbleiterscheibe durch Polieren der Vorderseite der Halbleiterscheibe auf einem Poliertuch, wobei während des Polierschrittes eine Poliermittelsuspension, die Abrasivstoffe enthält, zwischen die Vorderseite der Halbleiterscheibe und das Poliertuch gebracht wird;
    • d) Endpolitur der Vorderseite der Halbleiterscheibe durch Polieren der Vorderseite der Halbleiterscheibe auf einem Poliertuch, das keinen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittelsuspension, die Abrasivstoffe enthält, zwischen die Vorderseite der Halbleiterscheibe und das Poliertuch gebracht wird.
  • Bei den Schritten a) und b) dieses Verfahrens handelt es sich um FAP-Polituren. Auch Schritt c) kann in Form einer FAP-Politur durchgeführt werden, also mit einem Poliertuch, das fest gebundene Abrasive umfasst. Bei Schritt d) handelt es um eine typische CMP-Politur.
  • Dieses Verfahren ermöglicht es, die Nanotopographie der Halbleiterscheibe sowie deren Randgeometrie zu verbessern. Der im Stand der Technik vorgesehene DSP-Schritt kann entfallen.
  • Auf der Suche nach einer weiteren Verbesserung der Randgeometrie der nach diesem Verfahren polierten Halbleiterscheiben haben die Erfinder erkannt, dass insbesondere bei FAP-Polituren unter Verwendung von vergleichsweise harten und steifen FAP-Poliertüchern die üblicherweise verwendeten Poliermaschinen und Wafer-Haltesysteme teilweise nachteilig sind. Dies liegt daran, dass die harten FAP-Poliertücher kaum ”nachgeben”, d. h. nur unzureichend auf Druck von außen reagieren (Druck in AMAT 5-Zonencarrier, Retainerringanpressdruck).
  • Daraus ergab sich die Aufgabenstellung der vorliegenden Erfindung.
  • Die Aufgabe wird gelöst durch ein erstes erfindungsgemäßes Verfahren zum einseitigen Polieren einer Halbleiterscheibe, umfassend ein Polieren einer Seite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, das fest gebundene Abrasivstoffe enthält, während ein Poliermittel zwischen die zu polierende Seite der Halbleiterscheibe und das Poliertuch gebracht wird, dadurch gekennzeichnet, dass die Halbleiterscheibe während des Polierens mittels eines auf einem Carrier befestigten Haltesystems, das eine ausgekleidete Aussparung in der Größe der aufzunehmenden Halbleiterscheibe umfasst, mit der nicht zu polierenden Seite mittels Adhäsion in der Aussparung gehalten und der Carrier so geführt wird, dass die Halbleiterscheibe während des Polierens zeitweilig mit einem Teil ihrer Fläche über die Oberfläche des Poliertuchs hinausragt.
  • Die Aufgabe der Erfindung wird auch gelöst durch ein zweites erfindungsgemäßes Verfahren zum beidseitigen Polieren einer Halbleiterscheibe, umfassend folgende Schritte in der angegebenen Reihenfolge:
    • a) Polieren einer Rückseite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, das fest gebundene Abrasivstoffe enthält, wobei während des Polierschrittes eine Poliermittellösung, die frei von Feststoffen ist, zwischen die Rückseite der Halbleiterscheibe und das Poliertuch gebracht wird;
    • b) Abtragspolitur der Vorderseite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, das fest gebundene Abrasivstoffe enthält, wobei während des Polierschrittes eine Poliermittellösung, die frei von Feststoffen ist, zwischen die Vorderseite der Halbleiterscheibe und das Poliertuch gebracht wird;
    • c) Entfernen der Mikrorauhigkeit von der Vorderseite der Halbleiterscheibe durch Polieren der Vorderseite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, wobei während des Polierschrittes eine Poliermittelsuspension, die Abrasivstoffe enthält, zwischen die Vorderseite der Halbleiterscheibe und das Poliertuch gebracht wird;
    • d) Endpolitur der Vorderseite der Halbleiterscheibe durch Polieren der Vorderseite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, das keinen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittelsuspension, die Abrasivstoffe enthält, zwischen die Vorderseite der Halbleiterscheibe und das Poliertuch gebracht wird;
    dadurch gekennzeichnet, dass die Halbleiterscheibe wenigstens bei den Schritten a) bis c) mittels eines auf einem Carrier befestigten Haltesystems, das eine ausgekleidete Aussparung in der Größe der aufzunehmenden Halbleiterscheibe umfasst, mit der nicht zu polierenden Seite mittels Adhäsion in der Aussparung gehalten wird und der Carrier so geführt wird, dass die Halbleiterscheibe während des Polierens zeitweilig mit einem Teil ihrer Fläche über die Oberfläche des Poliertuchs hinausragt.
  • Solche Haltessysteme, die Aussparungen zur Aufnahme einer Halbleiterscheibe aufweisen, werden auch als Templates bezeichnet.
  • Die Erfindung sieht vor, eine Politur mittels Poliertüchern, die fest gebundene Abrasive umfassen, in einer Poliermaschine mit einem Carriersystem mit Template und Werkstücküberlauf durchzuführen.
  • Vorzugsweise ist die Aussparung des Templates von einem Ring begrenzt, in dem die Halbleiterscheibe gehalten und geführt wird. Jedoch wird dieser Ring im Gegensatz zu herkömmlichen Retainerringen nicht mit einem Anpressdruck gegen das Poliertuch gepresst. Außerdem umfasst das Haltesystem keinerlei mit Druck beaufschlagte Druckkammern auf. Mit solchen Haltesystemen ist die Lösung der Aufgabe nicht zu bewerkstelligen.
  • Auch wird die Halbleiterscheibe nicht auf das Haltesystem gekittet, sondern mittels Adhäsion gehalten.
  • Die dem Poliertuch abgewandte Seite der Halbleiterscheibe wird vorzugsweise auf einem Trägertuch bzw. auf einer Auflagefläche gehalten. Dieses die Auflagefläche bildende Tuch wird oft auch als Backing Pad bezeichnet. Diese Bezeichnung soll auch in der nun folgenden Beschreibung verwendet werden. Die nicht zu polierende Seite der Halbleiterscheibe liegt also vorzugsweise nicht direkt auf dem Template bzw. der Unterfläche der Aussparung des Templates, sondern auf einem separaten Tuch, mit dem die Aussparung des Templates ausgekleidet ist, auf. Statt einem Tuch kann die Oberfläche der Aussparung des Templates selbstverständlich auch mit einem geeigneten Material beschichtet sein, so dass in diesem Fall nicht von einem Tuch, sondern eher von einer Backing Pad-Schicht zu sprechen ist. Auch kann das Template aus einem Material bestehen und die Oberfläche des Templates, insbesondere die Oberfläche der Aussparung entsprechend bearbeitet sein, so dass die gewünschten Eigenschaften des „Backing pad” resultieren. So können Template und Backing Pad auch aus ein- und denselben Material bestehen und einteilig gestaltet sein. Geeignete Materialien für Templates und Backing Pads werden anschließend erläutert.
  • Vorzugsweise ist das Haltesystem auf einer Trägerplatte bzw. Carriergrundplatte befestigt, die eine plane, konkave oder besonders bevorzugt eine konvexe Form aufweist und die mit dem Polierkopf verbunden ist. Dies bedeutet keinen Unterschied zum Stand der Technik, in dem die Membrancarrier, Zonencarrier ebenfalls auf solchen Trägerplatten aufgebracht sind. Die ganze Trägerplatte lässt sich leicht aus der Poliermaschine ausbauen, so dass die Montage des Haltesystems auf der Trägerplatte außerhalb der Poliermaschine stattfinden kann, was bevorzugt ist. Die Trägerplatte wird oft auch als „Backing Plate” bezeichnet.
  • Für die Aussparungen der Templates ist auch die Bezeichnung Pocket gebräuchlich.
  • Die Tiefe der Aussparung wird dementsprechend oft als Pockettiefe spezifiziert. Sie stimmt im Wesentlichen mit einer Dicke des vorzugsweise die Aussparung umgebenden Rings überein.
  • Geeignete Templates sind beispielsweise offenbart in JP 2003188126 , JP 2003188127 , US 5267418 sowie in US 5549511 .
  • Kommerziell erhältlich sind Templates für Einseiten-Poliermaschinen, die je nach Anwendung aus verschiedenen Materialien bestehen und in unterschiedlichen Größen vorliegen sowie mit verschiedenen Pockettiefen ausgestattet sind, beispielsweise von Zeromicron® Inc. oder von PR Hoffman oder von Nagase & Co. Ltd.
  • Beispielsweise können Templates aus Epoxydharz verstärktem Fiberglas oder aus Polyethylenterephthalat (PET) gefertigt sein.
  • Das Template kann in poröser oder nicht-poröser Form vorliegen.
  • Das Backing Pad des Templates oder das Template selbst umfasst vorzugsweise ein druckempfindliches Adhäsiv (PSA).
  • Das Backing pad umfasst vorzugsweise ein weiches Material, z. B. ein Polyurethan einer Härte von 20–90 nach Shore A. Auf dieses Polyurethan kann die PSA-Schicht aufgebracht sein.
  • Vorzugsweise ist das Backing Pad-Material viskos und elastisch.
  • Als Backing Pad-Material eignen sich weiterhin insbesondere Acrylat- oder Polyacrylatharze, Acrylkautschuk, auf Styrol basierende Harze wie Polystyrol-Polyisopren-Polystyrol(SIS)-Blockcopolymere, Naturkautschuk mit Harzzusammensetzungen.
  • Weiterhin geeignet sind Mischungen enthaltend ein thermoplastisches Elastomer wie Styrolblockcopolymere, Polystyrol-Poly(Ethylen/Butylen)-Polystyrol (S-EB-S) oder S-I-S-Blockcoploymere, und ein polares, hydrophiles Harz wie Polyvinylalkylether, Polyvinylpyrrolidon, Polyethyloxazolidin, Polyvinylalkohol oder Polyacrylsäurecopolymer, Naturharz oder Naturharzester oder Ester von polymerisierten Naturharzen.
  • Es kann je nach Bedarf ein Template mit glatter oder rauer Oberfläche ausgewählt werden.
  • Vorzugsweise weist das Template einen Rückhaltering auf, der die Aussparung des Templates umgibt und die Halbleiterscheibe umschließt. Dabei handelt es sich um eine Art Retainerring, der die Halbleiterscheibe in Position hält und mehr oder weniger fest auf das Poliertuch presst, um zu verhindern, dass die beim Polieren auftretenden Querkräfte die Halbleiterscheibe aus dem Polierkopf schieben, wie in US 6293850 B1 , US 6033292 , EP 1029633 A1 oder US 5944590 beschrieben sind, jedoch ohne Vorsehen eines Retainerringanpressdrucks wie im Stand der Technik.
  • Wie zuvor bereits erwähnt, dürfen Carrier, die konzentrisch oder segmentär angeordnetem mit Druck beaufschlagte Druckkammern aufweisen und diesen über elastische Auflageflächen der Druckkammern auf die Rückseite der Trägerplatte übertragen, nicht verwendet werden.
  • Das Template ist vorzugsweise so auf der Carriergrundplatte angebracht, dass es leicht ausgewechselt werden kann. Vorzugsweise ist es auf die Carriergrundplatte aufgeklebt. Das Template umfasst dazu vorzugsweise eine selbstklebende Schicht.
  • Die Halbleiterscheibe wird auf dem Backing pad mittels Adhäsion gehalten.
  • Dabei kann es je nach verwendetem Backing Pad erforderlich sein, dass die Oberfläche des Backing Pad, auf dem die Halbleiterscheibe gehalten wird, feucht ist.
  • Angefeuchtet wird das Backing pad vorzugsweise mit deionisiertem Wasser.
  • Vorzugsweise wird das Backing Pad nach dem Anfeuchten mit einer Bürste behandelt, z. B. mit einer Bürste aus Nylon. Nylon ist ein Handelsname für Kunstfasern aus Polyamid.
  • Bei Verwendung von PSA ist ein Anfeuchten des Backing Pad nicht nötig, um die Adhäsion zu aktivieren.
  • Die Halbleiterscheiben ragen während der Bearbeitung zeitweilig teilflächig über den Rand des Poliertuchs bzw. über die Fläche des auf dem Polierteller befestigten Poliertuchs hinaus. Dieses zeitweilige, teilflächige Herausragen der Werkstücke wird als „Werkstück-Überlauf” bezeichnet.
  • 1 zeigt schematisch, was unter dem Überlauf der Halbleiterscheibe zu verstehen ist.
  • Überlauf 7 bedeutet, dass die Halbleiterscheibe 4 über die Ränder des Poliertuchs 3 geführt wird, damit die Poliertuchoberfläche 2 in ihrer gesamten Breite beansprucht wird. Dadurch lässt sich die Ausbildung von Verschleißrändern verhindern.
  • Vorzugsweise beträgt der Überlauf etwa 20% bis hin zu 100% des Radius der Halbleiterscheibe.
  • Es ist allerdings nicht zwingend erforderlich, dass innen 71 und außen 72 ein Überlauf vorhanden sein muss.
  • Geführt und gehalten wird die Halbleiterscheibe 4 durch einen Carrier 5, der mit einem Template 6 versehen ist.
  • Des Weiteren ist es nicht unbedingt erforderlich, dass die Fläche der FA-Poliertuchoberfläche 2 identisch ist mit der Fläche von Polierteller 1.
  • Der Polierteller 1 kann auch eine größere Fläche beanspruchen und dient zum Halten des Poliertuchs.
  • Bei Verwendung von Poliertüchern, die fest gebundene Abrasive enthalten, hat sich dies als vorteilhaft erwiesen, da durch die Werkstückbewegung über den Rand des Poliertuchbelags hinaus die Kontaktfläche zwischen Halbleiterscheibe (Wafer) und Poliertuch und damit der effektive Bearbeitungsdruck schwanken. Weiterhin ist die überlaufende Waferfläche dem Materialentfernungsprozess zeitweise entzogen.
  • Die maximale Weite des Überlaufs wird durch die Auslegung der Geometrie des Haltesystems bestimmt, die zeitliche Dauer im Prozess jedoch durch die kinematischen Parameter.
  • In Verbindung mit dem Überlauf sind unterschiedliche Pockettiefen darstellbar.
  • Ist die Pockettiefe geringer als die Waferdicke so spricht man von Waferüberstand (siehe 1B), ist sie dagegen größer oder gleich so spricht man von Waferunterstand (siehe 1A).
  • Durch die erfindungsgemäße Kombination von Überlauf mit variabler Pockettiefe der Aussparung des Templates lässt sich der Polierabtrag im Bereich des Waferrands gezielt beeinflussen und so eine Verbesserung der Waferrandgeometrie herbeiführen.
  • Die Poliermittellösung gemäß Schritt a) und b) des zweiten erfindungsgemäßen Verfahrens ist im einfachsten Fall Wasser, vorzugsweise deionisiertes Wasser (DIW) mit der für die Verwendung in der Halbleiterindustrie üblichen Reinheit.
  • Die Poliermittellösung kann aber auch Verbindungen wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen davon enthalten. Ganz besonders bevorzugt ist die Verwendung von Kaliumcarbonat. In diesem Fall liegt der pH-Wert der Poliermittellösung vorzugsweise in einem Bereich von 10 bis 12 und der Anteil der genannten Verbindungen in der Poliermittellösung beträgt vorzugsweise 0,01 bis 10 Gew.-%, besonders bevorzugt von 0,01 bis 0,2 Gew.-%.
  • Die Poliermittellösung kann darüber hinaus einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Zwischen Schritt b) und c) erfolgt vorzugsweise ein weiterer FAP-Schritt unter Verwendung einer Poliermittelsuspension wie in Schritt c), jedoch mit einem FAP-Tuch.
  • Der Anteil des Abrasivstoffes in der Poliermittelsuspension gemäß Schritt c) und d) des erfindungsgemäßen Verfahrens beträgt vorzugsweise 0,25 bis 20 Gew.-%, besonders bevorzugt 0,25 bis 1 Gew.-%.
  • Die Größenverteilung der Abrasivstoff-Teilchen ist vorzugsweise monomodal ausgeprägt.
  • Die mittlere Teilchengröße beträgt 5 bis 300 nm, besonders bevorzugt 5 bis 50 nm.
  • Der Abrasivstoff besteht aus einem das Substratmaterial mechanisch abtragendem Material, vorzugsweise aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium.
  • Besonders bevorzugt ist eine Poliermittelsuspension, die kolloid-disperse Kieselsäure enthält (Kieselsol, vgl. Tabelle 1 und zugehörige Beschreibung; „Glanzox”).
  • Der pH-Wert der Poliermittelsuspension liegt vorzugsweise in einem Bereich von 9 bis 11,5 und wird vorzugsweise durch Zusätze wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen dieser Verbindungen eingestellt. Ganz besonders bevorzugt ist die Verwendung von Kaliumcarbonat.
  • Die Poliermittelsuspension kann darüber hinaus einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Eine gleichzeitig simultane Politur von Vorder- und Rückseite (DSP) ist nicht Gegenstand der Erfindung. Erfindungsgemäß wird in jedem Bearbeitungsschritt jeweils nur eine Seite der Halbleiterscheibe bearbeitet.
  • Des Weiteren kann das erfindungsgemäße Verfahren gleichermaßen auf Einteller- und Mehrteller-Poliermaschinen durchgeführt werden.
  • Bevorzugt ist die Verwendung von Mehrteller-Poliermaschinen mit vorzugsweise zwei, ganz besonders bevorzugt drei Poliertellern und Polierköpfen.
  • Dabei können auch unterschiedliche Poliertücher und unterschiedliche Poliermittel zum Einsatz kommen.
  • Im erfindungsgemäßen Verfahren wird in den Schritten a) und b) jeweils ein Poliertuch verwendet, das einen im Poliertuch gebundenen Abrasivstoff enthält (FAP- oder FA-Tuch bzw. FA-Pad).
  • Geeignete Abrasivstoffe umfassen beispielsweise Partikel von Oxiden der Elemente Cer, Aluminium, Silicium, Zirkon sowie Partikel von Hartstoffen wie Siliciumcarbid, Bornitrid und Diamant.
  • Besonders geeignete Poliertücher weisen eine von replizierten Mikrostrukturen geprägte Oberflächentopografie auf. Diese Mikrostrukturen („posts”) haben beispielsweise die Form von Säulen mit einem zylindrischen oder mehreckigen Querschnitt oder die Form von Pyramiden oder Pyramidenstümpfen.
  • Nähere Beschreibungen solcher Poliertücher sind beispielsweise in WO 92/13680 A1 und US 2005/227590 A1 enthalten.
  • Besonders bevorzugt ist die Verwendung von im Poliertuch gebundenen Ceroxid-Partikeln, vgl. auch US 6602117 B1 .
  • Die mittlere Partikelgröße der im FAP-Poliertuch enthaltenen Abrasive beträgt vorzugsweise 0,1–1,0 μm, besonders bevorzugt 0,1–0,6 μm und ganz besonders bevorzugt 0,1–0,25 μm.
  • In Schritt c) wird vorzugsweise ein Abtragspoliertuch verwendet. Hierzu eignen sich beispielsweise ein Poliertuch der SUBATM-Reihe von Rohm & Haas, z. B. das SUBATM 1250 („Stock Pad”) oder ein typisches CMP-Poliertuch („Finishing Pad”) wie das SPM 3100 von Rodel®.
  • Es kann sich aber auch um ein FAP-Poliertuch handeln wie in Schritt b) des erfindungsgemäßen Verfahrens, also ein Poliertuch, das im Gegensatz zu den Abtrags- und CMP-Poliertüchern gebundenen Abrasivstoff enthält.
  • In den Bearbeitungsschritten b) und c) kann es sich also um dasselbe Poliertuch handeln oder es können unterschiedliche Poliertücher eingesetzt werden. In Schritt c) kann also ein FAP-Poliertuch verwendet werden. Es ist jedoch auch bevorzugt, ein CMP-Poliertuch zu verwenden.
  • In Schritt d) wird ein CMP-Poliertuch verwendet, z. B. das SPM 3100 von Rodel®, das keine gebundenen Abrasive enthält. Schritt d) entspricht einem herkömmlichen CMP-Polierschritt.
  • Bevorzugt wird in einer Endphase der Politur, vorzugsweise 5 bis 300 s bevor das Substrat vom Polierteller gehoben wird, der Polierdruck um mindestens 10% reduziert und das Substrat mit diesem reduzierten Polierdruck bis zum Abheben vom Polierteller weiterpoliert.
  • Ebenfalls bevorzugt ist es, das Poliertuch mit einem Reinigungsmittel zu reinigen, indem das Reinigungsmittel mit Hilfe eines offenporigen Schaumkörpers auf dem Poliertuch verteilt wird. Dies geschieht vorzugsweise in-situ, also während der Politur des Substrates. Die Tuchreinigung unterscheidet sich von einer Tuchkonditionierung dadurch, dass der Schaumkörper keine daran gebundenen Abrasivstoffe enthält. Grundsätzlich eignet sich jeder elastische Kunststoffschaum mit offener Zellenstruktur, beispielsweise Polyurethanschäume, Polyvinylalkoholschäume, Polystyrolschäume, Siliconschäume, Epoxidschäume, Harnstoff-Formaldehyd-Schäume, Polyimidschäume, Polybenzimidazolschäume, Schäume auf der Basis von Phenolharzen, Polyethylenschäume, Polypropylenschäume, Polyacrylschäume, Polyesterschäume und Viskoseschäume. Als Reinigungsmittel eignet sich insbesondere das im jeweiligen Polierschritt verwendete Poliermittel.
  • Erfindungswesentlich ist die sequentielle Anwendung – bezogen auf die jeweilige Waferseite (Vorderseite bzw. RÜckseite) – eine Politur basierend auf der Fixed Abrasive Poliertechnologie, unter Verwendung eines Template-Haltesystems mit Werkstücküberlauf.
  • Dadurch läßt sich der Waferrand gezielt beeinflussen, um so die gewünschten Geometrieeigenschaften der polierten Halbleiterscheibe einzustellen. Die beiden Polituren, das heißt die Rückseitenpolitur und die Vorderseitenpolitur können aufeinander abgestimmt werden, so dass sich auch auf diese Art und Weise eine noch gezieltere Beeinflussung der Wafergeometrie und -nanotopologie vornehmen läßt.
  • Desweiteren kann dann bei Durchführung einer solchen sequentiellen Politur auf einer Mehrteller-Einseitenpoliermaschine, wozu sich beispielsweise der Typ ”Reflection” der Fa. Applied Materials oder der Typ ”PW 300 Apollo” der Fa. Peter Wolters, Rendsburg eignen, eine vorgeschaltene typische DSP-Politur entfallen, da sowohl die Geometrie als auch die Nanotopologie bestimmende Politur komplett auf ein- und demselben Maschinentyp durchgeführt werden.
  • Erfolgt sowohl die Politur der Waferrückseite als auch der Wafervorderseite komplett auf einer Poliermaschine, wird eine Vorrichtung zum Umdrehen der Wafer an bzw. in der Maschine bereitgestellt. Solche Vorrichtungen sind in der Waferindustrie bekannt.
  • Vorzugsweise ist nach einer ersten Politur der Rückseite der Halbleiterscheibe ein Zwischenschritt zur Geometriemessung vorgesehen. Auf Basis der Geometriemessung wird dann die Politur der Vorderseite der Halbleiterscheibe angepasst.
  • Zusammenfassend bietet die Erfindung folgende Vorteile:
    Der äußere Waferrandbereich lässt sich gezielt beeinflussen. Die Erfindung führt zu einer Verbesserung der lokalen Geometrie in einem Bereich von kleiner oder gleich 2 mm Randausschluss, insbesondere von kleiner oder gleich 1 mm Randausschluss.
  • Die Poliersequenz lässt sich deutlich vereinfachen. Insbesondere für Wafer der neusten Generation mit einem Durchmesser von 450 mm bietet das erfindungsgemäße Verfahren damit deutliche Vorteile auch in Hinblick auf die Produktionskosten.
  • Insbesondere lässt sich die komplette Politur der Halbleiterscheibe auf einem Poliermaschinentyp mit einem kombinierten Polierverfahren durchführen. Sowohl die Abtrags- wie auch die Schleierfreipolitur findet auf dem gleichen Poliermaschinentyp statt. Der bislang übliche DSP-Prozess entfällt.
  • Es hat sich gezeigt, dass der Einsatz eines Carriers mit einem Template und die Realisierung eines Werktsücküberlaufs in Kombination bei Verwendung von steifen, unelastischen und harten Poliertücher besonders vorteilhaft sind.
  • Daher ist die Kombination aus Einseitenpolitur, FA-Poliertuch, Template-Carriersystem und Werkstücküberlauf erfindungswesentlich.
  • Der Edge Roll-off, also der Abfall der Dicke zum Rand der Halbleiterscheibe hin, läßt sich reduzieren.
  • Beispiel
  • Alle nachfolgend dargestellten Polituren werden mit einem vollflächigem Carrier (Kein Membrancarrier, kein Multizonencarrier), der mit einem Template bestückt ist durchgeführt.
  • Die Carriergrundplate selbst kann eine plane, konvexe oder konkave Form aufweisen.
  • Als Poliermaschine kommt eine 3-Teller-Poliermaschine wie die AMAT Reflection von Applied Materials, Inc. zum Einsatz.
  • A. Politur der Rückseite der Halbleiterscheibe mit Werkstücküberlauf:
    • Verwendung eines FA-Poliertuchs mit einer mittleren Partikelgröße der Abrasive von 0,5 μm. Zuführ eines abrasivfreien Poliermittels z. B. verdünnte K2CO3.
  • Optional erfolgt ein zweiter Teilpolierschritt der Rückseite der Halbleiterscheibe auf dem gleichen Poliertuch, aber unter Zufuhr eines Kieselsols, z. B. Glanzox 3900 um die Rauheit der Waferrückseite gezielt einzustellen.
  • B. Politur der Vorderseite der Halbleiterscheibe in drei Schritten:
    • B.1. Teller 1 mit FAP-Poliertuch bestückt, Zufuhr einer verdünnten alkalischen Lösung, zum Beispiel auf Basis von K2CO3
    • B.2. Teller 2 mit Abtragspoliertuch (z. B. Suba 1250) bestückt, Zufuhr eines Poliermittels enthaltend Abrasive, vorzugsweise Kieselsol und alkalische Lösung.
    • B.3. Teller 3: typische CMP-Schleierfreipolitur, CMP-Poliertuch (z. B. SPM 3100) und CMP-Poliermittel.
  • Hierzu eignen sich beispielsweise ein Poliertuch der SUBATM-Reihe von Rohm & Haas, z. B. das SUBATM 1250 („Stock Pad”) oder ein typisches CMP-Poliertuch („Finishing Pad”) wie das SPM 3100 von Rodel®.
  • Kommerziell erhältliche Poliertücher sind z. B. das SPM 3100 von Rodel Inc. oder die Tücher der DCP-Serie sowie die Tücher der Marken IC1000TM, PolytexTM oder SUBATM von Rohm & Hass.
  • Alternativ zu B.2. kann die Politur der Vorderseite der Halbleiterscheibe mittels einer 2-Stufen-Politur durchgeführt werden. Der Polierschritt B.2. und die CMP-Politur B.3. finden in diesem Fall auf ein und demselben Poliertuch statt.
  • Wird bei den Schritten B.2. und B.3. ein CMP-Poliertuch verwendet ist folgendes Vorgehen bevorzugt:
    Im Schritt B.2. wird ein Kieselsol mit höherer FeststoffKonzentration, z. B. Levasil 200, zugeführt in einem pH-Bereich von größer oder gleich 11, um eine höhere Abtragsrate zu gewährleisten. Dieser Schritt dient der Beseitigung des Mikrodamages.
  • Die LEVASIL®-Produkte von H. C. Starck sind kolloide Dispersionen aus Siliciumdioxid-Partikeln und werden je nach Typ bis zu einer Konzentration von 50% hergestellt und ausgeliefert.
  • Bei der CMP-Politur wird ein typisches CMP-Poliermittel wie Glanzox 3900 zugeführt mit einem pH-Wert von 10 bis maximal 11. Dieser Schritt mit nirdriger Abtragsrate dient der Erzeugung einer schleierfrei polierten Oberfläche.
  • Glanzox 3900 ist der Produktname für eine Poliermittelsuspension, die von Fujimi Incorporated, Japan, als Konzentrat angeboten wird. Das Konzentrat mit einem pH von 10,5 enthält ca. 9 Gew.-% kolloidales SiO2 mit einer mittleren Teilchengröße von 30 bis 40 nm.
  • Wird bei den Schritten B.2. und B.3. ein Abtrags-Poliertuch verwendet ist folgendes Vorgehen bevorzugt:
    In Schritt B.2. wird ein Kieselsol mit höherer Feststoffkonzentration, z. B. Levasil 200, zugeführt in einem pH-Bereich von größer oder gleich 11. Die Polierdauer wird deutlich reduziert. Dieser Schritt dient der Beseitigung des Mikrodamages mit erhöhter Abtragsrate.
  • Bei der CMP-Politur wird ein typisches CMP-Poliermittel wie Glanzox 3900 zugeführt mit einem pH-Wert von 10 bis maximal 11. Die Polierzeit bei CMP wird infolge einer niedrigeren Abtragsrate verlängert. Dieser Schritt dient der Erzeugung einer schleierfrei polierten Oberfläche.
  • Der Prozess lässt sich auch auf ein- und derselben Poliermaschine – hier eine 3-Teller-Poliermaschine vom Typ Reflection (AMAT Corp.) realisieren:
    AMAT Reflection (3-Teller-Poliermaschine) zur Politur der Rückseite auf Teller 1 → dann Halbleiterscheibe wenden → dann 3-Teller-Politur der Vorderseite (Teller 1, Teller 2, Teller 3).
    Teller 1: FAP-Poliertuch; K2CO3-Lösung (verdünnt); Glanzox 3900
    Teller 2: z. B. Poliertuch Suba 1250 und Standardabtragspoliermittel; Glanzox 3900
    Teller 3: z. B. Poliertuch SPM 3100 und Glanzox 3900
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 99/55491 A1 [0003]
    • EP 1717001 A1 [0004]
    • US 2002/00609967 A1 [0005]
    • WO 03/074228 A1 [0006]
    • DE 102007035266 A1 [0007]
    • US 6293850 B1 [0010, 0040]
    • US 6033292 [0010, 0040]
    • EP 1029633 A1 [0010, 0040]
    • US 5944590 [0010, 0040]
    • DE 102008053610 [0015]
    • JP 2003188126 [0030]
    • JP 2003188127 [0030]
    • US 5267418 [0030]
    • US 5549511 [0030]
    • WO 92/13680 A1 [0079]
    • US 2005/227590 A1 [0079]
    • US 6602117 B1 [0080]

Claims (10)

  1. Verfahren zum Polieren einer Halbleiterscheibe, umfassend ein Polieren einer Seite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, das fest gebundene Abrasivstoffe enthält, während ein Poliermittel zwischen die zu polierende Seite der Halbleiterscheibe und das Poliertuch gebracht wird, dadurch gekennzeichnet, dass die Halbleiterscheibe während des Polierens mittels eines auf einem Carrier befestigten Haltesystems, das eine ausgekleidete Aussparung in der Größe der aufzunehmenden Halbleiterscheibe umfasst, mit der nicht zu polierenden Seite mittels Adhäsion in der Aussparung gehalten und der Carrier so geführt wird, dass die Halbleiterscheibe während des Polierens zeitweilig mit einem Teil ihrer Fläche über die Oberfläche des Poliertuchs hinausragt.
  2. Verfahren zum beidseitigen Polieren einer Halbleiterscheibe, umfassend folgende Schritte in der angegebenen Reihenfolge: a) Polieren einer Rückseite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, das fest gebundene Abrasivstoffe enthält, wobei während des Polierschrittes eine Poliermittellösung, die frei von Feststoffen ist, zwischen die Rückseite der Halbleiterscheibe und das Poliertuch gebracht wird; b) Abtragspolitur der Vorderseite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, das fest gebundene Abrasivstoffe enthält, wobei während des Polierschrittes eine Poliermittellösung, die frei von Feststoffen ist, zwischen die Vorderseite der Halbleiterscheibe und das Poliertuch gebracht wird; c) Entfernen der Mikrorauhigkeit von der Vorderseite der Halbleiterscheibe durch Polieren der Vorderseite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, wobei während des Polierschrittes eine Poliermittelsuspension, die Abrasivstoffe enthält, zwischen die Vorderseite der Halbleiterscheibe und das Poliertuch gebracht wird; d) Endpolitur der Vorderseite der Halbleiterscheibe durch Polieren der Vorderseite der Halbleiterscheibe mittels eines auf einem Polierteller befestigten Poliertuchs, das keinen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittelsuspension, die Abrasivstoffe enthält, zwischen die Vorderseite der Halbleiterscheibe und das Poliertuch gebracht wird; dadurch gekennzeichnet, dass die Halbleiterscheibe wenigstens bei den Schritten a) bis c) mittels eines auf einem Carrier befestigten Haltesystems, das eine ausgekleidete Aussparung in der Größe der aufzunehmenden Halbleiterscheibe umfasst, mit der nicht zu polierenden Seite mittels Adhäsion in der Aussparung gehalten wird und der Carrier so geführt wird, dass die Halbleiterscheibe während des Polierens zeitweilig mit einem Teil ihrer Fläche über die Oberfläche des Poliertuchs hinausragt.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Aussparung des Haltesystems von einem Ring begrenzt ist, das Haltesystem keinerlei mit Druck beaufschlagbare Druckkammern aufweist und der Ring nicht mit einem Anpressdruck gegen das Poliertuch gepresst wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Oberfläche der Aussparung des Haltesystems, die mit der nicht zu polierenden Seite der Halbleiterscheibe in Berührung kommt und eine Auflagefläche der Halbleiterscheibe darstellt, ein druckempfindliches Adhäsiv umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Auflagefläche des Haltesystems ein weiches Material, vorzugsweise ein Polyurethan einer Härte von 20–90 nach Shore A, umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Auflagefläche des Haltesystems vor Einbringen der Halbleiterscheibe in die Aussparung des Haltesystems angefeuchtet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterscheibe während der Politur zeitweilig teilflächig über den Rand des Poliertuchs hinausragt, um bei der Politur eine umfassende Nutzung der gesamten Oberfläche des Poliertuchs zu erreichen.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei in Schritt c) ebenfalls ein Poliertuch verwendet wird, das gebundenen Abrasivstoff enthält.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei in Schritt c) ein Poliertuch verwendet wird, das keine gebundenen Abrasivstoffe enthält
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Abrasive der Abrasive enthaltenden Poliertücher ausgewählt sind aus der Gruppe bestehend aus Partikeln von Oxiden der Elemente Cer, Aluminium, Silicium oder Zirkon oder Partikeln von Hartstoffen wie Siliciumcarbid, Bornitrid oder Diamant enthalten.
DE102009051007A 2009-10-28 2009-10-28 Verfahren zum Polieren einer Halbleiterscheibe Expired - Fee Related DE102009051007B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102009051007A DE102009051007B4 (de) 2009-10-28 2009-10-28 Verfahren zum Polieren einer Halbleiterscheibe
SG201006281-8A SG170663A1 (en) 2009-10-28 2010-08-30 Method for polishing a semiconductor wafer
CN201010296792.3A CN102049723B (zh) 2009-10-28 2010-09-27 抛光半导体晶片的方法
US12/897,063 US20110097974A1 (en) 2009-10-28 2010-10-04 Method for polishing a semiconductor wafer
TW099134364A TWI421934B (zh) 2009-10-28 2010-10-08 拋光半導體晶圓的方法
JP2010241303A JP2011103460A (ja) 2009-10-28 2010-10-27 半導体ウェハの研磨方法
US13/792,295 US8647173B2 (en) 2009-10-28 2013-03-11 Method for polishing a semiconductor wafer
JP2013154398A JP2013214784A (ja) 2009-10-28 2013-07-25 半導体ウェハの研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009051007A DE102009051007B4 (de) 2009-10-28 2009-10-28 Verfahren zum Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102009051007A1 true DE102009051007A1 (de) 2011-05-05
DE102009051007B4 DE102009051007B4 (de) 2011-12-22

Family

ID=43828687

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009051007A Expired - Fee Related DE102009051007B4 (de) 2009-10-28 2009-10-28 Verfahren zum Polieren einer Halbleiterscheibe

Country Status (6)

Country Link
US (2) US20110097974A1 (de)
JP (2) JP2011103460A (de)
CN (1) CN102049723B (de)
DE (1) DE102009051007B4 (de)
SG (1) SG170663A1 (de)
TW (1) TWI421934B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010005904A1 (de) 2010-01-27 2011-07-28 Siltronic AG, 81737 Verfahren zur Herstellung einer Halbleiterscheibe

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102294649A (zh) * 2011-09-07 2011-12-28 清华大学 化学机械抛光方法
CN102320026A (zh) * 2011-09-07 2012-01-18 清华大学 化学机械抛光方法
CN102294647A (zh) * 2011-09-07 2011-12-28 清华大学 化学机械抛光方法
KR101295921B1 (ko) * 2011-11-07 2013-08-13 주식회사 엘지실트론 연마패드의 표면처리방법 및 이를 이용한 웨이퍼의 연마방법
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
CN103203681B (zh) * 2013-04-07 2015-04-29 大连理工大学 一种ii-vi族软脆晶体研磨抛光方法
JP6696756B2 (ja) * 2014-11-13 2020-05-20 富士紡ホールディングス株式会社 保持具及びその製造方法
JP6447472B2 (ja) * 2015-11-26 2019-01-09 株式会社Sumco ウェーハ研磨方法
CN106992112A (zh) * 2016-01-21 2017-07-28 苏州新美光纳米科技有限公司 超薄晶片的抛光方法
CN106584227A (zh) * 2016-12-01 2017-04-26 大连液压件有限公司 工件单面加工装置及工艺
JP7046495B2 (ja) * 2017-03-27 2022-04-04 富士紡ホールディングス株式会社 保持具及び保持具の製造方法
CN109129028B (zh) * 2017-06-15 2021-11-12 北京天科合达半导体股份有限公司 一种高效的碳化硅晶片的加工方法
CN107139067A (zh) * 2017-07-14 2017-09-08 青岛嘉星晶电科技股份有限公司 一种控制蓝宝石晶片抛光ttv/ltv的方法及装置
CN107498462A (zh) * 2017-07-31 2017-12-22 安庆市晶科电子有限公司 一种具有弹性限位机构的晶体生产用治具
JP6822432B2 (ja) * 2018-02-23 2021-01-27 株式会社Sumco ウェーハの片面研磨方法
JP6947135B2 (ja) * 2018-04-25 2021-10-13 信越半導体株式会社 研磨装置、ウェーハの研磨方法、及び、ウェーハの製造方法
CN109397070A (zh) * 2018-10-24 2019-03-01 中国科学院上海技术物理研究所 一种磷化铟晶圆片及其外延晶圆片的衬底抛光模具
CN114260820A (zh) * 2021-12-30 2022-04-01 西安奕斯伟材料科技有限公司 一种抛光头和抛光设备

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992013680A1 (en) 1991-02-06 1992-08-20 Minnesota Mining And Manufacturing Company A structured abrasive article
US5267418A (en) 1992-05-27 1993-12-07 International Business Machines Corporation Confined water fixture for holding wafers undergoing chemical-mechanical polishing
US5549511A (en) 1994-12-06 1996-08-27 International Business Machines Corporation Variable travel carrier device and method for planarizing semiconductor wafers
US5944590A (en) 1995-11-14 1999-08-31 Nec Corporation Polishing apparatus having retainer ring rounded along outer periphery of lower surface and method of regulating retainer ring to appropriate configuration
WO1999055491A1 (en) 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US6033292A (en) 1997-05-28 2000-03-07 Tokyo Seimitsu Co., Ltd. Wafer polishing apparatus with retainer ring
EP1029633A1 (de) 1998-12-30 2000-08-23 Applied Materials, Inc. Trägerplatte mit einstellbarem Druck und einstellbarer Oberfläche für eine chemisch-mechanische Poliervorrichtung
EP1050369A2 (de) * 1999-04-29 2000-11-08 Ebara Corporation Verfahren und Vorrichtung zum Polieren von Werkstücken
US6293850B1 (en) 1997-09-01 2001-09-25 United Microelectronics Corp. Chemical-mechanical polish machines and fabrication process using the same
EP1261020A1 (de) * 2000-10-26 2002-11-27 Shin-Etsu Handotai Co., Ltd Halbleiterscheibenherstellungsmethode, poliermaschine und halbleiterscheibe
JP2003188126A (ja) 2001-12-20 2003-07-04 Sumitomo Mitsubishi Silicon Corp ワックスレスマウント式研磨方法およびその装置
JP2003188127A (ja) 2001-12-20 2003-07-04 Sumitomo Mitsubishi Silicon Corp ワックスレスマウント式研磨方法およびその装置
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
WO2003074228A1 (en) 2002-01-17 2003-09-12 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
EP1717001A1 (de) 2005-04-25 2006-11-02 Nippei Toyama Corporation Verfahren zur Herstellung von Halbleitern, Verfahren um sie zu schneiden und Drahtsäge dafür
DE102007035266A1 (de) 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102008053610A1 (de) 2008-10-29 2010-07-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037403B1 (en) * 1992-12-28 2006-05-02 Applied Materials Inc. In-situ real-time monitoring technique and apparatus for detection of thin films during chemical/mechanical polishing planarization
JPH08174411A (ja) * 1994-12-22 1996-07-09 Ebara Corp ポリッシング装置
JPH1187286A (ja) * 1997-09-05 1999-03-30 Lsi Logic Corp 半導体ウエハの二段階式化学的機械的研磨方法及び装置
JPH11300607A (ja) * 1998-04-16 1999-11-02 Speedfam-Ipec Co Ltd 研磨装置
US6117779A (en) * 1998-12-15 2000-09-12 Lsi Logic Corporation Endpoint detection method and apparatus which utilize a chelating agent to detect a polishing endpoint
US6290578B1 (en) * 1999-10-13 2001-09-18 Speedfam-Ipec Corporation Method for chemical mechanical polishing using synergistic geometric patterns
JP2001225261A (ja) * 2000-02-16 2001-08-21 Ebara Corp ポリッシング装置
US6387289B1 (en) 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
JP3791302B2 (ja) 2000-05-31 2006-06-28 株式会社Sumco 両面研磨装置を用いた半導体ウェーハの研磨方法
US6609950B2 (en) * 2000-07-05 2003-08-26 Ebara Corporation Method for polishing a substrate
JP4493296B2 (ja) * 2002-07-26 2010-06-30 日東電工株式会社 加工用粘着シートとその製造方法
JP2007088193A (ja) * 2005-09-22 2007-04-05 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2008023655A (ja) * 2006-07-21 2008-02-07 Toshiba Corp 研磨方法及び研磨パッド
JP2007274012A (ja) * 2007-07-23 2007-10-18 Sumco Corp ワックスレスマウント式研磨方法
JP4732423B2 (ja) * 2007-11-13 2011-07-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US8323075B2 (en) * 2007-11-21 2012-12-04 Shin-Etsu Handotai Co., Ltd. Polishing head, polishing apparatus and method for demounting workpiece
JP5248127B2 (ja) * 2008-01-30 2013-07-31 株式会社荏原製作所 研磨方法及び研磨装置

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992013680A1 (en) 1991-02-06 1992-08-20 Minnesota Mining And Manufacturing Company A structured abrasive article
US5267418A (en) 1992-05-27 1993-12-07 International Business Machines Corporation Confined water fixture for holding wafers undergoing chemical-mechanical polishing
US5549511A (en) 1994-12-06 1996-08-27 International Business Machines Corporation Variable travel carrier device and method for planarizing semiconductor wafers
US5944590A (en) 1995-11-14 1999-08-31 Nec Corporation Polishing apparatus having retainer ring rounded along outer periphery of lower surface and method of regulating retainer ring to appropriate configuration
US6033292A (en) 1997-05-28 2000-03-07 Tokyo Seimitsu Co., Ltd. Wafer polishing apparatus with retainer ring
US6293850B1 (en) 1997-09-01 2001-09-25 United Microelectronics Corp. Chemical-mechanical polish machines and fabrication process using the same
WO1999055491A1 (en) 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
EP1029633A1 (de) 1998-12-30 2000-08-23 Applied Materials, Inc. Trägerplatte mit einstellbarem Druck und einstellbarer Oberfläche für eine chemisch-mechanische Poliervorrichtung
EP1050369A2 (de) * 1999-04-29 2000-11-08 Ebara Corporation Verfahren und Vorrichtung zum Polieren von Werkstücken
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
EP1261020A1 (de) * 2000-10-26 2002-11-27 Shin-Etsu Handotai Co., Ltd Halbleiterscheibenherstellungsmethode, poliermaschine und halbleiterscheibe
JP2003188126A (ja) 2001-12-20 2003-07-04 Sumitomo Mitsubishi Silicon Corp ワックスレスマウント式研磨方法およびその装置
JP2003188127A (ja) 2001-12-20 2003-07-04 Sumitomo Mitsubishi Silicon Corp ワックスレスマウント式研磨方法およびその装置
WO2003074228A1 (en) 2002-01-17 2003-09-12 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
EP1717001A1 (de) 2005-04-25 2006-11-02 Nippei Toyama Corporation Verfahren zur Herstellung von Halbleitern, Verfahren um sie zu schneiden und Drahtsäge dafür
DE102007035266A1 (de) 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102008053610A1 (de) 2008-10-29 2010-07-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010005904A1 (de) 2010-01-27 2011-07-28 Siltronic AG, 81737 Verfahren zur Herstellung einer Halbleiterscheibe
US8529315B2 (en) 2010-01-27 2013-09-10 Siltronic Ag Method for producing a semiconductor wafer

Also Published As

Publication number Publication date
CN102049723B (zh) 2013-08-14
DE102009051007B4 (de) 2011-12-22
US8647173B2 (en) 2014-02-11
JP2013214784A (ja) 2013-10-17
CN102049723A (zh) 2011-05-11
TWI421934B (zh) 2014-01-01
US20130189904A1 (en) 2013-07-25
TW201117281A (en) 2011-05-16
US20110097974A1 (en) 2011-04-28
SG170663A1 (en) 2011-05-30
JP2011103460A (ja) 2011-05-26

Similar Documents

Publication Publication Date Title
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030294B4 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102007035266B4 (de) Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE10196115B4 (de) Verfahren zum Polieren eines Halbleiterwafers
DE102009051008B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102010013520B4 (de) Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102009038941B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE112014006377T5 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE102007056122A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE102009030297B3 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009025242B4 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102010010885B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102010013519B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102013210057A1 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102012214998B4 (de) Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE102012206708A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009047927A1 (de) Läuferscheibe und Verfahren zur Politur einer Halbleiterscheibe
DE102012201516A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
WO2011128217A1 (de) Verfahren zur herstellung einer halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120323

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee