KR20100138736A - 반도체 웨이퍼의 양면 폴리싱 가공 방법 - Google Patents

반도체 웨이퍼의 양면 폴리싱 가공 방법 Download PDF

Info

Publication number
KR20100138736A
KR20100138736A KR1020100033894A KR20100033894A KR20100138736A KR 20100138736 A KR20100138736 A KR 20100138736A KR 1020100033894 A KR1020100033894 A KR 1020100033894A KR 20100033894 A KR20100033894 A KR 20100033894A KR 20100138736 A KR20100138736 A KR 20100138736A
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor wafer
abrasive
double
pad
Prior art date
Application number
KR1020100033894A
Other languages
English (en)
Other versions
KR101139054B1 (ko
Inventor
위르겐 슈반드네르
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20100138736A publication Critical patent/KR20100138736A/ko
Application granted granted Critical
Publication of KR101139054B1 publication Critical patent/KR101139054B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Polishing Bodies And Polishing Tools (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

본 발명은 반도체 웨이퍼의 양면 폴리싱 가공 방법에 관한 것으로, 이 방법은 제1 단계에서 고정 연마재를 갖는 폴리싱 패드를 이용하여 반도체 웨이퍼의 전면을 폴리싱 가공하는 동시에, 연마재가 없는 폴리싱 패드를 이용하여 반도체 웨이퍼의 배면을 폴리싱 가공하되, 이 동안에 연마재를 함유한 폴리싱제를 폴리싱 패드와 반도체 웨이퍼의 배면 사이에 도입하며, 이어서 반도체 웨이퍼를 뒤집은 후에, 제2 단계에서 고정 연마재를 갖는 폴리싱 패드를 이용하여 반도체 웨이퍼의 배면을 폴리싱 가공하는 동시에, 연마재가 없는 폴리싱 패드를 이용하여 반도체 웨이퍼의 전면을 폴리싱 가공하되, 이 동안에 연마재를 함유한 폴리싱제를 폴리싱 패드와 반도체 웨이퍼의 전면 사이에 도입하는 것을 포함한다.

Description

반도체 웨이퍼의 양면 폴리싱 가공 방법{METHOD OF THE DOUBLE SIDED POLISHING OF A SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼의 양면 폴리싱 가공 방법에 관한 것이다.
특히, 본 발명은 다음 기술 세대의 반도체 웨이퍼, 주로 450㎜의 직경을 갖는 웨이퍼를 양면 폴리싱 가공하기 위한 것이다. 현재, 전자 소자 산업에서 가장 까다로운 용례에 대해 직경 300㎜의 폴리싱 또는 에피택시 코팅 실리콘 웨이퍼가 주로 이용되고 있다. 450㎜의 기판 직경을 갖는 실리콘 웨이퍼는 개발 중에 있다.
전자 소자 산업에서 마이크로프로세서든 메모리 칩이든 간에 소자를 제조하는 데에 대형 기판을 요구하는 근본적인 이유는 그 기판들이 보증하는 막대한 경제적 이점에 있다. 반도체 산업에서는 오랫동안 이용 가능한 기판 면적에 집중, 다시 말해 개개의 기판에 얼마나 많은 개수의 소자, 즉 논리 칩(logic chips)이나 메모리 칩을 수용시킬 수 있는 지에 주의를 기울이는 것이 통상적이었다. 이는, 소자 제조업자들의 다양한 처리 단계들이 전체 기판을 목표로 하고 있지만 기판을 구조화, 즉 나중에 개별 칩으로 될 소자 구조를 생성하기 위한 개별 단계들 또한 존재하며, 이에 따라 이들 두 그룹의 처리 단계들에 대한 생산 비용이 정말로 특히 기판 크기에 의해 결정되고 있다는 점과 관련이 있다. 기판의 크기는 매우 상당한 정도로 1개의 소자당 생산 비용에 영향을 미치며, 이에 따라 경제적으로 상당히 중요하다.
그러나, 기판의 직경이 증가하게 되면, 크고 때로는 완전히 새로워 지금까지 몰랐던 기술적 문제점을 수반하게 된다. 결국, 순수 기계적 프로세스(소잉, 연삭, 래핑)이든, 화학적 프로세스(에칭, 세정)이든, 사실상 화학-기계적 프로세스(폴리싱)이든, 열적 프로세스(에피택시, 어닐링)이든 관계없이 모든 처리 단계들에 대한 완전한 수정은 물론 부분적으로는 이들에 이용되는 기계 및 시스템(장비)에 대해서도 수정이 필요하다.
본 발명은 반도체 웨이퍼로 메모리 칩을 제조하고자 하는 경우의 마지막 필수 처리 단계로서 반도체 웨이퍼를 폴리싱 가공하거나, 그 웨이퍼를 최신 마이크로프로세서를 제조하기 위한 소위 에피 웨이퍼(epi wafer)로서 이용하고자 하는 경우에 웨이퍼의 에피택시 처리에 선행하는 대체로 마지막에서 두 번째의 필수 처리 단계로서 반도체 웨이퍼를 폴리싱 가공하는 것에 초점을 맞추고 있다.
반도체 웨이퍼의 제조에 있어서, 웨이퍼의 에지로부터 2㎜ 이하의 거리의 영역 내에서 충분히 양호한 에지 기하학적 형상과 나노토폴로지를 달성하는 것이 특히 중요하다.
나노토폴로지는 통상 2㎜×2㎜의 면적을 갖는 정사각형 측정 윈도우에 기초한 높이 편차 PV(peak to valley : 피크 대 밸리)로서 나타낸다.
"나노토폴로지(nanotopology)" 또는 "나노토포그래피(nanotopography)"란 용어는 SEMI(Semiconductor Equipment and Materials International : 세계 반도체 장비 재료 협회)에 따르면 0.2 내지 20㎜의 공간 파장 범위에서 "일정 품질 영역"(fixed quality area : FQA, 제품 사양서에 명기된 특성을 충족해야하는 표면 영역) 내에서 전체 웨이퍼 전면의 평탄도 편차를 의미하는 것으로서 정의되고 있다. 이러한 나노토폴로지는 상이한 크기의 측정 필드를 갖고 중첩시키면서 전체 웨이퍼 표면을 완전히 스캐닝함으로써 측정된다. 이들 측정 필드에서 확인된 표면 높이 편차(피크 대 밸리)들 중 어느 것도 전체 웨이퍼를 위해 요구되는 최대값을 초과하는 것이 허용되지 않는다. 이러한 측정 필드 크기는 사양에 따라 정해지는 것으로 예를 들면 2×2㎟, 5×5㎟, 및 10×10㎟로 정해진다.
일반적으로, 반도체 웨이퍼의 최종 나노토폴로지는 폴리싱 프로세스에 의해 생성된다. 반도체 웨이퍼의 평탄도를 개선하기 위해, 반도체 웨이퍼의 전면과 배면을 동시에 폴리싱 가공하는 장비 및 방법이 제시되었고 더 개발되고 있다.
소위 양면 폴리싱 가공(double sided polishing : DSP)이 예를 들면 US 3691694에 개시되어 있다. EP 208315B1에 기재된 바와 같은 양면 폴리싱 가공의 실시예에 따르면, 적절한 치수로 된 리세스를 갖는 금속 또는 플라스틱제 "캐리어 플레이트" 또는 "템플릿" 내의 반도체 웨이퍼를 폴리싱 패드로 덮인 2개의 회전하는 폴리싱 플레이트 사이에서 기계 및 프로세스 파리미터에 따라 미리 정해지는 경로를 따라 폴리싱 졸이 존재하는 상태에서 이동시킴으로써 폴리싱 가공을 하고 있다.
양면 폴리싱 가공 단계는 또한 예를 들면 DE 10004578C1에 기재된 바와 같이 60 내지 90의 경도(쇼어 A 경도)를 갖는 균질한 다공성 폴리머 포옴(foam)으로 이루어진 폴리싱 패드를 갖고 통상 수행된다. 그 특허 문헌에서는 상부 폴리싱 플레이트에 접착된 폴리싱 패드에는 채널의 네트워크가 퍼져있게 하고 하부 폴리싱 플레이트에 접착된 폴리싱 패드는 그러한 텍스쳐 없이 매끈한 표면을 갖는 것으로 개시하고 있다. 이러한 조치는 한편으로는 폴리싱 가공 동안에 이용되는 폴리싱제의 균질한 분배를 보장하고, 다른 한편으로는 폴리싱 완료 후에 상부 폴리싱 플레이트를 들어올릴 때에 반도체 웨이퍼가 상부 폴리싱 패드에 들러붙은 것을 방지하고자한 것이다.
양면 폴리싱 가공의 경우에, 반도체 웨이퍼의 배면이 하부 폴리싱 플레이트 상에 놓이도록 반도체 웨이퍼를 캐리어 플레이트의 리세스 내에 배치한다.
종래 기술에서는 DSP 외에도, 결함을 제거하고 표면 거칠기를 감소시키기 위해 소위 CMP 폴리싱 가공 또한 필요하다. CMP의 경우, DSP보다 연질의 폴리싱 패드가 이용된다. 게다가, CMP에 의해서는 반도체 웨이퍼의 단지 한쪽 면, 즉 나중에 소자를 제조하고자 하는 쪽의 면만을 폴리싱 가공한다. 종래 기술은 또한 다듬질 폴리싱을 언급하고 있다. CMP 방법은 예를 들면 US 2002-0077039 및 US 2008-0305722에 개시되어 있다.
WO 99/55491 A1에서는 연마재가 고정되어 있는 폴리싱 패드를 이용하는 제1 FAP(fixed-abrasive polishing : 고정 연마재 폴리싱) 폴리싱 단계와, 이 후의 제2 CMP(chemical-mechanical polishing : 화학기계적 폴리싱) 폴리싱 단계를 갖는 2단계 폴리싱 방법을 이용하고 있다. CMP의 경우(DSP의 경우와 마찬가지), FAP 폴리싱과 달리 폴리싱 패드는 어떠한 고정 연마재 물질도 갖고 있지 않다. CMP의 경우, DSP 단계와 같이 현탁액 형태의 연마재 물질이 실리콘 웨이퍼와 폴리싱 패드 사이에 도입된다. 그러한 2단계 폴리싱 가공 방법은 특히 기판의 폴리싱된 표면 상에 FAP 단계가 남긴 스크래치를 제거하는 데에 이용되고 있다.
독일 특허 출원 DE 102 007 035 266 A1에서는, 하나의 폴리싱 단계에서는 미결합 연마재 물질을 고상 성분으로서 함유한 폴리싱제 현탁액을 기판과 폴리싱 패드 사이에 도입하는 반면, 제2의 폴리싱 단계에서는 그 폴리싱제 현탁액을 고상 성분이 없는 폴리싱제 용액으로 대체한다는 점에서 차이가 있는 FAP 형태의 2개의 폴리싱 단계를 포함하는, 실리콘 재료의 기판의 폴리싱 방법에 대해 기술하고 있다.
종래 기술에서 공지되어 있는 양면 폴리싱 가공한 후에 다듬질 CMP 폴리싱 가공하는 방식은 에지 기하학적 형상 및 나노토폴로지에 대한 장래의 요건을 충족하지 못하여, 450㎜의 기판 직경을 갖는 웨이퍼를 처리하는 데에 부적합한 것으로 확인되었다.
이러한 문제점들로부터 본 발명의 목적이 비롯되었다.
본 발명의 목적은, 제1 단계에서 고정 연마재를 갖는 폴리싱 패드를 이용하여 반도체 웨이퍼의 전면을 폴리싱 가공하는 동시에, 연마재가 없는 폴리싱 패드를 이용하여 반도체 웨이퍼의 배면을 폴리싱 가공하되, 이 동안에 연마재를 함유한 폴리싱제를 폴리싱 패드와 반도체 웨이퍼의 배면 사이에 도입하며, 이어서 반도체 웨이퍼를 뒤집은 후에, 제2 단계에서 고정 연마재를 갖는 폴리싱 패드를 이용하여 반도체 웨이퍼의 배면을 폴리싱 가공하는 동시에, 연마재가 없는 폴리싱 패드를 이용하여 반도체 웨이퍼의 전면을 폴리싱 가공하되, 이 동안에 연마재를 함유한 폴리싱제를 폴리싱 패드와 반도체 웨이퍼의 전면 사이에 도입하는 것을 포함하는 반도체 웨이퍼의 양면 폴리싱 가공 방법에 의해 달성된다.
따라서, 본 발명은 FAP 폴리싱과 CMP 폴리싱이 우선 전면/배면에 동시에 이루어진 후에 배면/전면에 동시에 이루어진다는 점에서 조합된 동시 양면 폴리싱 가공 방법을 제공한다. 이러한 신규의 방법은 종래의 DSP 단계 및 그 후의 별도의 CMP 단계를 제거할 수 있다.
본 발명은 반도체 웨이퍼의 양면 폴리싱 가공을 위한 기존의 장비에서, 예를 들면 독일 렌츠부르크에 소재한 Peter Wolters사로부터 구매 가능한 AC2000 타입의 양면 폴리싱 기계에서 수행될 수 있다.
이러한 폴리싱 기계에는 캐리어 플레이트를 구동하도록 외부 휘일과 내부 휘일을 연동시키는 핀이 마련되어 있다. 이러한 장비는 하나 이상의 캐리어 플레이트를 위해 구성될 수 있다. 보다 많은 처리량을 위해서는 예를 들면 캐리어 플레이트들이 장비의 중심을 중심으로 유성형 경로(planetary path) 상에서 이동하는 DE 100 07 390 A1에 개시된 장비와 같이 복수의 캐리어 플레이트를 갖는 장비가 바람직하다. 그 장비는 수평으로 자유로이 회전할 수 있고 폴리싱 패드로 덮여 있는 하부 폴리싱 패드 및 상부 폴리싱 패드를 포함한다. 폴리싱 가공 중에, 반도체 웨이퍼는 2개의 폴리싱 플레이트의 사이에서 캐리어 플레이트의 리세스 내에 배치되고, 그 폴리싱 플레이트들은 폴리싱제가 계속 공급되고 있는 동안에 회전하면서 반도체 웨이퍼에 특정 폴리싱 압력을 가하게 된다. 캐리어 플레이트는 또한 바람직하게는 캐리어 플레이트의 둘레 상의 치형과 맞물리는 회전 핀 링(rotating pin ring)을 통해 운동하도록 된다.
통상의 캐리어 플레이트는 3개의 반도체 웨이퍼를 유지하도록 리세스들을 포함한다. 이들 리세스의 둘레에는 반도체 웨이퍼의 취약한 에지를 특히 캐리어 플레이트 본체로부터 떨어져 나온 금속 등으로부터 보호하도록 된 상감부(inlay)가 존재한다. 캐리어 플레이트 본체는 예를 들면, 금속, 세라믹, 플라스틱, 섬유 보강 플라스틱, 또는 "다이아몬드상 탄소(diamond-like carbon)"(DLC 층)이 코팅된 금속으로 이루어질 수 있다. 그러나, 강이 바람직하고, 스테인레스 크롬강이 특히 바람직하다. 리세스는 바람직하게는 직경이 적어도 200㎜, 바람직하게는 300㎜, 특히 더 바람직하게는 450㎜이고 두께가 500 내지 1000㎛인 반도체 웨이퍼를 홀수개 유지하도록 구성된다.
사용되는 폴리싱제는 연마재를 함유한다.
연마재 물질 입자의 크기 분포는 모노모달(monomodal)형으로 이루어지는 것이 바람직하다.
평균 입자 크기는 5 내지 300㎚이고, 특히 바람직하게는 5 내지 50㎚이다.
연마재 물질은 기판 재료를 기계적으로 제거하는 재료로, 바람직하게는 알루미늄, 세륨 또는 규소 원소의 산화물 중 1종 이상으로 이루어진다.
폴리싱제 현탁액 내의 연마재 물질의 비율은 바람직하게는 0.25 내지 20중량%, 특히 바람직하게는 0.25 내지 1중량%이다.
폴리싱제 현탁액으로서는 콜로이달 상태로 분산된 실리카를 이용하는 것이 특히 바람직하다.
예를 들면, Bayer AG사의 Levasil
Figure pat00001
및 Fujimi사의 Glanzox 3900
Figure pat00002
과 같은 수성 폴리싱제가 이용될 수 있다.
폴리싱제는 바람직하게는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 수산화테트라메틸암모늄(TMAH)과 같은 첨가제를 함유할 수 있다.
그러나, 폴리싱제 현탁액은 예를 들면 습윤제 및 계면활성제와 같은 표면 활성 첨가제, 보호 콜로이드로서 기능하는 안정화제, 방부제, 살균제, 알코올 및 격리제(sequestrants)와 같은 1종 이상의 추가적인 첨가제를 함유할 수 있다.
본 발명에 따른 방법에 있어서, 연마재 물질이 결합되어 있는 폴리싱 패드(FAP 또는 FA 패드)가 이용된다.
적절한 연마재 물질은 예를 들면 세륨, 알루미늄, 규소, 또는 지르코늄 원소의 산화물의 입자와, 탄화규소, 질화 붕소 및 다이아몬드와 같은 경질 물질의 입자를 포함한다.
특히 적합한 폴리싱 패드는 복제된 미세구조에 의해 부여되는 표면 토폴로지를 갖는다. 그러한 미세구조("포스트")는 예를 들면 원통형 또는 다각형 단면을 갖는 칼럼 형상이나 피라미드 또는 절두 피라미드 형상으로 이루어질 수 있다.
그러한 폴리싱 패드에 대한 보다 상세한 설명은 예를 들면 WO 92/13680 A1 및 US 2005/227590 A1에 포함되어 있다.
예를 들면 US 6602117 B1에 기재된 바와 같은 세륨 산화물 연마재가 고정되어 있는 폴리싱 패드를 이용하는 것이 특히 더 바람직하다.
사용되는 FAP 폴리싱 패드의 입자 크기(고정 연마재/입자의 크기)는 0.1㎛ 이상 1.0㎛ 이하가 바람직하다.
0.1 내지 0.6㎛의 입자 크기가 특히 바람직하다.
0.1 내지 0.25㎛의 입자 크기가 특히 더 바람직하다.
하나의 폴리싱 플레이트에는 그러한 폴리싱 패드가 장착된다.
제2의 폴리싱 플레이트는 통상의 CMP 폴리싱 패드를 구비한다.
이용되는 CMP 폴리싱 패드는 다공성 매트릭스를 갖는 폴리싱 패드이다.
폴리싱 패드는 바람직하게는 열가소성 또는 열경화성 폴리머로 이루어진다. 그 재료로는 예를 들면 폴리우레탄, 폴리카보네이트, 폴리아미드, 폴리아크릴레이트, 폴리에스테르 등의 다양한 물질을 예상할 수 있다.
폴리싱 패드는 바람직하게는 고상의 미세다공성 폴리우레탄을 포함한다.
폴리머를 함침시킨 포옴 플레이트나 펠트 또는 섬유 기재로 이루어진 폴리싱 패드를 이용하는 것도 바람직할 수 있다.
코팅/함침 폴리싱 패드는 또한 기재와 코팅에서 공극의 분포와 공극의 크기가 서로 다르도록 구성할 수도 있다.
폴리싱 패드는 실질적으로 편평하거나, 구멍이 뚫려 있을 수 있다.
폴리싱 패드의 공극률을 제어하기 위해, 충전재가 폴리싱 패드 내에 도입될 수 있다.
구매 가능한 폴리싱 패드로는 예를 들면 Rodel Inc.사의 SPM 3100이나, Rohm & Hass사의 IC1000TM, PolytexTM 또는 SUBATM이라는 상표의 패드 및 DCP 계열의 패드가 있다.
반도체 웨이퍼는 바람직하게는 실리콘, 실리콘-게르마늄, 이산화 실리콘, 질화 실리콘, 비화 갈륨, 또는 기타 소위 Ⅲ-Ⅴ족 반도체의 웨이퍼이다.
예를 들면, 쵸크랄스키법이나 플로팅존법에 의해 결정 성장된 단결정 형태의 실리콘을 이용하는 것이 바람직하다.
(100), (110), 또는 (111) 결정 배향을 갖는 실리콘이 특히 바람직하다.
본 발명의 시작 제품은, 공지의 방식으로 결정으로부터 절단하여 그 에지를 라운드 처리하고 선택적으로 추가적인 처리를 거친 다양한 반도체 웨이퍼이다. 이 반도체 웨이퍼는 래핑, 연삭, 에칭, 폴리싱 가공되거나, 에피택시 코팅 또는 기타 방식으로 코팅된 표면을 구비할 수 있다.
전술한 바와 같이, 예를 들어 독일 렌츠부르크에 소재한 Peter Wolters사로부터의 AC2000 타입과 같은 양면 폴리싱 가공 기계에서 본 발명에 따라 폴리싱 가공을 수행하는 경우에, 기하학적 형상을 결정하는 폴리싱 가공과 표면 품질을 결정하는 폴리싱 가공 모두가 한가지 타입의 기계에서 전적으로 수행될 수 있다는 점에서 종래 기술에서 필수적이었던 단면 다듬질 폴리싱 가공(CMP)을 배제할 수 있다.
종래 기술에서 일차 폴리싱(stock polishing) 및 다듬질 폴리싱 가공(DSP 및 CMP)을 서로 개별적으로 상이한 폴리싱 가공 기계에서 수행하여 왔다. 종래 기술에서는 반도체 웨이퍼의 전면만을 CMP에 의해 폴리싱 가공하였다.
웨이퍼의 최적의 기하학적 형상, 그 중에서도 특히 에지의 기하학적 형상(에지 롤-오프 제거)을 달성하기 위해, 유성 운동을 이용한 동시 양면 폴리싱 가공과 더불어, 고정 연마재 폴리싱 패드와 CMP 폴리싱 패드를 조합하여 이용함으로써, 고정 연마재 폴리싱 가공은 오버행(overhang)을 이루게 선택적으로 구성될 수 있는 경질 패드로 인해 실리카 졸을 함유한 성분 없이도 필요한 폴리싱에 의한 재료 제거를 달성할 수 있게 하고, 또한, 반도체 웨이퍼의 에지 영역에 조심성 있게 영향을 미칠 수 있다는 점에서 이점을 제공한다.
게다가, CMP 폴리싱 가공은, 폴리싱 플레이트들 중 하나에 CMP 폴리싱 패드를 장착하고 그쪽에서 CMP 단계가 이루어지게 함으로써, 동시 양면 폴리싱 가공의 범위 내에 용이하게 통합될 수 있다.
본 발명에 따른 양면 폴리싱 가공은 2개의 하위 폴리싱 단계로 이루어지며, 이들 하위 단계들 사이에 웨이퍼를 뒤집는다.
전체 폴리싱 프로세스가 한가지 타입의 폴리싱 가공 기계에서 수행된다는 점은 전체 프로세스 순서를 상당히 단순화시키고 공간 요건을 저감시킨다.
에지 폴리싱 가공은 본 발명에 따른 양면 폴리싱 가공 전에, 양면 폴리싱 가공의 2개의 하위 폴리싱 단계들 사이에, 심지어는 양면 폴리싱 가공의 완료 후에 수행될 수 있다.
이를 위해, 중심 회전 운동하는 실리콘 웨이퍼의 에지가 특정 힘(인가 압력)에 의해 중심 회전 운동하는 폴리싱 드럼에 대해 압박된다. 이러한 에지 폴리싱 가공 방법은 US 5,989,105로부터 공지되어 있으며, 여기서 폴리싱 드럼은 알루미늄 합금으로 이루어지고 폴리싱 패드를 구비하고 있다. 실리콘 웨이퍼는 통상 편평한 웨이퍼 홀더, 소위 척(chuck)에 고정된다. 실리콘 웨이퍼의 에지는 척으로부터 돌출되어, 폴리싱 드럼에 자유로이 접근할 수 있도록 된다.
이러한 종래의 에지 폴리싱 방법은 특히 반도체 웨이퍼의 에지 영역에서의 국부적 기하학적 형상에 악영향을 미친다. 이는, 비교적 "연질의 에지 폴리싱 패드"가 이용되는 경우(통상적으로 실리카 졸이 가해지는 연질 폴리싱 패드가 이용됨), 에지 자체뿐만 아니라, 반도체 웨이퍼의 전면/배면의 외측 부분도 폴리싱 가공된다는 점과 관련된 것으로, 경질의 실리콘 에지가 폴리싱제 현탁액이 가해지는 폴리싱 패드 내로 "파묻히기" 때문이라고 설명할 수 있다. 이의 효과는 구체적으로 말해 에지 영역 자체뿐만 아니라, 전면 및/또는 배면에서의 그에 인접한 영역에서도 재료가 제거된다는 점이다.
바람직하게는, 본 발명에 따른 방법에서의 반도체 웨이퍼의 에지 폴리싱 가공은 반도체 웨이퍼를 중심 회전 운동하는 척에 고정시키고, 이 척에 대해 경사져 있는 한편 고정 연마재를 포함한 폴리싱 패드를 구비한 중심 회전 운동 폴리싱 드럼과 반도체 웨이퍼를 접촉시키며, 이어서 고상 성분을 함유하지 않은 폴리싱제 용액을 계속 공급하면서 반도체 웨이퍼와 폴리싱 드럼을 서로에 압박함으로써 수행된다.
폴리싱제 용액은, 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 수산화테트라메틸암모늄(TMAH) 또는 이들 화합물의 혼합물의 수용액이나 물이 바람직하다.
폴리싱제 용액 내의 그러한 화합물의 비율은 0.01 내지 10중량%가 바람직하다.
폴리싱제 용액의 pH는 10 내지 12가 바람직하다.
폴리싱 드럼에 부착되는 에지 폴리싱 가공에 이용되는 폴리싱 패드는 바람직하게는 세륨, 알루미늄, 규소, 또는 지르코늄 원소의 산화물의 입자, 또는 탄화규소, 질화 붕소 또는 다이아몬드와 같은 경질 물질의 입자로부터 선택된 연마재 입자를 포함한다.
예를 들면, US 6602117 B1에 기재된 바와 같은 세륨 산화물 연마재가 고정되어 있는 폴리싱 패드를 이용하는 것이 특히 더 바람직하다.
연마재의 평균 입자 크기는 0.1 내지 1.0㎛가 바람직하며, 0.1 내지 0.6㎛가 특히 바람직하고, 0.1 내지 0.25㎛가 특히 더 바람직하다.
바람직하게는 2단계 에지 폴리싱 가공이 수행되며, 그 제1 에지 폴리싱 단계는 양면 폴리싱 가공의 2개의 하위 단계들 사이에 이루어지고, 제2 에지 폴리싱 단계는 전체 양만 폴리싱 가공이 종료된 후에 이루어져, 에지 폴리싱 가공이 분할에 의해 보다 정교하게 조율될 수 있게 하며, 이에 따라 특히 에지 폴리싱 가공이 반도체 웨이퍼의 국부적 에지 영역에서의 기하학적 형상을 통상 저하시키는 것으로 알려져 있다는 점에서 웨이퍼 에지의 기하학적 형상이 가능한 거의 영향을 받지 않게 할 수 있다.
바람직하게는, 제2 에지 폴리싱 단계는 연마재를 함유한 폴리싱제 현탁액을 공급하면서 수행한다.
폴리싱제 현탁액 내의 연마재 물질의 비율은 바람직하게는 0.25 내지 20중량%이다.
폴리싱제 현탁액 내의 연마재 물질은 바람직하게는 알루미늄, 세륨 또는 규소 원소의 산화물들로 이루어진 군으로부터 선택되는 1종 이상의 물질로 이루어진다.
바람직하게는 폴리싱제 현탁액은 콜로이달 상태로 분산된 실리카이다.
폴리싱제 현탁액의 pH는 바람직하게는 9 내지 11.5이다.
바람직하게는, 폴리싱제 현탁액의 pH는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 수산화테트라메틸암모늄(TMAH) 또는 이들 화합물의 혼합물로 이루어진 군으로부터 선택되는 첨가제를 도입함으로써 조절된다.
본 발명은 외측의 에지 영역에 조심성 있게 영향을 미칠 수 있고 가장자리 영역[2㎜ EE(edge exclusion) 이하의 영역, 특히 1㎜ 이하의 영역]에서의 국부적 기하학적 형상을 개선할 수 있다.
본 발명의 방법은 또한 프로세스 순서를 단순화시킨다. 일차 폴리싱 가공과 다듬질 폴리싱 가공이 하나의 폴리싱 가공 기계에서 이루어짐으로써, 전체 폴리싱 프로세스를 단축시킨다. 종래 기술에서 제공되는 CMP 폴리싱 프로세스가 제거되어, 비용적 이점을 제공한다.
예
제1 단계에서 실리콘 웨이퍼로부터의 요구되는 설정 재료 제거의 대부분이 이루어지고 제2 단계에서 실리콘 웨이퍼의 다듬질 폴리싱 가공을 수행하는 분할식 자유 부동형 양면 폴리싱 가공은 다음과 같이 이루어진다.
제1 단계에서, 전면을 상측의 FAP 폴리싱 패드에서 폴리싱 가공한다.
이와 동시에 배면을 CMP 폴리싱 패드에 의해 폴리싱 가공한다.
제1 단계와 제2 단계 사이에 웨이퍼를 뒤집는다.
제2 단계에서, 전면을 하측의 CMP 폴리싱 패드로 다듬질 폴리싱 가공하는 동시에, 배면을 상측의 FAP 폴리싱 패드에서 다듬질 폴리싱 가공한다.
이들 두 단계는 모두 유성 운동이 이루어지는 하나의 양면 폴리싱 가공 기계에서 이루어진다.
그 결과, 최적의 에지 기하학적 형상을 가지며 나노토폴로지 특성이 향상되고 그리고 가변적인 배면 거칠기를 갖는 다듬질 폴리싱 가공된 웨이퍼가 얻어진다.
상측 폴리싱 플레이트는 고정 연마재 폴리싱 패드로 덮이며, 하측 폴리싱 플레이트는 통상의 다듬질 폴리싱 패드로 덮인다.
FAP 폴리싱 패드는 그 에지에서 웨이퍼 에지의 기하학적 형상을 제어하기 위해 웨이퍼 오버행(overhang)이 달성되도록 맞춤 제작될 수 있다.
이에 의해, 에지 롤-오프(edge roll-off)를 현저히 감소시킬 수 있다. 웨이퍼의 에지에서 개선된 국부적 기하학적 형상이 얻어진다.
단계 1 :
FAP 폴리싱에 의한 웨이퍼 전면의 폴리싱 가공과 CMP 폴리싱에 의한 웨이퍼 배면의 폴리싱 가공이 동시에 이루어진다.
이러한 제1 하위 단계는 CMP 폴리싱 패드에서 일차 폴리싱 가공이 시작되도록 폴리싱 프로세스의 시작시에 종래의 방식으로, 즉 DSP 폴리싱 형태의 종래의 폴리싱 프로세스와 유사하게 콜로이달 실리카 졸계 폴리싱 슬러리(예를 들면, Bayer AG사의 Levasil
Figure pat00003
)와 알칼리 폴리싱 용액(예를 들면, K2CO3 + KOH)을 사용하여 폴리싱 프로세스를 개시함으로써 시작된다.
CMP 폴리싱 패드(다듬질 폴리싱 패드)로는 Rodel Inc.사의 SPM 3100을 이용하는 것이 바람직하다.
폴리싱 프로세스가 시작된 후에, 외부에서 공급되는 실리카 졸을 차단하여 2개의 폴리싱 패드가 이제는 알칼리 폴리싱 용액만을 받아들이게 한다.
외부로부터의 실리카 졸을 차단한 후에 연질의 CMP 패드에서 최적의 재료 제거가 이루어지도록 하기 위해, 바람직하게는 탄산칼륨(K2CO3)과 KOH 외에 특히 칼륨 실리케이트(K2SiO3)도 이용될 수 있다.
암모늄 외에, 주기율표상의 제1 주족 원소(예를 들면, 나트륨, 리튬)로부터 비롯된 양이온을 갖는 탄산염, 수산화물, 실리케이트 화합물도 예상할 수 있다.
예를 들면, 칼륨 실리케이트는 실리카의 칼륨염이다. K2SiO3의 pH는 유사한 농도의 알칼리의 경우에 K2CO3의 pH에 상응한다(pH 범위 : 11 내지 12.5).
소량의 칼륨 실리케이트를 첨가함으로써, 일단 (실리카 졸을 사용하여) "시작"되고 나면, 콜로이달 SiO2의 외부적 공급 없이 화학기계적 일차 폴리싱 가공을 유지할 수 있다.
설정 재료 제거의 대부분(>50%)에 상응하는 목표로 한 특정 재료 제거에 도달된 후에, 폴리싱 작업을 실리카 졸을 이용하여 중단하며, 이 경우에 예를 들면 다른 실리카 졸에 비해 우수한 평활화 특성을 갖는다는 점에서 Glanzox 3900*를 이용한다.
그 결과, 반도체 웨이퍼에 친수성 표면이 얻어지고, 이 친수성 표면에서는 어떠한 제어되지 않은 에칭도 발생하지 않아 평활한 표면이 얻어진다.
* Glanzox 3900은 일본의 Fujimi Incorporated사에서 농축액으로 제공하는 폴리싱제 슬러리의 제품명이다. 미희석 용액은 pH가 10.5이고, 30 내지 40㎚의 평균 입자 크기를 갖는 콜로이달 SiO2를 약 9중량% 함유하고 있다.
중간 단계 : "웨이퍼 뒤집기 단계"
반도체 웨이퍼를 뒤집어, 웨이퍼를 반대로 배치한다.
단계 2 :
FAP 폴리싱에 의한 배면 폴리싱 가공과 CMP 폴리싱(다듬질 폴리싱)에 의한 전면 폴리싱 가공을 동시에 수행하여, 결함율 및 FAP로 인한 미세 손상(FAP)을 감소시키고 전면의 표면 거칠기를 조절한다.
이러한 제2 하위 단계의 지속 시간은 한편으로는 원하는 결과가 전면(= 다듬질 폴리싱 가공된 표면)에 달성되고 다른 한편으로는 정확하게 정해진 배면 거칠기가 얻어지도록 선택되어야 할 것이다.
이 경우, 주로 Glanzox 3900 실리카 졸이 연마재 성분으로서 이용된다.
배면의 FAP 폴리싱 가공 중에 원하는 배면 거칠기를 달성하기 위해, 다음의 공정을 채용하는 것이 바람직하다.
반도체 웨이퍼가 그 배면의 편평한 표면에 걸쳐 250㎛ 이하의 공간 파장으로 나타내었을 때에 0.3 내지 4.5㎚의 넓은 범위의 평균 표면 거칠기 Ra를 갖는 것이 바람직하다. 이러한 표면 거칠기를 결정하는 데에는 250㎛ 필터를 갖는 Chapman Surface Profiler MP 2000이 적합하다(250㎛보다 긴 공간 파장 = 파형 데이터, Chapman Technical Note-TG-1, Rev-01-09 참조).
상기한 범위 내에서의 높은 쪽의 배면 거칠기가 요구되는 경우에, 0.5 내지 1.0㎛의 입자 크기를 갖는 FAP 패드를 이용하는 것이 바람직할 것이다.
낮은 쪽의 배면 거칠기가 요구되는 경우에는 0.1 내지 0.25㎛의 입자 크기를 갖는 FAP 패드를 이용하는 것이 바람직할 것이다.
배면에 원하는 표면 거칠기를 달성하기 위해, 배면에 대해 추가적으로 단면 폴리싱 가공을 수행하는 것이 유리할 수 있다. 이는 바람직하게는 3단계로 행해지며, 각 단계에서는 연마재 물질이 결합되어 있는 폴리싱 패드를 이용하여 소정 폴리싱 압력으로 실리콘 웨이퍼의 배면에 압박하되, 제1 단계에서는 고상 성분이 없는 폴리싱제를 폴리싱 패드와 실리콘 웨이퍼의 배면 사이에 도입하는 한편, 제2 및 단계에서는 연마재 물질을 함유한 폴리싱제를 도입하고 폴리싱 압력은 제1 및 제2 단계에서는 8 내지 15 psi로, 제3 단계에서는 0.5 내지 5 psi로 한다.
본 발명에 따른 방법에 있어서 실리콘 웨이퍼의 배면의 제1 폴리싱 단계에서의 폴리싱제 용액은 가장 간단한 경우에 물이고 바람직하게는 실리콘 산업에서 이용하기에 필요한 순도를 갖는 탈이온수(DIW)이다. 그러나, 폴리싱제 용액은 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 수산화테트라메틸암모늄(TMAH) 또는 이들 화합물의 혼합물을 함유할 수도 있다.
탄산칼륨을 이용하는 것이 특히 더 바람직하다.
실리콘 웨이퍼의 제2 배면 폴리싱 단계에서, 연마재를 함유한 폴리싱제가 이용된다.
연마재 물질은 기판 재료를 기계적으로 제거하는 재료로, 바람직하게는 알루미늄, 세륨 또는 규소 원소의 산화물 중 1종 이상으로 이루어진다.
콜로이달 상태로 분산된 실리카를 함유한 폴리싱제 현탁액을 이용하는 것이 특히 바람직하다.
실리콘 웨이퍼의 제3 배면 폴리싱 단계에서, 제2 단계에서와 마찬가지로 연마재를 함유한 폴리싱제가 이용된다. 제1 및 제2 단계와 비교하면, 폴리싱 압력이 8 내지 15 psi에서 0.5 내지 5 psi로 감소한다.
이러한 폴리싱 가공을 수행하는 데에는 통상의 폴리싱 가공 기계, 예를 들면 Strasbaugh Inc.사의 "nHance 6EG" 폴리싱 가공 기계가 적합하다.
Strasbaugh Inc.사의 폴리싱 기계는 하나의 폴리싱 패드를 갖는 하나의 폴리싱 플레이트와 하나의 폴리싱 헤드를 구비하고 있고, 반도체 웨이퍼를 완전 자동으로 가공한다. 폴리싱 헤드는 유니버셜(universal)식으로 장착되며, "배킹 패드"가 덮인 고정 베이스 플레이트와, 가동 리테이너 링을 포함한다. 베이스 플레이트의 구멍을 통해, 2개의 동심 압력 구역, 즉 내부 및 외부 압력 구역에 공기 쿠션이 생성되어, 폴리싱 가공 중에 반도체 웨이퍼가 공기 쿠션 상에서 부동할 수 있다. 압축 공기 블래더(bladder)에 의해 가동 리테이너 링에 압력이 가해져, 반도체 웨이퍼와 접촉시에 폴리싱 패드에 예비 응력이 가해짐으로써, 그 폴리싱 패드를 편평하게 유지할 수 있다.

Claims (18)

  1. 반도체 웨이퍼의 양면 폴리싱 가공 방법으로서,
    제1 단계에서 고정 연마재를 갖는 폴리싱 패드를 이용하여 반도체 웨이퍼의 전면을 폴리싱 가공하는 동시에, 연마재가 없는 폴리싱 패드를 이용하여 반도체 웨이퍼의 배면을 폴리싱 가공하되, 이 동안에 연마재를 함유한 폴리싱제를 폴리싱 패드와 반도체 웨이퍼의 배면 사이에 도입하며,
    이어서 반도체 웨이퍼를 뒤집은 후에,
    제2 단계에서 고정 연마재를 갖는 폴리싱 패드를 이용하여 반도체 웨이퍼의 배면을 폴리싱 가공하는 동시에, 연마재가 없는 폴리싱 패드를 이용하여 반도체 웨이퍼의 전면을 폴리싱 가공하되, 이 동안에 연마재를 함유한 폴리싱제를 폴리싱 패드와 반도체 웨이퍼의 전면 사이에 도입하는 것
    을 포함하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  2. 제1항에 있어서, 상기 폴리싱제는 알루미늄, 세륨 및 규소 원소의 산화물로 이루어진 군으로부터 선택되는 1종 이상의 연마재를 함유하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  3. 제1항에 있어서, 상기 폴리싱제는 콜로이달 상태로 분산된 실리카인 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  4. 제2항 또는 제3항에 있어서, 상기 폴리싱제는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 및 수산화테트라메틸암모늄(TMAH)으로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 함유하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 고정 연마재를 갖는 폴리싱 패드는 세륨, 알루미늄, 규소, 및 지르코늄 원소의 산화물들로 이루어진 군으로부터 선택되는 입자나, 탄화규소, 질화 붕소 및 다이아몬드로 이루어진 경질 물질군으로부터 선택되는 입자를 포함하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  6. 제5항에 있어서, 상기 폴리싱 패드는 세륨 산화물 입자를 포함하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 고정 연마재를 갖는 폴리싱 패드는 0.1㎛ 이상 1.0㎛ 이하의 크기를 갖는 입자를 포함하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 고정 연마재가 없는 폴리싱 패드는 다공성 매트릭스를 갖는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 고성 연마재가 없는 폴리싱 패드는 열가소성 또는 열경화성 폴리머로 이루어지는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  10. 제9항에 있어서, 상기 폴리싱 패드는 고상의 미세다공성 폴리우레탄을 포함하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체 웨이퍼는, 실리콘, 실리콘-게르마늄, 이산화 실리콘, 질화 실리콘, 비화 갈륨, 또는 다른 Ⅲ-Ⅴ족 반도체를 포함하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 제1 양면 폴리싱 가공 단계 전에, 제2 양면 폴리싱 가공 단계 후에, 이들 두 양면 폴리싱 가공 단계 사이에, 적어도 1회의 반도체 웨이퍼 에지 폴리싱 가공이 이루어지는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  13. 제12항에 있어서, 2회의 에지 폴리싱 가공을 수행하며, 제1 에지 폴리싱 가공은 두 양면 폴리싱 가공 단계 사이에, 제2 에지 폴리싱 가공은 제2 양면 폴리싱 가공 단계 후에 행하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  14. 제13항에 있어서, 상기 2회의 에지 폴리싱 가공은, 반도체 웨이퍼를 중심 회전 운동하는 척에 고정시키고, 이 척에 대해 경사져 있는 한편 고정 연마재를 포함한 폴리싱 패드를 구비한 중심 회전 운동하는 폴리싱 드럼과 반도체 웨이퍼를 접촉시키며, 이어서 폴리싱제를 계속 공급하면서 반도체 웨이퍼와 폴리싱 드럼을 서로에 압박함으로써 각각 수행되는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  15. 제14항에 있어서, 상기 제1 에지 폴리싱 가공 중에는 고상 성분을 함유하지 않은 폴리싱제를 이용하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  16. 제14항에 있어서, 상기 제2 에지 폴리싱 가공은 연마재를 함유한 폴리싱제 현탁액을 공급하면서 수행하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  17. 제14항에 있어서, 상기 폴리싱 드럼에 부착되는 폴리싱 패드는, 세륨, 알루미늄, 규소, 및 지르코늄 원소의 산화물의 이루어진 군의 입자들로부터 선택되거나, 탄화규소, 질화 붕소 및 다이아몬드로 이루어진 경질 물질군의 입자들로부터 선택되는 연마재 물질을 포함하는 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
  18. 제17항에 있어서, 상기 연마재의 평균 입자 크기는 0.1 내지 1㎛인 것인 반도체 웨이퍼의 양면 폴리싱 가공 방법.
KR1020100033894A 2009-06-24 2010-04-13 반도체 웨이퍼의 양면 폴리싱 가공 방법 KR101139054B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009030292.1 2009-06-24
DE102009030292A DE102009030292B4 (de) 2009-06-24 2009-06-24 Verfahren zum beidseitigen Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
KR20100138736A true KR20100138736A (ko) 2010-12-31
KR101139054B1 KR101139054B1 (ko) 2012-04-30

Family

ID=43217807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100033894A KR101139054B1 (ko) 2009-06-24 2010-04-13 반도체 웨이퍼의 양면 폴리싱 가공 방법

Country Status (6)

Country Link
US (1) US8376811B2 (ko)
JP (1) JP5127882B2 (ko)
KR (1) KR101139054B1 (ko)
CN (1) CN101927447B (ko)
DE (1) DE102009030292B4 (ko)
TW (1) TWI393183B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010042040A1 (de) * 2010-10-06 2012-04-12 Siltronic Ag Verfahren zum Schleifen einer Halbleiterscheibe
DE102011003008B4 (de) 2011-01-21 2018-07-12 Siltronic Ag Führungskäfig und Verfahren zur gleichzeitig beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
CN102909646B (zh) * 2011-08-01 2015-04-01 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
IN2015DN03023A (ko) * 2012-09-28 2015-10-02 Saint Gobain Ceramics
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
US8896964B1 (en) 2013-05-16 2014-11-25 Seagate Technology Llc Enlarged substrate for magnetic recording medium
JP6663442B2 (ja) * 2015-03-11 2020-03-11 エンベー ベカルト ソシエテ アノニムＮＶ Ｂｅｋａｅｒｔ ＳＡ 一時的に接着されるウェハ用のキャリア
JP6323515B2 (ja) * 2016-08-31 2018-05-16 株式会社Sumco 半導体ウェーハのラッピング方法および半導体ウェーハ
CN108400081A (zh) * 2017-02-08 2018-08-14 上海新昇半导体科技有限公司 硅片的制作方法
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
US11081359B2 (en) * 2018-09-10 2021-08-03 Globalwafers Co., Ltd. Methods for polishing semiconductor substrates that adjust for pad-to-pad variance
CN115344814B (zh) * 2022-10-13 2023-01-24 北京特思迪半导体设备有限公司 一种基于柔性气囊的下压力不确定度计算方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
USH244H (en) * 1986-03-16 1987-04-07 The United States Of America As Represented By The Secretary Of The Army Metallographic preparation of e-glass-epoxy composite material
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
JP2789153B2 (ja) * 1992-01-27 1998-08-20 マイクロン テクノロジー インコーポレイテッド マイクロスクラッチのない平滑面を形成するための半導体ウェハの化学機械的平坦化方法
US5605487A (en) * 1994-05-13 1997-02-25 Memc Electric Materials, Inc. Semiconductor wafer polishing appartus and method
DE19544328B4 (de) * 1994-11-29 2014-03-20 Ebara Corp. Poliervorrichtung
JP3317330B2 (ja) * 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
DE19732433A1 (de) 1996-07-29 1998-02-12 Mitsubishi Material Silicon Verfahren und Gerät zum Polieren von Schrägkanten von Halbleiterwafern
JPH11154655A (ja) * 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US5897426A (en) * 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
US6387289B1 (en) * 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
WO2002011947A2 (en) * 2000-08-07 2002-02-14 Memc Electronic Materials, Inc. Method for processing a semiconductor wafer using double-side polishing
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
DE10046933C2 (de) * 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
KR100882389B1 (ko) * 2000-10-26 2009-02-05 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
JP2002154050A (ja) * 2000-11-20 2002-05-28 Toray Ind Inc 研磨用パッドおよびそれを用いた研磨装置ならびに研磨方法
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP3617665B2 (ja) * 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP3823816B2 (ja) * 2001-12-12 2006-09-20 三菱電機株式会社 半導体ウエハの研磨方法
TWI244691B (en) * 2003-05-15 2005-12-01 Siltronic Ag Process for polishing a semiconductor wafer
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP4517867B2 (ja) * 2005-01-31 2010-08-04 株式会社Ｓｕｍｃｏ シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツＮｔｃ株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
DE102006022089A1 (de) * 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
US7902039B2 (en) * 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102007056122A1 (de) * 2007-11-15 2009-05-28 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP2009302410A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP5127882B2 (ja) 2013-01-23
TWI393183B (zh) 2013-04-11
US20100330881A1 (en) 2010-12-30
KR101139054B1 (ko) 2012-04-30
CN101927447B (zh) 2012-08-29
TW201101384A (en) 2011-01-01
US8376811B2 (en) 2013-02-19
DE102009030292A1 (de) 2010-12-30
JP2011009735A (ja) 2011-01-13
DE102009030292B4 (de) 2011-12-01
CN101927447A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
TWI421934B (zh) 拋光半導體晶圓的方法
JP5995825B2 (ja) 少なくとも１つのウエハを研磨する方法
EP0874390B1 (en) Polishing method
KR101152113B1 (ko) 반도체 웨이퍼 제조 방법
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
KR101291880B1 (ko) 반도체 웨이퍼 제조 방법
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
KR101248657B1 (ko) 반도체 웨이퍼의 폴리싱 가공 방법
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법
EP1308243B1 (en) Polishing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160407

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170406

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee