JP2005533397A - 支持体に転移する材料から成る有用な層の面積を拡大する方法 - Google Patents
支持体に転移する材料から成る有用な層の面積を拡大する方法 Download PDFInfo
- Publication number
- JP2005533397A JP2005533397A JP2005505074A JP2005505074A JP2005533397A JP 2005533397 A JP2005533397 A JP 2005533397A JP 2005505074 A JP2005505074 A JP 2005505074A JP 2005505074 A JP2005505074 A JP 2005505074A JP 2005533397 A JP2005533397 A JP 2005533397A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- outline
- source
- support
- central region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000463 material Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 237
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000002131 composite material Substances 0.000 claims abstract description 11
- 230000005693 optoelectronics Effects 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000003486 chemical etching Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000007704 transition Effects 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 238000005498 polishing Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910017214 AsGa Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
本発明は、ソース基板（６）から生じる材料から成り、支持基板（７）上に対して効果的に転移する有用な層（６３）の面積を拡大する方法に関する。本発明において注目すべき点としては、“第１の”基板（６，７）と称する前記ソースおよび支持基板（６，７）の外側アウトライン（Ｃ６１，Ｃ７１）の寸法が“第２の”基板（７，６）と称する他の基板の外側アウトライン（Ｃ７１，Ｃ６１）の寸法よりも大きく、前記第１の基板（６，７）の平坦中央領域（６０，７０）の外側アウトライン（Ｃ６，Ｃ７）は、前記第２の基板（７，６）の二次面取り（７５，６５）の内側アウトライン（Ｃ７，Ｃ６）の寸法よりも大きい寸法を有し、結合中において、基板（６，７）は、第２の基板（７，６）の二次面取り（７５，６５）の内側アウトライン（Ｃ７，Ｃ６）が、第１の基板（６，７）の平坦中央領域（６０，７０）のアウトライン（Ｃ６，Ｃ７）の内側にくるように互いに当接される。本発明は、電子工学、光学、光電子工学の分野における複合基板の製造に適用できる。
Description
本発明は、特に光学、電子工学、または光電子工学における基板の製造中に、支持体に対して効果的に転移する半導体材料の有用な層の面積を拡大する方法に関する。
今日のあらゆる基板は、分子結合による結合（ウエハボンディングとして知られる）と“外周リング”として知られる、領域を有する支持体への有用な層の転移とを組み合わせた技術を使用して組立てられる。
前記リングは支持体の外周に位置する領域であるため、有用な層の転移が生じなかった。あるいは、転移が生じた場合、前記リングは、有用な層が部分的に転移する領域であるか、または前記支持体に対する不完全な結合に起因して有用な層が次の処理中に消失した領域である。
添付の図１および図２はそれぞれ、“絶縁体上のシリコン（silicon on insulator）”を意味する頭文字“ＳＯＩ”で当業者に知られる基板の断面図および平面図である。
図１はシリコンから成る支持体１を示し、この支持体１上には、シリコン層２２によって覆われたシリコン酸化物層２１を含む複合層２が分子結合によって転移されている。
用語“リング”３は、複合層２が転移しなかったか、或いは複合層２がその転移中に不完全に転移した支持体１の略環状の領域を規定する。
更に正確には、図２の平面図において、このリング３が様々な幅および形状の少なくとも一方を有しているのが分かる。すなわち、複合層２の垂直な側面２００は不規則な（ギザギザの）形状を成し得るか、または支持体１上に転移するが、前記複合層２の中心部の残りの部位から離れている複合層２の島２’が存在し得ることが分かる。
なお、図１および図２は、様々な層および支持体の厚さとリングの幅とに関し、いずれも一定の比率で描かれていない図である
前記リング現象は、他の基板、例えば“絶縁体上のシリコンカーバイト（silicon carbide on insulator）”を意味する頭文字“ＳＩＣＯＩ”で知られる基板、または“石英上のシリコン（silicon on quartz）”を意味する頭文字“ＳＯＱ”で知られる基板の場合にも発生する。シリコン上にガリウムヒ素を含む基板（ＡｓＧａ／Ｓｉ）等の他の多層基板も前記リングを出現させる。
支持体１の直径は、例えばシリコンカーバイト用の２インチ（５０ミリメートル（ｍｍ））から特定のシリコン基板用の１２インチ（３００ｍｍ）へと変化し得るが、このような支持体１の直径とは無関係に、前記リング３は一般に幅が１ｍｍ〜４ｍｍ（±０．５ｍｍ）の間で変化する。また、前記幅は変動し得る。すなわち、前記幅は基板の一方側で他方側よりも狭くなる可能性がある。
後述するように、層転移中における前記リングの外形は様々な根源を有する。特に、使用する基板上の面取りの存在、結合エネルギの変化、そして最後に、基板製造方法における特定のより積極的な方法を挙げることができる。
添付の図３を参照し、前記リングの存在を説明する。図３は、分子結合によって互いに結合した２つの基板、すなわち引き続く有用な層がカットされるソース基板４および前記有用な層を受ける支持基板５の側面の一部の概略断面である。この図は、従来技術を示す。
以下の説明および図面においては、基板が円形状を成していると仮定する。それは、この形状が最も頻繁に使用する形状のためであるが、他の形状を採用してもよい。
ソース基板４は、互いに平行な２つの対向面を有する。図３において参照符号４００は、前記対向面のうち、“前”面を示す。前記前面４００は、前記支持体５上に結合する。ソース基板４は、側面４１を有する。
また、基板４には、脆弱領域４２を形成する処理が施される。脆弱領域４２は、２つの部分、すなわち後部と、支持体５に対して事後に転移する有用な層４３とを規定する。
以下の説明および請求項の全体にわたって、“有用な層”という表現は、原子種を注入する方法によって得られるか、或いはアブレシブ研磨および後述する化学エッチングの少なくとも一方によって得られるかどうかで決まる厚さの転移層を表わす。
現在、ソース基板として使用され、また支持基板としても使用される基板は、標準的な要件（例えばシリコン基板のためのＳＥＭＩ Ｍ１−０３０２規格）を満たす、市販の基板である。これらの規格は、主に前記基板ができる限り広い範囲のユーザの設備で受け入れられることを考慮したものである。
かかる規格によれば、側面４１と前面４００との交差部位において、基板４は、後述するように、前記前面４００の面と大きな角度α（４５°に近い角度）を成す、更に正確には、厳密に平坦中央領域４０と大きな角度αを成す環状の一次面取り４４または一次段差を有する。前記一次面取り４４は、幅Ｌにわたって径方向に延びている。前記幅Ｌは、基板の種類に応じて１００ミクロン（μｍ）から５００（μｍ）の間で変化する。前記一次面取り４４は、ソース基板４の機械的な破断および切り欠きのおそれを制限する。
ソース基板に関して説明したものと同様の態様で、支持基板５は前面５００と側面５１と一次面取り５４とを有する。
基板４，５が互いに結合すると、角度αの大きさにより、面取り４４，５４には結合が起こらない。したがって、リングの幅が前記一次面取り４４，５４の幅Ｌに一致していると考えられる。しかし、実際には、リングの幅は、前記一次面取り４４，５４の幅Ｌよりもかなり広いことが分かった。
基板４の前面４００は、実際には２つの領域、すなわち前記基板４のほぼ中央に位置され、以下において“平坦中央領域”と称する第１の平坦領域４０と、第１の平坦領域を取り囲む第２の領域４５とを有していることが分かった。
第２の領域４５は、平坦中央領域４０の面と角度βを成す略環状の二次面取りまたは二次段差である。前記二次面取り４５は、前記平坦領域４０と一次面取りとの間で延びている。
以下の説明および請求項の全体にわたって “平坦”という表現は結合に適した平坦度を表わし、“中央領域”という表現は、基板の前面の中央にほぼ位置する領域であるが、前記前面上で僅かに偏心して位置していても構わない領域を表わす。
なお、図３及びそれ以降の図面は実際には単なる略図であり、また、明確さを期すため、角度βの大きさは図中においてかなり誇張されて描かれている。
より正確には、二次面取り４５は一次面取り４４よりも角度が小さく、基板側で大きいエッチング・材料除去作用を生じる様々な基板成形ステップ（ラッピング、研磨、化学エッチング）中に出現する段差を構成している。前記二次面取り４５は、規格の対象外である。市場で市販されている基板に関しては、二次面取りの径方向の幅Ｌ’が約５００μｍ〜３０００μｍの範囲で異なる。前記二次面取り４５は、前述した規格によって規定されていない不完全規定領域である。また、角度βの値も変動するため、図３に概略的に示すように二次面取り４５は平坦ではないが、ドーム状であり或いは所々凹凸がある。
その結果、実際には（図面に描かれた概略図とは異なり）、ソース基板４の側面は複数の斜面によって形成されず幾分凸形状を成している。すなわち、二次面取り４５と一次面取り４４との間、または一次面取りと側面４１との間に稜線が無い。凸形状の目的は、基板４が傷付くことを防止することである。
支持基板５は、ソース起案４に関して説明したものと同様の態様で、平坦中央領域５０と略環状の二次面取り５５とを有しているが、二次面取り４５と同じ凹凸を有している
分子結合は、平坦ではない面を許容することができない技術であるため、前記二次面取り４５，５５が存在すると、その領域において結合および層転移が不完全となり、外周リングが発生してしまう。
また、前記リングが生じる第２の理由は、粗さ、平坦性、接触面の化学的な性質等のパラメータや粒子の存在等に応じて、対向する２つの基板面間の結合エネルギが変動するためである。また、前記パラメータは、殆ど制御されることなく基板の側面で変化し得る。これによっても、リングの形成を説明できる。
最後に、リングを形成する他の理由として想定し得るものは、基板製造方法中における特定のより積極的な方法の使用である。
頭文字ＢＥＳＯＩ（絶縁体上のシリコンの結合およびエッチバック）で知られる基板製造方法は、ソース基板を支持基板上に結合する。この場合、ソース基板の少なくとも一方の面は酸化物層でコーティングされる。その後、ソース基板の露出面に対してアブレシブ研磨および化学攻撃エッチング処理の少なくとも一方が施された後、前記ソース基板が有用な層になるまで研磨が行なわれる。
化学攻撃（結合界面で部分的に層間剥離が生じるおそれがある）を含む種類の方法において、ソース基板の側部と前部とに影響を与える酸化および機械的なアブレシブ研磨力は、共にリングを拡大する傾向がある。
同様に、脆弱領域に沿って破断することにより層を分離する方法では、分離が側面の周囲においては脆弱領域ではなく結合界面で起こり易く、それにより、大きな表面積を有する環状リングが形成されることが分かった。
図３を参照すると、脆弱領域４２が水素の注入によって形成される特定の場合には、有用な層４３をソース基板４の残りの部分から分離するためのその後の処理中に、水素の気泡の膨張によって、略垂直な力が二次面取り４５の面上に作用することが分かった。その領域においては、前記力が十分に強い結合によって補償されない。これは、二次面取り５５が二次面取り４５から角度２β分だけ離間されており、それにより結合が裂けるからである。したがって、支持基板５に転移する層４３ではなく、二次面取り４５の表面に気泡が形成される。すなわち、結合が生じるがその質は悪い。
前記リングは、多くの欠点に結びつく。
まず第１に、リングは、その上に電子分品を形成することができない使用不可能な面を形成する。不都合ながら、経済的な観点から、数平方ミリメートルの面積を余計に確保しなければ、基板１つ当たりの構成部品の形成個数を増やすことはできない。
また、このリングは前述したように凹凸を成しており、その幅が基板の両側で異なる可能性がある。そのため、かかる基板を製造施設で使用する場合には、工業プロセスの様々なステップにおいて再現性の問題が生じる。
従来技術としては、基板の側面を研磨して前記リングを除去できるようにする方法を挙げることができる（例えば特許文献US6221774参照）。
側面を機械的に研磨する方法も知られており、供給業者ＳＥＺによって使用されている。この方法は、側面から除去（“リフトオフ”または“ピールオフ”として知られる）される材料の作用に関与する危険を伴う、すなわち、高レベルの粒子状汚染物を生じる危険を伴うことで知られる堆積工程の後、固体シリコン基板上で使用される。
それにも関わらず、かかる方法は、転移層を有さない周囲の領域のサイズを大きくする傾向にあり、そのことが有用な領域を限定してしまう。また、リングの仕上げ工程を行なうことにより、転移層の周囲に欠陥が生じる可能性がある。
特許文献EP-1059663には、第１の基板上に半導体層および多孔質層を形成するステップと、前記半導体層の外周領域を除去するステップと、半導体層の表面に結合された第２の基板を使用することによって半導体層を第１の基板から分離するステップとを含む半導体薄膜形成プロセスが記載されている。
このプロセスは、転移層が多孔質層上でエピタキシャル成長することに伴う層間剥離の問題を解決することを目的としている。
この特許文献は、２つの基板同士の結合を高めて支持基板上に転移する有用な層の面積を拡大するという目的は有していない。
これに対し、半導体層の外周領域を除去すると、転移した有用な層の面積が限られてしまう。
また、集積回路製造用のＳＯＩウエハを形成する方法は特許文献US-5,597,410に記載されている。
この方法は、
− 第１の酸化物によって封入された保持ウエハの前面を、第２の酸化物層によって封入された結合ウエハに対して結合するステップであって、保持ウエハの前面が結合ウエハの前面よりも長いステップと、
− 第２の酸化物層の後面および側面と第１の酸化物層の一部とをエッチングするステップと、
− 得られたアセンブリの全ての露出面上にポリシリコン層を形成するステップと、
− 保持ウエハの前面の上側に残るポリシリコン層の部分と面一になるまで、結合ウエハの後面を覆う前のステップで形成された層の部分と前記結合ウエハの一部とを除去するステップと、を含む。
− 第１の酸化物によって封入された保持ウエハの前面を、第２の酸化物層によって封入された結合ウエハに対して結合するステップであって、保持ウエハの前面が結合ウエハの前面よりも長いステップと、
− 第２の酸化物層の後面および側面と第１の酸化物層の一部とをエッチングするステップと、
− 得られたアセンブリの全ての露出面上にポリシリコン層を形成するステップと、
− 保持ウエハの前面の上側に残るポリシリコン層の部分と面一になるまで、結合ウエハの後面を覆う前のステップで形成された層の部分と前記結合ウエハの一部とを除去するステップと、を含む。
この方法の目的は、従来のボンディングウエハ技術を用いて製造されたＳＯＩウエハにおける半導体膜の鋭いエッジを除去することである。
このような方法を用いると、従来技術と比べて、転移層の面積が減少する。
したがって、本発明の目的は、前述した欠点を改善することであり、特に、層転移プロセス中に支持体に対して転移するソース基板から得られる材料の量を増やすことにより、前記リングの面積を減少させることである。
かかる目的のため、本発明は、特に光学、電子工学、または光電子工学の分野で適用できる複合基板の製造中に支持体に対して転移する材料、特に半導体材料の有用な層の面積を拡大する方法であって、ソース基板の“前”面を対向する支持基板の“前”面に対して分子結合するステップであって、前記各前面が対応するアウトラインを有する平坦中央領域を備える少なくとも１つのステップと、前記ソース基板から生じる前記有用な層を前記支持基板上へと転移させるステップであって、前記有用な層が前記ソース基板の内側でその前面から延びるステップとを含む方法を提供する。
本発明においては、“第１の”基板と称する前記ソースおよび支持基板の外側アウトラインの寸法が“第２の”基板と称する他の基板の外側アウトラインの寸法よりも大きく、第２の基板は、一次面取りによって取り囲まれるとともに、前記平坦中央領域と前記一次面取りとの間で延びる二次面取りを有し、前記第１の基板の平坦中央領域の外側アウトラインは、前記第２の基板の二次面取りの内側アウトラインの寸法よりも大きい寸法を有し、結合中において、基板は、第２の基板の二次面取りの内側アウトラインが第１の基板の平坦中央領域のアウトラインの内側にくるように互いに当接する。
本発明の特徴により、有用な層が広い面積にわたって転移する。
本発明の、他の有利で且つ非制限的な特徴においては、以下の特徴が単独または組み合わせて得られる。
・ソース基板および支持基板が円形断面を成し、前記第１の基板の外径が前記第２の基板の外径よりも大きい；
・第１の基板の平坦中央領域の外側アウトラインの寸法は、第２の基板の二次面取りの外側アウトラインの寸法よりも大きく、結合中において、基板は、第２の基板の二次面取りの外側アウトラインが第１の基板の平坦中央領域の外側アウトラインの内側にくるように互いに当接する；
・第２の基板は、その平坦中央領域が前記第１の基板の平坦中央領域に対して中心付けられるように、第１の基板に対して結合する；
・第１の基板がソース基板である；
・ソース基板と支持基板とを互いに結合するステップの前に、前記ソース基板の内側に脆弱領域を形成し、転移する前記有用な層が前記脆弱領域と前記基板の前面との間で延び、結合ステップの後、前記有用な層をソース基板の残りの部分から前記脆弱領域に沿って分離する；
・前記脆弱領域が原子種注入、あるいは多孔質層によって形成される；
・有用な層は、機械的または電気的な根源の応力の印加、熱エネルギの供給、化学エッチングのうち、少なくとも１つの技術を単独で、或いは組み合わせて使用することにより分離される；
・ソース基板の前面および支持基板の前面から選択される面のうち、少なくとも１つが絶縁材料から成る層でコーティングされる。
・ソース基板および支持基板が円形断面を成し、前記第１の基板の外径が前記第２の基板の外径よりも大きい；
・第１の基板の平坦中央領域の外側アウトラインの寸法は、第２の基板の二次面取りの外側アウトラインの寸法よりも大きく、結合中において、基板は、第２の基板の二次面取りの外側アウトラインが第１の基板の平坦中央領域の外側アウトラインの内側にくるように互いに当接する；
・第２の基板は、その平坦中央領域が前記第１の基板の平坦中央領域に対して中心付けられるように、第１の基板に対して結合する；
・第１の基板がソース基板である；
・ソース基板と支持基板とを互いに結合するステップの前に、前記ソース基板の内側に脆弱領域を形成し、転移する前記有用な層が前記脆弱領域と前記基板の前面との間で延び、結合ステップの後、前記有用な層をソース基板の残りの部分から前記脆弱領域に沿って分離する；
・前記脆弱領域が原子種注入、あるいは多孔質層によって形成される；
・有用な層は、機械的または電気的な根源の応力の印加、熱エネルギの供給、化学エッチングのうち、少なくとも１つの技術を単独で、或いは組み合わせて使用することにより分離される；
・ソース基板の前面および支持基板の前面から選択される面のうち、少なくとも１つが絶縁材料から成る層でコーティングされる。
本発明の他の特徴および利点は、本発明の幾つかの好ましい実施形態の以下の説明から明らかとなる。以下の説明では、添付図面を参照する。
本発明の目的は、前述した複合基板製造方法を改善することである。かかる方法は、ソース基板の一方の面を支持基板の対向する面に対して分子結合する少なくとも１つのステップと、前記ソース基板から前記支持基板上へ有用な層を転移させるステップとを含む。
したがって、前記複合基板は、支持体に対して転移する少なくとも１つの有用な層を備える。
ここで図５を参照すると、ソース基板６（このソース基板からその後に有用な層６３が得られる）が支持基板７に対して分子結合する、本発明の第１の実施方法が示されている。
この実施方法において、支持基板７は、前述した図３に示す支持基板５と同一であるため、再度詳述しない。
支持基板７は、側面７１と、一次面取り７４と、ソース基板６の前面６００を受けるための前面７００とを有している。この前面７００は、平坦中央領域７０および二次面取り７５の両方の範囲にわたっている。
図４〜図６に示すように、また、通常の場合と同様に、ソース基板６および支持基板７は円形を成している。同様に、これらの平坦中央領域も円形であり、また、一次面取りおよび二次面取りは環状を成すように描かれている。しかし、基板６，７およびそれらの中央領域の少なくとも一方が、他の形状を成していても構わない。例えば、それらの形状は、楕円、八角形、矩形であってもよい。
図４において更に明確に分かるように、二次面取り７５は、内側アウトラインＣ７と外側アウトラインＣ７’とによって画定されている。二次面取り７５の内側アウトラインＣ７が平坦中央領域７０の外側アウトラインを構成し、また同様に、二次面取り７５の外側アウトラインＣ７’が、一次面取り７４の内側アウトラインを構成することは言うまでもない。
図５に示すように、ソース基板６は従来の基板である。すなわち、ソース基板６は、一次面取り６４および二次面取り６５を有している。二次面取りは、内側アウトラインＣ６と外側アウトラインＣ６’との間に位置している。二次面取り６５の内側アウトラインＣ６は、平坦中央領域６０の外側アウトラインを構成している。
本発明において、ソース基板６のその側面６１における外側アウトラインＣ６１の寸法は、支持基板７のその側面７１における外側アウトラインＣ７１の寸法よりも長い。両方の基板６，７の断面が円形である場合には、ソース基板６の最も長い直径Ｄ６１すなわち側面６１を横切って測定された直径（以下、外径Ｄ６１と称する）が、支持基板７の（側面７１を横切って測定された）外径Ｄ７１よりも長い。
基板６，７に対して通常の製造公差が与えられると、実際には、ソース基板６は、支持基板７の直径Ｄ７１よりも少なくとも０．３ｍｍ大きい直径Ｄ６１を有していることが好ましい。また、徐々に大きくなる所定範囲の直径の中から選べる種類の市販の基板６，７が使用される場合に、基板６は、支持基板７よりもやや大きい範囲の直径を有するものを選択することが有意である。
また、ソース基板６の平坦中央領域６０の外側アウトラインＣ６の寸法は、支持基板７の二次面取り７５の内側アウトラインＣ７の寸法よりも大きく、また、結合中、ソース基板６は、この内側アウトラインＣ７が外側アウトラインＣ６の内側にくるように、支持基板７に対して当接する。
また、ソース基板６の平坦中央領域６０の外側アウトラインＣ６の寸法は、支持体７の二次面取り７５の外側アウトラインＣ７’の寸法よりも大きく、また、結合中、ソース基板６は、外側アウトラインＣ７’が平坦中央領域６０の外側アウトラインＣ６の内側にくるように、支持基板７に対して当接することが好ましい。
したがって、支持体７の二次面取り７５は、常にソース基板６の平坦領域６０と対向して位置するとともに、平坦領域６０に対して小さな角度βを形成する。これらの２つの面同士の結合が高められ、有用な層６３の大部分が二次面取り７５上へと転移する。その結果、実際に転移する有用な層６３の面積が拡大するとともに、リングの面積が逆に減少する。また、様々な直径の基板が既に市販されているため、このような解決法は実施が容易である。
最後に、支持体７の平坦中央領域７０がソース基板６の中央領域６０に対して中心付けられるように、ソース基板６が、支持基板７に対して結合することが有意である。このようにすると、転移する有用な層６３も、支持体７に対して中心付けられ或いは略中心付けられる。
以下に図６を参照しつつ、本発明の第２の実施形態について説明する。
本実施形態は、支持基板７の直径がソース基板６の直径よりも大きい点を除き、図５を参照して説明した実施形態に類似している。
この場合、本発明によれば、支持基板７の外側アウトラインＣ７１の寸法は、ソース基板６の外側アウトラインＣ６１の寸法よりも大きい。両方の基板の断面が円形の場合、支持体７の直径Ｄ７は、ソース基板６の直径Ｄ６よりも大きい。
基板同士の間の直径の差が少なくとも０．３ｍｍである点、および市販されている基板を使用する点に関して第１の実施形態において前述したことが、この第２の実施方法においても同様に当てはまる。
また、支持基板７の平坦領域７０の外側アウトラインＣ７の寸法は、ソース基板６の二次面取り６５の内側アウトラインＣ７６寸法よりも大きく、結合中、ソース基板６は、この内側アウトラインＣ６が前記アウトラインＣ７の内側にくるように、支持基板７に対して当接する。
また、アウトラインＣ７の寸法は、ソース基板６の二次面取り６５の外側アウトラインＣ６’の寸法よりも大きく、結合中、ソース基板６は、この外側アウトラインＣ６’が前記アウトラインＣ７の内側にくるように支持基板７に対して当接することが好ましい。
また、基板６，７が互いに中心付けられることが有意である。
したがって、図６から分かるように、支持体６の二次面取り６５は、常に支持体７の平坦中央領域７０と対向して位置するとともに、平坦領域７０に対して小さな角度βを形成し、それにより、２つの基板の結合が高まる。その結果、転移する有用な層６３の面積が拡大する。
前述した２つの実施形態のうち、ソース基板６が支持基板７よりも大きい寸法を有する図５の変形例は、工業規模での方法の実施に関与するため、一般に好ましい。
基板６，７に関してどのような寸法が選択された場合でも、ここで説明した様々な方法により、有用な層６３をソース基板６から除去することができる。
第１の変形例においては、基板６，７同士を分子結合するステップの前に、脆弱領域６２がソース基板６中に形成され、支持体７に対してその後に転移する有用な層６３の範囲が定められる。結合後、前記有用な層６３は、この脆弱領域６２に沿ってソース基板６の残りの部分から分離する。
図５および図６が単に概略的な図であり、また、明確さを期すために、有用な層６３が実際よりも厚く図示されていることに留意されたい。
前記脆弱領域６２を形成するための技術は、当業者に知られているため、その全てを詳細には説明しない。
前面６００から原子種を注入することによって、この脆弱領域６２を形成することが有利である。
用語“原子種を注入する”は、原子種、分子種、または、イオン種の任意の照射であって、照射される面６００から所定の深さで前記種の濃度が最大となる状態で材料中に前記種を導入できる照射を意味する。分子種、イオン種、または、原子種は、最大を中心に分配されるエネルギを用いて材料中に導入される。
原子種は、例えば、イオンビーム注入器またはプラズマ浸漬注入器を使用して前記ソース基板６中に注入することができる。
注入は、イオン照射によって行なわれることが好ましい。注入されるイオン種は、水素であることが好ましい。希ガス（例えばヘリウム）等の他のイオン種を、単独で、或いは水素と組み合わせて有利に使用できる。
注入によってソース基板６の大部分に脆弱領域６２が形成され、また、平均イオン浸透深さにおいて脆弱領域が前面６００の平面と略平行になる。有用な層６３は、前面６００からこの脆弱領域６２へと延びている。
例えば、登録商標“スマートカット”で知られる方法に関する文献を参照されたい。
また、脆弱領域６２は、例えばキャノンの登録商標“ELTRAN”で知られ、欧州特許EP-A-0849788に記載の方法を使用して得られる多孔質層によって構成してもよい。
前面６００，７００を分子結合するステップの後、有用な層６３がソース基板６の残りの部分から分離される。
有用な層６３の分離は、以下の技術、すなわち機械的根源（脆弱領域６２内に圧力下の流体ブレードまたは流体ジェットを挿入する）または電気的根源の制約、熱エネルギの供給、化学エッチングのうち、少なくとも１つを単独で、或いは組み合わせて使用することにより、引き続き行なわれる。これらの分離技術は、当業者に知られているため、詳述しない。以上によって、支持体７上に転移する有用な層６３を有する複合基板が得られる。
前述したように、有用な層６３は、脆弱領域６２に沿って水平に分離するとともに、支持体に対する結合力が十分にある領域に垂直に位置合わせする、“垂直自動制限”によって分離する。
最後に、図示しない実施方法の第３の変形例においては、“ボンド・エッチバック”として知られる技術によって、有用な層６３を形成することもできる。ボンド・エッチバックにおいては、支持基板７の前面７００に対してソース基板６の前面６００を結合した後、ラッピングおよび化学攻撃の少なくとも一方によるエッチングによって前記ソース基板６の後面６０１に処理が施され、その後、前記有用な層６３に対応する厚さだけが支持体７上に残るまで研摩が行なわれる。ＳＯＩ（絶縁体上のシリコン）基板の特定の場合、本出願の序文で説明したBESOI方法により有用な層６３を得ることができる。
最後に、前記方法に適用可能な材料の例を挙げる。
支持基板７は、例えばシリコン、透明基板（例えば、石英またはガラス）、シリコンカーバイド、ガリウムヒ素、リン化インジウム、ゲルマニウムから選択され、随意的に半導体である材料によって形成される。
好ましくは、ソース基板６は、例えばシリコン、ゲルマニウム、シリコンカーバイド、シリコン・ゲルマニウム合金または“化合物”（Ｓｉ−Ｇｅ化合物として知られる）、ＩＩＩ／Ｖ化合物として知られる合金または化合物、すなわち一方の元素が周期表の縦列ＩＩＩａにあり、他方の元素が縦列Ｖａにある窒化ガリウム、ガリウムヒ素、リン化インジウム等の化合物から選択される半導体材料によって形成される。
最後に、支持体７の前面７００を、酸化物タイプ（例えばＳｉＯ２）または窒素タイプ（例えばＳｉ３Ｎ４）の絶縁層で覆うことができることは言うまでもない。その後、この絶縁層は、前記層６３を分離した後に、有用な層６３と前記支持体７との間に介挿される。
ソース基板６の前面６００を前述したタイプの絶縁材料で覆うことができる。この場合、転移する有用な層６３は、２つの層を含む。複数の層を、ソース基板６上に堆積させることができる。この場合、用語“有用な層”は層のスタックを表わす。
６ ソース基板
７ 支持基板
６０，７０ 平坦中央領域
６２ 脆弱領域
６３ 層
６４，７４ 一次面取り
７５，６５ 二次面取り
７ 支持基板
６０，７０ 平坦中央領域
６２ 脆弱領域
６３ 層
６４，７４ 一次面取り
７５，６５ 二次面取り
Claims (10)
- 特に光学、電子工学、または光電子工学の分野で適用できる複合基板の製造中に支持基板（７）に対して転移する材料、特に半導体材料の有用な層(６３)の面積を拡大する方法であって、ソース基板（６）の“前”面（６００）を対向する支持基板（７）の“前”面（７００）に対して分子結合するステップであって、前記各前面（６００，７００）が対応するアウトライン（Ｃ６，Ｃ７）を有する平坦中央領域（６０，７０）を備える少なくとも１つのステップと、前記ソース基板（６）から生じる前記有用な層（６３）を前記支持基板（７）上へと転移させるステップであって、前記有用な層（６３）が前記ソース基板（６）の内側でその前面（６００）から延びるステップとを含む方法において、“第１の”基板（６，７）と称する前記ソースおよび支持基板（６，７）の外側アウトライン（Ｃ６１，Ｃ７１）の寸法が“第２の”基板（７，６）と称する他の基板の前記外側アウトライン（Ｃ７１，Ｃ６１）の寸法よりも大きく、前記第２の基板（７，６）は、一次面取り（７４，６４）によって取り囲まれるとともに、前記平坦中央領域（７０，６０）と前記一次面取り（７４，６４）との間で延びる二次面取り（７５，６５）を有し、前記第１の基板（６，７）の前記平坦中央領域（６０，７０）の前記外側アウトライン（Ｃ６，Ｃ７）は、前記第２の基板（７，６）の前記二次面取り（７５，６５）の内側アウトライン（Ｃ７，Ｃ６）の寸法よりも大きい寸法を有し、結合中において、前記基板（６，７）は、前記第２の基板（７，６）の前記二次面取り（７５，６５）の前記内側アウトライン（Ｃ７，Ｃ６）が前記第１の基板（６，７）の前記平坦中央領域（６０，７０）のアウトライン（Ｃ６，Ｃ７）の内側にくるように互いに当接することを特徴とする方法。
- 前記ソース基板（６）および前記支持基板（７）が円形断面を成し、前記第１の基板（６，７）の外径（Ｄ６１，Ｄ７１）が前記第２の基板（７，６）の外径（Ｄ７１，Ｄ６１）よりも大きいことを特徴とする、請求項１に記載の方法。
- 前記第１の基板（６，７）の前記平坦中央領域（６０，７０）の前記外側アウトライン（Ｃ６，Ｃ７）の寸法が、前記第２の基板（７，６）の前記二次面取り（７５，６５）の前記外側アウトライン（Ｃ’７，Ｃ’６）の寸法よりも大きく、結合中において、基板は、前記第２の基板（７，６）の前記二次面取り（７５，６５）の前記外側アウトライン（Ｃ’７，Ｃ’６）が、前記第１の基板（６，７）の前記平坦中央領域（６０，７０）の前記外側アウトライン（Ｃ６，Ｃ７）の内側にくるように互いに当接することを特徴とする、請求項１または２に記載の方法。
- 前記第２の基板（７，６）は、前記平坦中央領域（７０，６０）が前記第１の基板（６，７）の前記平坦中央領域（６０，７０）に対して中心付けられるように第１の基板（６，７）に対して結合することを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記第１の基板（６）が前記ソース基板であることを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記ソース基板（６）と前記支持基板（７）とを互いに結合するステップの前に、前記ソース基板（６）の内側に脆弱領域（６２）を形成し、転移する前記有用な層（６３）が前記脆弱領域（６２）と前記基板（６）の前面（６００）との間で延び、結合ステップの後、前記有用な層（６３）を前記ソース基板（６）の残りの部分から前記脆弱領域（６２）に沿って分離することを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記脆弱領域（６２）が原子種注入によって形成されることを特徴とする、請求項６に記載の方法。
- 前記脆弱領域（６２）が多孔質層によって形成されることを特徴とする、請求項６に記載の方法。
- 前記有用な層（６３）は、機械的または電気的な根源の応力の印加、熱エネルギの供給、化学エッチングのうち、少なくとも１つの技術を単独で、或いは組み合わせて使用することにより分離されることを特徴とする、請求項６に記載の方法。
- 前記ソース基板（６）の前記前面（６００）および前記支持基板（７）の前記前面（７００）から選択される面のうち、少なくとも１つが絶縁材料から成る層でコーティングされることを特徴とする、先行する請求項のいずれかに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0209017A FR2842646B1 (fr) | 2002-07-17 | 2002-07-17 | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
| US46899003P | 2003-05-09 | 2003-05-09 | |
| PCT/EP2003/007855 WO2004008527A1 (en) | 2002-07-17 | 2003-07-16 | A method of increasing the area of a useful layer of material transferred onto a support |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005533397A true JP2005533397A (ja) | 2005-11-04 |
| JP4531694B2 JP4531694B2 (ja) | 2010-08-25 |
Family
ID=30117029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005505074A Expired - Lifetime JP4531694B2 (ja) | 2002-07-17 | 2003-07-16 | 支持体に転移する材料から成る有用な層の面積を拡大する方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1540723B1 (ja) |
| JP (1) | JP4531694B2 (ja) |
| AU (1) | AU2003254543A1 (ja) |
| TW (1) | TWI283911B (ja) |
| WO (1) | WO2004008527A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181919A (ja) * | 2010-03-02 | 2011-09-15 | Soitec Silicon On Insulator Technologies | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 |
| WO2023189176A1 (ja) * | 2022-03-31 | 2023-10-05 | 日本碍子株式会社 | 仮固定基板、仮固定基板の製造方法、および仮固定方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE383656T1 (de) * | 2006-03-31 | 2008-01-15 | Soitec Silicon On Insulator | Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers |
| JP5417399B2 (ja) | 2011-09-15 | 2014-02-12 | 信越化学工業株式会社 | 複合ウェーハの製造方法 |
| FR3055063B1 (fr) * | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387012A (ja) * | 1989-06-21 | 1991-04-11 | Fujitsu Ltd | 接合ウエハおよびその製造方法 |
| JPH0661201A (ja) * | 1992-08-10 | 1994-03-04 | Shin Etsu Handotai Co Ltd | 半導体シリコン基板 |
| JPH11195562A (ja) * | 1997-12-26 | 1999-07-21 | Sony Corp | 半導体基板および薄膜半導体部材ならびにそれらの製造方法 |
| JP2000349319A (ja) * | 1999-06-08 | 2000-12-15 | Canon Inc | 半導体基材及び太陽電池の製造方法 |
| JP2001345435A (ja) * | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ |
| JP2002141327A (ja) * | 2000-10-31 | 2002-05-17 | Canon Inc | 結晶薄膜の製造方法 |
| JP2005533394A (ja) * | 2002-07-17 | 2005-11-04 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 支持基板へ転送される有用な材料層の面積を増加させる方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0636413B2 (ja) * | 1990-03-29 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| US5597410A (en) * | 1994-09-15 | 1997-01-28 | Yen; Yung C. | Method to make a SOI wafer for IC manufacturing |
| US6664169B1 (en) * | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
| EP1189266B1 (en) * | 2000-03-29 | 2017-04-05 | Shin-Etsu Handotai Co., Ltd. | Production method for silicon wafer and soi wafer, and soi wafer |
-
2003
- 2003-07-16 JP JP2005505074A patent/JP4531694B2/ja not_active Expired - Lifetime
- 2003-07-16 TW TW092119344A patent/TWI283911B/zh not_active IP Right Cessation
- 2003-07-16 WO PCT/EP2003/007855 patent/WO2004008527A1/en active Application Filing
- 2003-07-16 AU AU2003254543A patent/AU2003254543A1/en not_active Abandoned
- 2003-07-16 EP EP03763892A patent/EP1540723B1/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387012A (ja) * | 1989-06-21 | 1991-04-11 | Fujitsu Ltd | 接合ウエハおよびその製造方法 |
| JPH0661201A (ja) * | 1992-08-10 | 1994-03-04 | Shin Etsu Handotai Co Ltd | 半導体シリコン基板 |
| JPH11195562A (ja) * | 1997-12-26 | 1999-07-21 | Sony Corp | 半導体基板および薄膜半導体部材ならびにそれらの製造方法 |
| JP2000349319A (ja) * | 1999-06-08 | 2000-12-15 | Canon Inc | 半導体基材及び太陽電池の製造方法 |
| JP2001345435A (ja) * | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ |
| JP2002141327A (ja) * | 2000-10-31 | 2002-05-17 | Canon Inc | 結晶薄膜の製造方法 |
| JP2005533394A (ja) * | 2002-07-17 | 2005-11-04 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 支持基板へ転送される有用な材料層の面積を増加させる方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181919A (ja) * | 2010-03-02 | 2011-09-15 | Soitec Silicon On Insulator Technologies | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 |
| WO2023189176A1 (ja) * | 2022-03-31 | 2023-10-05 | 日本碍子株式会社 | 仮固定基板、仮固定基板の製造方法、および仮固定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI283911B (en) | 2007-07-11 |
| EP1540723B1 (en) | 2010-12-15 |
| JP4531694B2 (ja) | 2010-08-25 |
| TW200409282A (en) | 2004-06-01 |
| AU2003254543A1 (en) | 2004-02-02 |
| WO2004008527A1 (en) | 2004-01-22 |
| EP1540723A1 (en) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050233544A1 (en) | Method of smoothing the outline of a useful layer of material transferred onto a support substrate | |
| KR101185426B1 (ko) | 복합 트리밍 방법 | |
| US8679944B2 (en) | Progressive trimming method | |
| KR100869399B1 (ko) | 반도체 재료들에서 선택된 재료층들로 형성된 다층웨이퍼표면처리방법 | |
| KR100789205B1 (ko) | 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 | |
| US8298916B2 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
| US20110230005A1 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
| JP2001345435A (ja) | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ | |
| US7452584B2 (en) | Method of increasing the area of a useful layer of material transferred onto a support | |
| JP4531694B2 (ja) | 支持体に転移する材料から成る有用な層の面積を拡大する方法 | |
| US7956441B2 (en) | Method of increasing the area of a useful layer of material transferred onto a support | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JP4652053B2 (ja) | 支持基板へ転送される有用な材料層の面積を増加させる方法 | |
| JP4368851B2 (ja) | 支持基板へ転送される有用な材料層の輪郭を平坦にする方法 | |
| US7811901B1 (en) | Method and edge region structure using co-implanted particles for layer transfer processes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100514 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4531694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |