JPH09298172A - 半導体ウェ−ハおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ラップに耐える面取り面を低コストで形成す
る。面取り形状を制御し易くする。ラップでのダメージ
を完全に除去する。ＰＣＲコストを低減する。パーティ
クル発生の少ない半導体ウェーハを得る。 【解決手段】 スライスされたシリコンウェーハを複数
枚重ね合わせて（ギャザーして）エッチング液に浸漬す
る。同時に多数のウェーハ周縁部を面取りでき、低コス
トである。低コスト面取り後のウェーハをラップする。
その後、高精度の面取りが施される。低番手砥石での面
取りの後、連続して高番手砥石の面取りを施す。この結
果、面取り面の形状を上下対称にできる。シリコンウェ
ーハの表裏両面をエッチングし、ラップ・面取りでのダ
メージを除去する。次に、面取り面にＰＣＲを施した
後、研磨・洗浄を経る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体ウェーハお
よびその製造方法、特にラップに耐えることができる低
コストの面取り技術に関する。

【０００２】

【従来の技術】従来のシリコンウェーハの製造方法を説
明する。図６に示すように、まず、スライス工程（Ｓ６
０１）でシリコンインゴットからスライスされたシリコ
ンウェーハには、次の面取り工程（Ｓ６０２）で面取り
加工が施される。この面取りは、ウェーハの欠けやチッ
プを防ぐために行われる。そして、ラップ工程（Ｓ６０
３）においてはシリコンウェーハの表裏面にはラップ加
工が施される。そして、シリコンウェーハはエッチング
工程（Ｓ６０４）にて所定のエッチング液（ＨＮＯ₃／
ＨＦ等）に浸漬されてそのラップ加工での歪み等が除去
される。さらに、この後、ゲッタリング工程・ドナーキ
ラー熱処理工程にてシリコンウェーハにはそれぞれの処
理がなされる。次に、このシリコンウェーハはワックス
を用いて研磨盤に固着されてその表面がメカノケミカル
研磨される（Ｓ６０６）。さらに、このシリコンウェー
ハは仕上げ研磨工程で仕上げ研磨が施される。なお、こ
の後、表面に付着したワックス等を除去するための洗浄
工程（Ｓ６０７）を経てシリコンウェーハは製造されて
いた。

【０００３】なお、上記エッチング工程の後にはＰＣＲ
（ｐｏｌｉｓｈｉｎｇ ｃｏｒｎｏｒ ｒｏｕｎｄｉｎ
ｇ）工程（Ｓ６０５）でさらに面取り面の品質を高めて
も良い。また、上記ラップ工程（Ｓ６０３）と面取り工
程（Ｓ６０２）との順序を入れ替えると、ラップ工程以
降での歩留まりが極端に悪化する。

【０００４】

【発明が解決しようとする課題】このように、従来方法
では、ラップ工程以降でのウェーハの歩留まりを高める
目的でのラップ工程前の面取り工程が必須であった。し
かも、この面取りは枚葉毎の処理となっていた。これら
のため、その処理効率が低く、かつ、高コストであっ
た。すなわち、ラップに耐える面取り面を低コストでシ
リコンウェーハに形成することは、従来は、考えられて
いなかった。また、ラップ工程において面取り面にダメ
ージが生じ、このダメージの除去が必要であった。な
お、このダメージ除去の面取りを施すとすれば、全体と
して面取りを２度行うこととなり、そのコストが大幅に
上昇することとなっていた。また、スライス後に面取り
を行うため、その面取り幅が対称になり難く、ＰＣＲを
実施した場合このＰＣＲ工程にかかる負荷が大きくなっ
ていた。スライス後のウェーハは平坦度が悪く、面取り
形状を制御し難いからである。なお、従来は上記のよう
に面取り後にラップを行う構成のため、面取り工程で高
精度の面取り（例えば細粒砥石での面取り）を行っても
無駄になっていた。

【０００５】

【発明の目的】そこで、この発明の目的は、ラップに耐
える面取り面を低コストで形成することである。また、
この発明の目的は、面取り形状を制御し易くすることで
ある。また、この発明の目的は、ラップでのダメージを
完全に除去することである。また、ＰＣＲコストを低減
することである。さらに、この発明の目的は、パーティ
クル発生の少ない半導体ウェーハを提供することであ
る。

【０００６】

【課題を解決するための手段】請求項１に記載の発明
は、半導体ウェーハの軸線を含む面での断面において、
その半導体ウェーハの面取り面は、上記軸線と直交する
線を中心にして線対称に形成された半導体ウェーハであ
る。

【０００７】請求項２に記載の発明は、スライス後の半
導体ウェーハを、その縁部分のみを露出させてエッチン
グ液に触れさせるエッチング面取り工程と、その後、１
枚の半導体ウェーハをラップする工程と、ラップ後の半
導体ウェーハの周縁部を高精度の面取りを行う工程と、
を備えた半導体ウェーハの製造方法である。ここに、エ
ッチング面取り工程は、例えば複数のウェーハの表裏面
同士を重ね合わせるギャザーリングしてのエッチングが
ある。より具体的には、同一サイズの１のウェーハの表
面と他の１のウェーハの裏面とを密着させて重ね合わせ
ることにより、それらの縁部のみを露出させた状態で、
例えばエッチング液に浸漬するものである。この結果、
面取り面の形状はウェーハの厚さ方向に２等分した場合
のその中心線を含む平面でウェーハを厚さ方向に２等分
した場合、断面が線対称となる。また、高精度の面取り
とは、低番手の砥石と高番手の砥石を使用した少なくと
も２回の面取りを含むものである。そのダメージ深さは
１〜２μｍである。

【０００８】請求項３に記載の発明は、上記高精度の面
取り後、その面取り面を鏡面研磨するＰＣＲ工程とを備
えた請求項２に記載の半導体ウェーハの製造方法であ
る。その結果、２〜３μｍのＰＣＲで高精度の面取りで
のダメージを除去することができる。そして、この後、
例えば両面研磨工程・仕上げ研磨工程などをへて所定の
高平坦度を有する鏡面ウェーハが作製される。

【０００９】

【作用】請求項１に記載の発明では、面取り面の品位が
高められてパーティクルの発生を低減することができ
る。また、面取り面が上下に対称であり、その機械強度
に優れた半導体ウェーハを得ることができる。

【００１０】請求項２・３に記載の発明では、例えばス
ライス後の複数の半導体ウェーハを、その縁部分が露出
してその表裏面が重なるように重ね合わせ、この状態で
エッチング液に触れさせるギャザーエッチング工程で行
うことができる。このように、バッチ処理で次のラップ
工程に移行することができ、そのスループットが高ま
る。このように生産性が高くかつランニングコストが低
いため、低コストで、ラップに耐えることができる面取
り面を形成することができる。また、ラップで与えられ
た面取り面のダメージを確実に除去することができ、高
品位の面取り面を得ることができる。その場合の面取り
形状を容易に制御することができる。また、この後の鏡
面面取り（ＰＣＲ）での面取り量を少なくすることがで
き、ＰＣＲコストを大幅に低減することができる。ま
た、面取り面からのパーティクル発生のないウェーハを
作製することができる。

【００１１】

【発明の実施の形態】以下、この発明の一実施例を図面
を参照して説明する。図１〜図５はこの発明の一実施例
に係る半導体ウェーハの製造方法を説明するための図で
ある。図１は、その概略の製造過程を示すフローチャー
トである。図２、図３は、ギャザーしてのエッチングに
よる低コストの面取りを説明するためのその装置を示す
図である。図４は、この製法による面取り面の形状を、
従来と比較して示す図である。図５は、この実施例に係
る製法と従来法とのラップテストの歩留まりを比較して
示すグラフである。

【００１２】この図１において示すように、この発明に
係るシリコンウェーハ製造方法によれば、スライス工程
（Ｓ１０１）でスライスされたシリコンウェーハを複数
枚重ね合わせて（ギャザーして）エッチング液に浸漬す
る（Ｓ１０２）。この結果、同時に多数のシリコンウェ
ーハの周縁部を面取りすることができ、低コストでの面
取りを行うことができる。次に、この低コスト面取り後
のシリコンウェーハにはラップ工程（Ｓ１０３）におい
て通常のラップが施される。そして、このラップ後、高
精度の面取り（Ｓ１０４）がシリコンウェーハの周縁部
に施される。高精度の面取りは、シリコンウェーハに低
番手の砥石を使用した面取りを施した後に連続して高番
手の砥石を使用した面取りを施すものである。この結
果、ラップ後のシリコンウェーハが平坦であるため、面
取り面の形状を上下対称に形成することができる（図４
（Ａ））。次に、エッチング工程（Ｓ１０５）でシリコ
ンウェーハの表裏両面に対して所定のエッチングを施
し、ラップ・面取りでのダメージを除去する。次に、所
望により面取り面に鏡面面取り（ＰＣＲ工程）を施すこ
とができる（Ｓ１０６）。この場合のＰＣＲ量は２〜３
μｍ程度でよいことになる。この後、研磨工程（Ｓ１０
７）・洗浄工程（Ｓ１０８）等を経てシリコンウェーハ
が作製されることとなる。

【００１３】図２および図３には上記ギャザーしてのエ
ッチングによる低コストの面取り工程（Ｓ１０２）を説
明するための装置を示している。これらの図に示すよう
に、このエッチング面取り工程では、常温のエッチング
液（ＨＦ／ＨＮＯ₃）が満たされた液槽２１中に約６０
秒間・同一口径のシリコンウェーハ２２をギャザーした
状態で浸漬するものである。この場合シリコンウェーハ
２２は表裏面同士が密着して重ね合わされ、その周縁部
のみがエッチング液に晒される。複数のシリコンウェー
ハ２２は、この重ね合わされた状態で、ウェーハと同一
口径の円板である押さえ板２３，２４に押さえられてラ
ック２５に保持される。このラック２５は、モータ２８
の駆動ギヤおよびラック２５の一方側に固設されたギヤ
２６を介して、モータ２８で駆動回転される構成であ
る。このときのシリコンウェーハ２２はラック２５に１
〜５００ｐｃｓの任意の枚数チャージすることができ
る。チャージ量が１枚の場合は押さえ板２３，２４でそ
の表裏面が挟まれるものとする。押さえ板２３は、四角
枠形状のラック２５に支持されて図２の矢印方向に移動
してシリコンウェーハ２２を挟圧可能となっている。な
お、２９はガイドギヤで、ラック２５の他方側のギヤ２
７に噛み合っている。

【００１４】図４には、この発明に係るシリコンウェー
ハでの面取り面の形状を従来のそれと比較して示してい
る。（Ａ）に示すように、この発明に係るシリコンウェ
ーハにあっては、ラップで平坦化されたウェーハについ
て高精度の面取りを行うため、面取り面の形状を上下対
称に形成することができる。（Ｂ）には従来の面取り面
形状を示している。よって、機械的強度に優れたシリコ
ンウェーハを得ることができる。また、図５には、この
発明の一実施例に係るシリコンウェーハのラップテスト
の結果を示している。すなわち、この発明方法（ギャザ
ーエッチングでの面取り後のラップ）によれば、従来
（砥石面取り後のラップ）と同じ程度のラップでの歩留
まりを示すこととなる。なお、同図には、面取りなしで
ラップを行うときの歩留まり（明らかに低くなる場合）
も比較して示している。

【００１５】

【発明の効果】この発明に係る半導体ウェーハによれ
ば、その面取り面からのパーティクルの発生が少なくな
る。この発明に係る半導体ウェーハの製造方法によれ
ば、ラップに耐える半導体ウェーハを低コストで作製す
ることができる。また、そのスループットを高めること
ができる。ラップ後に本面取りを行うため、その面取り
形状の制御が容易である。さらに、ラップで与えられる
面取り面のダメージを除去することができ、かつ、高品
位の面取りが可能である。また、鏡面面取りのための高
品位のウェーハが得られるため、ＰＣＲコストを削減す
ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る半導体ウェーハの製
造方法を示すフローチャートである。

【図２】この発明の一実施例に係るエッチング面取りの
装置を示す斜視図である。

【図３】この発明の一実施例に係るエッチング面取りの
装置を示す断面図である。

【図４】この発明の一実施例に係る方法で製造されたシ
リコンウェーハの面取り面の形状を示す模式図である。

【図５】この発明の一実施例に係るエッチング面取り後
のラップテストの結果を示すグラフである。

【図６】従来からの面取り後のラップによるウェーハの
製造方法を示すフローチャートである。

【符号の説明】

２２ シリコンウェーハ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加賀谷 修 東京都千代田区大手町１丁目５番１号 三 菱マテリアルシリコン株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体ウェーハの軸線を含む面での断面
   において、その半導体ウェーハの面取り面は、上記軸線
   と直交する線を中心にして線対称に形成された半導体ウ
   ェーハ。
2. 【請求項２】 スライス後の半導体ウェーハを、その縁
   部分のみを露出させてエッチング液に触れさせるエッチ
   ング面取り工程と、 その後この半導体ウェーハをラップする工程と、 ラップ後の半導体ウェーハの周縁部を高精度の面取りを
   行う工程とを備えた半導体ウェーハの製造方法。
3. 【請求項３】 上記高精度の面取り後、その面取り面を
   鏡面研磨するＰＣＲ工程を備えた請求項２に記載の半導
   体ウェーハの製造方法。