CN106663623B - 半导体晶圆的加工方法 - Google Patents

半导体晶圆的加工方法 Download PDF

Info

Publication number
CN106663623B
CN106663623B CN201580044315.9A CN201580044315A CN106663623B CN 106663623 B CN106663623 B CN 106663623B CN 201580044315 A CN201580044315 A CN 201580044315A CN 106663623 B CN106663623 B CN 106663623B
Authority
CN
China
Prior art keywords
edge
outermost circumference
wafer
mirror ultrafinish
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580044315.9A
Other languages
English (en)
Other versions
CN106663623A (zh
Inventor
宫泽佑毅
木田隆广
高野智史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN106663623A publication Critical patent/CN106663623A/zh
Application granted granted Critical
Publication of CN106663623B publication Critical patent/CN106663623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B21/00—Machines or devices using grinding or polishing belts; Accessories therefor
    • B24B21/04—Machines or devices using grinding or polishing belts; Accessories therefor for grinding plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明为一种半导体晶圆的加工方法，对具有表面及背面且于周缘端部具有由表面侧、背面侧的倒角面及边缘面所构成的倒角部的半导体晶圆的与表面侧、背面侧的倒角面、边缘面及表面或背面的倒角面为相邻的最外周部的各部位进行镜面研磨，其中于表面侧倒角面镜面研磨的步骤及背侧面倒角面镜面研磨的步骤后，于同一步骤中进行边缘面及表面或背面的最外周部的镜面研磨，借由以同一步骤进行边缘面及最外周部的镜面研磨，调整表面或背面的最外周部的边缘下降量。借此不使半导体晶圆的内侧形状比最外周部更崩坏，能有良好精确度地于最外周部形成期望的凹陷形状，且不使加工后半导体晶圆的边缘面形状锐利化。

Description

半导体晶圆的加工方法
技术领域
本发明涉及一种半导体晶圆的加工方法、贴合式晶圆的制造方法以及磊晶晶圆的制造方法。
背景技术
作为SOI晶圆的制作方法，主要是利用一种离子注入剥离法，该离子注入剥离法于形成有SOI层的接合晶圆上，借由注入主要为氢离子的物质而形成剥离用离子注入层，并在透过绝缘膜而与基底晶圆贴合之后，在剥离用离子注入层予以剥离于该接合晶圆而使其薄膜化的方法，但是此方法有于剥离接合晶圆时发生外围缺陷的问题。作为此外围缺陷的解决对策，现有技术是在贴合用的晶圆(接合晶圆、基底晶圆)的贴合面侧的最外周部形成凹陷形状(边缘下降(roll-off)量为正值的形状)。
再者，磊晶晶圆的制造中，于磊晶成长用基板(也被称为磊晶基板)上进行磊晶层的形成时，因最外周部有形成弹起形状(边缘下降量为负值的形状)的倾向的缘故，因此有寻求于形成磊晶成长用基板的弹起形状的部分预先形成凹陷形状进而调控磊晶层形成后的平坦度的方式。
因此，于贴合用晶圆与磊晶成长用基板的制造中，现有技术是在晶圆主要表面的研磨步骤中利用延长研磨时间来形成凹陷形状。但是，此方法为了形成凹陷形状的缘故而延长晶圆主要表面的研磨时间，以致有内侧的形状比最外周部的形状更加恶化的问题。在此所述的形状的恶化，例如，透过平坦度SFQR(Site Front leasts Quares Range)的最大值SFQRmax的值来表示，即，SFQRmax的值越大，则晶圆的内侧的形状比最外周部的形状更加恶化。因SFQRmax的值变大则会成为在组件制程中使失焦变恶化的主要原因的缘故，一般来说，较小的平坦度则SFQmax为佳，因此，寻求一种方法不使晶圆的内侧的形状比最外周部更崩坏(不使平坦度SFQmax变大)且能精确地形成期望的凹陷形状。
作为上述的问题的解决对策，在专利文献2中记载，于磊晶成长用基板的制造中，不进行借由延长半导体晶圆主表面的研磨时间而形成凹陷形状的方法。具体而言，此方法如图13的(a)、(b)所示，将自半导体晶圆101的表面102侧的倒角面、背面103侧的倒角面以及边缘面构成的倒角部108，与相邻于背面103侧的倒角面的最外周部分成4等分的区域，利用具有分别相对应的4个研磨垫(表面倒角面的研磨垫104、背面倒角面的研磨垫105、边缘面的研磨垫106以及背面的最外周部的研磨垫107)的研磨装置的方法。借此在进行倒角部108的镜面研磨的同时形成凹陷形状。然而，此方法虽有能同时研磨倒角部邻近分成4等分的区域的优点，相反地，如图15所示，半导体晶圆101的倒角部的尖端形状(边缘面109的形状)有变锐利的问题。若使用以此方法加工的晶圆作为贴合用的晶圆的情况下，于后续步骤进行离子注入时，会发生在产生离心力时作用力集中于倒角部的尖端而经常发生破损的不良状况。
[现有技术文献]
[专利文献]
[专利文献1]日本特开2007-273942号公报
[专利文献2]日本特开2012-109310号公报。
发明内容
[发明所欲解决的问题]
为解决上述问题，本发明的目的是提供一种半导体晶圆的加工方法，不使半导体晶圆的内侧的形状比最外周部更崩坏，能有良好精确度地于最外周部形成期望的凹陷形状，且不使加工后的半导体晶圆的边缘面的形状锐利化。
[解决问题的技术手段]
为解决上述问题，本发明提供一种半导体晶圆的加工方法，用于一半导体晶圆，该半导体晶圆具有一表面及一背面，且于周缘端部具有由表面侧的倒角面、背面侧的倒角面以及边缘面所构成的一倒角部，该加工方法对该半导体晶圆的与该表面侧的倒角面、该背面侧的倒角面、该边缘面以及表面或背面的该倒角面为相邻的最外周部的各部位进行镜面研磨，其中于该对表面侧的倒角面进行镜面研磨的步骤以及该对反侧面的倒角面进行镜面研磨的步骤之后，于同一步骤中进行该边缘面的镜面研磨以及该表面或背面的最外周部的镜面研磨，借由该以同一步骤所进行的边缘面以及最外周部的镜面研磨，调整该表面或背面的最外周部的边缘下降量。
以此半导体晶圆的加工方法能不使半导体晶圆的内侧的形状比最外周部的形状更加崩坏，能有良好精确度地于最外周部形成期望的凹陷形状，且不使加工后的半导体晶圆的边缘面的形状锐利化。另外，本发明中的最外周部是以晶圆边缘面为起点而于半径方向最大至30mm程度内的任意范围，而此范围根据使用者的规范而不同。
再者此时，较佳地，该以同一步骤所进行的边缘面以及最外周部的镜面研磨利用一研磨装置，该研磨装置于包围该半导体晶圆的周围的位置配置有各别一片以上的研磨片A与研磨片B，该研磨片A用于进行该边缘面的镜面研磨，该研磨片B用于进行该表面或背面的最外周部的镜面研磨，借由使该半导体晶圆相对于该研磨片A及该研磨片B相对旋转而进行该镜面研磨。
以此方法，借由于同一步骤中进行边缘面以及最外周部的镜面研磨，能更容易地进行加工。
再者此时，该边缘下降量的调整利用配置有多片该研磨片B的研磨装置，变更与该表面或背面的最外周部接触的该研磨片B的数量而进行为佳。
以此方法，能更容易地调整半导体晶圆的表面或背面的最外周部的边缘下降量。
再者此时，该以同一步骤所进行的边缘面以及最外周部的镜面研磨，利用该研磨片A与该研磨片B的配置数量合计为12片以上的研磨装置而进行为佳。
利用此研磨装置，能更精细地进行半导体晶圆的表面或背面的最外周部的边缘下降量的调整。
再者此时，能在该以同一步骤所进行的边缘面以及最外周部的镜面研磨的步骤中，进行边缘下降量的测量，当该测定的边缘下降量未达期望值，则一边调整该以同一步骤所进行的边缘面以及最外周部的镜面研磨的研磨条件，一边重复进行该以同一步骤所进行的边缘面与最外周部的镜面研磨以及边缘下降量的测量，当该测定的边缘下降量为期望值，则结束该以同一步骤所进行的边缘面以及最外周部的镜面研磨。
再者此时，在该对表面侧的倒角面进行镜面研磨的步骤以及该对背面侧的倒角面进行镜面研磨的步骤与于同一步骤中进行该边缘面的镜面研磨以及该表面或背面的最外周部的镜面研磨的步骤之间，进行该半导体晶圆的该于表面形成磊晶层的步骤。
以此方法，在借由于倒角面经镜面研磨的半导体晶圆上予以磊晶成长而制作磊晶晶圆时，能调整磊晶晶圆的外周部的边缘下降量的缘故，可降低易于磊晶晶圆形成的弹起形状而得到有良好的最外周部的平坦度的磊晶晶圆。
再者，本发明提供一种贴合式晶圆的制造方法，借由上述的半导体晶圆的加工方法所加工，而使该表面或背面的最外周部的边缘下降量经调整的半导体晶圆用于接合晶圆且/或基底晶圆，且将该边缘下降量经调整的面作为贴合面，并借由离子注入剥离法制造贴合式晶圆。
以此贴合式晶圆的制造方法，借由将最外周部形成有期望的凹陷型状的贴合用晶圆予以贴合，能制造于剥离接合晶圆时所发生的外周缺陷受抑制的贴合式晶圆。
再者，本发明提供一种贴合式晶圆的制造方法，涉及用于该镜面研磨的半导体晶圆且于半导体晶圆的表面形成有磊晶层的一磊晶晶圆，使用形成该磊晶层的表面侧的最外周部的边缘下降量为负值的该磊晶晶圆，对于该磊晶晶圆，借由实施如上述的半导体晶圆的加工方法，使该磊晶晶圆的最外周部平坦化。
以此贴合式晶圆的制造方法，将借由磊晶层的形成而于磊晶晶圆的最外周部上形成的弹起形状予以研磨，能制造最外周部的平坦度受调控的磊晶晶圆。
更进一步，本发明提供一种磊晶晶圆的制造方法，对于借由上述的半导体晶圆的加工方法所加工，而使该表面的最外周部的边缘下降量经调整为正值的半导体晶圆，于该半导体晶圆的表面形成磊晶层。
以此贴合式晶圆的制造方法，在磊晶成长用基板的弹起形状的形成的部分上形成期望的凹陷形状，能制造最外周部的平坦度受调控的磊晶晶圆。
〔对照现有技术的功效〕
如同上述，本发明的半导体晶圆的加工方法，不使半导体晶圆的内侧的形状比最外周部的形状更加崩坏，调整最外周部的边缘下降量而能有良好精确度地于最外周部形成期望的凹陷形状，并且能对半导体晶圆加工而不使加工后的半导体晶圆的边缘面的形状锐利化。再者，借由将此半导体晶圆的加工方法应用于贴合式晶圆的制造，能制造于剥离接合晶圆时所发生的外周缺陷受抑制的贴合式晶圆。更进一步，借由将此半导体晶圆的加工方法应用于磊晶晶圆的制造，能制造最外周部的平坦度受调控的磊晶晶圆。
附图说明
图1是显示本发明的半导体晶圆的加工方法的一范例的流程中的各阶段的剖面图。
图2是显示用于本发明的半导体晶圆的加工方法的加工设备的一范例的示意图。
图3是显示用于本发明中边缘面以及最外周部的镜面研磨的研磨装置的一范例的示意图。
图4是分别显示(a)边缘下降量的定义的一范例的说明图。(b)边缘下降量的定义的另一范例的说明图。
图5是显示本发明的半导体晶圆的加工方法中(a)以手动调整而变更接触的研磨片B的数量的情况的一范例的流程图，以及(b)以自动调整而变更接触的研磨片B的数量的情况的一范例的流程图。
图6是显示本发明的半导体晶圆的加工方法的另一范例的流程图。
图7是显示本发明的贴合式晶圆的制造方法的一范例的流程图。
图8是显示本发明的磊晶晶圆的制造方法的一范例的流程图。
图9是显示借由本发明的磊晶晶圆的制造方法而去除弹起形状的示意图。
图10是显示本发明的磊晶晶圆的制造方法的另一范例的流程图。
图11是分别显示在磊晶晶圆的制造方法中(a)借由本发明的半导体晶圆的加工方法于半导体晶圆上预先形成凹陷形状的范例的示意剖面图，与(b)无预先形成凹陷形状的范例的示意剖面图。
图12是显示借由本发明的半导体晶圆的加工方法所加工的半导体晶圆的倒角部的剖面形状的示意剖面图。
图13是显示用于现有技术的半导体晶圆的加工方法的研磨装置的一范例的示意图，显示(a)自半导体晶圆的主要表面侧观看的视图，(b)各研磨垫相对于半导体晶圆的示意图。
图14是显示用于现有技术的半导体晶圆的加工方法的加工设备的一范例的示意图。
图15是显示借由现有技术的半导体晶圆的加工方法所加工的半导体晶圆的倒角部的剖面形状的示意剖面图。
具体实施方式
如上述，寻求开发一种半导体晶圆的加工方法，能不使半导体晶圆的最外周部比内侧的形状更崩坏，能有良好精确度地于最外周部形成期望的凹陷形状，且不使加工后的半导体晶圆的边缘面的形状锐利化。
本发明人对于上述课题努力研究，结果找出一方法，将半导体晶圆的倒角部分为三个范围，即表面侧的倒角面、背面侧的倒角面以及边缘面，将此三个范围更加上与表面或背面的倒角面相邻的最外周部共四个范围予以进行镜面研磨时，例如借由(1)表面侧的倒角面、(2)背面侧的倒角面、(3)边缘面以及最外周部的三个步骤而进行这些范围的镜面研磨，可不使半导体晶圆的内侧的形状比最外周部更崩坏，能良好精确度地于最外围部外周部形成期望的凹陷形状，且不使加工后的半导体晶圆的边缘面的形状锐利化，进而完成了本发明。
即本发明为一种半导体晶圆的加工方法，用于一半导体晶圆，该半导体晶圆具有一表面及一背面，且于周缘端部具有由表面侧的倒角面、背面侧的倒角面以及边缘面所构成的一倒角部，该加工方法对该半导体晶圆的与该表面侧的倒角面、该背面侧的倒角面、该边缘面以及表面或背面的该倒角面为相邻的最外周部的各部位进行镜面研磨，其中于该对表面侧的倒角面进行镜面研磨的步骤以及该对反侧面的倒角面进行镜面研磨的步骤之后，于同一步骤中进行该边缘面的镜面研磨以及该表面或背面的最外周部的镜面研磨，借由该以同一步骤所进行的边缘面以及最外周部的镜面研磨，调整该表面或背面的最外周部的边缘下降量。
以下参考图式对本发明进行详细的说明，而本发明则不限定于此。
[半导体晶圆的加工方法]
作为本发明的半导体晶圆的加工方法的一范例，参考图1而对本发明的半导体晶圆的加工方法进行说明。此半导体晶圆的加工方法进行显示于图1(a)的半导体晶圆1的镜面研磨。半导体晶圆1具有表面2以及背面3，且于周缘端部具有由表面侧的倒角面4、背侧面的倒角面5以及边缘面6所构成的倒角部，更具有与表面侧的倒角面4为相邻的表面的最外周部7a以及与背面侧的倒角面5为相邻的背面的最外周部7b。倒角部指施有倒角加工的部分。表面侧的倒角面4以及背侧面的倒角面5相对于表面2以及背面3呈倾斜的部分。边缘面6是倒角部中表面侧的倒角面4以及背侧面的倒角面5以外的部分，且相对于表面2以及背面3呈垂直的部分。而边缘面6亦可为些微的曲面。表面侧的倒角面4以及背侧面的倒角面5与边缘面6的边界如图1(a)所示，通常平滑地形成。表面的最外周部7a以及背面的最外周部7b是个别为表面2以及背面3的一部分所构成且具有同一个平面。但是，亦可向外周侧有些微的凹陷或弹起。
图1的半导体的加工方法，首先利用具有研磨片8(用于进行表面侧的倒角面的镜面研磨)的研磨装置而进行表面侧的倒角面4的镜面研磨(图1(b)、步骤(1))。之后，利用具有研磨片9(用于进行背面侧的倒角面的镜面研磨)的研磨装置而进行背面侧的倒角面5的镜面研磨(图1(c)、步骤(2))。之后，利用具有研磨片10(用于进行边缘面的镜面研磨)以及研磨片11(用于进行表面的最外周部的镜面研磨)的研磨装置，在同一步骤中进行边缘面6以及表面的最外周部7a的镜面研磨，调整表面的最外周部7a的边缘下降量(图1(d)、步骤(3))。
另外，(1)表面侧的倒角面4的镜面研磨的步骤与(2)背面侧的倒角面5的镜面研磨的步骤，可分别进行亦可同时进行。再者，在分别进行的情况下，先进行哪个步骤皆可。
再者，虽于图1(d)中显示，作为步骤(3)将表面的最外周部7a与边缘面6同时进行镜面研磨的情况，但在此步骤(3)中，亦能以用于进行背面的最外周部的镜面研磨的研磨片代替研磨片11(用于进行表面的最外周部的镜面研磨)，以背面的最外周部7b代替表面的最外周部7a而予以镜面研磨。
如此的本发明的半导体晶圆的加工方法，更具体而言，可使用如图2所示的加工设备来实施。图2的加工设备具有装载/卸除机21、凹口研磨组件22、表面侧的倒角面研磨组件23a、背面侧的倒角面研磨组件23b、边缘面以及最外周部研磨组件23c、洗净组件24以及机器人作业区域25。此加工设备以表面侧的倒角面研磨组件23a进行表面侧的倒角面4的镜面研磨(步骤(1))，接着以背面侧的倒角面研磨组件23b进行背面侧的倒角面5的镜面研磨(步骤(2))，之后以边缘面以及最外周部研磨组件23c进行边缘面6以及表面的最外周部7a的镜面研磨(步骤(3))。
现有技术的半导体晶圆的加工方法如图14所示，利用一加工设备进行半导体晶圆101的加工。此加工设备具有装载/卸除机121、凹口研磨组件122、表面侧的倒角面研磨组件123a、背面侧的倒角面研磨组件123b、边缘面研磨组件123c、洗净组件124以及机器人作业区域125。另一方面，本发明的半导体晶圆的加工方法如同上述，在同一步骤内进行边缘面的镜面研磨与最外周部的镜面研磨的缘故，以含有如图2的边缘面及最外周部研磨组件23c的加工设备代替边缘面研磨组件123c(图14)为佳。
再者，上述的以同一步骤所进行的边缘面以及最外周部的镜面研磨如图3(a)至图3(c)，利用一研磨装置，该研磨装置于包围该半导体晶圆的周围的位置配置有各别一片以上的研磨片10(以下也称为研磨片A)与研磨片11(以下也称为研磨片B)，该研磨片A用于进行该边缘面的镜面研磨，该研磨片B用于进行该表面或背面的最外周部的镜面研磨，借由使该半导体晶圆相对于该研磨片A及该研磨片B相对旋转而进行该镜面研磨为佳。以此方法能易于边缘面以及最外周部的镜面研磨以同一步骤进行。
图3(a)显示研磨装置的全体图。图3(b)显示研磨片A对半导体晶圆1的边缘面进行镜面研磨的样子的示意剖面图。图3(c)显示研磨片B对半导体晶圆1的表面的最外周部进行镜面研磨的样子的示意剖面图。
另外，镜面研磨可使研磨片A与研磨片B旋转而对半导体晶圆进行镜面研磨，也可使半导体晶圆旋转而进行镜面研磨，亦可双方同时进行旋转。
再者，与研磨片B接触的半导体晶圆的最外周部的范围(半径方向)自边缘面起最大30mm为佳。
再者，如图3(c)所示，将半导体晶圆1于自顶端31至底端32以摆幅33予以上下移动，借由改变此摆幅能调控用于进行表面的最外周部的镜面研磨的研磨片11(或11’)与半导体晶圆1(或是1’)的接触部分34(或34’)的接触角度，进而能调整边缘下降量。再者，边缘下降量的调整可借由研磨片11(或11’)本身的角度、砝码35(或35’)以及研磨时间的调整而进行。此时，如图3(b)所示，边缘面的镜面研磨不会因半导体晶圆1的位置(例如顶端31以及底端32)而改变。
再者，使用配置有多片研磨片B的研磨装置，可借由变更与表面或背面的最外周部接触的研磨片B的数量而进行边缘下降量的调整。较佳地，以此方法，能易于调整半导体晶圆的表面或背面的最外周部的边缘下降量。
另外，变更与表面或背面的最外周部接触的研磨片B的数量时，可变更安装的研磨片B的数量(手动调整)，亦可不变更安装的片数而以制动器来变更与最外周部接触的研磨片B的数量(自动调整)。
进行上述的手动调整的情况下，可如表1所示调整边缘下降量。
【表1】
进行上述的自动调整的情况下，可如表2所示调整边缘下降量。
【表2】
再者此时，如图3(a)所示，利用用于进行边缘面的镜面研磨的研磨片10(研磨片A)与用于进行表面(或背面)最外周部的镜面研磨的研磨片11(研磨片B)的配置数量合计为12片以上的研磨装置，可细微地调整半导体晶圆的表面或背面的最外周部的边缘下降量。
于此参考图4进行边缘下降量的说明。图4(a)是显示利用为一形状测定装置的Dynasearch(Raytes公司制)来定义边缘下降量的显示图，于此举直径300mm(自半导体晶圆的外周边缘至中心的长度为150mm)的半导体晶圆为例而进行边缘下降量的说明。将半导体晶圆的表面作为测定面，半导体晶圆的表面侧的断面形状(图4(a)中的“profile”)中将半导体晶圆的外周边缘距离中心的表面上的任意两点(图4中，自半导体晶圆的中心距离为120mm的点P1与距离为140mm的点P2)连成的直线作为拟合线(fitting line)，将该拟合线与断面形状的外周边缘侧的最初的交叉点P3的高度Y1，减去自断面形状的外周边缘1mm的位置的点P4的高度Y2的值为此半导体晶圆的边缘下降量。另外，成为测定位置的点P4的自半导体晶圆的外周边缘距离不限定于1mm，例如为0.5mm等亦可。再者，边缘下降量为正值即表示为凹陷形状，边缘下降量为负值即表示为弹起形状。
图4(b)是显示使用用于镜面研磨的研磨装置所内建的形状测定装置的边缘下降量的定义的一范例的显示图，如图所示，亦有单纯地以外周部的任意两点的晶圆厚度的差异来定义边缘下降量，此情况下的边缘下降量以外周部的任意的两点(例如，距离晶圆中心147mm与149mm的位置)的晶圆厚度T1与T2的差(T2-T1)来表示。
再者，本发明的半导体晶圆的加工方法，其中以同一步骤所进行的边缘面及最外周部的镜面研磨的步骤中，进行边缘下降量的测量，当该测定的边缘下降量未达期望值，则一边调整该以同一步骤所进行的边缘面及最外周部的镜面研磨的研磨条件，一边重复进行该以同一步骤所进行的边缘面与最外周部的镜面研磨以及边缘下降量的测量，当该测定的边缘下降量为期望值，则结束该以同一步骤所进行的边缘面及最外周部的镜面研磨，借由此方法调整边缘下降量为佳。
亦即，本发明的半导体晶圆的加工法依照例如图5(a)或图5(b)的流程而进行为佳。图5(a)显示以手动调整来变更接触的研磨片B的数量的流程的一范例，图5(b)显示以自动调整来变更接触的研磨片B的数量的流程的一范例。
图5(a)的流程中，开始加工(M1)，首先测定研磨前的边缘下降量(M2)。之后，决定边缘面以及最外周部的研磨片的数量并安装至研磨装置(M3)。之后，进行表面侧的倒角面的镜面研磨(M4-1)，背面侧的倒角面的镜面研磨(M4-2)以及边缘面以及最外周部的镜面研磨(M4-3)。之后，测定此时的边缘下降量(研磨后的边缘下降量)(M5)，判定经测定的研磨后的边缘下降量是否为期望值(M6)。若经测定的研磨后的边缘下降量为期望值则终止加工(M7)，若非期望值则再次进行决定边缘面及最外周部的研磨片的数量并安装至研磨装置的步骤(M3)。接着再次进行步骤(M4-1)至(M4-3)的镜面研磨，此时亦可省略步骤(M4-1)与步骤(M4-2)而仅进行步骤(M4-3)。接着再次测定研磨后的边缘下降量(M5)，判定经测定的研磨后的边缘下降量是否为期望值(M6)。之后重复进行与上述相同的步骤至边缘下降量成为期望值为止。
上述流程的说明中，为了得到期望的边缘下降量，虽以步骤M3中的边缘面及最外周部的研磨片数量的决定为中心而进行说明，但是边缘下降量也因研磨片数量以外的加工条件(研磨时间或旋转速度等)而改变的缘故，必须在进入步骤M4-3之前决定这些加工条件。
因此，自步骤M2所得的研磨前边缘下降量与步骤M5所得的研磨后边缘下降量而计算出借由步骤M4-3的加工的边缘下降的变化量，借由将该结果回馈至步骤M3，能优化在同一晶圆的加工中第二次以后的步骤M3或能其他晶圆的加工中的步骤M3的加工条件(研磨片数、研磨时间、旋转速度等)。
图5(b)的流程(A1至A7)将上述图5(a)的流程中的决定边缘面及最外周部的研磨片的数量并安装至研磨装置的步骤(M3)变更成借由制动器而变更与最外周部接触的研磨片B的数量(自动调整)的步骤(A3)以外，其余的步骤皆与图5(a)的流程(M1至M7)相同。
如此一来，透过依照图5(a)或图5(b)的流程而实施本发明的半导体晶圆的加工方法，能于半导体晶圆的最外周部上更精确地形成期望的凹陷形状。
如同上述，借由本发明的半导体晶圆的加工方法，能不延长CMP(化学机械研磨)步骤的研磨时间而进行最外周部的凹陷形状的形成。因此，能借由调整最外周部的边缘下降量精确地形成期望的凹陷形状，而不使半导体晶圆的内侧的形状比最外周部(平坦度SFQmax)更崩坏。
再者，如同上述，现有技术的半导体晶圆的加工方法会使加工后的半导体晶圆1的边缘面6的形状如图15所示形成锐利的形状，而出现经常发生破损的缺陷，若以本发明的半导体晶圆的加工方法，可经加工而使加工后的半导体晶圆1的边缘面6的形状如图12所示形成不锐利的形状，而抑制破损的发生。
[贴合式晶圆的制造方法]
再者，本发明提供一种贴合式晶圆的制造方法，将借由如上述的半导体晶圆的加工方法所加工，而使该表面或背面的最外周部的边缘下降量经调整的半导体晶圆用于接合晶圆及基底晶圆的其中之一或二者，且将该边缘下降量经调整的面作为贴合面，并借由离子注入剥离法制造贴合式晶圆。
本发明的贴合式晶圆的制造方法依照如图7的流程而实施为佳。
图7的流程首先准备接合晶圆(S1-0)并进行双面研磨(S1-1)。之后，借由上述的本发明的半导体晶圆的加工方法，进行接合晶圆的表面侧的倒角面的镜面研磨、背面侧的倒角面的镜面研磨以及以同一步骤所进行的边缘面及最外周部的镜面研磨，并调整最外周部的边缘下降量而形成凹陷形状(S1-2)。之后，进行贴合面的镜面研磨(S1-3)，洗净(S1-4)。洗净后进行BOX氧化(S1-5)，注入氢离子(S1-6)。
另一方面，准备基底晶圆(S2-0)并进行双面研磨(S2-1)。之后，借由现有技术的倒角面的镜面研磨方法进行基底晶圆的表面侧的倒角面的镜面研磨、背面侧的倒角面的镜面研磨以及边缘面的镜面研磨(S2-2)。之后，进行贴合面的镜面研磨(S2-3)，洗净(S2-4)。
在如此准备的接合晶圆与基底晶圆的贴合前进行洗净(S3)，以经调整边缘下降量的面作为贴合面而进行贴合(S4)。之后，进行剥离热处理(S5)，在氢离子注入层剥离接合晶圆而制作贴合式晶圆(S6)。
另外，借由本发明的半导体晶圆的加工方法所进行的凹陷形状的形成，亦可如上述的步骤(S1-2)中仅对接合晶圆进行凹陷，取而代之，亦可在步骤(S2-2)中仅对基底晶圆进行凹陷。再者，亦可于步骤(S1-2)与步骤(S2-2)中对两晶圆进行凹陷。
再者，使用借由本发明的半导体晶圆的加工方法而最外周部的边缘下降量经调整为+150nm以上的接合晶圆且/或基底晶圆为佳。
借由本发明的贴合式晶圆的制造方法，借由将于最外周部形成有期望的凹陷形状的贴合用晶圆予以贴合，能制造于剥离接合晶圆时的外周缺陷的发生受抑制的贴合式晶圆。
[磊晶晶圆的制造方法]
再者，本发明提供一种磊晶晶圆的制造方法，使用于半导体晶圆的表面形成有磊晶层的一磊晶晶圆作为用于镜面研磨的半导体晶圆，且该磊晶晶圆的经形成该磊晶层的表面侧的最外周部的边缘下降量为负值，对于该磊晶晶圆，借由实施如上述的半导体晶圆的加工方法，使该磊晶晶圆的最外周部平坦化。
本发明的磊晶晶圆的制造方法依照例如图8所示的流程而实施为佳。图8的流程首先准备于表面形成磊晶层且于该最外周部形成有弹起形状(边缘下降量为负值的形状)的磊晶晶圆(E1-1)，借由上述的本发明的半导体晶圆的加工方法进行磊晶晶圆的表面侧的倒角面的镜面研磨、背面侧的倒角面的镜面研磨以及以同一步骤所进行的边缘面与最外周部的镜面研磨，并去除磊晶晶圆的最外周部的弹起形状而平坦化(E1-2)。之后，进行主要表面的镜面研磨(E1-3)，洗净(E1-4)。
以本发明的磊晶晶圆的制造方法，如图9(a)所示，透过研磨借由于磊晶成长用基板(磊晶基板)42的表面上形成磊晶层43而形成于磊晶晶圆41的最外周部的弹起形状，可制造磊晶晶圆41的最外周部的平坦度受调控的磊晶晶圆45(图9(b))。
更进一步，本发明提供一种磊晶晶圆的制造方法，对于借由上述的半导体晶圆的加工方法所加工而使该表面的最外周部的边缘下降量经调整为正值的半导体晶圆，于该半导体晶圆的表面形成磊晶层。
如此的本发明的磊晶晶圆的制造方法依照例如图10的流程而实施为佳。图10的流程首先准备作为磊晶成长用基板的半导体晶圆并进行双面研磨(E2-1)。之后借由上述的本发明的半导体晶圆的加工方法，进行半导体晶圆的表面侧的倒角面的镜面研磨、背面侧的倒角面的镜面研磨以及以同一步骤所进行的边缘面与最外周部的镜面研磨，而将半导体晶圆的表面的最外周部的边缘下降量调整成为正值(E2-2)。即，形成凹陷形状。之后进行主要表面的镜面研磨(E2-3)，洗净(E2-4)后，于半导体晶圆的表面形成磊晶层(E2-5)。
如图11(b)所示，在于作为磊晶成长用基板的半导体晶圆151上不形成凹陷形状的情况下，借由磊晶层153的形成，而于磊晶晶圆155的最外周部形成弹起形状。另一方面，若以上述本发明的磊晶晶圆的制造方法，借由在作为磊晶成长用基板的半导体晶圆51的表面的最外周部(相当于在形成有磊晶层53的情况下形成弹起形状的部分的部分)预先形成期望的凹陷形状，可制造如图11(a)所示，磊晶晶圆55的最外周部的平坦度受调控，无弹起形状的磊晶晶圆55。
再者，本发明在对表面侧的倒角面进行镜面研磨的步骤以及对背面侧的倒角面进行镜面研磨的步骤与以同一步骤进行边缘面的镜面研磨以及表面或背面的最外周部的镜面研磨的步骤之间，可进行半导体晶圆的于表面形成磊晶层的步骤。
更具体而言，可用如图6所示的流程进行。图6的流程在双面研磨后进行表面侧倒角面的镜面研磨与背面侧倒角面的镜面研磨。之后因应需要而进行边缘面的镜面研磨后，进行主要表面的镜面研磨与洗净。之后于表面形成磊晶层后，进行边缘面以及最外周部的镜面研磨。
以此方法，由于可调整于倒角面经镜面研磨的半导体晶圆上磊晶成长而制作磊晶晶圆时的磊晶晶圆的外周部的边缘下降量，可降低易于磊晶晶圆形成的弹起形状，而得到最外周部有良好平坦度的磊晶晶圆。
如上述，借由将本发明的半导体晶圆的加工方法应用于贴合式晶圆的制造，可制造于剥离接合晶圆时所发生的外周缺陷受抑制的贴合式晶圆。再者，借由将本发明的半导体晶圆的加工方法应用于磊晶晶圆的制造，可制造磊晶晶圆的最外周部的平坦度有受调控的磊晶晶圆。
【实施例】
以下借由实施例与比较例对本发明进行具体的说明，而本发明则不限定于此。
[实施例1-1至1-4、比较例1-1]
对在周缘端部具有由表面侧的倒角面、背面侧的倒角面以及边缘面所构成的倒角部且直径300mm、结晶方位＜100＞的单晶硅晶圆，使用Dynasearch(Raytes公司制)进行镜面研磨前的边缘下降量的测定。之后，对此单晶硅晶圆进行表面侧的倒角面的镜面研磨与背面侧的倒角面的镜面研磨，之后进行边缘面的镜面研磨与表面的最外周部的镜面研磨而形成凹陷形状，之后进行主要表面的镜面研磨。另外，边缘面的镜面研磨与及最外周部的镜面研磨，利用研磨片A(用于进行该边缘面的镜面研磨)与该研磨片B(用于进行该表面的最外周部的镜面研磨)的配置数量合计为12片以上的研磨装置而进行。
实施例1-1至1-4以及比较例1-1中，利用具有分别显示于表3的数量的上述研磨片A与上述研磨片B的研磨装置进行研磨。即，在实施例1-1至1-4中，以同一步骤进行了边缘面以及表面的最外周部的镜面研磨，而在比较例1-1中仅进行边缘面的镜面研磨。再者，实施例1-1至1-4以及比较例1-1中，分别以表3所示的研磨时间(将实施例作为100的情况下的相对值)进行主要表面的镜面研磨。
[比较例1-2与1-3]
对在周缘端部具有由表面侧的倒角面、背面侧的倒角面以及边缘面所构成的倒角部且直径300mm、结晶方位＜100＞单晶硅晶圆，使用Dynasearch(Raytes公司制)进行镜面研磨前的边缘下降量的测定。之后，对此单晶硅晶圆进行表面侧的倒角面的镜面研磨、背面侧的倒角面的镜面研磨以及边缘面的镜面研磨。不进行表面的最外周部的镜面研磨，而进行主要表面的镜面研磨。进行此主要表面的镜面研磨时，延长研磨时间而形成凹陷形状。再者，比较例1-2与1-3中，分别以表3所示的研磨时间(将实施例作为100的情况下的相对值)进行主要表面的镜面研磨。
对如上述进行镜面研磨的实施例1-1至1-4以及比较例1-1至1-3的晶圆，使用Dynasearch(Raytes公司制)进行镜面研磨后的边缘下降量的测定，并自镜面研磨后的边缘下降量与镜面研磨前的边缘下降量的差而求得边缘下降变化量。结果(将比较例1-1作为1的情况下的相对值)显示于表3。
再者，对如同上述而进行镜面研磨的实施例1-1至1-4以及比较例1-1至1-3的晶圆，利用WaferSight(KLA-Tencor公司制)，以组件尺寸为26mm×8mm，去除外周3mm的条件进行SFQRmax的测定，并求得SFQRmax变化量。结果(将比较例1-1作为1的情况下的相对值)显示于表3。
进一步，将以实施例1-1至1-4以及比较例1-1至1-3的条件进行镜面研磨的单晶硅晶圆作为接合晶圆以及基底晶圆，借由离子注入剥离法在各个条件下制作贴合式SOI晶圆各100片，并评估于剥离接合晶圆时的外周缺陷率(发生外周缺陷的SOI晶圆的发生率)。结果显示于表3。
【表3】
如表3所示，实施例1-1至1-4中，可透过变更进行表面的最外周部的镜面研磨的研磨片B的片数而自由地调整边缘下降变化量，再者可制作不使平坦度崩坏(不使SFQRmax变化量的值变大)的凹陷形状的单晶硅晶圆。
再者，实施例1-1至1-4中，借由于贴合用晶圆上形成凹陷形状，可降低剥离接合晶圆时的外周缺陷率。另外，形成的凹陷形状(边缘下降变化量)越大越能抑制外周缺陷的发生。
另一方面，如表3所示，进行表面的最外周部的镜面研磨的研磨片B的片数为零片的比较例1-1，因没有形成凹陷形状的缘故，剥离接合晶圆时的外周缺陷率变高。
再者，透过延长主要表面的研磨时间而形成凹陷形状的比较例1-2与1-3中，SFQRmax变化量变大而平坦度崩坏。
[实施例2、比较例2]
将以实施例1-4以及比较例1-1的条件所研磨的单晶硅晶圆作为磊晶成长用晶圆而使用，以规定的成长条件(于不形成凹陷形状的单晶硅晶圆上形成磊晶层时，于磊晶晶圆的最外周部形成约5.5的弹起形状的成长条件(边缘下降变化量约为-5.5))进行磊晶层的形成。其结果，于以实施例1-4的条件所镜面研磨的单晶硅晶圆上进行磊晶层的形成而制作出的磊晶晶圆(实施例2)的边缘下降变化量为+0.1。另一方面，以比较例1-1的条件所镜面研磨的单晶硅晶圆上进行磊晶层的形成而制作出的磊晶晶圆(比较例2)的边缘下降变化量为-4.5。
如此，借由于磊晶成长用晶圆上预先精巧地制作凹陷形状，而抵销磊晶成长所形成的弹起形状的大小，而可得到最外周部的弹起形状极度受抑制的磊晶晶圆。
[实施例3]
对在上述的比较例2中制作的磊晶晶圆(边缘下降变化量：-4.5)以与实施例1-4相同的条件进行镜面研磨(最外周加工)。其结果，镜面研磨后的磊晶晶圆的最外周部的边缘下降变化量成为+0.1，可得到最外周部的弹起形状有极度受抑制的磊晶晶圆。
如同上述，本发明的半导体晶圆的加工方法，明显地，在不使半导体晶圆的内侧的形状比最外周部的形状更加崩坏的情况下，能调整最外周部的边缘下降量而良好精确度地于最外周部形成期望的凹陷形状，并且能对半导体晶圆加工而不使加工后的半导体晶圆的边缘面的形状锐利化。再者，明显地，借由将此半导体晶圆的加工方法应用于贴合式晶圆的制造，能制造于剥离接合晶圆时所发生的外周缺陷受抑制的贴合式晶圆，更进一步，借由将此半导体晶圆的加工方法应用于磊晶晶圆的制造，能制造最外周部的平坦度受调控的磊晶晶圆。再者，本发明并不限定于上述的实施例。上述实施例为举例说明，凡具有与本发明的申请专利范围所记载之技术思想实质上同样之构成，产生相同的功效者，不论为何物皆包含在本发明的技术范围内。

Claims (12)

1.一种半导体晶圆的加工方法，用于一半导体晶圆，该半导体晶圆具有一表面及一背面，且于周缘端部具有由表面侧的倒角面、背面侧的倒角面以及边缘面所构成的一倒角部，该加工方法对该半导体晶圆的与该表面侧的倒角面、该背面侧的倒角面、该边缘面以及表面或背面的该倒角面为相邻的最外周部的各部位进行镜面研磨，其中
于对该表面侧的倒角面进行镜面研磨的步骤以及对该背面侧的倒角面进行镜面研磨的步骤之后，于同一步骤中进行该边缘面的镜面研磨以及该表面或背面的最外周部的镜面研磨，
以同一步骤所进行的边缘面以及最外周部的镜面研磨利用一研磨装置，该研磨装置于包围该半导体晶圆的周围的位置配置有各别一片以上的研磨片A与研磨片B，该研磨片A用于进行该边缘面的镜面研磨，该研磨片B用于进行该表面或背面的最外周部的镜面研磨，借由使该半导体晶圆相对于该研磨片A及该研磨片B相对旋转而进行该镜面研磨，
借由该以同一步骤所进行的边缘面以及最外周部的镜面研磨，调整该表面或背面的最外周部的边缘下降量。
2.如权利要求1所述的半导体晶圆的加工方法，其中该边缘下降量的调整是利用配置有多片该研磨片B的研磨装置，变更与该表面或背面的最外周部接触的该研磨片B的数量而进行。
3.如权利要求1所述的半导体晶圆的加工方法，其中该以同一步骤所进行的边缘面以及最外周部的镜面研磨，利用该研磨片A与该研磨片B的配置数量合计为12片以上的研磨装置而进行。
4.如权利要求2所述的半导体晶圆的加工方法，其中该以同一步骤所进行的边缘面以及最外周部的镜面研磨，利用该研磨片A与该研磨片B的配置数量合计为12片以上的研磨装置而进行。
5.如权利要求1所述的半导体晶圆的加工方法，其中该以同一步骤所进行的边缘面以及最外周部的镜面研磨的步骤中，进行边缘下降量的测量，当该测量的边缘下降量未达期望值，则一边调整该以同一步骤所进行的边缘面以及最外周部的镜面研磨的研磨条件，一边重复进行该以同一步骤所进行的边缘面与最外周部的镜面研磨以及边缘下降量的测量，当该测量的边缘下降量为期望值，则结束该以同一步骤所进行的边缘面以及最外周部的镜面研磨。
6.如权利要求2所述的半导体晶圆的加工方法，其中该以同一步骤所进行的边缘面以及最外周部的镜面研磨的步骤中，进行边缘下降量的测量，当该测量的边缘下降量未达期望值，则一边调整该以同一步骤所进行的边缘面以及最外周部的镜面研磨的研磨条件，一边重复进行该以同一步骤所进行的边缘面与最外周部的镜面研磨以及边缘下降量的测量，当该测量的边缘下降量为期望值，则结束该以同一步骤所进行的边缘面以及最外周部的镜面研磨。
7.如权利要求3所述的半导体晶圆的加工方法，其中该以同一步骤所进行的边缘面以及最外周部的镜面研磨的步骤中，进行边缘下降量的测量，当该测量的边缘下降量未达期望值，则一边调整该以同一步骤所进行的边缘面以及最外周部的镜面研磨的研磨条件，一边重复进行该以同一步骤所进行的边缘面与最外周部的镜面研磨以及边缘下降量的测量，当该测量的边缘下降量为期望值，则结束该以同一步骤所进行的边缘面以及最外周部的镜面研磨。
8.如权利要求4所述的半导体晶圆的加工方法，其中该以同一步骤所进行的边缘面以及最外周部的镜面研磨的步骤中，进行边缘下降量的测量，当该测量的边缘下降量未达期望值，则一边调整该以同一步骤所进行的边缘面以及最外周部的镜面研磨的研磨条件，一边重复进行该以同一步骤所进行的边缘面与最外周部的镜面研磨以及边缘下降量的测量，当该测量的边缘下降量为期望值，则结束该以同一步骤所进行的边缘面以及最外周部的镜面研磨。
9.如权利要求1至8中任一项所述的半导体晶圆的加工方法，其中在对该表面侧的倒角面进行镜面研磨的步骤以及对该背面侧的倒角面进行镜面研磨的步骤与于同一步骤中进行该边缘面的镜面研磨以及该表面或背面的最外周部的镜面研磨的步骤之间，进行该半导体晶圆的于表面形成磊晶层的步骤。
10.一种贴合式晶圆的制造方法，将借由如权利要求1至4中任一项所述的半导体晶圆的加工方法所加工，而使该表面或背面的最外周部的边缘下降量经调整的半导体晶圆用于接合晶圆且/或基底晶圆，且将该边缘下降量经调整的面作为贴合面，并借由离子注入剥离法制造贴合式晶圆。
11.一种磊晶晶圆的制造方法，使用于半导体晶圆的表面形成有磊晶层的一磊晶晶圆作为用于镜面研磨的半导体晶圆，且该磊晶晶圆的经形成该磊晶层的表面侧的最外周部的边缘下降量为负值，对于该磊晶晶圆，借由实施如权利要求1至8中任一项所述的半导体晶圆的加工方法，使该磊晶晶圆的最外周部平坦化。
12.一种磊晶晶圆的制造方法，对于借由如权利要求1至8中任一项所述的半导体晶圆的加工方法所加工，而使该表面的最外周部的边缘下降量经调整为正值的半导体晶圆，于该半导体晶圆的表面形成磊晶层。
CN201580044315.9A 2014-09-11 2015-08-19 半导体晶圆的加工方法 Active CN106663623B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014185325A JP6045542B2 (ja) 2014-09-11 2014-09-11 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
JP2014-185325 2014-09-11
PCT/JP2015/004130 WO2016038800A1 (ja) 2014-09-11 2015-08-19 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN106663623A CN106663623A (zh) 2017-05-10
CN106663623B true CN106663623B (zh) 2019-06-14

Family

ID=55458575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580044315.9A Active CN106663623B (zh) 2014-09-11 2015-08-19 半导体晶圆的加工方法

Country Status (8)

Country Link
US (1) US9905411B2 (zh)
EP (1) EP3193357B1 (zh)
JP (1) JP6045542B2 (zh)
KR (1) KR102088279B1 (zh)
CN (1) CN106663623B (zh)
SG (1) SG11201701661UA (zh)
TW (1) TWI595548B (zh)
WO (1) WO2016038800A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6614076B2 (ja) * 2016-09-07 2019-12-04 信越半導体株式会社 貼り合わせ用基板の表面欠陥の評価方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
US10732128B2 (en) * 2017-10-26 2020-08-04 Camtek Ltd. Hierarchical wafer inspection
EP3567139B1 (en) 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
EP3567138B1 (en) 2018-05-11 2020-03-25 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
CN112218737B (zh) * 2018-09-14 2023-06-06 胜高股份有限公司 晶片的镜面倒角方法、晶片的制造方法及晶片
JP7084845B2 (ja) * 2018-10-25 2022-06-15 株式会社ディスコ ウェーハの製造方法
CN111430223B (zh) * 2020-05-15 2023-06-23 中国科学院微电子研究所 一种预清洗装置
CN111451909B (zh) * 2020-05-18 2021-06-11 立铠精密科技(盐城)有限公司 一种计算机系统用集成板磨边加工系统
CN111761419B (zh) * 2020-06-11 2021-10-15 上海中欣晶圆半导体科技有限公司 用于修复晶圆边缘损伤的胶带研磨工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502117A (zh) * 2002-01-11 2004-06-02 ��ʽ�������տ� 半导体晶片及其制造方法
CN1650404A (zh) * 2002-04-30 2005-08-03 信越半导体株式会社 半导体晶片的制造方法及晶片
WO2012066761A1 (en) * 2010-11-15 2012-05-24 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer
CN102725823A (zh) * 2010-01-28 2012-10-10 信越半导体股份有限公司 贴合晶片的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US6722964B2 (en) * 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP4815801B2 (ja) * 2004-12-28 2011-11-16 信越半導体株式会社 シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP2006237055A (ja) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
CN101877305B (zh) * 2005-04-19 2012-01-11 株式会社荏原制作所 基底处理设备
JP4742845B2 (ja) * 2005-12-15 2011-08-10 信越半導体株式会社 半導体ウエーハの面取り部の加工方法及び砥石の溝形状の修正方法
ATE383656T1 (de) 2006-03-31 2008-01-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers
JP5274993B2 (ja) * 2007-12-03 2013-08-28 株式会社荏原製作所 研磨装置
JP2010021394A (ja) * 2008-07-11 2010-01-28 Sumco Corp 半導体ウェーハの製造方法
EP2192609A1 (en) * 2008-11-28 2010-06-02 SUMCO Corporation Method of producing wafer for active layer
JP5352331B2 (ja) * 2009-04-15 2013-11-27 ダイトエレクトロン株式会社 ウェーハの面取り加工方法
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP2012051098A (ja) * 2010-02-26 2012-03-15 Nakamura Tome Precision Ind Co Ltd 円板状ワークの外周加工装置
KR101089480B1 (ko) * 2010-06-01 2011-12-07 주식회사 엘지실트론 웨이퍼 연마장치
JP6312976B2 (ja) * 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP6027346B2 (ja) 2012-06-12 2016-11-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP5988765B2 (ja) * 2012-08-13 2016-09-07 ダイトエレクトロン株式会社 ウェーハの面取り加工方法、ウェーハの面取り加工装置および砥石角度調整用治具
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502117A (zh) * 2002-01-11 2004-06-02 ��ʽ�������տ� 半导体晶片及其制造方法
CN1650404A (zh) * 2002-04-30 2005-08-03 信越半导体株式会社 半导体晶片的制造方法及晶片
CN102725823A (zh) * 2010-01-28 2012-10-10 信越半导体股份有限公司 贴合晶片的制造方法
WO2012066761A1 (en) * 2010-11-15 2012-05-24 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer

Also Published As

Publication number Publication date
JP6045542B2 (ja) 2016-12-14
EP3193357B1 (en) 2019-05-01
TW201611112A (zh) 2016-03-16
CN106663623A (zh) 2017-05-10
WO2016038800A1 (ja) 2016-03-17
TWI595548B (zh) 2017-08-11
KR20170051442A (ko) 2017-05-11
EP3193357A4 (en) 2018-08-01
US9905411B2 (en) 2018-02-27
SG11201701661UA (en) 2017-04-27
US20170301533A1 (en) 2017-10-19
JP2016058623A (ja) 2016-04-21
EP3193357A1 (en) 2017-07-19
KR102088279B1 (ko) 2020-03-12

Similar Documents

Publication Publication Date Title
CN106663623B (zh) 半导体晶圆的加工方法
CN103889655B (zh) 双面研磨方法
JP5644401B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN106133209B (zh) 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
JP6056793B2 (ja) 両面研磨装置用キャリアの製造方法及び両面研磨方法
CN104114322B (zh) 晶片的双面研磨方法
CN105830199A (zh) SiC外延晶片的制造装置和SiC外延晶片的制造方法
JP2008140856A (ja) エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
CN109475996A (zh) 晶片的双面研磨方法
JP2014233830A (ja) 研磨パッドドレッサおよびその製造方法、研磨パッドドレッシング装置、ならびに、研磨システム
CN105378894B (zh) 外延晶片的制造方法
JP2007268666A (ja) Ｃｍｐパッドコンディショナー
WO2020209022A1 (ja) 酸化ガリウム基板、および酸化ガリウム基板の製造方法
US20160361793A1 (en) Abrasive grindstone
JP6939752B2 (ja) シリコンウェーハのヘリカル面取り加工方法
JP2011143477A (ja) 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP5282440B2 (ja) 評価用ウェーハ及び両面研磨の研磨代の評価方法
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
CN110418696B (zh) 晶圆的双面研磨方法及双面研磨装置
CN114667594A (zh) 晶片的研磨方法及硅晶片
TW202112494A (zh) 工件的兩面研磨方法
KR20200096645A (ko) 접합 웨이퍼의 제조 방법, 접합 웨이퍼
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2000216119A (ja) 高平坦度ウェ―ハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant