JPWO2010119833A1 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JPWO2010119833A1
JPWO2010119833A1 JP2011509281A JP2011509281A JPWO2010119833A1 JP WO2010119833 A1 JPWO2010119833 A1 JP WO2010119833A1 JP 2011509281 A JP2011509281 A JP 2011509281A JP 2011509281 A JP2011509281 A JP 2011509281A JP WO2010119833 A1 JPWO2010119833 A1 JP WO2010119833A1
Authority
JP
Japan
Prior art keywords
polishing
epitaxial wafer
wafer substrate
silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011509281A
Other languages
English (en)
Other versions
JP5287982B2 (ja
Inventor
奥内 茂
茂 奥内
晋一 緒方
晋一 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2011509281A priority Critical patent/JP5287982B2/ja
Publication of JPWO2010119833A1 publication Critical patent/JPWO2010119833A1/ja
Application granted granted Critical
Publication of JP5287982B2 publication Critical patent/JP5287982B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明のシリコンエピタキシャルウェーハの製造方法は、シリコン単結晶基板にエピタキシャル層を成長させる成長工程Fと、前記成長工程の前に前記シリコン単結晶基板の少なくとも表面を無砥粒で研磨する第1研磨工程Dと、前記成長工程の後に前記シリコン単結晶基板の少なくとも表面を仕上げ研磨する第2研磨工程Gと、を有する。

Description

本発明は、シリコンエピタキシャルウェーハの製造方法に関するものである。
シリコン単結晶ウェーハの表面に気相エピタキシャル層を成長させたのち、当該エピタキシャル層の表面を鏡面加工する製造方法が知られている(特許文献1)。この製造方法によれば、エピタキシャル成長により発生したクラウン欠陥を除去することができ、また表面の平坦化を達成することができる。
特公平8−17163号公報
しかしながら、上記従来の製造方法では、エピタキシャル成長工程の前後に鏡面研磨工程を有するので、生産性が著しく低下するといった問題を解消することはできない。
本発明が解決しようとする課題は、生産性に優れ、エピタキシャル欠陥も低減できるシリコンエピタキシャルウェーハの製造方法を提供することである。
本発明は、シリコン単結晶基板にエピタキシャル層を成長させる成長工程の前に、前記シリコン単結晶基板の少なくとも表面を、無砥粒スラリーを用いて研磨する第1両面研磨工程を設ける一方で、前記成長工程の後に、前記シリコン単結晶基板の少なくとも表面を仕上げ研磨する第2研磨工程を設けることによって、上記課題を解決する。
本発明によれば、第1両面研磨工程の無砥粒研磨により生産性を高めることができる。また、砥粒によるダメージを低減することができるので、エピタキシャル欠陥を低減することができる。
本発明の一実施の形態を適用したシリコンエピタキシャルウェーハの製造方法を示す工程図である。 図1の両面同時研磨工程G1に適用される研磨装置の一例を示す正面図である。 図2のA−A線矢視平面図である。 図2の研磨装置による研磨状態を示す模式断面図である。 図1の方法により改善されるエピタキシャル欠陥を示す図である。
以下、本発明の実施形態を図面に基づいて説明する。
図1は本発明の一実施の形態を適用したシリコンエピタキシャルウェーハの製造方法を示す工程図である。
まず、スライス工程Aの前工程の一例を説明すると、チョクラルスキー引上げ法により、たとえば主軸方位が<100>で、直径305mmのp型シリコン単結晶インゴットを製造し、このインゴットを直径300mmに外周研削したのち、ノッチ加工し、電気比抵抗が5〜10mΩcmのブロックを複数切り出す。
なお、シリコン単結晶の主軸方位は、<100>以外のたとえば<110>等の主軸方位のシリコン単結晶にも適用することができる。またウェーハ直径についても、300mm以外のたとえば200mmや450mmのウェーハに適用することができる。
スライス工程Aでは、ワイヤーソーを用いて上記ブロックを所定厚さにスライスし、ウェーハ状の基板を得る。
スライスされたウェーハ基板は、ラッピング工程Bにて両面研削され、ある程度の平坦度が確保される。ラッピング工程Bでは、ウェーハ基板を両面研削機の上下研削定盤で挟み、砥粒を含んだスラリーを供給しながらウェーハ基板の表面および裏面の両面を研削する。
ラッピング工程Bによりある程度平坦になったウェーハ基板は、エッチング工程Cにて、表面に発生した研削ダメージが除去される。なお、ラッピング工程Bの後にウェーハ基板を面取り工程に送り、その外周面の形状を砥石により整えてもよい。
本例の製造方法では、エピタキシャル成長工程Fの前に、エッチング工程Cを終了したウェーハ基板の少なくとも表面を、砥粒を含まないスラリーを用いて研磨布のみにより研磨する第1研磨工程Dが設けられている。
この第1研磨工程Dでは、ウェーハ基板の表面のみを片面研磨するか、あるいはウェーハ基板の表面および裏面を同時に研磨する。両面同時研磨する場合は、たとえば硬質研磨パッドが装着された両面研磨装置の上下定盤でウェーハ基板を挟み、無砥粒の条件でウェーハ基板の両面を同時に研磨する。
この第1研磨工程Dにおける研磨量は、たとえば5〜30μmである。この第1研磨工程Dによりウェーハ基板の平坦度がより向上するとともに、無砥粒で研磨することから砥粒による研磨ダメージの発生を抑制することができ、後に形成されるエピタキシャル層の欠陥を低減することができる。
なお、エッチング工程Cの後であって第1研磨工程Dの前に、ウェーハ基板の表面を、砥粒を含むスラリーを用いた有砥粒研磨を行ってもよいが、この場合には砥粒による研磨ダメージを除去するため、第1研磨工程Dの研磨量は100nm以上とすることが望ましい。
第1研磨工程Dを終了したら研磨屑を除去するためにウェーハ基板を洗浄し(洗浄工程E)、エピタキシャル成長工程Fへ送る。
エピタキシャル成長工程Fでは、ウェーハ基板をエピタキシャル反応炉内にセットして反応ガスを供給する前に、ハロゲン化ガスを反応炉内に供給し、ウェーハ基板の表面に形成された酸化膜を除去してもよい。また、エピタキシャル反応炉にハロゲン化ガスを供給してエッチングする方法に代えて、酸化膜に対するエッチング液をウェーハ基板に滴下する湿式エッチング工程を洗浄工程Eに設けてもよい。
エピタキシャル成長工程Fでは、ウェーハ基板をエピタキシャル反応炉内のサセプタにセットし、反応ガスを供給することで、ウェーハ基板の表面にエピタキシャル層を形成する。
エピタキシャル層が形成されたウェーハ基板は第2研磨工程Gに送られ、仕上げ研磨が行われる。第2研磨工程Gは、少なくともウェーハ基板の表面を仕上げ研磨する工程であればよいが、本例の第2研磨工程Gは、両面同時研磨工程G1と、これに続く片面鏡面研磨工程G2とから構成されている。以下、第2研磨工程Gの一例として両面同時研磨工程G1と片面鏡面研磨工程G2を説明するが、本発明がこれに限定される趣旨ではない。
両面同時研磨工程G1においては、図2〜図4に示す両面研磨装置および研磨方法を用いることができる。以下、両面同時研磨工程G1で用いられる研磨装置の一例を説明する。図2は研磨装置の一例を示す正面図、図3は図2のA−A線矢視平面図である。
図2および図3に示す研磨装置は、水平に支持された環状の下定盤1と、下定盤1に上方から対向する環状の上定盤2と、環状の下定盤1の内側に配置された太陽歯車3と、下定盤1の外側に配置されたリング状の内歯歯車4とを備える。また、5はシリンダ、6はジョイント、7は研磨液のタンク、8はキャリア、9はウェーハ基板10をセットするホール、である。
下定盤1及び上定盤2の対向面には、図4に示すように、不織布にウレタン樹脂を含浸させたパッド(研磨布)15,25、或いは発泡ウレタン等からなるパッド(研磨布)15,25が貼付されている。
ウェーハ基板10の研磨を行うには、上定盤2を上昇させた状態で、下定盤1上に複数のキャリア8をセットし、各キャリア8のホール9にウェーハ基板10をセットする。そして上定盤2を下降させ、各ウェーハ基板10に所定の加圧力を付加する。この状態で、下定盤1と上定盤2の間に研磨液を供給しながら、下定盤1、上定盤2、太陽歯車3及び内歯歯車4を所定の方向に所定の速度で回転させる。
これにより、下定盤1と上定盤2の間で複数のキャリア8が自転しながら太陽歯車3の周囲を公転するいわゆる遊星運動をおこなう。各キャリア8に保持されたウェーハ基板10は、研磨液中で上下の研磨布15,25と摺接し、上下両面が同時に研磨される。研磨条件は、ウェーハ基板10の両面が均等にかつ複数のウェーハ基板10が均等に研磨されるように設定される。
図4は研磨状態を示す模式断面図である。
従来の研磨技術では、ウェーハ基板10よりも薄いキャリア8を使用した研磨工程において、図4(a)に符号Aで示すウェーハ基板10の周縁部Aに研磨布15,25から圧力が集中し、結果的にウェーハ基板10に周縁部ダレが発生していた。また、特開2002−254299号公報に記載された研磨技術では、図4(b)に示すように、キャリア8の厚み寸法を大きくすることによって、ウェーハ基板10の周縁部Aに集中していた圧力をウェーハ基板10およびキャリア8付近へ分散させる手法を採用している。
これに対し、本例の研磨方法では、キャリア8におけるホール9の平面配置を近接させて、図4(c)に示すように、ウェーハ基板10の配置をキャリア8の中心へ集中させることによって、図4(c)に符号Bで示すように接近した隣接のウェーハ基板10へ研磨布15,25からの研磨圧力を分散させるものである。これにより、研磨レート低下による生産性悪化やキャリアの厚み制御等従来技術のデメリットは発生しない状態で、ウェーハ基板10の周縁部でのダレ発生を低減することが可能となる。
これは、研磨中のウェーハ基板10によるキャリア8の変形等の影響を排除した状態でウェーハ基板10間の距離を小さくしたことに起因すると考えられる。これにより、隣り合うウェーハ基板10どうしの最近接位置付近で発生する定盤1,2表面の研磨布15,25からウェーハ基板10への研磨圧力集中を低減することができる。
研磨処理中においては、ウェーハ基板10とウェーハ基板10との間の位置において、ウェーハ基板10とキャリア8との厚みの差から、可撓性のある定盤表面の研磨布15,25がウェーハ基板10の平面位置における高さ(厚み方向位置)よりもキャリア8側へ突出するように変形する状態となる。このため、ウェーハ基板10の周縁部近傍において研磨布15,25からの圧力がウェーハ基板10の周縁部に集中して、ウェーハ基板10の周縁部での研磨量が大きくなりうる。
しかし本例の研磨方法では、図4(c)に示すように、ウェーハ基板10間の距離(ホール9間の距離)を小さくすることによって、隣り合うウェーハ基板10どうしの間付近での研磨布15,25の変形量を低減することができる。このため、本例では、ウェーハ基板10の周縁部付近でウェーハ基板10の周縁部における圧力集中が緩和される。その結果、ウェーハ基板10の周縁部におけるダレ発生を低減することができる。
これにより、簡単かつ適確に所定量の研磨を行うことができるとともに、研磨の終点の把握を容易にでき、かつ、研磨工程後半でも定盤からキャリア8への圧力を低減してウェーハ基板10への研磨圧力低減を防止して作業時間・研磨効率の低減を防止できるとともに、キャリア8が研磨されることを低減してキャリア8の短寿命化を防止でき、また、ダレ発生防止により平坦度低下等を回避して、高平坦度のウェーハ基板10を製造可能とすることができる。
また、研磨処理中においては、ウェーハ基板10の周縁部であるウェーハ基板10とキャリア8との境界付近において、研磨処理中におけるウェーハ基板10とキャリア8との厚みの差から、可撓性のある定盤表面のパッド15,25がウェーハ基板10の周縁部においてウェーハ基板10の表面位置における高さ(厚み方向位置)よりもキャリア8側へ突出するように変形する。このため、ウェーハ基板10の周縁部の全長において、研磨布15,25からの圧力がウェーハ基板10の周縁部近傍に集中して、ウェーハ基板10の周縁ダレが発生する可能性がある。
しかし、本例の研磨方法によれば、両面研磨されるウェーハ基板10間の距離を減少してウェーハ基板10どうしを接近させることで、1つのキャリア8において、3カ所のホール9内に配置された各ウェーハ基板10をあたかも一枚のウェーハ基板10のように研磨する状態に近づけることができる。このため、1枚のウェーハ基板10の周縁全長に対して、圧力集中の起こる長さを部分的にすること、つまり、可撓性のある定盤1,2の表面の研磨布15,25がウェーハ基板10とキャリア8との厚みの差から、研磨布15,25からの圧力がウェーハ基板10の周縁部に集中して、ウェーハ基板10の周縁部での研磨状態が大きくなる部分を減少することが可能となる。これにより、研磨終了時における1枚のウェーハ基板10に対する周縁部全周への研磨圧力集中を緩和することが可能となり、各ウェーハ基板10の周縁部におけるダレ発生を低減することが可能になる。
なお、図示する例においては、キャリア8が3枚の構成としたが、他の枚数でもよく、また、これ以外にも、各キャリア8内でのホール9またはウェーハ基板10の配置が上述した構成であれば、研磨装置の各構成はどのようなものでも適応可能である。
図1へ戻り、第2研磨工程Gの両面同時研磨工程G1にて、シリコンエピタキシャルウェーハ基板の裏面の研磨量は表面の研磨量以上であることが望ましい。たとえばウェーハ基板の表面の研磨量は0.01〜0.1μm、裏面の研磨量は0.1〜1.0μmの範囲とすることが望ましい。
次の片面鏡面研磨工程G2では、ウェーハ基板の表面を鏡面研磨する。鏡面研磨の研磨量は、たとえば0.01〜0.2μmである。
以上のとおり、本例のシリコンエピタキシャルウェーハの製造方法では、エピタキシャル成長工程Fの前に行われる第1研磨工程Dによりウェーハ基板の平坦度が確保され、また無砥粒研磨であるため研磨ダメージが少ないのでエピタキシャル欠陥を低減することができる。
一方、エピタキシャル成長工程Fの後に行われる両面同時研磨G1により、ウェーハ表面のヘイズレベルが改善される。これと同時に、エピタキシャル成長後の両面同時研磨G1により、ウェーハ裏面に生じるエピタキシャル反応炉のサセプタとの当たり傷や裏面への堆積物を除去することができ、これらの傷や堆積物による平坦度の低下やパーティクルの発生を抑制することができる。
また、エピタキシャル成長後の両面同時研磨G1によりウェーハ表面の研磨量を表面の酸化膜を除去する程度にできる限り小さくしているので、表面のエピタキシャル層の厚さを均一に維持することができる。
図5の上段は、図1に示す本例の製造方法にて製造された4枚のシリコンウェーハであって、平均6個/1枚のエピタキシャル欠陥が観察された結果を示す。これに対し、図5の下段は、図1に示す第1研磨工程Dにおいて砥粒を含むスラリーを使用した比較例を示す4枚のシリコンウェーハであって、平均220個/1枚のエピタキシャル欠陥が観察された結果を示す。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
たとえば上記実施形態では、エピタキシャル成長工程Fの後に両面同時研磨工程G1を設けたが、本発明ではこの両面同時研磨工程G1を省略することもできる。すなわち、第1研磨工程Dにてシリコン単結晶基板の少なくとも表面を、無砥粒スラリーを用いて研磨した後、当該面にエピタキシャル成長をしただけで、その後の両面同時研磨工程G1を省略することも可能である。これにより、さらなる生産性向上が可能となる。
1…下定盤
2…上定盤
3…太陽歯車
4…内歯歯車
8…キャリア
9…ホール
10…シリコンウェーハ基板

Claims (9)

  1. シリコン単結晶基板にエピタキシャル層を成長させる成長工程と、
    前記成長工程の前に、前記シリコン単結晶基板の少なくとも表面を無砥粒で研磨する第1研磨工程と、
    前記成長工程の後に、前記シリコン単結晶基板の少なくとも表面を仕上げ研磨する第2研磨工程と、を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 請求項1に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第1研磨工程の前に砥粒を用いた研磨工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  3. 請求項2に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第1研磨工程の研磨量は100nm以上であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  4. 請求項1〜3のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第2研磨工程は、前記シリコン単結晶基板の両主面を研磨する第1工程と、前記シリコン単結晶基板の表面を鏡面研磨する第2工程とを有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  5. 請求項4に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第2工程は、前記シリコン単結晶基板の裏面の研磨量が表面の研磨量以上であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  6. 請求項5に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記裏面の研磨量が0.1〜1.0μmであることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  7. 請求項1〜3のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第2研磨工程は、前記シリコン単結晶基板の表面のみを鏡面研磨することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  8. 請求項1〜7のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記成長工程は、前記エピタキシャル層を成長させる前にハロゲン化ガスにより前記シリコン単結晶基板の表面に形成された酸化膜を除去するエッチング工程を含むことを特徴とするシリコンエピタキシャルウェーハの製造方法。
  9. 請求項1〜7のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第1研磨工程と前記成長工程との間に、前記シリコン単結晶基板の表面を湿式エッチング処理するエッチング工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
JP2011509281A 2009-04-13 2010-04-12 シリコンエピタキシャルウェーハの製造方法 Active JP5287982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011509281A JP5287982B2 (ja) 2009-04-13 2010-04-12 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009096800 2009-04-13
JP2009096800 2009-04-13
JP2011509281A JP5287982B2 (ja) 2009-04-13 2010-04-12 シリコンエピタキシャルウェーハの製造方法
PCT/JP2010/056517 WO2010119833A1 (ja) 2009-04-13 2010-04-12 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPWO2010119833A1 true JPWO2010119833A1 (ja) 2012-10-22
JP5287982B2 JP5287982B2 (ja) 2013-09-11

Family

ID=42982495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011509281A Active JP5287982B2 (ja) 2009-04-13 2010-04-12 シリコンエピタキシャルウェーハの製造方法

Country Status (7)

Country Link
US (1) US8673784B2 (ja)
EP (1) EP2421028B1 (ja)
JP (1) JP5287982B2 (ja)
KR (1) KR101322969B1 (ja)
MY (1) MY154627A (ja)
TW (1) TWI474389B (ja)
WO (1) WO2010119833A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015010023A1 (en) 2013-07-18 2015-01-22 Convida Wireless, Llc Billing of relayed device
KR102660335B1 (ko) 2018-05-02 2024-04-23 고쿠리츠다이가쿠호진 도호쿠다이가쿠 가열 오존수의 제조 방법, 가열 오존수 및 반도체 웨이퍼 세정액

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436259A (en) 1966-05-12 1969-04-01 Ibm Method for plating and polishing a silicon planar surface
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPH0817163B2 (ja) 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JPH04122023A (ja) 1990-09-13 1992-04-22 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JPH0817163A (ja) 1994-06-29 1996-01-19 Sony Corp ディスクカートリッジ
JP3317330B2 (ja) 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法
DE19704546A1 (de) 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP3932756B2 (ja) 2000-02-09 2007-06-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US20020127766A1 (en) * 2000-12-27 2002-09-12 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP3991598B2 (ja) 2001-02-26 2007-10-17 株式会社Sumco ウエーハ研磨方法
US6863595B1 (en) * 2001-12-19 2005-03-08 Cypress Semiconductor Corp. Methods for polishing a semiconductor topography
US6849548B2 (en) 2002-04-05 2005-02-01 Seh America, Inc. Method of reducing particulate contamination during polishing of a wafer
JP4511801B2 (ja) * 2003-03-14 2010-07-28 株式会社リコー Iii族窒化物結晶の研磨方法およびiii族窒化物結晶および半導体デバイス
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Sumco シリコンウェーハの製造方法
KR100753740B1 (ko) * 2003-12-11 2007-08-31 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
EP1605498A1 (en) * 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of manufacturing a semiconductor wafer
JP2006120939A (ja) 2004-10-22 2006-05-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP4122023B2 (ja) 2005-11-08 2008-07-23 大日本印刷株式会社 印刷物
JP5029234B2 (ja) 2006-09-06 2012-09-19 株式会社Sumco エピタキシャルウェーハの製造方法
US20100288192A1 (en) 2007-12-21 2010-11-18 Sumco Corporation Method for manufacturing epitaxial silicon wafer
TW201000693A (en) * 2008-06-05 2010-01-01 Sumco Corp Epitaxial silicon wafer and method for producing the same

Also Published As

Publication number Publication date
US8673784B2 (en) 2014-03-18
EP2421028A4 (en) 2013-01-02
JP5287982B2 (ja) 2013-09-11
MY154627A (en) 2015-07-15
US20120034850A1 (en) 2012-02-09
EP2421028A1 (en) 2012-02-22
TWI474389B (zh) 2015-02-21
EP2421028B1 (en) 2015-11-04
TW201110216A (en) 2011-03-16
KR20120000578A (ko) 2012-01-02
KR101322969B1 (ko) 2013-12-19
WO2010119833A1 (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
JP6312976B2 (ja) 半導体ウェーハの製造方法
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP5644401B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5600867B2 (ja) 半導体ウェーハの製造方法
KR20090029270A (ko) 양면 연마 장치용 캐리어 및 이를 이용한 양면 연마 장치 및 양면 연마 방법
KR101994782B1 (ko) 경면연마 웨이퍼의 제조방법
JP5479390B2 (ja) シリコンウェーハの製造方法
JP6027346B2 (ja) 半導体ウェーハの製造方法
JP2015005702A (ja) SiC基板の製造方法
JP3828176B2 (ja) 半導体ウェハの製造方法
JP2009302409A (ja) 半導体ウェーハの製造方法
TW201351494A (zh) 晶圓的雙面研磨方法
WO2016170721A1 (ja) エピタキシャルウェーハの製造方法
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
TWI710018B (zh) 晶圓的雙面研磨方法及雙面研磨裝置
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2009269150A (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法
JP2009135180A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5287982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250