TWI313483B - - Google Patents

Download PDF

Info

Publication number
TWI313483B
TWI313483B TW092132781A TW92132781A TWI313483B TW I313483 B TWI313483 B TW I313483B TW 092132781 A TW092132781 A TW 092132781A TW 92132781 A TW92132781 A TW 92132781A TW I313483 B TWI313483 B TW I313483B
Authority
TW
Taiwan
Prior art keywords
wafer
soi
insulator
manufacturing
shape
Prior art date
Application number
TW092132781A
Other languages
English (en)
Other versions
TW200423216A (en
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200423216A publication Critical patent/TW200423216A/zh
Application granted granted Critical
Publication of TWI313483B publication Critical patent/TWI313483B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

1313483 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於晶圓之製造方法,特別是關於以離子植 入剝離法等所獲得之SOI層、絕緣層、支持基板而形成的 SOI(Silicon on Insulator: ?夕絕緣體)晶圓之製造方法。 【先前技術】 近年來,積體電路其集成度顯著增加,伴隨此而經過 鏡面硏磨之半導體單結晶晶圓表面的平坦度或平滑度之類 的加工精度被課以更嚴苛的條件。而且,爲了獲得性能、 可靠性、產品率高的積體電路,不單是機械精度,連同電 氣特性也被要求高規格。其中,如就SOI晶圓來說,由於 係理想的介電質分離基板故,主要在移動通訊機器或醫療 機器關係被當成高頻、高速裝置利用,可以想像今後會有 大幅度的需求增加。 如第1 3圖所示般,S 01晶圓係形成如單結晶矽層之 元件用的SOI層52(也稱爲半導體層或活性層)具有形成在 如矽氧化膜般之絕緣層54[也稱爲塡埋(BOX)氧化膜層或 單單爲氧化膜層]上之構造。另外,絕緣層54係形成在支 持基板56(也稱爲基板層)上,而成爲SOI層52、絕緣層 54、支持基板56依序形成之構造。另外,在第13圖中, 60係未連結區域,62係平台(terrace ),關於這些,在 之後加以敘述。 習知上,具有由SOI層52以及支持基板56例如爲 (2) 1313483 矽,以及絕緣層54例如爲矽氧化膜所形成的上述S0I構 造之S ΟI晶圓5 0的製造方法’係有藉由以高濃度將氧離 子植入單晶矽後’以高溫進行熱處理,而形成氧化膜之 SIMOX(Separati〇n by implanted oxygen:植入氧分離)法 之方法’以及不使用接著劑以連結2片的鏡面硏磨晶圓, 以使單一片之晶圓薄膜化之連結法(貼合法)。 SIMOX法係可以氧離子植入時的加速電壓決定、控 制變成裝置活性區域的活性層部(SOI層)52的膜厚故, 具有可以容易獲得薄層且膜厚均勻性高的活性層之優點, 但是塡埋(Β Ο X )氧化膜(絕緣層)5 4的可靠性或活性 層5 2的結晶性等有很多問題。 另一方面’晶圓連結法係在2片的單結晶的矽鏡面晶 圓中的至少一方形成氧化膜(絕緣層)54,不使用接著劑 而貼合,接著,藉由施加熱處理(通常1 100 °C〜1200 °C )以強化連結,之後,藉由硏磨或濕式蝕刻以使一片晶 圓薄膜化後,鏡面硏磨薄膜的表面以形成SOI層,具有_ 埋(BOX)氧化膜(絕緣層)54的可靠性高,S0I層52 的結晶性也良好之優點。但是,如此所貼合的soi晶η 50係藉由硏磨或拋光以進行機械加工而使之薄膜化故, 在所獲得之SOI層52的膜厚以及其均勻性上有其界限。 另外,最近S ΟI晶圓5 0之製造方法,以連結以及分 離離子植入之晶圓以製作SOI晶圓的方法重新開始受到矚 目。此方法也可稱爲離子植入剝離法,係一種在2片矽晶 圓中,至少在其一方形成氧化膜(絕緣層),同時,由一 -5- (3) (3)1313483 方的砂晶圓之上面植入氫離子或者稀有氣體離子,在該晶 圓內部形成微小氣泡層(封入層)後,將植入該離子之單 一面介由氧化膜與其他的砂晶圓密接,之後加上熱處理, 將微小氣泡層當成劈開面而使一方的晶圓分離爲薄膜狀, 進而加上熱處理,使其牢固連結以當成S 01晶圓之技術 (參考曰本專利特開平5-21n28號)。如依據此方法, 上述劈開面爲良好的鏡面’可以比較容易獲得SOI層52 之膜厚的均勻性也高的S 01晶圓5 0。 關於此離子植入剝離法,在第1 4圖顯示其主要工程 的1例,進一步做詳細說明。首先,準備2片之原料晶 圓’作爲支持基板56之基底晶圓56a以及作爲SOI層52 之連結晶圓52a (第14 ( a )圖,步驟100 )。這些晶圓 例如使用經過鏡面硏磨的單晶矽晶圓。 在此連結晶圓52a的表面形成之後成爲塡埋(BOX) 氧化膜(絕緣層)之氧化膜 54a(第〗4(b)圖,步驟 102)。此例如係藉由對於單晶矽晶圓之連結晶圓52a施以 熱處理,在連結晶圓52a的表面形成砂氧化膜即可。另 外,氧化膜的形成也可不在連結晶圓52a的表面而在基底 晶圓56a的表面進行。在圖示例中,係以在連結晶圓52a 側形成氧化膜54a之例子做說明。 接著,由該氧化膜54a之上對於連結晶圓52a植入氫 離子,形成微小氣泡層(封入層)5 8 [第1 4 ( c )圖,步驟 104]。 之後,也可藉由H2S〇4-H2〇2混合液等實施淸洗(步 (4) (4)1313483 驟105 ) 。H2S〇4-H2〇2混合液在濕式淸洗領域中,以 SPM(Sulfuric acid-Hydrogen Peroxide Mixture:硫酸一過 氧化氫混合液)之略稱而爲所周知,係在有機污染物質的 去除上所使用的淸洗液。 接著,介由形成微小氣泡層(封入層)5 8之連結晶 圓5 2a的進行離子植入面之氧化膜,在室溫下與基底晶圓 56a密接[第14(d)圖,步驟1〇6]。 接著,藉由施加5 00 °C以上的熱處理(剝離熱處 理),藉由由封入層5 8將連結晶圓52a的一部份剝離, 以使連結晶圓5 2 a薄膜化[第1 4 ( e )圖,步驟1 〇 8 ],接 著,施以連結熱處理[第M ( f)圖,步驟110],介由該 氧化膜54a而將該薄膜化的連結晶圓52a和基底晶圓56a 牢固連結,得以製作具有SOI構造的晶圓5 〇。 在此經段中,利用上述貼合法所製造的S 0 I晶圓5 0 係具有絕緣膜(層)5 4和S 01層5 2分別分離而依序積層 在支持基板5 6的一主表面之構造的剖面形狀。 另外,如第13圖所示般’一般而言,絕緣層54和 SOI層52對於支持基板56係變成數mm程度,通常爲 3 m m程度之小直徑(以下將此部份稱爲未連結區域 6 0) ° 另外,有進一步將具有上述SOI構造之晶圓50的 SOI層52的表面予以改質以及控制SOI層52之厚度的步 驟[第1 4 ( g )圖,步驟1 1 2]。例如,在具有所獲得之S 01 構造的晶圓5 0的S 0 Ϊ層5 2表面(剝離面)殘留由於氫離 (5) 1313483 子植入所引起的損傷故,通常進行稱爲接觸拋光之硏磨量 少的硏磨以去除損傷層。另外’作爲接觸拋光之替代’進 行在氬氣環境下的熱處理,爲了使SOI層52的膜厚變 薄,進行施以熱氧化和氧化膜去除之犧牲氧化處理,或者 將這些予以適當組合,以製作表面具有沒有損傷之薄膜的 S Ο I層5 2的S 0 I晶圓5 0。 在利用此種S ΟI晶圓5 0以製作裝置時,存在有裝置 的產品率降低的問題。推測在S Ο I層5 2以及氧化膜5 4產 生稱爲孔隙之缺陷爲原因之一。 孔隙發生的原因可認爲係在連結法(貼合法)中, SOI晶圓製作工程中的有機物或微粒子在貼合界面帶來不 好影響,而導致產品率降低。另外,其他的原因可認爲係 存在於基底晶圓或連結晶圓之缺陷等的影響。 有機物或微粒子的問題,在貼合前如進行RCA淸洗 或者有機物去除淸洗的話,則可以獲得改善。RCA淸洗 係以 SC-1(NH40H/H202/H20 混合液)以及 SC-2(HCl/H2〇2/H20混合液)之2種的淸洗液爲基本而爲半導 體製程之代表性的淸洗方法,主要可以去除微粒子、有機 物、金屬污染等不純物。另外,也有進行稱爲S P Μ淸洗 之有機物去除淸洗。 存在於基底晶圓或連結晶圓的缺陷等,主要係稱爲 COP之結晶引起的缺陷或加工引起的缺陷等會成爲問題。 此種缺陷藉由管理製造條件,可以某種程度減少,如使用 此種缺陷少的晶圓,也可減少孔隙的發生。 -8- (6) !313483 如上述般,藉由在貼合晶圓時之有機物或微粒 理或者管理基底晶圓或連結晶圓表面的缺陷,以進 晶圓的製作,雖可減少孔隙的發生,但是被認爲別 之孔隙的發生重新被觀察到。即如第1 5圖所示般 到在SOI晶圓50的外圍部的特定位置頻繁發生之 第1 5圖係藉由共焦光學系統之雷射顯微鏡來觀察 圓50的外圍部的一部份之圖。稱未連結區域60 ( 層52側觀察時,支持基板56可見到之部份)和 52的邊界爲平台62。在由平台62進入一定距離之 察到圓形上的孔隙70。特別是如以基底晶圓外圍 準時,在由晶圓外圍起5mm (直徑3 00mm之晶圓 中心起145mm)程度之位置發生孔隙70。第15 (b )係由中心起145.1mm,( c )係由中心起145 (d)係由中心起144.9mm的孔隙70之發生顯示圖 【發明內容】 本發明係有鑑於上述問題而完成者,其主要目 提供:抑制發生於SOI晶圓之孔隙,特別是發生 晶圓外圍部的孔隙,生產性高的s 01晶圓之製造方 就在S 01晶圓外圍部之特定位置頻繁發生孔隙 進行刻意調查後,了解到原料晶圓形狀以及淸洗等 有相當影響。特別是就晶圓外圍部的形狀進行管理 到可以顯著降低孔隙的發生。 因此,本發明之S 01晶圓之製造方法的第1形 子的管 行 SOI 的原因 ,觀察 傾向。 SOI晶 由SOI SOI層 部份觀 部爲基 時,由 圖中, • 4mm, 的在於 在 SOI 法。 之原因 之處理 ,了解 態爲: (7) (7)1313483 一種在原料晶圓之2片的晶圓中,於至少其中—方的晶圓 (連結晶圓)形成絕緣層,不使用接著劑而與另一片的晶 圓(基底晶圓)貼合的SOI晶圓之製造方法,其特徵爲: 上述原料晶圓係使用晶圓外圍部形狀在外圍1 〇 m m〜3 m m 的範圍內,形狀變化幅度爲0.1 // m以下之晶圓。 藉由使用此種晶圓,可以減少發生在晶圓外圍部的特 定位置(晶圓外圍5mm程度之位置)的孔隙。另外,習 知上’爲了降低未連結區域之寬度,也就晶圓外圍形狀進 行檢討。在減少未連結區域上,係期望使用外圍形狀之掉 落(下垂)少的晶圓,即直到外圍都是平的晶圓最好,此 在某種程度上雖可做此推測,但是現實上,很難製造該種 平的晶圓。因此,在倒角形狀下工夫以改善外圍下垂,進 行減少未連結區域。但是,即使改善此種區域的形狀,與 此無關地還是觀察到孔隙的發生。即即使係外圍下垂比較 少的晶圓,也發生孔隙。因而了解到外圍的未連結區域和 孔隙的發生並無直接關係。在調查此原因後,才了解到在 孔隙的發生上,由外圍起稍微內側的區域(外圍 10mm〜3mm程度)之形狀特別會有影響。 其原因雖未能淸楚,推測係在貼合之際,由於此區域 的形狀而使空氣等容易殘留,在該狀態下進行貼合,其之 接著力變小,進而將其剝離,所以在此部份容易發生孔 隙。 另外,本發明之SOI晶圓之製造方法的第2形態爲: 一種在原料晶圓之2片的晶圓中,於至少其中一方的晶圓 -10- (8) 1313483 (連結晶圓)形成絕緣層,不使用接著劑而與另一片的晶 圓(基底晶圓)貼合的SOI晶圓之製造方法,其特徵爲: 上述原料晶圓係使用晶圓外圍形狀在外圍5mm其斜度 0.0 0 2 %以下之晶圓。藉由做成此種構造’同樣可以抑制孔 隙的發生 另外’本發明之SOI晶圓之製造方法的第3形態爲: —種在原料晶圓之2片的晶圓中,於至少其中一方的晶圓 (連結晶圓)形成絕緣層,不使用接著劑而與另一片的晶 圓(基底晶圓)貼合的SOI晶圓之製造方法,其特徵爲: 上述原料晶圓係使用晶圓外圍部形狀在外圍 的範圍內’形狀變化幅度爲0.1 A m以下,同時,在晶圓 外圍5mm其斜度爲0.002%以下之晶圓。 在原料晶圓之2片的晶圓中,於至少其中一方的晶圓 (連結晶圓)形成絕緣層,不使用接著劑而與另一片的晶 圓(基底晶圓)貼合的S 01晶圓之製造方法,係可利用: 在原料晶圓之2片晶圓中,於至少其中一方的晶圓(連結 晶圓)形成絕緣層,同時,由該晶圓(連結晶圓)的上面 植入氫離子或者稀有氣體離子,在該晶圓內部形成微小氣 泡層後,介由絕緣層使植入該離子之之面與另一晶圓(基 底晶圓)密接,之後加上熱處理,把微小氣泡層當成劈開 面,將一方之晶圓分離爲薄膜狀,進而加上熱處理,予以 牢固連結以製造SOI晶圓之方法。 如第1 5圖所示般,了解到在晶圓外圍部的稍微內側 有急遽形狀變化的附近容易發生孔隙。藉由貼合此部份的 -11 - (9) 1313483 形狀變化緩和之晶圓,可以降低孔隙的 特別是在離子植入剝離法等中’可 中,孔隙發生在晶圓外圍部。爲了要使 生孔隙,源材料之晶圓形狀特別重要。 本發明之SOI晶圓之製造方法的第 有:具有至少使晶圓的一主面鏡面化之 工工程;及藉由貼合該經過鏡面硏磨之 SOI構造之晶圓的SOI晶圓製造工程的 法,其特徵爲:在該晶圓加工工程中, 外圍部形狀在外圍10mm〜3mm之範圍 在0.1 # m以下。 本發明之SOI晶圓之製造方法的第 有:具有至少使晶圓的一主面鏡面化之 工工程;及藉由貼合該經過鏡面硏磨之 SOI構造之晶圓的SOI晶圓製造工程的 法’其特徵爲:在該晶圓加工工程中, 外圍部形狀在外圍5mm之位置,斜度在 本發明之SOI晶圓之製造方法的第 有:具有至少使晶圓的一主面鏡面化之 工工程;及藉由貼合該經過鏡面硏磨之 SOI構造之晶圓的SOI晶圓製造工程的 法,其特徵爲:在該晶圓加工工程中, 外圍部形狀在外圍1 0 m m〜3 m m之範圍 在 0.1/·/ m以下,同時,外圍 5mm 發生。 以想像在剝離工程 在此剝離工程不發 4形態爲:一種具 硏磨工程的晶圓加 晶圓,以製造具有 SOI晶圓之製造方 將晶圓加工爲晶圓 內,形狀變化幅度 5形態爲:一種具 硏磨工程的晶圓加 晶圓,以製造具有 SOI晶圓之製造方 將晶圓加工爲晶圓 :0 · 0 0 2 % 以下。 6形態爲:一種具 硏磨工程的晶圓加 晶圓,以製造具有 S 〇 I晶圓之製造方 將晶圓加工爲晶圓 內’形狀變化幅度 之位置,斜度在 -12- (10) 1313483 0.002%以下。晶圓形狀以晶圓加工工程來決定 磨工程中,藉由對硏磨頭的構造下工夫,可以製 狀的晶圓。 本發明之S Ο I晶圓之製造方法的第7形態爲 有:具有至少使晶圓的一主面鏡面化之硏磨工程 工工程;及藉由貼合該經過鏡面硏磨之晶圓,以 s ◦ I構造之晶圓的S 0 I晶圓製造工程的s ΟI晶圓 法,其特徵爲:評估在該晶圓加工工程中所獲得 狀,篩選晶圓外圍部形狀在外圍10mm〜3mm之 形狀變化幅度在〇. 1 μ m以下之晶圓,利用該篩 以製造SOI晶圓。 本發明之S 01晶圓之製造方法的第8形態爲 有:具有至少使晶圓的一主面鏡面化之硏磨工程 工工程;及藉由貼合該經過鏡面硏磨之晶圓,以 SOI構造之晶圓的SOI晶圓製造工程的SOI晶圓 法,其特徵爲:評估在該晶圓加工工程中所獲得 狀,篩選晶圓外圍部形狀在外圍5mm之位置 0.002%以下之晶圓,利用該篩選之晶圓以製缝 圓。 本發明之SOI晶圓之製造方法的第9形態爲 有··具有至少使晶圓的一主面鏡面化之硏磨工程 工工程;及藉由貼合該經過鏡面硏磨之晶圓,以 SOI構造之晶圓的SOI晶圓製造工程的SOI晶圓 法,其特徵爲:評估在該晶圓加工工程中所獲得 例如在硏 造此種形 :一種具 的晶圓加 製造具有 之製造方 之晶圓形 範圍內, 選之晶圓 :一種具 的晶圓加 製造具有 之製造方 之晶圓形 ,斜度在 SOI晶 一種具 的晶圓加 製造具有 之製造方 之晶圓形 -13- 1313483
,在外圍 5 m m之位 造SOI晶圓。 1 〇 m m〜3 m m之範圍內, 晶圓’利用該篩選之晶圓以製 在晶圓加工工程φ 如能完全地製造上述特性之晶圓
估曰b圓形狀以篩選合適的晶圓來使用,可以降 低孔隙的發生。 【實施方式】 以下’依據所附圖面來說明本發明之實施形態,但是 圖示例子不過是舉例顯示而已,在不脫離本發明之技術思 想範圍內’不用說可有種種變形之可能。 第1圖係顯示本發明之s 01晶圓之製造方法的工程順 序槪略流程圖。如上述般,第1 4圖係顯示藉由習知的貼 合法(離子植入剝離法)而形成SOI構造之SOI晶圓之 製造工程例。在本發明中,係於第14圖所示之習知的 S 01晶圓之製造工程中,特別管理使用於貼合之連結晶圓 或基底晶圓的原材料晶圓的外圍形狀以進行貼合。 首先,說明成爲原料晶圓之鏡面硏磨晶圓之製造方 法。如第I圖所示般,鏡面硏磨晶圓一般係經過:使用柴 可拉斯基法(Czochralski: CZ法)等以製造單結晶銳的 單結晶成長工程(步驟200 ),和切割此單結晶錠以作爲 -14- (12) 1313483 晶圓,將此晶圓的至少一主面加工爲鏡面狀以作爲鏡 磨晶圓之晶圓加工工程(步驟202 )而所製造。在此 加工工程(步驟202 )中,將晶圓外圍部3mm~7mm 的區域之形狀變化加工爲0· 1 mm以下,而進行鏡 磨。 更詳細而言,晶圓加工工程(步驟2 0 2 )係如第 所示般’具有:切割單結晶錠以獲得薄圓板狀晶圓之 工程C步驟2〇2a );及爲了防止由該切割工程所獲 晶圓的龜裂、碎片,倒角其外圍部之倒角工程( 202b );及使此晶圓平坦化之硏光(lapping )工程 驟2 0 2 c );及去除殘留在經過倒角以及硏光之晶圓 工變形之蝕刻工程(步驟2 0 2 d );及使該晶圓表面 化之硏磨(拋光)工程(步驟202e );及淸洗經過 之晶圓’去除附著其上之硏磨劑或異物之淸洗工程( 2 0 2 f )。上述晶圓加工工程(步驟2 0 2 )係顯示主要 而已’其他還要加上熱處理工程或平面硏磨工程等工 以多階段進行相同工程,變換工程順序等。對此工程 夫得以製造高平坦度的晶圓。 在本發明中’更詳細管理以上述晶圓加工工程所 的晶圓形狀’特別是晶圓外圍部的形狀而予以製造, 需要而評估晶圓形狀,篩選處理只有合適的晶圓( 2Q4 } ’將此晶圓當成SOI晶圓之原料晶圓,以製造 晶圓(步驟2 0 6 )。 在製造SOI上’係與第14圖所示之習知工程相 面硏 晶圓 範圍 面硏 2圖 切割 得之 步驟 (步 的加 鏡面 硏磨 步驟 工程 程, 下工 製造 依據 步驟 SOI 同, -15- (13) (13)1313483 首先,準備成爲支持基板5 6之基底晶圓5 6 a以及連結晶 圓52a (第14(a)圖)。這些係如上述之任一者都是經 過鏡面硏磨的單晶砂晶圓。此晶圓係使用其形狀在晶圓外 圍部沒有急遽形狀變化處之晶圓。 說明此晶圓形狀的評估方法。如第3圖所示般,一般 爲了防止晶圓W的碎片等,在晶圓外圍部施以倒角而形 成倒角部Wm。通常此倒角部份Wm的晶圓形狀被忽視, 係不被評估之非測量對象。倒角部W m的寬度大約爲5 0 0 β m ( 0.5mm)。另外,在實際的形狀評估中,多數係在 除了進而由倒角部份Wm起3mm或者2mm程度,甚而 1 mm程度,至主面側爲止的區域,及除了測量除外區域R 之區域中進行評估。第3圖中,F1係晶圓主面(表 面),F2係晶圓主面(背面),R係測量除外區域,We 係晶圓有效區域,X係外圍Xmm時之Xmm的距離。 晶圓的形狀評估裝置並無特別限制,例如,可以使用 第4圖所示裝置。以依序記憶於特定間隔在晶圓面內操 作,測量之形狀者爲佳。晶圓面內的特定測量間隔以在 1 mm間隔以內爲佳。當然係大於〇mm之間隔,如以儘可 能細微的間隔進行評估,則可定量化更正確之形狀。現狀 係以0.0 5mm間隔程度進行測量。 如上述般,晶圓形狀係使用第4圖所示之晶圓的形狀 評估裝置3 0來進行評估。此形狀評估裝置3 0可在晶圓面 內測量對於載置在晶圓保持工具之晶圓W的表面以及背 面爲垂直方向的變形,當成變形資料或者厚度資料而求 -16- (14) 1313483 得。不限於此種評估裝置,也可在晶圓面 狀態載置於試驗台之晶圓W的表面或者 台表面爲垂直方向之變形,當成變形資料 圓面內測量以(理想的)吸附狀態載置於 面對於該試驗台表面爲垂直方向之變形, 求得。第4圖中,2 8係電腦(解析手哀 計、3 2 a係靜電電容型上感測器' 3 2 b係 測器、3 4係厚度測量手段、3 6係晶圓保 裝置、方法以求得表面以及/或者背面的 資料(形狀輪廓)。 如此,解析所獲得之形狀輪廓’但是 晶圓外圍部的形狀,如第5圖所示般’晶 定範圍(晶圓外圍7 m m程度〜晶圓中心 平坦,將此一部份區域設爲參考區(基準 參考區之變形。例如,在第5圖之例1 7mm〜10mm之範圍成爲一定而設置基準( 而管理外圍3mm〜7mm之範圍的形狀變化 使用在此範圍中,變化形狀在〇 · 1 m以] 原料晶圓的形狀係在SOI晶圓形成後 之形狀爲重要,通常至3 mm程度爲未連 外圍3mm起在主面側之區域進行測量胃 3 mm〜1 0m m程度之區域做判斷,則可以推 孔隙。即使某種程度變更此範圍’雖& $ 使範圍變窄,在現狀之高平坦度晶_ Φ ’ 內測量以非吸附 背面對於該試驗 而求得,可在晶 試驗台之晶圓表 當成厚度資料而 ^ ) ' 32係厚度 靜電電容型下感 持工具。以此種 變形資料、厚度 爲了更正確確認 圓中心部側的一 側爲止)幾乎爲 値),確認由此 户,使晶圓外圍 當成參考區), 比例。特別是以 '的晶圓爲佳。 的連結區域部份 結區域故,以由 佳。特別是如在 測是否容易發生 以推測,但是如 其形狀變化的幅 -17- (15) 1313483 度變小,不易與測量誤差等做區別,導致精度變差。另 外’在彼此大的範圍做測量時’會取得大的起伏成分,而 有誤判之情形。另外’雖也可設定於接近晶圓外圍之部 份’例如2 m m〜等,但是此區域形狀急遽變化,此形狀變 化由於孔隙的發生而爲影響未連結區域之區域故,設爲本 發明之範圍最好。 如此在本發明中,將在一定範圍內的形狀變化管理爲 一定値以下之晶圓當成S 01晶圓的原材料。另外,晶圓外 圍部一般大多下垂(外圍薄)’但是藉由鏡面晶圓的製造 方法’也有彈起(外圍厚)之情形,此値係以絕對値求 得。 另外’作爲別的評估(篩選)方法,爲了調查晶圓外 圍部之急遽形狀變化’微分形狀輪廓,由該斜度(傾斜) 的大小做判斷亦可。在晶圓的面內保留特定間隔而測量晶 圓的形狀資料’微分處理此測量的晶圓形狀資料,解析所 獲得之輪廓(微分處理之晶圓形狀資料)。並非原封不動 使用如此測量的晶圓形狀’而係藉由微分處理以解析晶圓 形狀’可以正確評估晶圓外圍部的形狀。特別是可以正確 評估局部性形狀之變化點或傾斜的大小。 如更詳細說明本發明時’例如評估直徑3 0 0 m m之晶 圓外圍至周圍之範圍的形狀(在本例中爲厚度) 時’則可獲得如第ό圖所示形狀(但是,外圍〗m m設爲 除外範圍)。關於此種形狀輪廓,以任意的間隔取其差 分’藉由在其中點描繪資料,可做成微分輪廓。此間隔以 -18- (16) (16)1313483 5 G 〇 // m〜1 mm間隔程度予以處理爲佳。 即在厚度資料中,將第i + Ι號之厚度資料(yi + Ι )和 此yi + Ι之前一號的第i號的厚度資料(yi )的差除以上述 特定之測量間隔(xi+1-xi)之値當成微分値(dyi)而求 得’在(xi + 1-xi )的中間點描繪資料。例如,第6圖之 形狀輪廓經過微分,成爲如第7圖以及第8圖所示之微分 輪廓。在此圖中,調查5 0 0 m間隔之厚度的變形量,以 %表示以表示斜度。例如,於5 0 0 " m而厚度變化爲0.0 1 # m 時,貝(J 成爲 0.0 1 /500X1 00 = 0.002%。 以此形式評估晶圓形狀時,則知道在孔隙容易發生的 晶圓(以及孔隙容易發生的部份)中,形狀變化會急遽發 生。第6圖〜第8圖中,實線係顯示孔隙容易發生之晶 圓’點線係顯示孔隙發生少之晶圓。特別是如第8圖之放 大圖所示般,在可見到孔隙發生的晶圓中,於晶圓外圍起 5mm之位置,大約0.004%程度之傾斜。此位置並無特別 限定,如將在由外圍 4mm還內側之區域中,發生此程度 之形狀變化的晶圓當成原料時,則在晶圓外圍部容易發生 孔隙,使用管理此種形狀變化之晶圓以製造SOI晶圓。晶 圓的製造可事先以晶圓加工工程製作成爲此種形狀,或者 評估晶圓而予以篩選。爲了製作此種形狀,在硏磨工程 中,一般藉由在硏磨頭下工夫或控制硏磨布的硬度硏磨壓 力等而可製作。 (BOX氧化膜的形成) -19 - (17) 1313483
使用如此準備之晶圓以製造SOI晶圓。SOI晶圓之製 造條件等並無特別限定’作爲其之1例’利用第14圖之 流程圖說明藉由以下的離子植入剝離法之s 01晶圓之製造 方法。首先,SOI晶圓之製造係在連結晶圓52a的表面 (全面)形成之後成爲塡埋氧化膜5 4 (絕緣層)之氧化 膜5 4 a (第1 4 ( b )圖,步驟]0 2 )。此例如係藉由熱氧 化以形成矽氧化膜。另外,也有不在連結晶圓5 2 a (離子 植入側之晶圓)形成氧化膜,而在基底晶圓5 6a側形成氧 化膜之情形。 (離子植入) 接著,在連結晶圓5 2 a植入氫離子,形成微小氣泡層 58 (封入層)(第1 4 ( c )圖,步驟1 04 )。 (淸洗)
接著,進行RCA淸洗或有機物去除用之SPM淸洗 (步驟1 0 5 )。 (貼合) 接著,介由形成微小氣泡層5 8 (封入層)之連結晶 圓52a的離子植入面之氧化膜54a,在室溫與基底晶圓 56a密接(第]4(d)圖,步驟106)。 (剝離) -20- (18) 1313483 接著,介由施加5 Ο 0 °C以上的熱處理(剝離熱處 理),由封入層5 8剝離連結晶圓52a ’予以薄膜化(第 1 4 ( e )圖,步驟1 〇 8 ),接著,施以連結熱處理(第1 4 (f)圖,步驟1 1 0 ),使其牢固連結,得以製作具有SOI 構造之晶圓5 0。
利用上述貼合法所製造的SOI晶圓在此階段中係具有 絕緣膜(層)和S 0 I層分別分開依序積層在支持基板的一 主表面之構造的剖面形狀。另外,在所貼合之2片鏡面硏 磨晶圓表面的外圍布存在稱爲硏磨下垂之區域,該部份由 於連結不充分故被去除,絕緣層和S 01層對於支持基板一 般爲數mm程度,通常爲3 mm程度之小直徑。
另外,有進而將具有上述SOI構造之晶圓的SOI層 的表面予以改質以及控制S ΟI層之厚度的步驟(第1 4 (g )圖’步驟1 2 )。例如,在具有所獲得之s 01構造的 晶圓之S 0 I層表面(剝離面)殘留由於氫離子植入之損傷 故,通常進行稱爲接觸拋光之硏磨量少的硏磨以去除損 傷。另外’作爲接觸拋光之替代,進行在氬氣環境下的熱 處理’爲了使S 01層的膜厚變薄,進行施以熱氧化和氧化 膜去除之犧牲氧化處理’或者將這些予以適當組合,以製 作表面具有沒有損傷之薄膜的SOI層的SOI晶圓。 實施例 以下’舉本發明之實施例具體做說明,這些實施例係 舉例顯示而已,不用說不應解釋爲限定於這些例子。 •21 - (19) (19)1313483 (實驗例1 ) 首先,將以C Z法所製作的直徑3 Ο 0 m m ' p型 '方位 (1 Ο Ο ) '電阻率1 Ο Ω · cm之鏡面硏磨的矽晶圓當成原 材料(基底晶圓以及連結晶圓),準備多種水準之以不同 晶圓製造條件進行鏡面硏磨之晶圓。這些晶圓外圍部的形 狀有若干不同。這些水準之晶圓的外圍形狀測量係利用晶 圓形狀評估裝置(黑田精工社製商品名Nanometro)來進 行。 以晶圓外圍7mm〜10mm之範圍爲基準(零)’將所 獲得之晶圓形狀的測量結果進行補正而予以描繪。第5圖 係顯示此時所獲得之形狀的輪廓之一例。 在本實施例中,確認(數値化)晶圓外圍1 0 m m〜3 m m 之範圍的形狀變化。以下’將此値稱爲TC3-1 0。同樣 地,以TC1-3來表示晶圓外圍3mm〜1mm之範圍的形狀變 化。 接著,在各水準之連結晶圓的表面以熱氧化形成膜厚 150nm之氧化膜。進而植入氫離子以形成封入層。接著, 爲了有機物去除,進行SPM淸洗 '以及RCA淸洗。 接著,在室溫使連結晶圓之進行離子植入面與相同水 準的基底晶圓密接’另外在氮氣環境下施加5 0 0 °c、3 0分 鐘的剝離熱處理,剝離連結晶圓使其薄膜化’獲得厚度約 250nm之SOI構造。 之後,在氮氣環境下’施加】.1 〇 〇 c、2小時的連結熱 -22 - (20) 1313483 處理’牢固連結SOI層’製作具有S0I構造之晶圓 確認所獲得之S 0 1晶圓的連結。在—部份的晶 顯著發生孔隙。特別是在晶圓外圍5 nl m附近發生很 如描繪此孔隙之發生狀況與(丁C3 - 1 0 )之關係 第9圖所示般,在(TC3-10) =0.1 # m以丁時,孔 生顯著減少。另一方面’在〇. 1 5 u m以上時,孔隙 多。 另外’由如第6圖所示之形狀輪廓可以明白, 不管T C 1 - 3之區域小(外圍下垂小),存在有孔隙 顯著的晶圓。 作爲其黎考’第10圖係顯不TCl-3和未連結 寬度的關係。知道此値愈小’ S 01層(平台部份) 至基板的外圍部份。知道基板和S 0 I層(絕緣層) 結區域會影響最外圍(1〜3 m m程度)之形狀變化 方面,知道孔隙之發生區域係受到由3 mm起晶圓 側之形狀所影響。即爲了降低孔隙,知道外圍下垂 之區域,例如3 m m〜1 0 m m程度之範圍形狀特別爲 在。 (實驗例2 ) 別的形狀評估法爲微分處理所獲得的結果( 廓),判斷其之傾斜。將以多數的硏磨工程所硏磨 當成原料晶圓,與實驗例1相同地製造SOI晶圓, 分輪廓和孔隙的發生狀況,孔隙發生顯著的晶圓係 圚中, 多。 ,則如 隙的發 發生很 例如, 之發生 區域之 會形成 之未連 。另一 的中心 也決定 問題所 形狀輪 的晶圓 確認微 如第8 -23- (21) (21)1313483 匱I所示般’與孔隙發生少的晶圓相比,例如外圍5mm之 iu置的斜度大。第8圖中,粗線爲孔隙容易發生之晶圓, 點線爲孔隙發生少之晶圓。另外,傾斜發生之位置係由晶 圓內部開始。 在本實驗例中,特別是確認晶圓外圍5mm之位置 (由中心起1 45mm )的斜度値和孔隙的發生率。如描繪 此關係時,可以獲得如第1 1圖之結果。如每5 Ο Ο μ m之 开夕狀變化爲〇. 〇 1 V m程度(或者每1 m m之形狀變化爲 〇_〇2 // m程度,斜度爲〇 〇〇2% ),則孔隙發生可以顯著降 低’如在此以上,則孔隙發生增加。即得以確認到急遽之 形狀變化如存在,則孔隙發生多。 (實施例1 ) 將以 CZ法所製作的直徑 3 00mm、P型、方位 (1〇〇)、電阻率 1 0 Ω · cm之鏡面硏磨的矽晶® , (TC3-10) =0.05"m 之晶圓(4_5mm~5.5mm 之範圍的斜 度爲0.0 0 1 % )當成原料,製造S Ο I晶圓。在此連結晶_ 的表面(全面)藉由熱氧化而形成之矽氧化膜。 接著,在連結晶圓植入氫離子,形成微小氣泡層(封入 層)。另外,進行爲了 RCA淸洗或有機物去除用之SPV[淸 洗。接著,介由形成微小氣泡層(封入層)之連結晶1«的 離子植入面的氧化膜,在室溫與基底晶圓密接。 接著,藉由施加500 t:以上之熱處理(剝離熱處 理),由封入層剝離連結晶圓予以薄膜化’接著’施以連 -24- (22) 1313483 結熱處理以牢固連結,得以製作具有S 0 I構造之晶圓。另 外,爲了去除SOI層之面粗度或變形,進行藉由氬氣環境 之熱處理。此係利用縱型之加熱器加熱式熱處理裝置(批 次爐),在氬氣環境下進行1 200 °C、1小時之熱處理。藉 此,以某種程度改善在離子植入所產生的損傷或S 01層表 面的粗度。接著,爲了進一步改善SOI層表面的品質,藉 由 CMP (化學機械硏磨)硏磨裝置,硏磨 SOI層。另 外,將SOI層犧牲氧化,氧化SOI層中的矽,藉由氟酸 將其加以處理,製造最終SOI層約150nm程度之薄膜SOI 晶圓。 以此種方法製造20片的SOI晶圓。在幾乎全部的晶 圓都如第1 2圖所示般,在晶圓外圍部沒有見到孔隙發 生。第12圖係顯示藉由共焦光學系統之雷射顯微鏡來觀 察在本實施例中所製造的SOI晶圓之外圍部的結果。特別 是放大該SOI晶圓50的SOI層52和支持基板56之邊界 (平台部份)62而觀察。在第15圖所示習知的SOI晶圓 5 0中,由S ΟI層5 2起進入一定距離之部份觀察到孔隙 7 〇,但是在本例中,幾乎觀察不到。在晶圓外圍部觀察到 孔隙的晶圓爲4片,但是孔隙數目都很少爲5個以下。 (比較例1 ) 以(TC3-10) =0.18//m 之晶圓(4.5mm~5_5mm 之範 圍的斜度爲0.0 0 4 5 % )爲原料,之後與實施例1同樣地製 造SOI晶圓。以此種方法製造20片的S01晶圓。第1 5 -25- (23) 1313483 圖係顯示藉由共焦光學系統之雷射顯微鏡來觀察在 例中所製造的S 01晶圓的外圍部結果。特別是放大 晶圓5 0的S 01層5 2和支持基板5 6之邊界(平台 62而觀察。由SOI層52進入一定距離之部份,例 晶圓外圍部(外圍5mm程度之位置,第15(b) 中心起1 4 5 .1 m m,第1 5 ( c )圖由中心起1 4 5.4 m m (d ):由中心起144.9mm )觀察到孔隙70,孔隙 2 0個以上以及缺口在相反位置密集觀察之晶圓很多 如上述般,關於晶圓外圍部之孔隙的發生,知 單單外圍形狀的下垂等爲問題所在,而係特定區域 特別有影響。 另外,本發明並不限定於上述實施形態。上述 態係舉例顯示而已,具有與記載於本發明之專利申 之技術思想實質上相同構造,達成同樣作用與效果 管爲何種形態,都包含在本發明之技術範圍內。 例如,在上述實施例所顯示的製造工程不過是 例而已,只要是具有離子植入工程以及貼合工程的 製造方法,特別是可另外附加淸洗、熱處理等種種 另外,關於調整形成SOI構造後之SOI層的厚 程’該工程順序的一部份變更,進而省略c Μ P硏 工程的一部份之工程等,因應目的的適當工程也可 使用。 產業上之利用可能性 本比較 該SOI 部份) 如,在 圖:由 ,第15 數也在 〇 道並非 之形狀 實施形 請範圍 者,不 舉其1 SOI之 工程, 度之工 磨等之 以變更 -26- (24) (24)1313483 如以上說明般’如依據本發明之s 0 I晶圓之製造方 法’則可以闻生產性製造晶圓外圍部的孔隙發生顯著減 少,產品率良好之SOI晶圓。 【圖式簡單說明】 第1圖係顯示本發明之S 0 I之製造方法的工程順序的 1例子之槪略流程圖。 第2圖係顯示本發明之s ΟI之製造方法的工程順序之 其他例子的流程圖。 第3圖係顯示晶圓之外圍部形狀的〗例之模型說明 圖。 第4圖係顯示晶圓之形狀評估裝置的1例之槪略說明 圖。 第5圖係顯示在實驗例1中所獲得之晶圓的外圍部的 形狀變化之1例的曲線。 第6圖係顯示晶圓的外圍部之形狀輪廓(厚度變化) 的1例圖。 第7圖係顯示微分第6圖之形狀輪廓所獲得之微分輪 廓曲線圖。 第8圖係第7圖之放大圖。 第9圖係顯示實驗例1之孔隙發生狀況和TC- 1 0之關 係曲線圖。 第1 〇圖係顯示實施例1之TC卜3和未連結區域之寬 度的關係曲線圖。 -27- (25) (25)1313483 第1 1圖係顯示實驗例2之晶圓外圍5 mm的位置(由 中心起I 4 5 mm )的斜度値和孔隙個數的關係曲線圖。 第1 2圖係顯示藉由共焦光學系統的雷射顯微鏡來觀 察實施例1之s ΟI晶圓的外圍部結果模型圖’(a )係 S ΟI晶圓,(b )係(a )的4 0 1部份之放大圖,(c )係 (a)之402部份的放大圖,(d )係(b )之403部份的 放大圖,(e )係(c )之404部份的放大圖。 第1 3圖係顯示S 01晶圓之構造的1例說明圖,(a ) 係上面說明圖,(b )係剖面說明圖。 第1 4圖係與模型圖一同顯示習知的SOI晶圓之製造 方法的工程順序之一例的流程圖。 第1 5圖係顯示藉由共焦光學系統之雷射顯微鏡來觀 察比較例1,即習知的S 01晶圓之外圍部結果模型圖, (a )係SOI晶圓的周圍部之放大圖,(b )係(a )之 3 0 1部份的放大圖,(c )係(a )之3 02部份的放大圖, (d)係(a)之3 03部份的放大圖,(e)係(a)之304 部份的放大圖。 主要元件對照表 2 8電腦(解析手段) 3 0晶圓之形狀評估裝置 3 2厚度計 32a靜電電容型上感測器 32b靜電電容型下感測器 -28- (26) (26)1313483 3 4厚度測量手段 3 6晶圓保持工具 50 晶圓 5 2 S Ο I (矽絕緣體)層 5 2 a連結晶圓 5 2 b 基底晶圓 5 4 絕緣層 5 6支持基板 5 8封入層(微小氣泡層) 6 0未連結區域 62平台 7 〇孔隙

Claims (1)

  1. (1) 1313483 拾、申請專利範圍 1 .—種晶圓之製造方法,是針對在原料晶圓之2片的 晶圓中’於至少其中一方的晶圓形成絕緣層,不使用接著 劑而與另一片的晶圓貼合的S 01 (矽絕緣體)晶圓之製造 方法,其特徵爲: 上述原料晶圓係使用晶圓外圍部形狀在外圍 1 0 m m〜3 m m的範圍內,形狀變化幅度爲〇 . 1 // m以下之晶 圓。 2 · —種晶圓之製造方法,是針對在原料晶圓之2片的 晶圓中,於至少其中一方的晶圓形成絕緣層,不使用接著 劑而與另一片的晶圓貼合的S 0 I (矽絕緣體)晶圓之製造 方法,其特徵爲: 上述原料晶圓係使用晶圓外圍形狀在外圍5mm其斜 度0.002%以下之晶圓。 3 .—種晶圓之製造方法,是針對在原料晶圓之2片的 晶圓中,於至少其中一.方的晶圓形成絕緣層,不使用接著 劑而與另一片的晶圓貼合的S 01 (矽絕緣體)晶圓之製造 方法,其特徵爲: 上述原料晶圓係使用晶圓外圍部形狀在外圍 1 0mm〜3 mm的範圍內,形狀變化幅度爲以下,同 時,在晶圓外圍5 m m其斜度爲0.0 0 2 %以下之晶圓。 4 ·如申請專利範圍第1〜3項中任一項所述之 SOI (矽絕緣體)晶圓之製造方法,其中,在原料晶圓之2片 的晶圓中,於至少其中一方的晶圓形成絕緣層,不使用接 -30- (2) 1313483 著劑而與另一片的晶圓貼合的SOI (矽絕緣體)晶圓之製 造方法係在原料晶圓之2片晶圓中,於至少其中一方的晶 圓形成絕緣層,同時,由該晶圓的上面植入氫離子或者稀 有氣體離子,在該晶圓內部形成微小氣泡層後,介由絕緣 層使植入該離子之晶圓面與另一晶圓密接,之後施加熱處 理,將微小氣泡層當成劈開面,把一方之晶圓分離爲薄膜 狀,進而施加熱處理,予以牢固結合而製造之SOI (矽絕 緣體)晶圓之製造方法。 5 . —種S 01 (矽絕緣體)晶圓之製造方法,是針對具 有:具有至少使晶圓的一主面鏡面化之硏磨工程的晶圓加 工工程;及藉由貼合該經過鏡面硏磨之晶圓,以製造具有 SOI構造之晶圓的SOI晶圓製造工程的SOI晶圓之製造方 法,其特徵爲: 在該晶圓加工工程中,將晶圓加工爲晶圓外圍部形狀 在外圍10mm〜3mm之範圍內,形狀變化幅度在o.iem以 下。 6. —種S 01 (矽絕緣體)晶圓之製造方法,是針對具 有:具有至少使晶圓的一主面鏡面化之硏磨工程的晶圓加 工工程;及藉由貼合該經過鏡面硏磨之晶圓,以製造具有 SOI構造之晶圓的SOI (矽絕緣體)晶圓製造工程的SOI (矽絕緣體)晶圓之製造方法,其特徵爲: 在該晶圓加工工程中’將晶圓加工爲晶圓外圍部形狀 在外圍5mm之位置,斜度在0.002%以下。 7 .—種S 01 (砂絕緣體)晶圓之製造方法,是針對具 -31 - (3) 1313483 有:具有至少使晶圓的一主面鏡面化之硏磨工程的晶隱j & 工工程;及藉由貼合該經過鏡面硏磨之晶圓,以製造 < 胃 S 01 (砂絕緣體)構造之晶圓的S 01 (砂絕緣體)晶_ _ 造工程的S 01 (矽絕緣體)晶圓之製造方法,其特徵爲. 在該晶圓加工工程中,將晶圓加工爲晶圓外圍部形# 在外圍1〇111111〜3111111之範圍內’形狀變化幅度在〇1//111以 下,同時,外圍5mm之位置,斜度在0.002 %以下。 8. —種SOI (矽絕緣體)晶圓之製造方法,是針對具 有:具有至少使晶圓的一主面鏡面化之硏磨工程的晶圓加 工工程;及藉由貼合該經過鏡面硏磨之晶圓,以製造具有· S ΟI (矽絕緣體)構造之晶圓的S ΟI (矽絕緣體)晶UJ製 造工程的SOI (矽絕緣體)晶圓之製造方法,其特徵爲: 評估在該晶圓加工工程中所獲得之晶圓形狀,篩選晶 圓外圍部形狀在外圍1 〇mm〜3 mm之範圍內,形狀變化幅 度在0.1 μ m以下之晶圓’利用該篩選之晶圓以製造S0I (石夕絕緣體)晶圓。 9. 一種SOI (矽絕緣體)晶圓之製造方法,是針對具 有:具有至少使晶圓的一主面鏡面化之硏磨工程的晶圓加 工工程;及藉由貼合該經過鏡面硏磨之晶圓,以製造具有 S 01 (矽絕緣體)構造之晶圓的s 01 (矽絕緣體)晶圓製 造工程的S 01 (矽絕緣體)晶圓之製造方法,其特徵爲: 評估在該晶圓加工工程中所獲得之晶圓形狀,篩選晶 圓外圍部形狀在外圍5mm之位置,斜度在0.002 %以下之 晶圓’利用該篩選之晶圓以製造S 01 (矽絕緣體)晶圓。 -32- (4) 1313483 10.—種SOI (矽絕緣體)晶圓之製造 具有:具有至少使晶圓的一主面鏡面化之句 加工工程;及藉由貼合該經過鏡面硏磨之I 有SOI (矽絕緣體)構造之晶圓的SOI (石: 製造工程的SOI (矽絕緣體)晶圓之製造 爲·_ 評估在該晶圓加工工程中所獲得之晶B 圓外圍部形狀在外圍]〇111111〜311:11〇1之範圍內 度在Ο.ίμηι以下,同時,在外圍5mm之 0.0 02%以下之晶圓,利用該篩選之晶圓以製 緣體)晶圓。 方法,是針對 磨工程的晶圓 圓,以製造具 絕緣體)晶圓 方法,其特徵 形狀,篩選晶 ,形狀變化幅 位置,斜度在 造S 0 I (矽絕 -33-
TW092132781A 2002-11-29 2003-11-21 Method for manufacturing SOI wafer TW200423216A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002348610A JP2004186226A (ja) 2002-11-29 2002-11-29 Soiウエーハの製造方法

Publications (2)

Publication Number Publication Date
TW200423216A TW200423216A (en) 2004-11-01
TWI313483B true TWI313483B (zh) 2009-08-11

Family

ID=32462928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092132781A TW200423216A (en) 2002-11-29 2003-11-21 Method for manufacturing SOI wafer

Country Status (5)

Country Link
US (1) US7435662B2 (zh)
EP (1) EP1566830B1 (zh)
JP (1) JP2004186226A (zh)
TW (1) TW200423216A (zh)
WO (1) WO2004051715A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6926829B2 (en) 2000-03-06 2005-08-09 Kvaerner Process Systems A.S. Apparatus and method for separating fluids through a membrane
US7501303B2 (en) * 2001-11-05 2009-03-10 The Trustees Of Boston University Reflective layer buried in silicon and method of fabrication
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP4951949B2 (ja) * 2005-12-05 2012-06-13 株式会社Sumco 貼合せ基板の製造方法
ATE383656T1 (de) 2006-03-31 2008-01-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
EP2107598B1 (en) * 2007-01-31 2016-09-07 Shin-Etsu Handotai Co., Ltd. Chamfering apparatus for silicon wafer and method for producing silicon wafer
FR2938202B1 (fr) * 2008-11-07 2010-12-31 Soitec Silicon On Insulator Traitement de surface pour adhesion moleculaire
JP2010245411A (ja) * 2009-04-09 2010-10-28 Hitachi Ltd 半導体装置
US8377825B2 (en) 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing
US8562849B2 (en) 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
US8440541B2 (en) 2010-02-25 2013-05-14 Memc Electronic Materials, Inc. Methods for reducing the width of the unbonded region in SOI structures
US9156705B2 (en) 2010-12-23 2015-10-13 Sunedison, Inc. Production of polycrystalline silicon by the thermal decomposition of dichlorosilane in a fluidized bed reactor
FR2990054B1 (fr) 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせsoiウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2675691B2 (ja) * 1991-05-22 1997-11-12 信越半導体株式会社 半導体素子形成用基板の製造方法
JP2959704B2 (ja) * 1995-03-27 1999-10-06 信越半導体株式会社 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
JPH09232197A (ja) * 1996-02-27 1997-09-05 Sumitomo Sitix Corp 貼り合わせ半導体ウエーハの製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2001326197A (ja) * 2000-03-10 2001-11-22 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法およびその装置
KR100789205B1 (ko) 2000-03-29 2007-12-31 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2001328062A (ja) * 2000-05-22 2001-11-27 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法およびその装置
JP2001338899A (ja) * 2000-05-26 2001-12-07 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ

Also Published As

Publication number Publication date
US20060024915A1 (en) 2006-02-02
WO2004051715A1 (ja) 2004-06-17
TW200423216A (en) 2004-11-01
US7435662B2 (en) 2008-10-14
EP1566830A1 (en) 2005-08-24
JP2004186226A (ja) 2004-07-02
EP1566830B1 (en) 2015-05-06
EP1566830A4 (en) 2010-03-03

Similar Documents

Publication Publication Date Title
TWI313483B (zh)
JP4593116B2 (ja) 半導体膜の薄層化方法
US7276427B2 (en) Method for manufacturing SOI wafer
EP2375443B1 (en) Method for preparing and assembling substrates
US6720640B2 (en) Method for reclaiming delaminated wafer and reclaimed delaminated wafer
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP3932369B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
KR101972286B1 (ko) Soi 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 soi 구조체
JP4398934B2 (ja) Soiウエーハの製造方法
WO2014152510A1 (en) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
EP1868230A1 (en) Soi wafer manufacturing method and soi wafer manufactured by same
JP2000331899A (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2007214256A (ja) Soiウェーハ
EP1548822A1 (en) Method for manufacturing soi wafer
JP2011071193A (ja) 貼合せsoiウェーハ及びその製造方法
JPH11354761A (ja) Soi基板及びその製造方法
JPH08115918A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ
JP2001217253A (ja) Soiウェーハ及び半導体単結晶ウェーハ並びにそれらの製造方法
JP2004087767A (ja) Soiウエーハの製造方法
JP2004312033A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ
Kaizhou et al. A novel bonding partial SOI structure with polysilicon transition layer
JPH10107237A (ja) 誘電体分離基板とその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees