JP2001217253A - Ｓｏｉウェーハ及び半導体単結晶ウェーハ並びにそれらの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】ＰＷ並びにＳＯＩウェーハの製造工程において
工程が短縮されるだけではなく研磨面における品質上の
悪化を回避することにあり、同時に製造されたＰＷやＳ
ＯＩウェーハがその後の熱処理工程においても酸化膜耐
圧特性を高く維持することにあり、またＳＯＩウェーハ
における張り合わせ界面にボイドを生じることなく製造
工程を短縮した半導体単結晶ウェーハ並びにＳＯＩウェ
ーハ及びその製造方法を提供する。 【解決手段】デバイスが形成される活性層部と、該活性
層部を支持する支持基板ウェーハ部と、該活性層部と該
支持基板ウェーハ部との間に介在された絶縁層とを有
し、該活性層部表面を主表面としかつ還元性雰囲気中で
熱処理を行ったＳＯＩウェーハであって、該ＳＯＩウェ
ーハの主表面に酸化膜を形成した時の該酸化膜の絶縁破
壊強度が９０％以上にわたって８ＭＶ／ｃｍ以上である
ことを特徴とするようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体層、絶縁
層、支持基板が順次形成されたＳＯＩ(Semiconductor o
n Insulator）ウェーハ及び半導体単結晶棒から切り出
された半導体単結晶ウェーハに関する。

【０００２】

【関連技術】近年、集積回路はその集積度を著しく増
し、それに伴い鏡面研磨された半導体単結晶ウェーハ表
面の平坦度や平滑度のような加工精度もより厳しい条件
が課されるようになった。しかも、性能・信頼性・歩留
まりの高い集積回路を得る為には、機械的な精度だけで
はなく、電気的な特性についても高いことが要請される
ようになった。中でもＳＯＩウェーハについて言えば、
理想的な誘電体分離基板なので、主に移動通信機器や医
療機器関係で高周波、高速系デバイスとして利用され、
今後の大幅な需要拡大が予想されている。

【０００３】ＳＯＩウェーハは、活性層部、絶縁膜、支
持基板が順次形成されされた構造となっている。その代
表的な製造方法を図１３及び１４を用いて説明する。Ｓ
ＯＩウェーハ製造のスタートでは、半導体単結晶ウェー
ハ（以下これをＰＷと言うことがある）２枚を必要とす
る〔図１４工程(２ａ)〕。この２枚のＰＷについては、
一般的な製造方法で得られたＰＷが用いられる。尚、支
持基板として、石英、サファイア等の絶縁基板を用いる
こともできる。

【０００４】ここで、代表的な従来のＰＷ製造方法を図
１３に基いて説明すると、予め所定の導電型と抵抗率と
面方位となるようＣＺ法あるいはＦＺ法により成長され
たＳｉ単結晶棒、例えばＳｉ単結晶棒を、その引き上げ
方向の軸線を回転軸として円筒研削後、その軸線方向に
沿う円筒外周部に方位を示すための切削加工を施し、次
いでその軸線に対し垂直方向に切断して得られるスライ
スウェーハを、面取り、両面ラップ、ケミカルエッチン
グ等の加工を経てケミカルエッチドウェーハ（以下これ
をＣＷと言う）を得、該ＣＷを鏡面加工することによっ
て製造される。

【０００５】尚、これらの工程においては、洗浄や乾燥
等の工程が介在するほか、前記ＣＷを鏡面研磨する前
に、ドナーキラー熱処理やサンドブラストのような、い
わゆるエクストリンシックゲッタリングを付与するため
の処理工程等が含まれる場合もあり、またウェーハ内部
に重金属不純物をゲッタリングする領域を形成するイン
トリンシックゲッタリングを付与するための処理工程等
が含まれる場合もある。

【０００６】また、現状の鏡面研磨は、その研磨面に対
して遊離砥粒による機械的作用と、化学物質によるエッ
チング作用とを重複させながら研磨するメカノケミカル
研磨法が採用されており、この研磨法は通常、２〜３段
階に分けた工程で構成されている。すなわち、その工程
順に１次研磨〔図１３工程（１ｂ）〕、２次研磨〔図１
３工程（１ｃ）〕（場合によっては３次研磨）、仕上げ
研磨〔図１３工程（１ｄ）〕と称し、この研磨の回を重
ねる毎に、研磨砥粒の粒度を細かくしたり、研磨布の硬
度を下げる等、研磨条件を緩和させながら、その段階毎
に研磨される鏡面部の平坦度や面粗さ等を低い値となる
ように条件を設定している〔図１３の従来品ＰＷ
（１）〕。

【０００７】次にＳＯＩウェーハの一般的な製造方法を
説明する。上記製造方法により得られた２枚のＰＷを準
備し、一方のＰＷ（ボンドウェーハといわれ、ＳＯＩの
活性層部となる）に埋め込み酸化（ＢＯＸ）膜となる熱
酸化膜を形成し〔図１４工程（２ｂ）〕、もう一方の酸
化膜の無い清浄な表面を持つＰＷ（ベースウェーハとい
われ、ＳＯＩの支持基板となる）と張り合わせて１枚と
し、結合強度を増すための熱処理が施され〔図１４工程
（２ｃ）〕、張り合わせたウェーハの活性層（半導体
層；主表面）となる側のＳｉ単結晶を所定厚さになるま
で研削により除去し、ウェーハ外周部の未結合部分を剥
ぎ取りケミカルエッチングにより平滑化させ、メカノケ
ミカル研磨法により主表面側を２次研磨あるいは必要に
応じて１次研磨を行い〔図１４工程（２ｅ）〕、さらに
仕上げ研磨を行い〔図１４工程（２ｆ）〕、これらの鏡
面加工を行うことにより製造される。鏡面加工について
は、上述のＰＷと同様の研磨法を用いているが、より平
坦度・平滑度・活性層厚さ精度を高くするためには酸化
膜を形成したダミーウェーハを周囲に配置して荷重を軽
くして研磨速度を制御する方法を用いている。

【０００８】尚、ＳＯＩウェーハの製造方法において、
ＳＯＩ層中の不純物（ボロン）濃度を低減させたり〔特
開平１０−８４１００号〕、ＳＯＩ層中のＣＯＰ(Cryst
al Originated Particle)密度を低下させる〔特開平１
０−８４１０１号〕目的でＳＯＩ基板を還元性雰囲気中
で加熱処理されることが知られている。

【０００９】こうして、通常、ＰＷやＳＯＩウェーハの
面粗さは、ＲＭＳ(２乗平均平方根粗さ)で０.２〜０.４
nm（ＷＹＫＯ社製WYKO−TOPO 3Dによる250μm×250μm
角の測定値であり、以下これをサザナミレベルと呼ぶこ
とがある。）のものが用いられている。

【００１０】

【発明が解決しようとする課題】上述したようにＰＷや
ＳＯＩウェーハは、その結晶性や面粗さおよび純度に対
して厳しい規格が要求されている関係から、厳しく管理
されることが常識とされ、表面状態（平坦度、面粗さ、
異物汚染等）に関しては数段階の入念な鏡面研磨と洗浄
処理が施される。

【００１１】しかしながら、入念な処理を行うことによ
り、生産性が低下し、研磨時間を長くするのに伴い平坦
度の悪化や原因不明の陥没（ピット）およびウェーハ周
辺部のダレや原因不明の周期的な凹凸が発生してしまう
問題があった。

【００１２】また、デバイスを形成する過程において、
酸化膜形成やその酸化膜をエッチングする工程（犠牲酸
化工程）が必須であり、この工程が何回か繰り返される
とゲート絶縁膜破壊特性が劣化し、その結果、性能・信
頼性・歩留まりの高いデバイスが形成できなくなるとい
う問題があった。特にＳＯＩウェーハにおいては、ＳＯ
Ｉ層中に混入した重金属不純物がＢＯＸ膜を透過して支
持基板ウェーハ側にゲッタリングできずに活性層中に蓄
積されていくので、ＰＷに比べ顕著な酸化膜耐圧特性劣
化が生じてしまうという問題のあることがわかった。

【００１３】尚、この犠牲酸化工程による絶縁膜破壊特
性の劣化は、Ｉ−Ｖ特性の中電界領域においてＩ−Ｖ曲
線が括れる（図１５（ｂ），（ｃ）参照）という特徴を
有するものであり、通常の１次研磨した面のＩ−Ｖ特性
に見られる劣化（図１５（ａ）参照）とは全く異なるも
のであることが新たに判明した。

【００１４】さらに、ＳＯＩウェーハの製造開始の段階
〔図１４工程（２ｂ）〕で、工程を短縮させるために張
り合わせ前の表面が上述した１次研磨や２次研磨の状態
であるＰＷを用いると、張り合わせ処理を行ってもボイ
ドと呼ばれる未結合領域が多数できるので、不適である
こともわかっている。

【００１５】本発明の目的は、ＰＷ並びにＳＯＩウェー
ハの製造工程において工程が短縮されるだけではなく研
磨面における品質上の悪化を回避することにあり、同時
に製造されたＰＷやＳＯＩウェーハがその後の熱処理工
程においても酸化膜耐圧特性を高く維持することにあ
り、またＳＯＩウェーハにおける張り合わせ界面にボイ
ドを生じることなく製造工程を短縮した半導体単結晶ウ
ェーハ並びにＳＯＩウェーハ及びその製造方法を提供す
ることにある。

【００１６】

【課題を解決するための手段】すなわち、本発明のＳＯ
Ｉウェーハの第１の態様は、デバイスが形成される活性
層部と、該活性層部を支持する支持基板ウェーハ部と、
該活性層部と該支持基板ウェーハ部との間に介在された
絶縁層とを有し、該活性層部表面を主表面とし、かつ還
元性雰囲気中で熱処理を行ったＳＯＩウェーハであっ
て、該ＳＯＩウェーハ表面に酸化膜を形成した時の該酸
化膜の絶縁破壊強度が９０％以上にわたって８ＭＶ／ｃ
ｍ以上であることを特徴とする。

【００１７】本発明のＳＯＩウェーハの第２の態様は、
デバイスが形成される活性層部と、該活性層部を支持す
る支持基板ウェーハ部と、該活性層部と該支持基板ウェ
ーハ部との間に介在された絶縁層とを有するＳＯＩウェ
ーハであって、該活性層部を主表面としかつ該主表面に
機械的化学的鏡面研磨により研磨歪等の欠陥を意図的に
導入し、導入された該欠陥を雰囲気中で熱処理を行うこ
とによって除去し、該ＳＯＩウェーハの主表面に酸化膜
を形成した時の該酸化膜の絶縁破壊強度が９０％以上に
わたって８ＭＶ／ｃｍ以上となることを特徴とする。

【００１８】本発明の半導体単結晶ウェーハの第１の態
様は、半導体単結晶棒から切り出された半導体単結晶ウ
ェーハの主表面に機械的化学的鏡面研磨により研磨歪等
の欠陥を意図的に導入し、その後還元性雰囲気中で熱処
理を行って該欠陥を除去した後に、該半導体単結晶ウェ
ーハの主表面に酸化膜を形成した時の該酸化膜の絶縁破
壊強度が９０％以上にわたって８ＭＶ／ｃｍ以上となる
ことを特徴とする。

【００１９】本発明のＳＯＩウェーハの第３の態様は、
張り合わせ前のデバイスが形成される活性層部となるボ
ンドウェーハ及びまたは張り合わせ前の活性層部を支持
する支持基板ウェーハ部となるベースウェーハとして、
上記した本発明の半導体単結晶ウェーハの第１の態様の
ものを使用することを特徴とする。

【００２０】本発明の半導体単結晶ウェーハまたはＳＯ
Ｉウェーハにおいては、主表面に１０００℃、９０分の
湿式酸化を行った後、この時に形成された約４００ｎｍ
の酸化膜を除去し、該主表面に再度酸化膜を形成した時
の該酸化膜の絶縁破壊強度が９０％以上にわたって８Ｍ
Ｖ／ｃｍ以上となるのが好ましい。

【００２１】本発明の半導体単結晶ウェーハまたはＳＯ
Ｉウェーハにおいては、主表面のサザナミレベルがＷＹ
ＫＯによる測定でＲＭＳ０.４ｎｍ以下であり、且つ該
主表面に５０ｎｍの酸化膜を形成した時の該酸化膜のパ
ーティクル数が０.１２μｍ以上のサイズの合計で３０
０ケ／６インチウェーハ以下とすることが可能となる。

【００２２】本発明のＳＯＩウェーハの製造方法は、デ
バイスが形成される活性層部と、該活性層部を支持する
支持基板ウェーハ部と、該活性層部と該支持基板ウェー
ハ部との間に介在された絶縁層とを有し、主表面である
該活性層部表面に酸化膜を形成した時の酸化膜の絶縁破
壊強度が該主表面の９５％以上にわたって４ＭＶ／cm〜
６ＭＶ／cmであるＳＯＩウェーハに対して還元性雰囲気
中で熱処理を行い、この熱処理後の該主表面に酸化膜を
形成した時の該酸化膜の絶縁破壊強度が該主表面の９０
％以上にわたって８ＭＶ／cm以上であるＳＯＩウェーハ
を製造することを特徴とする。

【００２３】本発明のＳＯＩウェーハの製造方法におい
ては、上記主表面に機械的化学的鏡面研磨により研磨歪
や欠陥等を導入した後、上記還元性雰囲気中で熱処理を
行うのが好適である。また、前記した本発明の半導体単
結晶ウェーハを上記活性層部及び／又は上記支持基板ウ
ェーハ部として用いるのが好ましい。

【００２４】本発明の半導体単結晶ウェーハの製造方法
は、主表面に酸化膜を形成した時の酸化膜の絶縁破壊強
度が該主表面の９５％以上にわたって４ＭＶ／cm〜６Ｍ
Ｖ／cmである半導体単結晶ウェーハに対して還元性雰囲
気中で熱処理を行うことによって、この熱処理後の該主
表面に酸化膜を形成した時の該酸化膜の絶縁破壊強度が
該主表面の９０％以上にわたって８ＭＶ／cm以上である
半導体単結晶ウェーハを製造することを特徴とする。

【００２５】本発明の半導体単結晶ウェーハの製造方法
においては、上記主表面に機械的化学的鏡面研磨により
研磨歪や欠陥等を導入した後、上記還元性雰囲気中で熱
処理を行うのが好適である。

【００２６】

【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基いて説明するが、本発明の技術思想から逸脱し
ない限り種々の変形が可能なことはいうまでもない。

【００２７】図１は、本発明の半導体単結晶ウェーハの
製造方法を示す工程図である。同図において図１３に示
した従来手法と同様にして、半導体単結晶棒からＣＷを
得、このＣＷに対し１次研磨、又は必要に応じて２次研
磨を施してＰＷとする。このＰＷの主表面には研磨工程
において研磨歪や結晶欠陥等の欠陥が導入されている。
このＰＷの主表面に酸化膜を５０ｎｍ形成した時の酸化
膜の絶縁破壊強度は、特に１次研磨のＰＷでは該主表面
のほぼ１００％が４〜６ＭＶ／ｃｍである。

【００２８】ついで、このＰＷに対して還元性雰囲気中
で熱処理を行い、これによって該主表面の欠陥が除去さ
れる。この熱処理は、例えば、水素ガス又は水素ガス含
有雰囲気中で１２００℃程度の温度で３０分以上４時間
以内熱処理を施すことによって行なわれる。この熱処理
は、一般に水素アニールと称され、本明細書においても
必要に応じてこの用語を用いる。

【００２９】図２は、本発明のＳＯＩウェーハの製造方
法を示す工程図である。同図において、前述した図１４
の製造方法の工程（２ａ）〜工程（２ｅ）までは同様で
あるので、再度の説明は省略する。但し、工程（２ａ）
においては、いずれか一方、または両方のウェーハ共１
次研磨または２次研磨上がりで水素アニールした表面で
もよい。ここで作製されたＳＯＩウェーハの主表面には
研磨工程において研磨歪や結晶欠陥等の欠陥が導入され
ている。このＳＯＩウェーハの主表面に酸化膜を５０ｎ
ｍ形成した時の酸化膜の絶縁破壊強度は、特に１次研磨
のＳＯＩウェーハでは該主表面のほぼ１００％が４〜６
ＭＶ／ｃｍである。

【００３０】本発明のＳＯＩウェーハの製造方法におい
ては、仕上げ研磨〔図１４の工程（２ｆ）〕を行うこと
なく、水素アニール〔工程（２ｇ）〕を行う。この水素
アニールの処理条件も上述した条件と同様に行えばよ
い。

【００３１】この水素アニールを行ったＳＯＩウェーハ
の主表面に１０００℃、９０分の湿式酸化法により約４
００ｎｍの酸化膜を形成した後、この時に形成された酸
化膜を除去した主表面に再度酸化膜を５０ｎｍ形成した
時の該酸化膜の絶縁破壊強度が該主表面の９０％、好ま
しくは９５％以上に渡って８ＭＶ／ｃｍ以上とすること
ができ、研磨面における品質上の劣化を防ぐとともに酸
化膜耐圧特性を高く維持することができる。

【００３２】

【実施例】以下、本発明の実施例をあげて説明する。こ
れらの実施例は例示的に示されるもので限定的に解釈す
べきものでないことはいうまでもない。

【００３３】まず、実施例及び比較例で用いた試験用サ
ンプルの製造方法及び評価方法等について説明する。

【００３４】（１）ＰＷおよびＳＯＩウェーハの作製。 ＰＷの素材として、窒素ドープＦＺ法により作製された
ＣＷ（面方位：＜１００＞、導電型：ｐ、直径：６イン
チ、抵抗率：約７５Ωｃｍ）とCZ法により作製されたCW
（面方位：＜１００＞、導電型：ｐ、直径：６インチ、
抵抗率：約１２.５Ωｃｍ）が準備された。また、ＳＯ
Ｉウェーハの素材として、ＳＯＩ層（＝活性層）側のボ
ンドウェーハに前記ＦＺあるいはＣＺのＰＷが用いら
れ、ＢＯＸ膜厚さが２.０μｍ、ベースウェーハにＣＺ
法により作製されたＰＷ（直径：６インチ、面方位：＜
１００＞、導電型：ｎ型、抵抗率：０.００１〜０.０２
Ωｃｍ）を用いた構造とし、ＳＯＩ層部を研削・ケミカ
ルエッチングしてＳＯＩ層厚さを約１０μｍとしたウェ
ーハも準備された。

【００３５】表１は、各鏡面研磨における条件をまとめ
て示したものである。これらのＰＷまたはＳＯＩウェー
ハについて、1次研磨をＡ１、２次研磨をＢ１またはＢ
２、仕上げ研磨をＣ１またはＣ２として、５水準の研磨
加工が施された。

【００３６】

【表１】

【００３７】表２及び３は各種の鏡面研磨および水素ア
ニール条件によって作製されたＰＷおよびＳＯＩウェー
ハの製造条件を示す一覧表で、各サンプルの要点は次の
通りである。また、表中、縦項目は表１記載の各研磨条
件を、横項目は水素アニールの有無を意味する。

【００３８】水素アニール有とは、研磨上がり（熱処理
無し）状態のウェーハを１２００℃、１時間、水素雰囲
気中で熱処理したことを意味する。また、表２及び３に
おいて、（ ）内は各々の条件で研磨・水素アニールさ
れたサンプル名を略字で示してある。

【００３９】

【表２】

【００４０】

【表３】

【００４１】尚、ＳＯＩウェーハについては、次のサン
プルも準備した。ＳＯＩウェーハの素材として、表２の
ＢＩＨ（実施例２）のウェーハを用意し、ボンドウェー
ハまたはベースウェーハのいずれか一方あるいは両方共
に用いることにし、次いで、これらの組み合わせで張り
合わせ、結合処理後研削してＳＯＩ層部を形成した。Ｓ
ＯＩウェーハ表面の研磨条件として、ＢＩとＣＩ研磨上
がりのサンプルが作製され、水素アニールを施したサン
プル（実施例７〜１２）と施さないサンプル（比較例１
５〜２０）が準備された。

【００４２】（２）評価フロー まず、１０００℃、９０分の湿式酸化法により約４００
ｎｍの酸化膜を形成した（以下、これを犠牲酸化と呼
ぶ）後、この時に形成された酸化膜を除去したサンプル
を準備した（以下、この状態を犠牲酸化処理と呼ぶ）。
ここで、研磨上がりと犠牲酸化処理の状態のサンプルが
準備できたことになる。次に、研磨上がりのサンプルに
ついては、研磨上がりの表面状態を調査するために、Ｗ
ＹＫＯにてサザナミレベルと日立電子エンジニアリング
社製ＬＳ−６０２０（フォトマル電圧４００Ｖ）にてヘ
イズレベルを測定した。

【００４３】次に、サンプル表面を清浄化するための洗
浄を施し、引き続き８００℃、６０分、ウェット酸化雰
囲気中で約５０ｎｍのゲート酸化膜を形成し、引き続き
窒素雰囲気中で１時間熱処理を施した。ゲート酸化膜が
形成された状態で、同じく日立電子エンジニアリング社
製ＬＳ−６０００（フォトマル電圧７００Ｖ）により
０.１２μｍ以上のパーティクルとヘイズレベルを測定
した。その後、後記する（３）で述べるごとく、ＭＯＳ
ダイオードを作製し、後記する（４）で述べるごとく、
ゲート酸化膜の絶縁破壊特性を測定した。但し、ヘイズ
レベルとパーティクルの測定に際し、ウェーハ周辺部５
ｍｍの領域は除外された。

【００４４】（３）ＭＯＳダイオード作製 ＭＯＳダイオード作製について、ゲート酸化膜形成後は
次の通りである。電極パターンを形成するために、この
時に形成されたシリコン酸化膜上に低圧化学気層成長
（ＬＰ−ＣＶＤ）法により約３００ｎｍのポリシリコン
膜を形成し、ＰＯＣｌ₃バブリング法によりポリシリコ
ン膜にリンをドープし、フォトリソ工程を通してドライ
エッチングにより余分なポリシリコンを除去した。さら
に、ボディコンタクト部を形成するために、電極パター
ンのフォトレジストを残したままボロンイオンを１ｘ１
０¹⁵／ｃｍ²打ち込み、イオン打ち込みされたフォトレ
ジストはアッシャーにより表層部を剥離された後、硫酸
過水により完全剥離された。電極用ポリシリコン膜とボ
ディコンタクト用イオン打ち込み部の活性化のために、
９００℃、窒素中３０分の熱処理を施し、この時ポリシ
リコン膜のシート抵抗が約２５Ω／□ｃｍの導電膜とな
った。

【００４５】その後、電極用ポリシリコン膜とボディコ
ンタクト部とを完全絶縁するために、テトラエチルオル
トシリケート（ＴＥＯＳ）により層間絶縁膜を形成し
た。フォトリソ工程を通してバッファードフッ酸（ＢＨ
Ｆ）により酸化膜を部分除去してコンタクト窓開け部を
形成し、オーミックコンタクトを取るためにアルミ（Ｃ
ｕ５％を含む）スパッタリングによりアルミを堆積させ
て、フォトリソ工程を通しアルミエッチ液により余分な
アルミを除去した。最後に、水素シンター（４００℃、
水素３％、窒素９７％、３０分）を施した。

【００４６】（４）ゲート酸化膜の絶縁破壊特性 絶縁破壊特性の測定は、ステップ電圧法により、掃引速
度：１Ｖ／０.５秒、ゲート面積：８ｍｍ²、判定電流
値：８×１０^-5Ａｍｐ.（＝１×１０^-3Ａｍｐ.／ｃ
ｍ²）、印加電圧の極性は正または負を入力条件として
行った。また、この測定における逆バイアス、即ち導電
型がＰのシリコンに対し正の電圧極性を印加する際に
は、光を照射した。サンプル１枚当たり１００個のＭＯ
Ｓダイオードについて絶縁破壊特性を測定した。

【００４７】（実施例１〜３および比較例１〜７）ＷＹ
ＫＯによるサザナミレベルについては、研磨上がりの表
面状態を調査するために測定し、ＦＺのＰＷ表面のもの
を図３に示す（図中の記号はウェーハ内の測定位置、○
は中心、＊はＲ（半径）／２、×はエッジから１０ｍｍ
を表す）。また、ＬＳ−６０２０によるヘイズレベルに
ついては、ＰＷ表面のものを図４に示す（図中の記号は
測定結果、○は平均値、＋は最大値、━は最小値を表
す）。いずれのウェーハも表面の平坦度や平滑度は、Ａ
ＩＡ、ＢＩＡ、ＢIIＡ（比較例１〜３）では、デバイス
を作製するための規格からはずれていることがわかる。
尚、ＣＩＡ、ＣIIＡ（比較例４、５）は、ＲＭＳが０.
４ｎｍ以下であり従来の製品における研磨面状態となっ
ている。

【００４８】また、各研磨上がりで水素アニールを施し
たサンプルについて、図示しないが、ＲＭＳがＡＩＨ
（実施例１）では０.４ｎｍ近く、ＢＩＨ（実施例２）
とＢIIＨ（実施例３）では０.４ｎｍ以下となってい
る。尚、ＣＺのＰＷでも同様の結果となっている。

【００４９】ゲート酸化膜のＬＳ−６０００による０.
１２μｍ以上のサイズのパーティクル数について、ＦＺ
のＰＷ（実施例１〜３及び比較例１〜７）の場合を図５
に示す。また、ゲート酸化膜のＬＳ−６０００によるヘ
イズレベルについて、同様にＦＺのＰＷ（実施例１〜３
及び比較例１〜７）の場合を図６に示す。

【００５０】図５及び図６において、ＡＩＡ（比較例
１）、ＢＩＡ（比較例２）、ＢIIＡ（比較例３）の３サ
ンプルについては、パーティクル数が多すぎてマッピン
グが不完全となり（図中○）、ヘイズレベルは検出上限
となった。また、犠牲酸化処理有りのサンプル（図中
△）も同様であった。

【００５１】一方、水素アニール有りのサンプル（図中
□）ＡＩＨ（実施例１）、ＢＩＨ（実施例２）、ＢIIＨ
（実施例３）では、ＣＩＡ（比較例４）サンプルよりや
や高めの結果ではあるが、かなり改善されたことがわか
る。また、水素アニールを施しさらに犠牲酸化処理有り
のサンプル（図中◇）も同様であった。これらの結果
は、表面のマイクロラフネスがパーティクル数やヘイズ
レベルに反映した結果であり、水素アニールには表面平
坦化効果があるためと考えられる。

【００５２】一方、ＣＺのＰＷの結果については、図示
しないが、ＣＩＡ（比較例４）とＣIIＡ（比較例５）の
０.１２μｍ以上のサイズのパーティクル数は５００〜
１０００ケとなっており、ＣＯＰ欠陥の影響が反映され
ているが、他のサンプルについてはＦＺのＰＷと同様の
結果になっている。

【００５３】以上の結果をまとめると、ＡＩ、ＢＩ、Ｂ
II研磨の末尾記号Ａのサンプル（比較例１〜３）で平坦
度平滑度が悪化しているが、水素アニール後の末尾記号
Ｈのサンプル、即ち実施例１〜３では、その平坦度及び
平滑度がＣＩＡ（比較例４）とＣIIＡサンプル（比較例
５）のレベル近くまで改善しているのがわかる。

【００５４】ゲート酸化膜の絶縁破壊特性について、Ｆ
ＺのＰＷ（実施例１〜３及び比較例１〜７）の場合を図
７に示す。ＡＩＡサンプル（比較例１）においては、Ｉ
−Ｖ特性カーブを見ると中電界領域、即ち４〜６ＭＶ／
ｃｍあたりで一気に絶縁破壊を引き起こし（図１５
（ａ）参照）、全面Ｂモード（３〜８ＭＶ／ｃｍ）不良
となった。一方、水素アニール有りでは、ほぼ１００％
Ｃモード（＞８ＭＶ／ｃｍ）に回復した。これは、Ａ
Ｉ研磨上がりの状態（比較例１）では研磨歪みや研磨に
よる欠陥が残留したために絶縁破壊特性に影響を与えた
が、ＡＩ研磨上がりに水素アニールを施す（実施例１）
と表面が若干除去されることにより研磨歪みや欠陥が消
失し、同時に研磨歪みや欠陥にゲッタされていた重金属
不純物も除去されて絶縁破壊特性が改善されたと考えら
れる。

【００５５】但し、Ｉ−Ｖ特性における絶縁破壊前のリ
ーク電流に注目すると、ＣＩ、ＣII研磨サンプル（比較
例４、５）で犠牲酸化処理や水素アニールすると若干の
括れが見られるような劣化（図１５（ｂ）参照）が起き
ることもあったが、ＡＩ、ＢＩ、ＢII研磨の３条件では
全くみられなかった。このことは、研磨歪みや欠陥にゲ
ッタされていた重金属不純物が仕上げ研磨によりウェー
ハ内部に浸透していき、その後の熱処理で除去仕切れな
いため、あるいは仕上げ研磨による表面状態では研磨歪
みや欠陥等の影響がないために熱処理中の重金属不純物
汚染に対し敏感になっているのかもしれない。

【００５６】また、ＡＩＨ（実施例１）、ＢＩＨ（実施
例２）、ＢIIＨ（実施例３）のサンプルでは、犠牲酸化
処理後も酸化膜耐圧特性が安定しているのがわかる。

【００５７】一方、ＣＺのＰＷの結果については、図示
しないが、ＣＩＡ（比較例４）とＣIIＡ（比較例５）の
絶縁破壊特性が３０〜５０％のＣモード率となってお
り、ＣＯＰ欠陥の影響が反映されているが、他のサンプ
ルについてはＦＺのＰＷと同様の結果になっている。

【００５８】以上の結果をまとめると、ＣＩとＣII研磨
は犠牲酸化処理や水素アニールにより電気特性が悪化す
ることがあるために不適であり、ＡＩ、ＢＩ、ＢII研磨
は水素アニール後安定かつ改善しているのがわかる。

【００５９】（実施例４〜６および比較例８〜１４）Ｗ
ＹＫＯによるサザナミレベルについては、ここでも、研
磨上がりの表面状態を調査するために測定し、ＦＺのＳ
ＯＩウェーハ表面のものを図８に示す（図中の記号はウ
ェーハ内の測定位置、○は中心、＊はＲ（半径）／２、
×はエッジから１０ｍｍを表す）。また、ＬＳ−６０２
０によるヘイズレベルについては、ＳＯＩウェーハ表面
のものを図９に示す（図中の記号は測定結果、○は平均
値、＋は最大値、━は最小値を表す）。

【００６０】いずれのウェーハも表面の平坦度や平滑度
は、ＡＩＡ、ＢＩＡ、ＢIIＡ（比較例８〜１０）では、
デバイスを作製するための規格からはずれていることが
わかる。尚、ＣIIＡ（比較例１２）では、研磨荷重が軽
すぎて平らにしきれなかったところがあったため、若干
悪くなったものと考えられる。また、ＣＺのＳＯＩウェ
ーハでも同様の結果となっている。

【００６１】また、各研磨上がりで水素アニールを施し
たサンプルについて、図示しないが、ＲＭＳがＡＩＨ
（実施例１）では０.４ｎｍ近く、ＢＩＨ（実施例２）
とＢIIＨ（実施例３）では０.４ｎｍ以下となってい
る。

【００６２】尚、ＣＺのＳＯＩウェーハでも同様の結果
となっている。

【００６３】ゲート酸化膜のＬＳ−６０００による０.
１２μｍ以上のパーティクル数について、ＦＺのＳＯＩ
ウェーハ（実施例４〜６及び比較例８〜１４）の場合を
図１０に示す。また、ゲート酸化膜のＬＳ−６０００に
よるヘイズレベルについて、ＳＯＩウェーハ（実施例４
〜６及び比較例８〜１４）の場合を図１１に示す。

【００６４】図１０及び図１１において、ＡＩＡ（比較
例８）、ＢＩＡ（比較例９）、ＢIIＡ（比較例１０）の
３サンプルについては、ＰＷの場合と同様にパーティク
ル数が多すぎてマッピングが不完全となり（図中○）、
ヘイズレベルは検出上限となった。また、犠牲酸化後
（図中△）も同様であった。一方、水素アニール（図中
□）を施したＡＩＨ（実施例４）、ＢＩＨ（実施例
５）、ＢIIＨ（実施例６）では、ＣＩＡ（比較例１０）
サンプルよりやや高めの結果に改善された。これらの結
果は、ＰＷの場合と同様に表面のマイクロラフネスがパ
ーティクル数やヘイズレベルに反映した結果であり、水
素アニールには表面平坦化効果があるためと考えられ
る。

【００６５】一方、ＣＺのＳＯＩウェーハの結果につい
ては、図示しないが、ＣＩＡ（比較例４）とＣIIＡ（比
較例５）ではＣＯＰ欠陥の影響が反映されているので、
０.１２μｍ以上のサイズのパーティクル数は５００〜
１０００ケ、絶縁破壊強度もＣモード率３０〜５０％程
度となったが、他のサンプルについてはＦＺのＳＯＩウ
ェーハと同様の結果になっている。

【００６６】以上の結果をまとめると、ＡＩ、ＢＩ、Ｂ
II研磨の末尾記号Ａのサンプル（比較例８〜１０）で平
坦度平滑度が悪化しているが、水素アニール後の末尾記
号Ｈのサンプル、即ち実施例４〜６では、その平坦度及
び平滑度がＣＩＡ（比較例１１）サンプルのレベル近く
まで改善しているのがわかる。

【００６７】ゲート酸化膜の絶縁破壊特性について、Ｓ
ＯＩウェーハ（実施例４〜６及び比較例８〜１４）の場
合を図１２に示す。

【００６８】ＡＩＡ（比較例８）サンプルにおいて、Ｓ
ＯＩウェーハ全面がＢモード（３〜８ＭＶ／ｃｍ）不良
となった。また、ＡＩＡサンプルのＩ−Ｖ特性について
はＰＷの場合と同様であった。（図１５（ａ）参照）。
一方、水素アニールを施すことによりほぼ１００％ Ｃ
モード（＞８ＭＶ／ｃｍ）に回復した。これは、ＡＩ研
磨上がりでは研磨歪みや研磨による欠陥が残留したため
に絶縁破壊特性に影響を与えたが、犠牲酸化や水素アニ
ールのような熱処理により表面が若干除去されることに
より研磨歪みや欠陥が消失して絶縁破壊特性が改善され
たと考えられる。

【００６９】但し、ＣＩＡ（比較例１１）、ＣIIＡ（比
較例１２）サンプルで犠牲酸化処理すると顕著な劣化が
みられた。また、Ｉ−Ｖ特性における絶縁破壊前のリー
ク電流に注目すると、中電界領域においてＩ−Ｖ曲線が
括れる特徴的な増加がみられた（図１５（ｃ））が、Ａ
Ｉ、ＢＩ、ＢII研磨の３条件については全くみられなか
った。このことは、研磨歪みや欠陥にゲッタされていた
重金属不純物が仕上げ研磨によりウェーハ内部に浸透し
ていき、その後の熱処理で除去仕切れないため、あるい
は仕上げ研磨により研磨歪みや欠陥等の影響がないため
に熱処理中の重金属不純物汚染に対し敏感になっている
とも考えられ、特にＳＯＩ構造の場合はＳｉとＢＯＸ酸
化膜との熱膨張係数の違いによる内部応力が重金属不純
物を蓄積し易くなっており且つ仕上げ研磨の表面状態で
はより吸収し易くなっているとも考えられる。

【００７０】以上の結果をまとめると、ＣＩとＣII研磨
は犠牲酸化処理した後絶縁破壊特性が悪化するために不
適であり、ＡＩ、ＢＩ、ＢII研磨に水素アニールを施す
と犠牲酸化処理しても安定して良いのがわかる。

【００７１】従って、以上の結果を総合するとＡＩ、Ｂ
ＩまたはＢII研磨＋水素アニールが好適であることが判
明した。また、ＡＩ研磨では水素アニールを施して、絶
縁破壊強度を回復させられるが、平坦度をＣＩまたはＣ
II研磨レベルにまで回復させきれないので、好ましくは
ＢＩまたはＢII研磨＋水素アニールが好適である。

【００７２】（実施例７〜１２および比較例１５〜２
０）結果は図示しないが、ヘイズレベル、サザナミレベ
ル、ゲート酸化膜上からのパーティクル測定について
は、前述のＰＷやＳＯＩウェーハの結果と同様となっ
た。また、ゲート酸化膜の絶縁破壊特性については、い
ずれのサンプル（実施例７〜１２及び比較例１５〜２
０）においても犠牲酸化処理有無にかかわらず良好な結
果が得られた。研磨工程で研磨歪等の欠陥を導入した後
水素アニールして欠陥除去・表面平坦化したウェーハ
を、ボンドウェーハあるいはベースウェーハとして用い
ること自体が良好な結果を齎したと考えられる。尚、Ｓ
ＯＩ層部を形成した後、仕上げ研磨をせずに水素アニー
ルしたサンプル（実施例７〜１２）について、張り合わ
せ面におけるボイド不良は検出されず、また、製造工程
は仕上げ研磨まで行った製造工程に比べてスループット
が非常に高く効率的であると言える。

【００７３】

【発明の効果】以上に述べたごとく、本発明によれば、
半導体単結晶ウェーハ並びにＳＯＩウェーハの製造工程
において工程が短縮されるだけではなく、研磨面におけ
る品質上の悪化を回避すると同時にその後の犠牲酸化処
理においても、酸化膜耐圧特性を高く維持した半導体単
結晶ウェーハ並びにＳＯＩウェーハを得ることができ
る。また、ＳＯＩウェーハにおいては、特に仕上げ研磨
は毎葉式なのでこれを水素アニールによりバッチ（１０
０枚単位）処理することにより、生産性が大幅に向上
し、素子作製工程における酸化膜耐圧特性を高く維持す
ることが可能である。

【図面の簡単な説明】

【図１】 本発明の半導体単結晶ウェーハの製造方法を
示す工程図である。

【図２】 本発明のＳＯＩウェーハの製造方法を示す工
程図である。

【図３】 比較例１〜５におけるＰＷ面のＷＹＫＯによ
るサザナミレベルを示すグラフである。

【図４】 比較例１〜５におけるＰＷ表面のＬＳ−６０
２０によるヘイズレベルを示すグラフである。

【図５】 実施例１〜３と比較例１〜７におけるＰＷの
ゲート酸化膜のＬＳ−６０００によるパーティクルカウ
ント数（０.１２μｍ以上）を示すグラフである。

【図６】 実施例１〜３と比較例１〜７におけるＰＷの
ゲート酸化膜のＬＳ−６０００によるヘイズレベルを示
すグラフである。

【図７】 実施例１〜３と比較例１〜７におけるＰＷの
ゲート酸化膜の絶縁破壊特性を示すグラフである。

【図８】 比較例８〜１２におけるＳＯＩウェーハ表面
のＷＹＫＯによるサザナミレベルを示すグラフである。

【図９】 比較例８〜１２におけるＳＯＩウェーハ表面
のＬＳ−６０２０によるヘイズレベルを示す図である。

【図１０】 実施例４〜６と比較例８〜１４におけるＳ
ＯＩウェーハのゲート酸化膜のＬＳ−６０００によるパ
ーティクルカウント数（０.１２μｍ以上）を示すグラ
フである。

【図１１】 実施例４〜６と比較例８〜１４におけるＳ
ＯＩウェーハのゲート酸化膜のＬＳ−６０００によるヘ
イズレベルを示すグラフである。

【図１２】 実施例４〜６と比較例８〜１４におけるＳ
ＯＩウェーハのゲート酸化膜の絶縁破壊特性を示すグラ
フである。

【図１３】 従来の半導体単結晶ウェーハの製造方法を
示す工程図である。

【図１４】 従来のＳＯＩウェーハの製造方法を示す工
程図である。

【図１５】 従来の（ａ）１次研磨上りの半導体単結晶
ウェーハ、（ｂ）仕上げ研磨後犠牲酸化処理した半導体
単結晶ウェーハ、（ｃ）仕上げ研磨後犠牲酸化処理した
ＳＯＩの各場合のＩ−Ｖ特性の一例を示すグラフであ
る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 立川 勝一 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 田仲 伸次 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 宮島 元 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 Ｆターム(参考） 5F043 AA02 BB01 DD12 DD16 FF07 GG10

Claims (13)

【特許請求の範囲】
1. 【請求項１】 デバイスが形成される活性層部と、該活
   性層部を支持する支持基板ウェーハ部と、該活性層部と
   該支持基板ウェーハ部との間に介在された絶縁層とを有
   し、該活性層部表面を主表面としかつ還元性雰囲気中で
   熱処理を行ったＳＯＩウェーハであって、該ＳＯＩウェ
   ーハの主表面に酸化膜を形成した時の該酸化膜の絶縁破
   壊強度が９０％以上にわたって８ＭＶ／ｃｍ以上である
   ことを特徴とするＳＯＩウェーハ。
2. 【請求項２】 デバイスが形成される活性層部と、該活
   性層部を支持する支持基板ウェーハ部と、該活性層部と
   該支持基板ウェーハ部との間に介在された絶縁層とを有
   し、該活性層部表面を主表面としかつ該主表面に機械的
   化学的鏡面研磨により研磨歪や欠陥を導入した後に還元
   性雰囲気中で熱処理を行ったＳＯＩウェーハであって、
   該ＳＯＩウェーハの主表面に酸化膜を形成した時の該酸
   化膜の絶縁破壊強度が９０％以上にわたって８ＭＶ／ｃ
   ｍ以上であることを特徴とするＳＯＩウェーハ。
3. 【請求項３】 半導体単結晶棒から切り出された半導体
   単結晶ウェーハの主表面に機械的化学的鏡面研磨により
   研磨歪や欠陥を導入し、その後還元性雰囲気中で熱処理
   を行った半導体単結晶ウェーハであって、該半導体単結
   晶ウェーハの主表面に酸化膜を形成した時の該酸化膜の
   絶縁破壊強度が９０％以上にわたって８ＭＶ／ｃｍ以上
   であることを特徴とする半導体単結晶ウェーハ。
4. 【請求項４】 デバイスが形成される活性層部と、該活
   性層部を支持する支持基板ウェーハ部と、該活性層部と
   該支持基板ウェーハ部との間に介在された絶縁層とを有
   したＳＯＩウェーハにおいて、請求項３に記載された半
   導体単結晶ウェーハを該活性層部及び／又は該支持基板
   ウェーハ部として用いることを特徴とするＳＯＩウェー
   ハ。
5. 【請求項５】 １０００℃、９０分の湿式酸化を行った
   後、この時に形成された酸化膜を除去し、該主表面に酸
   化膜を再度形成した時の該酸化膜の絶縁破壊強度が９０
   ％以上にわたって８ＭＶ／ｃｍ以上であることを特徴と
   する請求項１、２または４記載のＳＯＩウェーハ。
6. 【請求項６】 主表面の面粗さがＲＭＳで０.４ｎｍ以
   下であり、且つ該主表面に５０ｎｍの酸化膜を形成し、
   該酸化膜表面上からパーティクルカウンタで測定した時
   のパーティクルカウント数が０.１２μｍ以上であるサ
   イズのものの合計で３００ケ／６インチウェーハ以下で
   あることを特徴とする請求項１、２または４記載のＳＯ
   Ｉウェーハ。
7. 【請求項７】 １０００℃、９０分の湿式酸化を行った
   後、この時に形成された酸化膜を除去し、該主表面に酸
   化膜を再度形成した時の該酸化膜の絶縁破壊強度が９０
   ％以上にわたって８ＭＶ／ｃｍ以上であることを特徴と
   する請求項３記載の半導体単結晶ウェーハ。
8. 【請求項８】 主表面の面粗さがＲＭＳで０.４ｎｍ以
   下であり、且つ該主表面に５０ｎｍの酸化膜を形成し、
   該酸化膜表面上からパーティクルカウンタで測定した時
   のパーティクルカウント数が０.１２μｍ以上であるサ
   イズのものの合計で３００ケ／６インチウェーハ以下で
   あることを特徴とする請求項３記載の半導体単結晶ウェ
   ーハ。
9. 【請求項９】 デバイスが形成される活性層部と、該活
   性層部を支持する支持基板ウェーハ部と、該活性層部と
   該支持基板ウェーハ部との間に介在された絶縁層とを有
   し、主表面である該活性層部表面に酸化膜を形成した時
   の該酸化膜の絶縁破壊強度が該主表面の９５％以上にわ
   たって４ＭＶ／cm〜６ＭＶ／cmであるＳＯＩウェーハに
   対して還元性雰囲気中で熱処理を行い、この熱処理後の
   該主表面に酸化膜を形成した時の該酸化膜の絶縁破壊強
   度が該主表面の９０％以上にわたって８ＭＶ／cm以上で
   あるＳＯＩウェーハを製造することを特徴とするＳＯＩ
   ウェーハの製造方法。
10. 【請求項１０】 前記主表面に機械的化学的鏡面研磨に
    より研磨歪や欠陥を導入した後、前記還元性雰囲気中で
    熱処理を行うことを特徴とする請求項９記載のＳＯＩウ
    ェーハの製造方法。
11. 【請求項１１】 請求項３記載の半導体単結晶ウェーハ
    を前記活性層部及び／又は前記支持基板ウェーハとして
    用いることを特徴とする請求項９又は１０記載のＳＯＩ
    ウェーハの製造方法
12. 【請求項１２】 主表面に酸化膜を形成した時の酸化膜
    の絶縁破壊強度が該主表面の９５％以上にわたって４Ｍ
    Ｖ／cm〜６ＭＶ／cmである半導体単結晶ウェーハに対し
    て還元性雰囲気中で熱処理を行うことによって、この熱
    処理後の該主表面に酸化膜を形成した時の該酸化膜の絶
    縁破壊強度が該主表面の９０％以上にわたって８ＭＶ／
    cm以上である半導体単結晶ウェーハを製造することを特
    徴とする半導体単結晶ウェーハの製造方法。
13. 【請求項１３】 前記主表面に機械的化学的鏡面研磨に
    より研磨歪や欠陥等を導入した後、前記還元性雰囲気中
    で熱処理を行うことを特徴とする請求項１２記載の半導
    体単結晶ウェーハの製造方法。