CN101336471B - 对绝缘体上半导体结构进行抛光的方法 - Google Patents

对绝缘体上半导体结构进行抛光的方法 Download PDF

Info

Publication number
CN101336471B
CN101336471B CN2006800518349A CN200680051834A CN101336471B CN 101336471 B CN101336471 B CN 101336471B CN 2006800518349 A CN2006800518349 A CN 2006800518349A CN 200680051834 A CN200680051834 A CN 200680051834A CN 101336471 B CN101336471 B CN 101336471B
Authority
CN
China
Prior art keywords
substrate
semiconductor layer
thickness
polishing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800518349A
Other languages
English (en)
Other versions
CN101336471A (zh
Inventor
J·S·希特斯
C·M·达坎吉罗
S·J·格瑞格斯基
R·O·马斯克梅耶
M·A·斯托克
J·C·托马斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN101336471A publication Critical patent/CN101336471A/zh
Application granted granted Critical
Publication of CN101336471B publication Critical patent/CN101336471B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

描述了一种对透明基板上所形成的半导体层进行抛光的方法，该方法包括：在抛光的同时，从半导体层的基板一侧测量半导体的厚度；以及利用厚度测量结果来修改抛光操作。

Description

对绝缘体上半导体结构进行抛光的方法
技术领域
本发明涉及绝缘体上半导体(SOI)结构，尤其涉及对这种结构的半导体层进行抛光的方法。
背景技术
到目前为止，绝缘体上半导体结构中最常使用的半导体材料是硅。这种结构在文献中被称为绝缘体上硅结构，缩写″SOI″已应用于这种结构。对于高性能薄膜晶体管、太阳能电池以及像有源矩阵显示器这样的显示器而言，绝缘体上硅技术正变得越来越重要。绝缘体上硅晶片包括位于绝缘材料上的单晶硅薄层(通常0.1-0.3微米厚，但在某些情况下达5微米厚)。如本文所使用的那样，SOI应该被解释得更宽泛，以包括硅和其它半导体材料。
获得SOI结构的各种方式包括在晶格匹配基板上外延生长硅(Si)。备选工艺包括：将单晶硅晶片接合到另一个其上已生长有二氧化硅层的硅晶片，之后对顶部晶片进行抛光或蚀刻，直到形成0.1-0.3微米厚的单晶硅层。其它方法包括离子注入方法，其中注入了氢或氧离子，从而在氧离子注入的情况下在硅晶片中形成掩埋的氧化层且其顶部有硅，或者在氢离子注入的情况下分离(使剥落)薄硅层以接合到另一个具有氧化层的硅晶片。
就成本和/或接合强度和耐用性而言，前两种方法没有产生令人满意的结构。后一种涉及氢离子注入的方法引起了人们的注意，并且被认为优于前面的方法，因为所需的注入能量比氧离子注入所需的要少50％并且所需的剂量低两个数量级。
通过氢离子注入方法进行剥落通常包括下列步骤。在单晶硅晶片上生长热氧化层。然后，将氢离子注入到该晶片中以产生表面下的缺陷。注入能量决定了产生缺陷的深度，剂量决定了缺陷密度。然后，使该晶片与另一个硅晶片(支持基板)在室温下接触从而形成临时性接合。然后，对该晶片热处理到约600℃，从而促使表面下的缺陷的生长，这些缺陷可用于从硅晶片上分离一层很薄的硅。所得的组件接下来被加热到1,000℃以上，使具有二氧化硅底层的硅膜完全接合到支持基板即未注入的硅晶片。由此，该工艺形成了一种SOI结构，该结构具有接合到另一个硅晶片的硅薄膜，同时氧化物绝缘层介于其间。该技术最近已应用于SOI结构，其中该基板是玻璃或玻璃陶瓷，而非另一个硅晶片。
一旦将SOI结构接合到硅薄膜上，则通常必须对硅层的表面进行抛光以产生厚度基本上均匀的层，从而便于在该硅上形成薄膜晶体管(TFT)电路。抛光硅晶片的常规方法通常使用片段方式的处理方法。即，首先确定与晶片上的位置相关的晶片厚度。然后，该晶片被置于合适的抛光夹具之内，且晶片表面被抛光。不时地从夹具中取出晶片并且重新测量以确定抛光步骤的进展。这种不连续的方法假定了抛光过程是稳定的：即，在操作过程中，抛光参数是一致的(比如温度、浆体的PH值、晶片位置等)。在实践中，这些参数可以是可变的，从而影响抛光过程的结果。当将该技术应用于制造电致发光显示器面板过程中所用的大且薄的片状玻璃基板时，上述可变性就增大了。最终从中切割出这种面板的玻璃片可能是若干个平方米那么大，且厚度小于约0.5毫米。尺寸和厚度较大的玻璃基板会导致玻璃基板下凹，并且很难准确地对其表面上的半导体层进行抛光。
发明内容
本发明的实施方式提供了一种对基板上所形成的半导体层进行抛光的方法。更具体地讲，可以使用该方法对透明玻璃基板(比如常用于制造平板显示器的基板)上所形成的薄半导体层或膜进行抛光。这种基板通常在厚度方面小于约2毫米(比如小于约1毫米，小于约0.7毫米更佳)，并且比电子/计算机工业所用的半导体晶片要大得多。例如，平板显示器应用中所用的玻璃基板常常超过约0.25平方米的表面面积(在单个表面测得，比如顶面或底面)，其面积可以是至少若干个平方米。正是基板具有大且薄这样的特点，才导致很难用常规方法对粘附的半导体层进行抛光，除非该基板由刚性支持物或卡盘支撑着，这通常导致无法从基板背面接触到它。另一方面，当大且薄的片状玻璃基板仅由基板边缘水平地支撑着时，基板往往因重力效应而在中央向下垂。
简单地讲，根据本发明的方法的一个实施方式可以像本文所描述的那样来实现。该实施方式包括：提供一绝缘基板，该基板最好在约200nm-2μm的波长范围中是透明的并且具有第一侧面和第二侧面，该基板还包括在基板第一侧面上的一层半导体材料；抛光该半导体层以产生位于第一侧面上且厚度基本上均匀的半导体材料；以及与抛光半导体材料的步骤同时进行的是，从基板的第二侧面测量半导体层的厚度并使用该半导体厚度测量结果来调整该抛光操作。绝缘基板最好是玻璃或玻璃-陶瓷，且厚度通常小于约1mm。较佳地，半导体厚度是在材料除去区域处测量的。
可用于实现上述方法的半导体材料包括但不限于：硅(Si)，硅锗(SiGe)，碳化硅(SiC)，锗(Ge)，砷化镓(GaAs)，GaP，和InP。
在进行抛光的过程中，为了确保基板的刚性，基板最好由流体轴承支撑着，比如空气轴承或液压轴承。这种轴承是有利的，因为它们不用坚硬且可能有破坏性的表面来接触基板。例如，通过在基板下面提供一个空气垫，便实现了基板的空气轴承支撑。流体轴承最好定位在半导体材料上的材料除去区域的反面，使得从中除去半导体材料的区域被支撑着。当材料除去区域在半导体层的表面上平移时，流体轴承也跟着，使得材料除去区域继续被支撑着。流体轴承最好包括一个端口或进入区域，借此可在抛光过程中测量半导体层的厚度。
在一些实施方式中，可能有利的是，首先执行化学机械平整以除去指定要除去的量较大的材料，其后，使用根据本发明的方法来完成抛光并且确保基板上的半导体层的厚度基本上均匀。
在另一个实施方式中，揭示了一种对接合到基板上的半导体层进行抛光的方法，包括：提供非平整的基板，该基板具有第一侧面和第二侧面以及接合到第一侧面的半导体层，该半导体层具有露出的表面区域；对至少一个子孔径材料除去区域之内的半导体层进行抛光；在至少一个材料除去区域和半导体层之间形成相对移动；以及与抛光同时进行的是，测量半导体层的厚度。测得的半导体层厚度被用于调整抛光操作，以便在露出的表面区域上产生厚度基本上均匀的半导体层。
在某些其它的实施方式中，描述了一种对接合到玻璃基板的半导体层进行抛光的方法，包括：提供透明的玻璃基板，该基板具有第一侧面和第二侧面并且包括接合到基板第一侧面且具有初始厚度的半导体层。该基板通常所具有的起伏度比半导体层的初始厚度要大一个量级的幅度。使用子孔径抛光对半导体层进行抛光，以在基板的顶部之上产生厚度基本上均匀的半导体层。为了确保均匀的厚度，在抛光过程中，也测量半导体层中间厚度。较佳地，从基板第二侧测量半导体厚度。在一些实施方式中，可以在抛光的同时在多个位置处测量半导体厚度。较佳地，在材料除去区域处，测量半导体厚度。在一些实施方式中，在抛光的同时，测量半导体层的中间厚度。在其它实施方式中，抛光过程可以被中止，并测量中间厚度，其后再继续抛光过程。
在下面的解释性说明中，本发明可以更容易地被理解，其它目的、特征、细节和优点将变得更明显，这种说明是结合附图给出的并且没有任何限制的含义。所有附加的系统、方法特征以及优点都旨在被包括在这种说明中，被包括在本发明的范围中，并且被权利要求书保护。
附图说明
图1是在其顶部之上有一层半导体材料的基板的横截面侧视图。
图2-4是示出了与形成图1的SOI结构相关的中间结构的形成过程的框图。
图5是示出了与形成图1的SOI结构相关的图4的中间结构的某些层的分离过程的框图。
图6是具有低频度、低振幅平整误差和低总厚度变化(TTV)的基板-半导体层压材料的透视图。
图7是在真空压板上平整过的图6的基板-半导体层压材料的透视图。
图8是显示出高频度平整性误差和低TTV的基板-半导体层压材料的透视图。
图9是尝试在真空压板上压平图8的基板-半导体层压材料的透视图。
图10是具有高频度平整性误差和高TTV的基板-半导体层压材料的透视图。
图11是尝试利用常规CMP技术对图10的基板-半导体层压材料进行抛光的透视图。
图12是描绘对基板上的半导体层进行抛光的方法的侧视图，其中显示出抛光构件与半导体层相接触。
图13是图12的抛光方法的透明性的透视图，其中显示出材料除去区域。
图14是对基板-半导体层压材料进行抛光的系统的框图。
图15是在抛光操作过程中用空气轴承支撑的基板半导体层压材料的透视图。
图16是通过伪-闭合环路反馈对基板-半导体层压材料进行抛光的方法的侧面横截面图。
具体实施方式
在下面的详细描述中，为了解释而非限制，阐明了揭示特定细节的示例实施方式，从而对本发明作透彻的理解。然而，很明显，对于从本发明中获益的本领域技术人员而言，可以按不背离这些特定细节的其它实施方式来实施本发明。此外，关于公知器件、方法和材料的说明将被省去以突出本发明的描述。最终，在可应用之处，相同的标号指代相同的元件。
本发明涉及绝缘体上硅结构的制造方法，尤其涉及玻璃基板上所形成的硅层的抛光。本发明利用一种能够向测试装置提供实时膜厚度数据的实时测量系统，由此显著地提高了这种系统的抛光准确度(即在抛光过程中从半导体层中除去材料的量的准确度)。本发明还提供了一种使抛光附近区域的薄基板刚硬的方法和装置。
图1是SOI结构10的横截面图，它包括玻璃或玻璃-陶瓷基板12，在该基板的顶部之上有至少一层半导体材料14。SOI结构10具有与制造薄膜晶体管(TFT)相关的合适用途，比如用于显示应用，其中包括有机发光二极管(OLED)显示器和液晶显示器(LCD)、集成电路、光电器件等。
基板12最好由氧化物玻璃或氧化物玻璃-陶瓷构成。尽管未要求，但是，本文所描述的实施方式最好包括其应变点小于约1,000℃的氧化物玻璃或玻璃-陶瓷。如玻璃制造技术中常规情况那样，应变点是玻璃或玻璃-陶瓷的粘度为1014.6泊(1013.6Pa.s)的温度。
作为示例，基板12可以是含碱土离子的玻璃基板，比如由康宁公司玻璃成分号1737或康宁公司玻璃成分Eagle 2000TM所制成的基板。这些玻璃材料在液晶显示器的生产过程中具有特定的应用。
基板12的厚度最好介于约0.1mm-10mm之间，介于约0.5mm-1mm之间最佳。对于某些SOI结构而言，厚度大于或等于约1微米的绝缘层是令人期望的，以避免寄生电容效应，当具有硅/氧化硅/硅配置的标准SOI结构在高频下工作时会产生这种寄生电容效应。过去，这种厚度是很难实现的。根据本发明，通过简单地使用其厚度大于或等于约1微米的基板12，便很容易地实现其绝缘层比约1微米厚的SOI结构。基板12的厚度的较佳下限由此就是约1微米。
通常，基板12应该足够厚以支撑至少一个半导体层14，使其历经本发明的多个工艺步骤以及随后在SOI结构10上执行的处理。尽管对于基板12的厚度没有理论上限，但是超出支撑功能所需或最终的SOI结构所期望的厚度则通常是不好的，因为基板12的厚度越大，形成SOI结构10的工艺步骤中的至少一些步骤就越难实现。
基板12最好是二氧化硅基玻璃或玻璃-陶瓷。由此，二氧化硅在氧化物玻璃或氧化物玻璃-陶瓷中的摩尔百分比最好大于30摩尔％，大于40摩尔％最佳。在玻璃-陶瓷的情况下，晶相可以是莫来石(mullite)、堇青石、钙长石、尖晶石、或玻璃-陶瓷领域中已知的其它晶相。非二氧化硅基玻璃和玻璃-陶瓷可以用在本发明的一个或多个实施方式中，但是通常不是较佳的，因为其成本偏高且性能特征较差。相似的是，对于某些应用而言，比如对于使用非硅基半导体材料的SOI结构而言，非氧化物基玻璃基板(比如非氧化物玻璃)可能是令人期望的，但是通常不是较佳的，因为其成本偏高。
对于某些应用而言，比如显示应用，玻璃或玻璃-陶瓷基板12最好在可见光、近UV和/或IR波长范围中是透明的，比如玻璃或玻璃陶瓷基板12最好在200nm-2微米波长范围内是透明的。
尽管基板12最好由单个玻璃或玻璃-陶瓷组成，但是若期望的话，也可以使用层压结构。当使用层压基板结构时，层压材料中最接近上述至少一个半导体层14的那一层最好具有本文针对单个玻璃或玻璃-陶瓷所组成的基板12所讨论的那些性质。离半导体层14较远的基板层最好也具有那些性质，但是也可以具有宽松的性质，因为它们并不直接接触到半导体层14。在后一种情况下，基板12被视为结束于基板12的指定性质不再得到满足之处。
构成半导体层14的半导体材料最好包括基本上单晶的材料。“基本上”一词被用于描述层14，从而考虑到这样一个事实，即半导体材料通常都包含至少一些固有的或故意添加的内部或表面缺陷，比如晶格缺陷或一些晶界。“基本上”一词也反映了这样一个事实，即某些掺杂剂可能会扭曲或以其它方式影响块状半导体的晶体结构。
为了便于讨论，假定半导体层14由硅构成。然而，应该理解，半导体材料可以是硅基半导体或任何其它类型的半导体，比如III-V、II-IV、II-IV-V等半导体。这些材料的示例包括：硅(Si)，硅锗(SiGe)，碳化硅(SiC)，锗(Ge)，砷化镓(GaAs)，GaP，和InP。
半导体层14的厚度可以介于约5nm-10微米(10,000nm)之间，且通常介于约500nm-900nm之间，尽管根据结构10的特定应用也可以使用包括更大厚度的其它厚度。
半导体材料14可以通过各种方法形成于基板12上。例如，半导体材料可以通过下列方法形成：汽相沉积；溅射；或将相对较厚的半导体晶片接合到基板上且通过离子注入和剥落，使该相对较厚的半导体层(比如约600-1500μm)减小到相对较薄的半导体层(比如约500nm)。剥落方法在美国专利申请11/159,889中有描述，其内容引用在此作为参考。该工艺的多个部分将在下文中进行讨论。下面将就剥落技术来讨论本发明的实施方式的描述，但是本领域技术人员将明白，本文所描述的抛光方法可应用于对其它方法所形成的半导体-基板结构进行抛光。
如美国专利申请11/159,889所述且如图2所描绘的那样，在半导体晶片22的表面上形成了由相对精细的孔构成的第一多孔层。为了便于讨论，半导体晶片22最好是基本上单晶的硅晶片，尽管任何其它合适的半导体导体材料都可以使用。
第一多孔层20最好是通过阳极氧化而产生的，阳极氧化是一种电化学蚀刻工艺。半导体晶片22被浸入合适的电解溶液中，并且被用作一对电极中的一个电极。另一电极可以由任何合适的材料构成，比如相应的半导体材料(硅)、铂、贵金属、或任何其它合适的金属或导电材料。
横跨两个电极加上电压，该电位最好使得半导体晶片22充当阳极。最好调节该电压的大小以产生合适的电流，该电流流过半导体晶片22、电解溶液和另一个电极，以便诱导半导体晶片22的表面的电化学蚀刻。较佳地，在第一多孔层20中，利用阳极氧化工艺产生的孔处于纳米尺度。
参照图3，在第一多孔层20的下面最好产生第二多孔层24，使得第二多孔层24的孔比第一多孔层20的孔相对更大些。
本领域的技术人员应该理解，电流幅值、电解质浓度、电极和溶液的电阻率以及施加的时间都是与实现特定的孔大小、孔密度和层厚度有关的变量。作为示例，第二多孔层的厚度可以与第一多孔层20的厚度大约相同。
半导体晶片22最好经冲洗和清洗，并且第一多孔层20最好经轻度氧化处理。较佳地，氧化层的厚度约为1nm-3nm。
现在参照图4，外延半导体层26可以直接或间接形成于第一多孔层20之上。为了与上述示例一致，外延层26最好是硅层，尽管其它半导体材料也可以使用。外延硅层可以通过化学汽相沉积、溅射、电子束蒸镀、热蒸镀、或其它合适的工艺来形成。较佳地，外延硅层26是基本上单晶的结构，并且厚度介于约5nm-10微米(10,000nm)，尽管根据结构10的特定应用可以使用包括更大的厚度的其它厚度。然后，利用电解过程，将玻璃基板12接合到外延半导体层26。
作为电解过程的初始步骤，清洗玻璃基板12并执行任何合适的表面准备步骤。然后，使玻璃基板接触外延半导体层26。在该接触之前或之后，在不同的温度梯度下加热半导体晶片外延层结构(简称为晶片22)和玻璃基板。
一旦玻璃基板12和半导体晶片22之间的温度差稳定了，则可以除去任何间隔物并且对中间组件施加机械压力。
玻璃基板12和半导体晶片22被加热，横跨中间组件施加电压，较佳地，半导体晶片22处于正电极处，玻璃基板12处于负电极处。电压电位的施加使玻璃基板12中的碱性或碱土离子从半导体/玻璃界面移开且进一步进入玻璃基板12。这实现了两个功能：(i)产生了没有碱性或碱土离子的界面；以及(ii)玻璃基板12变得非常有活性，并且在相对较低的温度下加热时强烈地接合到外延半导体层26。在这些条件下保持中间组件预定的时间周期之后，除去电压且允许中间组件冷却到室温。然后，将半导体晶片22和玻璃基板12分开，若它们没有完全分开则可能包括一些剥离操作，从而获得一个其上接合有薄外延生长半导体层26的玻璃基板28。
这种分离最好是这样实现的：因热应力导致第二层24的较大的孔破裂。或者，可以使用机械应力(比如喷水切割或化学蚀刻)以促进该分离。
由此，在图5所示的分离之后，所得的结构10可以包括玻璃基板12，半导体层14可以包括接合到基板上的外延半导体层26以及至少一部分第一多孔层20(如果没有一部分的第二多孔层24)。之后，根据本发明的抛光技术对半导体层的表面进行抛光，以获得位于玻璃基板12上的期望厚度的半导体层14。
在半导体晶片工业中，薄膜的抛光是公知的。然而，在半导体工业中，膜被沉积到其表面通常是平的且平行的那些基板上。通过常规的化学机械平整化(CMP)方法，这些材料很容易适合半导体材料去除。
CMP抛光方法对于校正非均匀膜厚度能力有限，它们是基本上平均化的处理过程，使用较大的抛光垫(通常比待抛光的半导体晶片要大)对膜进行处理，优先除去高点直到晶片被平整化。一旦晶片被平整化，连续的抛光就产生了大量的去除材料。通常执行最后的抛光步骤以实现期望的表面精整。通常，对于材料去除过程的每一个阶段，使用不同硬度和柔顺性的抛光垫。确定合适的抛光垫硬度的一个因素是：需要提供与待抛光的半导体层的表面起伏度恰当相符的抛光垫。如果基板是平的，膜具有可变的厚度，则可以使用较硬的抛光垫使膜厚度平整化，优先除去高点处的膜材料。利用与软底层相接合的硬抛光垫表面，执行第一抛光步骤。缓冲的硬表面以高材料除去速率传递着最平的表面。接下来是第二抛光步骤，利用了软共形抛光垫来传递最平滑的表面。
如果该基板包括低频度起伏度，但是膜厚度非常均匀，则将使用更软的抛光垫以与该膜的顶面相符并除去均匀量的膜材料。
上述两种CMP处理过程对于校正其各自的目标误差能力很有限，并且若需要除去相当多的材料则往往会失去控制。通常，CMP的材料去除均匀性限于待除去的膜厚度的5％。因此，膜厚度限差限于最终膜厚度的5％。由此，对于初始厚度为500nm的膜而言，通过CPM该厚度减小到80nm，与所要求的4nm的可变性相比，实际的膜厚度可变性约为21nm。
显示器应用中所用的SOI结构通常使用薄(比如厚度量级大约小于0.7mm)且透明的玻璃作为基板，这种玻璃是针对平板显示器而制造的。
这种玻璃的表面通常在节距和幅度两方面具有可变的平整性以及可变的总厚度变化(TTV)。这种基板的起伏度(通常被测得为基板的表面平整性的峰-谷偏差)通常比半导体层的厚度大至少一个量级，尽管通常约小于20μm。例如，给定初始半导体厚度约为500nm，基板(其上所沉积的半导体层)的起伏度可以超过5μm。这种大起伏度使得利用常规CMP方法很难或不可能将基板抛光成均匀厚度。作为示例，下面的讨论将使CMP的各种局限更清晰。
现在参照图6，示出了由真空压板30支撑的半导体-基板层压材料10a，它包括基板12a，基板12a的顶面之上形成了半导体层14a。晶片10a呈现出低频度低幅度平整性误差以及低TTV，比如该晶片厚度基本上均匀但具有低频度起伏度。这种形状是半导体/电子器件工业所用的典型的硅晶片。如图7所示，用真空压板30可以很容易地使图2的晶片10a拉平，从而使晶片适于CMP磨光。
图8示出了半导体晶片10b，它包括基板12b，在基板12b的顶面之上形成了半导体层14b从而显示了高频度低TTV误差，该晶片厚度基本上均匀但具有增大的起伏度。如图9所示，真空压板30无法将该晶片拉成合适的形状。利用大抛光垫除去材料的常规抛光方法往往除去高点处的材料。
最终，图10描绘了半导体晶片10c，它包括基板12c，在基板12c的顶面之上形成了半导体层14c从而显示了高频度波纹和平板显示器玻璃典型的TTV。即，该晶片具有可变的厚度，很大程度上是因基板的厚度变化和起伏度所导致的。同样，如图11所示，无法用真空压板30将该基板-半导体晶片拉平。晶片10c顶面处的半导体层12c的常规CMP抛光往往产生具有可变厚度的半导体层，或者更糟糕的是，当半导体材料被局部地完全除去且基板露出来时该半导体具有补坑。由此，CMP没有很好地适于这种SOI结构的抛光，因为半导体材料去除能力取决于玻璃基板的平整性和TTV。对于在薄玻璃基板上使用半导体层的玻璃-基板SOI结构而言，为了实现合适量的材料除去，特别是如果该基板具有非均匀的厚度并呈现出起伏度(即非平整的)，则需要这样一种处理过程，它能够选择性地除去半导体材料，又能同时维持膜(半导体)厚度均匀性，而不管基板几何尺寸和半导体材料的去除性质的均一性如何。
根据本发明的实施方式，子孔径机械加工工具(或子孔径除去工艺区域)在SOI结构中的半导体材料的表面上平移。子孔径意思是，除去区域比待抛光的SOI结构要小得多，并且该工艺可以被修改使得材料除去速率可以被改变以校正膜厚度可变性。图12示出了利用机械除去工具进行子孔径抛光的图示。图12描绘了SOI结构10，它包括基板12和位于基板12的顶面之上的半导体层14。还示出了抛光构件16，它包括抛光部分18。图12所示抛光部分18具有弓形外表面，它包括其粒度和硬度适合于半导体材料的研磨磨料。磨料粒度和硬度的选择是一个工艺变量，是基于所期望的材料去除量和去除速度而选择的。然而，应该注意到，弓形外表面不是必然的，抛光部分18可以根据待抛光的表面的形状等因素来选择不同的形状。抛光部分18最好能够变形成被抛光的表面的形状。子孔径材料去除区域可以被定义为任一次经历材料去除的半导体材料区域。例如，图12示出了抛光构件16与被抛光的表面(比如半导体层的表面)相接触。被抛光的材料表面上与抛光部分18相接触的那个区域是材料去除区域32，图12示出了子孔径材料去除区域的一维图示。图13示出了子孔径材料去除区域32，它是半导体层14的一部分之上的二维区域。图13将抛光构件16显示成透明的，使得材料去除区域可以被看到。Bingham等人的美国专利6,796,877描述了一种合适的子孔径去除装置，抛光构件16是其一个部件，其内容引用在此作为参考。然而，本领域的技术人员应该理解，其它材料除去工艺(其中材料去除区域比工件的大小小得多)也可以有效地使用。例如，可以应用等离子体辅助化学蚀刻。
为了提供用于指示直接在子孔径去除区域32下方的半导体层14的厚度的实时数据，如图12所示，将探测束34从半导体层的基板一侧引导至半导体层，即探测束34在接触半导体层14之前横穿基板12的厚度。探测束34最好是来自宽带源的光。较佳地，来自宽带光源的宽带光具有在约200nm～800nm波长范围中延伸的光谱内容。用于计算薄半导体层厚度的方法在本领域是公知的，此处不详述。简言之，基板上的半导体层可以用作一个标准具。当在反射过程中观察时，该层(膜)可以产生一个与该层的表面反射相叠加的干涉图案。通常，使用光谱学，其中探测束34的光(已在该层之内反射以待测量)被合适的拍摄设备(比如光谱仪、相关的检测器或其它电子部件)捕获，并且在计算机和合适的软件的辅助下分析所得的数据。后来的干涉峰的间隔在与半导体层的折射率相结合的情况下可以被用于计算材料的厚度(比如，Fred Goldstein的“Film Thickness of‘Thick Thin Films’by Spectroscopy”，Society of VacuumCoaters 1998 Meeting，Boston，MA)。有利的是，将透明玻璃或玻璃陶瓷用于基板12可允许应用常规的薄膜厚度测量方法，同时除去半导体层的材料，由此促进了闭合回路反馈抛光过程。在抛光进行过程中，来自厚度测量装置36的数据被用于监控子孔径去除区域内的半导体层14的中间厚度。测量的数据可以被并入自动控制系统中，图14以框图形式示出了该系统，包括微处理器(计算机等)38，接下来它可以被用于控制抛光装置40(包括抛光构件16)，由此调节或修改测量去除参数，比如抛光构件在特定位置的停留时间、抛光构件旋转速度、抛光构件相对于被抛光的表面的角度等，由此改变在任一位置除去的材料的量。可修改的材料去除参数是那些与所选特定去除方法相关的参数。
为了促进材料去除区域内的半导体层的闭环反馈，可以使用支撑设备，它能够在被抛光的区域附近局部地支撑玻璃基板并且能接触到与材料去除区域相反的基板表面。例如，流体轴承(比如空气轴承或液压轴承)可以给出很好的支撑。如图15所示，在一个实施方式中，支撑物42包括空气轴承。支撑物(空气轴承)42包括中心开口44，探测束34穿过该中心开口44。支撑物42也包括环形通道46，将来自一个源(未示出)的加压气体(比如空气)注入到该通道的一端之中，再从紧邻被支撑的基板的通道的相反一端出来，由此支撑着材料去除区域32附近的SOI结构10。通过使抛光构件16相对于SOI结构10平移，或者通过使SOI结构10相对于抛光构件16平移，可以对SOI结构10进行抛光。在一个实施方式中，探测束34和抛光构件16维持在固定的位置，且呈对置的关系，SOI结构10在探测束和抛光构件之间平移。比如，通过使用不止一个抛光构件，每一次可以应用不止一个材料去除区域。
在某些实施方式中，期望利用常规CMP方法首先执行粗略的抛光步骤。一旦对半导体层14完成了粗略抛光(即从层14中除去了预定量的半导体材料)，则接下来根据本发明的子孔径抛光方法除去另外的材料。
在本发明的另一个实施方式中，可以应用伪闭环抛光设置，其中在子孔径材料去除区域附近(即在材料去除区域周围一个或多个分离的位置处)执行半导体层的厚度测量。图16描绘了该方法。尽管可以从基板的底面(与半导体材料相反的一侧)执行中间厚度测量，但是伪闭环配置一般假设基板的底面是不可接触到的，因此，提供了上述闭环抛光过程的备选方案。如果使用了材料去除区域周围的多个厚度测量位置(通过多个探测束34)，则半导体层14的平均厚度可以从测量数据中计算出来。很明显，伪闭环抛光装置并不产生像闭环配置那样准确的抛光操作，其中在材料去除区域内的半导体层的一个位置进行半导体层的中间厚度测量。就像使用闭环抛光配置那样，伪闭环配置使用与抛光同时进行的厚度测量。因为测量是在与除去半导体材料的同一半导体层表面处进行的并且尽可能地靠近材料去除区域，所以如果浆体被用于材料去除，则可能有必要在半导体层上将要进行测量的位置提供相对干净的区域。这可以很容易地执行，比如将空气或水喷射到期望的位置处的半导体材料。空气喷射也可以与清洗流体流(比如水)组合起来。
应该强调，本发明的上述实施方式，特别是任何“较佳的”实施方式都仅是可能的实现方式示例，并且仅仅是为了清晰理解本发明的原理而阐明的。在基本上不背离本发明的精神和原理的情况下，可以对上述本发明实施方式做出各种修改和变化。所有这些修改和变化都旨在被包括在本文的范围中并且受权利要求书保护。

Claims (9)

1.一种对基板上的半导体材料层进行抛光的方法，包括：
提供一个不平的基板，所述基板具有第一侧面、第二侧面以及位于基板第一侧面上的半导体材料层；
对半导体层进行抛光以减小其厚度；
在抛光的同时，通过基板的第二侧面测量半导体层的厚度；
利用半导体厚度测量结果来修改抛光操作以便产生厚度基本上均匀的半导体层；以及
抛光包括：除去子孔径材料去除区域之内的半导体材料。
2.如权利要求1所述的方法，其特征在于，基板的厚度是不均匀的。
3.如权利要求1所述的方法，其特征在于，还包括：用流体轴承支撑着基板。
4.如权利要求1所述的方法，其特征在于，测量是在材料去除区域内执行的。
5.一种对接合到基板上的半导体层进行抛光的方法，包括：
提供不平的基板，所述基板具有第一侧面、第二侧面以及接合到第一侧面的半导体层，所述半导体层具有露出的表面区域；
对至少一个子孔径材料去除区域内的半导体层进行抛光；
至少一个材料去除区域在半导体层上形成移动；
在抛光的同时，测量半导体层的厚度；以及
利用测得的半导体层的厚度来修改抛光操作以便在露出的表面区域上产生一个厚度基本上均匀的半导体层。
6.如权利要求5所述的方法，其特征在于，测量是通过基板第二侧面执行的。
7.如权利要求6所述的方法，其特征在于，测量是在材料去除区域之内执行的。
8.一种对接合到基板的半导体层进行抛光的方法，包括：
提供一个基板，所述基板具有第一侧面、第二侧面以及接合到第一侧面且具有初始厚度的半导体层；
对子孔径材料去除区域之内的半导体层进行抛光；
测量半导体层的中间厚度；
利用测得的半导体层的厚度来修改抛光操作以便产生厚度基本上均匀的半导体层；以及
其中基板第一侧面的表面起伏度比接合于其上的半导体层的初始厚度大至少一个量级。
9.如权利要求8所述的方法，其特征在于，测量是与抛光同时执行的。
CN2006800518349A 2005-12-20 2006-12-12 对绝缘体上半导体结构进行抛光的方法 Expired - Fee Related CN101336471B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/314,060 US7312154B2 (en) 2005-12-20 2005-12-20 Method of polishing a semiconductor-on-insulator structure
US11/314,060 2005-12-20
PCT/US2006/047269 WO2007078686A2 (en) 2005-12-20 2006-12-12 Method of polishing a semiconductor-on-insulator structure

Publications (2)

Publication Number Publication Date
CN101336471A CN101336471A (zh) 2008-12-31
CN101336471B true CN101336471B (zh) 2010-10-27

Family

ID=37909773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800518349A Expired - Fee Related CN101336471B (zh) 2005-12-20 2006-12-12 对绝缘体上半导体结构进行抛光的方法

Country Status (7)

Country Link
US (1) US7312154B2 (zh)
EP (1) EP1969620A2 (zh)
JP (1) JP2009521129A (zh)
KR (1) KR101284520B1 (zh)
CN (1) CN101336471B (zh)
TW (1) TWI332685B (zh)
WO (1) WO2007078686A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090087943A (ko) * 2006-11-30 2009-08-18 코닝 인코포레이티드 워크 피스 표면의 정밀 연마 머시닝
KR101036605B1 (ko) * 2008-06-30 2011-05-24 세메스 주식회사 기판 지지 유닛 및 이를 이용한 매엽식 기판 연마 장치
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
CN102986020A (zh) 2010-06-30 2013-03-20 康宁股份有限公司 对绝缘体基材上的硅进行精整的方法
KR101182267B1 (ko) 2010-07-12 2012-09-12 삼성디스플레이 주식회사 세정 장치
US9751189B2 (en) * 2014-07-03 2017-09-05 Applied Materials, Inc. Compliant polishing pad and polishing module
JP6645502B2 (ja) * 2015-07-24 2020-02-14 Ａｇｃ株式会社 ガラス基板、積層基板、積層基板の製造方法、積層体、梱包体、およびガラス基板の製造方法
DE102016006741A1 (de) * 2016-06-06 2017-12-07 Schneider Gmbh & Co. Kg Werkzeug, Vorrichtung und Verfahren zum Polieren von Linsen
JP7162000B2 (ja) * 2017-03-06 2022-10-27 アプライド マテリアルズ インコーポレイテッド Ｃｍｐ位置特定研磨（ｌｓｐ）用に設計された螺旋及び同心運動
EP3813485A4 (en) * 2018-06-22 2022-03-23 Agc Inc. HEATING DEVICE, GLASS PRODUCT MANUFACTURING DEVICE AND GLASS PRODUCT MANUFACTURING METHOD
CN112512979B (zh) 2018-07-16 2022-09-20 康宁股份有限公司 利用成核和生长密度以及粘度变化对玻璃进行陶瓷化的方法
WO2020018285A1 (en) * 2018-07-16 2020-01-23 Corning Incorporated Methods of ceramming glass articles having improved warp
KR102356026B1 (ko) 2018-07-16 2022-02-08 코닝 인코포레이티드 개선된 특성을 갖는 유리 세라믹 물품 및 이의 제조 방법
TWI670491B (zh) 2018-12-10 2019-09-01 財團法人工業技術研究院 電化學製程裝置以及電化學製程裝置的操作方法
GB2582639B (en) * 2019-03-29 2023-10-18 Zeeko Innovations Ltd Shaping apparatus, method and tool

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63251166A (ja) * 1987-04-07 1988-10-18 Hitachi Ltd ウエハチヤツク
US6614529B1 (en) * 1992-12-28 2003-09-02 Applied Materials, Inc. In-situ real-time monitoring technique and apparatus for endpoint detection of thin films during chemical/mechanical polishing planarization
US5658183A (en) * 1993-08-25 1997-08-19 Micron Technology, Inc. System for real-time control of semiconductor wafer polishing including optical monitoring
JP3993888B2 (ja) * 1993-12-28 2007-10-17 ウォレス ティー．ワイ． タング 薄膜を監視するための方法および装置
US5688415A (en) 1995-05-30 1997-11-18 Ipec Precision, Inc. Localized plasma assisted chemical etching through a mask
JPH09115862A (ja) * 1995-10-20 1997-05-02 Hitachi Ltd 研磨工具と、それを用いた研磨方法および研磨装置
JPH09298176A (ja) * 1996-05-09 1997-11-18 Canon Inc 研磨方法及びそれを用いた研磨装置
JP3450651B2 (ja) * 1997-06-10 2003-09-29 キヤノン株式会社 研磨方法及びそれを用いた研磨装置
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US5888120A (en) 1997-09-29 1999-03-30 Lsi Logic Corporation Method and apparatus for chemical mechanical polishing
US6165057A (en) * 1998-05-15 2000-12-26 Gill, Jr.; Gerald L. Apparatus for localized planarization of semiconductor wafer surface
JP2000124173A (ja) * 1998-10-16 2000-04-28 Hitachi Ltd 半導体装置の製造方法
KR100644144B1 (ko) * 1998-12-01 2006-11-10 유니버시티 칼리지 런던 폴리싱 기계 및 방법
US6322422B1 (en) * 1999-01-19 2001-11-27 Nec Corporation Apparatus for accurately measuring local thickness of insulating layer on semiconductor wafer during polishing and polishing system using the same
JP2000269173A (ja) * 1999-03-17 2000-09-29 Toshiba Corp 半導体研磨装置及び半導体研磨方法
US6527625B1 (en) * 2000-08-31 2003-03-04 Multi-Planar Technologies, Inc. Chemical mechanical polishing apparatus and method having a soft backed polishing head
US6555017B1 (en) * 2000-10-13 2003-04-29 The Regents Of The University Of Caliofornia Surface contouring by controlled application of processing fluid using Marangoni effect
JP2002124496A (ja) * 2000-10-18 2002-04-26 Hitachi Ltd 研磨加工の終点検出計測方法及びその装置、並びにそれを用いた半導体デバイスの製造方法及びその製造装置
US6506102B2 (en) * 2001-02-01 2003-01-14 William Kordonski System for magnetorheological finishing of substrates
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
JP3978780B2 (ja) * 2002-08-09 2007-09-19 信越半導体株式会社 ウエーハの研磨方法及び装置
PT1568071T (pt) * 2002-11-29 2019-06-17 Fraunhofer Ges Forschung Pastilha com camada de separação e camada de suporte e seu processo de fabrico
JP2004241511A (ja) * 2003-02-04 2004-08-26 Strasbaugh Inc マルチアクション化学機械平坦化装置および方法
US7371992B2 (en) 2003-03-07 2008-05-13 Rapt Industries, Inc. Method for non-contact cleaning of a surface
JP4202841B2 (ja) * 2003-06-30 2008-12-24 株式会社Ｓｕｍｃｏ 表面研磨装置
EP1498222B1 (en) * 2003-07-17 2014-12-17 JSR Corporation Chemical mechanical polishing pad and chemical mechanical polishing method

Also Published As

Publication number Publication date
WO2007078686A3 (en) 2007-10-04
US7312154B2 (en) 2007-12-25
KR101284520B1 (ko) 2013-07-16
US20070138141A1 (en) 2007-06-21
CN101336471A (zh) 2008-12-31
TW200739706A (en) 2007-10-16
JP2009521129A (ja) 2009-05-28
KR20080080396A (ko) 2008-09-03
EP1969620A2 (en) 2008-09-17
TWI332685B (en) 2010-11-01
WO2007078686A2 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
CN101336471B (zh) 对绝缘体上半导体结构进行抛光的方法
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
US6649485B2 (en) Method for the formation and lift-off of porous silicon layers
US20130341756A1 (en) Semiconductor on glass substrate with stiffening layer and process of making the same
CN100547761C (zh) 制造化合物材料的方法和选择晶片的方法
JP2000030996A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
CN103578978B (zh) 一种基于硅基键合材料的高压快恢复二极管制造方法
TW201225158A (en) Oxygen plasma conversion process for preparing a surface for bonding
KR20020032355A (ko) 반도체기판 및 그 제조방법, 그리고 그 접합기판의표면형상측정방법
EP1708255A2 (en) Diamond substrate and manufacturing method thereof
FR2883663B1 (fr) Procede de fabrication d'une cellule photovoltaique a base de silicium en couche mince.
US6716722B1 (en) Method of producing a bonded wafer and the bonded wafer
KR20110028278A (ko) 분리 기술을 사용하는 전자 디바이스 형성 방법
CN110071041B (zh) 浅沟槽隔离结构的制备方法、化学机械研磨方法及系统
CN102137959B (zh) 晶体制造装置、使用该晶体制造装置制造的半导体设备以及使用该晶体制造装置制造半导体设备的方法
US7435662B2 (en) Method for manufacturing SOI wafer
CN101106067A (zh) 半导体器件与硅衬底的剥离方法
GB201222329D0 (en) Substrates for semiconductor devices
CN101961886A (zh) 切削装置
EP1981079A2 (en) Method for manufacturing an SOI substrate
US20040217423A1 (en) Flexible single-crystal film and method of manufacturing the same
Oh et al. A comparative study between total thickness variance and site flatness of polished silicon wafer
WO2007072624A1 (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP3864886B2 (ja) Ｓｏｉウエーハ
KR100468865B1 (ko) 이차원적인 도펀트 분포의 분석을 위한 선택적 전기화학에칭방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101027

Termination date: 20141212

EXPY Termination of patent right or utility model