JP6566112B2 - 両面研磨方法及び両面研磨装置 - Google Patents

両面研磨方法及び両面研磨装置 Download PDF

Info

Publication number
JP6566112B2
JP6566112B2 JP2018500026A JP2018500026A JP6566112B2 JP 6566112 B2 JP6566112 B2 JP 6566112B2 JP 2018500026 A JP2018500026 A JP 2018500026A JP 2018500026 A JP2018500026 A JP 2018500026A JP 6566112 B2 JP6566112 B2 JP 6566112B2
Authority
JP
Japan
Prior art keywords
double
polishing
polishing pad
surface plate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018500026A
Other languages
English (en)
Other versions
JPWO2017141704A1 (ja
Inventor
佑宜 田中
佑宜 田中
史郎 天海
史郎 天海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPWO2017141704A1 publication Critical patent/JPWO2017141704A1/ja
Application granted granted Critical
Publication of JP6566112B2 publication Critical patent/JP6566112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、両面研磨方法及び両面研磨装置に関する。
近年、シリコンウェーハ等の半導体ウェーハのフラットネス要求において、半導体ウェーハの外周部の形状の評価指標であるＦ−ＺＤＤ（Ｆｒｏｎｔ Ｚ−Ｈｅｉｇｈｔ Ｄｏｕｂｌｅ Ｄｉｆｆｅｒｅｎｔｉａｔｉｏｎ）への要求が高まっている。具体的には、Ｆ−ＺＤＤ＜０、即ち、半導体ウェーハの外周部の形状をダレ形状とすることが要求されている。
半導体ウェーハの製造工程では、一般的に、半導体ウェーハの両面研磨が行われている。両面研磨においては、上下定盤にそれぞれ貼り付けた研磨パッドで半導体ウェーハを挟み込み、半導体ウェーハを摺動させて表面と裏面の両面を同時に研磨する（例えば、特許文献１参照）。従来、上下定盤に同種、同厚みの研磨パッドを貼って両面研磨を行っているが、この場合には、研磨パッドの厚みを大きくすることで、Ｆ−ＺＤＤを０未満にすることができる。
特開２０１４−２２３７０４号公報
一方で、半導体ウェーハのフラットネスの評価指標の一つであるＧＢＩＲ（Ｇｌｏｂａｌ ＢａｃｋＳｕｒｆａｃｅ−Ｒｅｆｅｒｅｎｃｅｄ Ｉｄｅａｌ Ｐｌａｎｅ／Ｒａｎｇｅ）を、これまでと同様に小さく抑えることも望まれている。つまりは、ＧＢＩＲを顧客の要求値以下とすることも望まれている。
しかしながら、上記のように、両面研磨において、Ｆ−ＺＤＤを０未満にするために研磨パッドの厚みを大きくすると、半導体ウェーハが凸形状となってＧＢＩＲが大きくなり、ＧＢＩＲが要求値を超えてしまう。つまり、ＧＢＩＲとＦ−ＺＤＤはトレードオフの関係にあり、共に要求を満たすことが困難であるという問題が有った。
本発明は前述のような問題に鑑みてなされたもので、ＧＢＩＲの値を要求値以下に抑制したまま、Ｆ−ＺＤＤ＜０である半導体ウェーハを得ることが可能な両面研磨方法及び両面研磨装置を提供することを目的とする。
上記目的を達成するために、本発明は、キャリアに保持された半導体ウェーハを、研磨パッドがそれぞれ貼付された上定盤と下定盤とで挟み込み、前記半導体ウェーハの両面を前記研磨パッドに摺接させて、前記半導体ウェーハの両面を同時に研磨する両面研磨方法であって、前記上定盤に貼付された前記研磨パッドの厚みＡ（ｍｍ）と、前記下定盤に貼付された前記研磨パッドの厚みＢ（ｍｍ）とが、１．０≦Ａ＋Ｂ≦２．０、かつ、Ａ／Ｂ＞１．０の関係を満たすようにして研磨することを特徴とする両面研磨方法を提供する。
本発明は上下定盤に貼る研磨パッドの厚みの合計値（Ａ＋Ｂ）を制御することで、両面研磨後の半導体ウェーハのＧＢＩＲを十分に小さく維持し、かつ、上下定盤の研磨パッドの厚みの比（Ａ／Ｂ）を最適化することで、両面研磨後の半導体ウェーハのＦ−ＺＤＤを任意の負の値に制御することができる。即ち、本発明であれば、両面研磨後の半導体ウェーハのＧＢＩＲを十分に小さく維持しつつ、Ｆ−ＺＤＤを０未満の任意の適切な負の値に制御できる。
このとき、本発明の両面研磨方法では、さらに、前記上定盤に貼付された前記研磨パッドの厚みＡ（ｍｍ）と、前記下定盤に貼付された前記研磨パッドの厚みＢ（ｍｍ）とが、１．５≦Ａ／Ｂ≦２．５の関係を満たすようにして研磨することが好ましい。
このように、１．５≦Ａ／Ｂとすれば、両面研磨後の半導体ウェーハのＦ−ＺＤＤをより確実に負の値に制御できる。また、Ａ／Ｂ≦２．５とすれば、下定盤に貼付された研磨パッドの厚みをより十分に確保できるため、下定盤に貼付された研磨パッドの両面研磨中の断裂の発生を確実に防止できる。
またこのとき、前記上下定盤に貼付された研磨パッドとして、ショアＡ硬度が８５以上９５以下のものを用いることが好ましい。
上定盤と下定盤に貼付する研磨パッドのショアＡ硬度が８５以上であれば、ＧＢＩＲとＦ−ＺＤＤの制御を一層正確に行うことができる。また、研磨パッドのショアＡ硬度が９５以下であれば、半導体ウェーハに傷が発生し難い。
また、前記下定盤に貼付された前記研磨パッドの厚みＢを０．３ｍｍ以上とすることが好ましい。
下定盤に貼付された研磨パッドの厚みＢを０．３ｍｍ以上とすることが、研磨パッドの強度上の問題が発生しないため好ましい。
また、上記目的を達成するために、本発明は、研磨パッドがそれぞれ貼付された上下定盤と、該上下定盤間で半導体ウェーハを保持するための保持孔が形成されたキャリアとを具備する両面研磨装置であって、前記上定盤に貼付された前記研磨パッドの厚みＡ（ｍｍ）と、前記下定盤に貼付された前記研磨パッドの厚みＢ（ｍｍ）とが、１．０≦Ａ＋Ｂ≦２．０、かつ、Ａ／Ｂ＞１．０の関係を満たすものであることを特徴とする両面研磨装置を提供する。
このような両面研磨装置は、上下定盤に貼る研磨パッドの厚みの合計値（Ａ＋Ｂ）が最適化されているため、両面研磨後の半導体ウェーハのＧＢＩＲを十分に小さく維持でき、同時に、上下定盤の研磨パッドの厚みの比（Ａ／Ｂ）も最適化されているため、両面研磨後の半導体ウェーハのＦ−ＺＤＤを適切な負の値に制御することもできる。
このとき、本発明の両面研磨装置は、さらに、前記上定盤に貼付された前記研磨パッドの厚みＡ（ｍｍ）と、前記下定盤に貼付された前記研磨パッドの厚みＢ（ｍｍ）とが、１．５≦Ａ／Ｂ≦２．５の関係を満たすものであることが好ましい。
本発明の両面研磨装置は、１．５≦Ａ／Ｂを満たす上下の研磨パッドを具備するため、両面研磨後の半導体ウェーハのＦ−ＺＤＤをより確実に０未満の値に制御できる。また、Ａ／Ｂ≦２．５であるため、下定盤に貼付された研磨パッドの厚みが十分に確保されており、両面研磨中の下定盤に貼付された研磨パッドの断裂の発生を確実に防止できるものとなる。
またこのとき、前記上下定盤に貼付された研磨パッドは、ショアＡ硬度が８５以上９５以下のものであることが好ましい。
本発明の両面研磨装置は、上定盤と下定盤に貼付された研磨パッドのショアＡ硬度が８５以上であれば、ＧＢＩＲとＦ−ＺＤＤの制御を一層正確に行うことができる。また、研磨パッドのショアＡ硬度が９５以下であれば、半導体ウェーハに傷が発生し難いものとなる。
また、前記下定盤に貼付された前記研磨パッドの厚みＢが０．３ｍｍ以上のものであることが好ましい。
下定盤に貼付された研磨パッドの厚みＢが０．３ｍｍ以上であれば、研磨パッドの強度上の問題が発生しないため好ましい。
本発明の両面研磨方法及び両面研磨装置であれば、ＧＢＩＲの値を要求値以下に抑制したまま、Ｆ−ＺＤＤ＜０である半導体ウェーハを両面研磨により得ることができる。
本発明の両面研磨装置の一例を示した概略図である。 実施例１−３、比較例１−３で測定されたＧＢＩＲとＦ−ＺＤＤを示したグラフである。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上記のように、従来の技術では、両面研磨後の半導体ウェーハのＦ−ＺＤＤを０未満とするために、研磨パッドを厚くする必要が有った。しかしながら、研磨パッドを厚くすると、両面研磨後の半導体ウェーハのＧＢＩＲが増大してしまうため、ＧＢＩＲを顧客の要求値以下としたうえでＦ−ＺＤＤを０未満とすることが困難であるという問題があった。
そこで、本発明者等はこのような問題を解決すべく鋭意検討を重ねた。その結果、上定盤に貼付する研磨パッドの厚みＡ（ｍｍ）と下定盤に貼付する研磨パッドの厚みＢ（ｍｍ）との合計値（Ａ＋Ｂ）によってＧＢＩＲを、比（Ａ／Ｂ）によってＦ−ＺＤＤを制御可能であることを知見し、これら合計値及び比を最適化することで、本発明を完成させた。
まず、本発明の両面研磨装置について図１を参照して説明する。図１に示すように、本発明の両面研磨装置１は、上下に相対向して配設された上定盤２と下定盤３を備えており、上定盤２と下定盤３には、それぞれ上研磨パッド４、下研磨パッド５が貼付されている。また、上定盤２と下定盤３の間には、半導体ウェーハＷを保持するための保持孔が形成されたキャリア８が配設されている。半導体ウェーハＷを両面研磨する際には、半導体ウェーハＷはキャリア８の保持孔に保持され、上定盤２と下定盤３の間に挟まれる。また、上定盤２と下定盤３の間の中心部にはサンギア６が、周縁部にはインターナルギア７が設けられている。
また、サンギア６とインターナルギア７の各歯部にはキャリア８の外周歯が噛合しており、サンギア６とインターナルギア７は上定盤２及び下定盤３とともに回転駆動する。これに伴い、キャリア８は自転しつつサンギア６の周りを公転する。このように、本発明の両面研磨装置１は、上定盤２、下定盤３、サンギア６、インターナルギア７が各々駆動する４ｗａｙ式両面研磨装置とすることができる。このとき、キャリア８の保持孔で保持された半導体ウェーハＷは、上研磨パッド４と下研磨パッド５により両面を同時に研磨される。また、両面研磨時には研磨液が供給される。
また、本発明の研磨装置１は、上定盤２に貼付された上研磨パッド４の厚みＡ（ｍｍ）と、下定盤３に貼付された下研磨パッド５の厚みＢ（ｍｍ）とが、１．０≦Ａ＋Ｂ≦２．０、かつ、Ａ／Ｂ＞１．０の関係を満たすものである。本発明の研磨装置１は、上下で厚みの異なる研磨パッドを用い、Ａ＋Ｂの値によってＧＢＩＲを、Ａ／Ｂの値によってＦ−ＺＤＤを制御できるものであり、Ａ＋Ｂの値及びＡ／Ｂの値がそれぞれ上記範囲内であることで、ＧＢＩＲを小さく抑制しつつ、Ｆ−ＺＤＤを任意の適切な負の値に制御できる。
また、Ａ＋Ｂ＞２．０であると、ＧＢＩＲが増大し過ぎてしまう。逆に、Ａ＋Ｂ＜１．０であると、Ｂの値が小さくなり過ぎる、即ち、下研磨パッド５が薄すぎるため、両面研磨の最中に下研磨パッド５の断裂が発生してしまう。また、Ａ／Ｂ≦１．０とした場合には、Ｆ−ＺＤＤ＜０を達成できない。
また、本発明の研磨装置１は、上定盤２に貼付された上研磨パッド４の厚みＡ（ｍｍ）と、下定盤３に貼付された下研磨パッド５の厚みＢ（ｍｍ）とが、１．５≦Ａ／Ｂ≦２．５の関係を満たすものであることが好ましい。１．５≦Ａ／Ｂであれば、より確実にＦ−ＺＤＤ＜０を達成できる。また、Ａ／Ｂ≦２．５であれば、下研磨パッド５の厚みがより十分に確保されており、両面研磨中の断裂の発生を確実に防止できるものとなる。また、下定盤に貼付された下研磨パッド５の厚みＢを０．３ｍｍ以上、即ち、Ｂ≧０．３とすることが好ましい。下研磨パッド５の厚みＢを０．３ｍｍ以上とすれば、研磨パッドの強度上の問題が発生しないため好ましい。
また、上下定盤２、３にそれぞれ貼付された上下研磨パッド４、５は、ショアＡ硬度が８５以上９５以下であることが好ましい。研磨パッド４、５のショアＡ硬度が８５以上であれば、ＧＢＩＲとＦ−ＺＤＤの制御を一層正確に行うことができる。また、研磨パッド４、５のショアＡ硬度が９５以下であれば、半導体ウェーハＷに傷が発生し難い。研磨パッド４、５としては、例えば、発泡ポリウレタンパッド等を用いることができる。
また、半導体ウェーハＷを保持するキャリア８の材質は、例えば、金属若しくは任意のコーティングが成された金属とすることができる。また、キャリア８の保持孔の内周部には樹脂製のインサート材を取りつけても良い。
また、両面研磨時に供給される研磨剤は、例えば、コロイダルシリカを含有した無機アルカリ水溶液とすることができる。
次に、上記のような両面研磨装置１を用いた場合の、本発明の両面研磨方法について説明する。
本発明の両面研磨方法では、キャリア８に保持された半導体ウェーハＷを、研磨パッド４、５がそれぞれ貼付された上定盤２と下定盤３とで挟み込み、半導体ウェーハＷの両面を研磨パッド４、５に摺接させて、半導体ウェーハＷの両面を同時に研磨する。このとき、上研磨パッド４及び下研磨パッド５のそれぞれの厚みＡ（ｍｍ）及びＢ（ｍｍ）が１．０≦Ａ＋Ｂ≦２．０、かつ、Ａ／Ｂ＞１．０の関係を満たすようにして研磨を行う。
このように、上下で厚みの異なる研磨パッドを用い、Ａ＋Ｂの値によってＧＢＩＲを、Ａ／Ｂの値によってＦ−ＺＤＤを制御し、Ａ＋Ｂの値及びＡ／Ｂの値がそれぞれ上記範囲内となるように研磨することで、ＧＢＩＲを小さく抑制しつつ、Ｆ−ＺＤＤを任意の適切な負の値に制御できる。
また、さらに、Ａ及びＢが、１．５≦Ａ／Ｂ≦２．５の関係を満たすように研磨することが好ましい。１．５≦Ａ／Ｂであれば、より確実にＦ−ＺＤＤ＜０を達成できる。また、Ａ／Ｂ≦２．５であれば、下研磨パッド５の厚みがより十分に確保されており、両面研磨中の断裂の発生を確実に防止できる。また、下定盤に貼付された下研磨パッド５の厚みＢが０．３ｍｍ以上、即ち、Ｂ≧０．３であることが好ましい。下研磨パッド５の厚みＢが０．３ｍｍ以上であれば、研磨パッドの強度上の問題が発生しないため好ましい。
また、上下定盤２、３にそれぞれ貼付された上下研磨パッド４、５として、ショアＡ硬度が８５以上９５以下のものを用いることが好ましい。研磨パッド４、５のショアＡ硬度が８５以上であれば、ＧＢＩＲとＦ−ＺＤＤの制御を一層正確に行うことができる。また、研磨パッド４、５のショアＡ硬度が９５以下であれば、半導体ウェーハＷに傷が発生し難い。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
（実施例１）
図１に示すような、両面研磨装置１を用いて、本発明の両面研磨方法に従って、直径３００ｍｍのシリコンウェーハを５枚両面研磨した。そして、両面研磨後のシリコンウェーハをＳＣ−１洗浄した後にフラットネスを評価した。
［両面研磨条件］
このとき、両面研磨装置としては、ＤＳＰ−２０Ｂ（不二越機械工業製）を用い、上研磨パッドの厚みＡを１．４０ｍｍ、下研磨パッドの厚みＢを０．６０ｍｍとした。すなわち、Ａ＋Ｂ＝２．００（ｍｍ）、Ａ／Ｂ＝２．３３であった。また、研磨パッドの材質は、ショアＡ硬度９０の発泡ポリウレタンパッドとした。
また、キャリアは、基板をチタンとした。また、保持孔の内周部にインサート材を取り付けた。インサート材としては、ガラス繊維にエポキシ樹脂を含浸したＦＲＰ（繊維強化プラスチック）を用いた。また、研磨剤は、シリカ砥粒を含有し、ＫＯＨをベースとするものを用いた。シリカ砥粒の平均粒径は３５ｎｍ、砥粒濃度は１．０質量％であり、研磨剤のｐＨは１０．５であった。
研磨荷重は１５０ｇｆ／ｃｍ２に設定した。研磨時間はシリコンウェーハの厚みがキャリアの厚みと同一になる時間に設定した。各駆動部の回転速度は、上定盤：−１３．４ｒｐｍ、下定盤：３５ｒｐｍ、サンギア：２５ｒｐｍ、インターナルギア：７ｒｐｍに設定した。
また、上下研磨パッドのドレッシングは、所定圧で純水を流しながら、ダイヤ砥粒が電着されたドレスプレートを上下研磨パッドに摺接させることで行った。
［洗浄条件］
両面研磨後のシリコンウェーハのＳＣ−１洗浄には、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１５の混合比の洗浄液を使用した。
［フラットネス評価条件］
フラットネスは、Ｗａｆｅｒ Ｓｉｇｈｔ（ＫＬＡ Ｔｅｎｃｏｒ社製）を用いて、ＧＢＩＲ及びＦ−ＺＤＤを測定して評価した。なお、Ｆ−ＺＤＤの算出は、Ｍ４９ ｍｏｄｅのゾーン（別称：Ｐｏｌａｒ Ｓｉｔｅｓ）を７２ Ｓｅｃｔｏｒの３０ｍｍ Ｌｅｎｇｔｈ（２ｍｍ Ｅ．Ｅ．）に設定し、１４８ｍｍでの角度別の平均値をとった。
実施例１において両面研磨した５枚のシリコンウェーハのＧＢＩＲの平均値とＦ−ＺＤＤの平均値を図２に示す。なお、図２において、ＧＢＩＲは、顧客の要求値を基準とした相対値、即ち、該要求値を１としたときの相対値で表す。
その結果、図２、表１から分かるように、実施例１におけるＧＢＩＲの相対値は０．９０となり、要求値を満たし、しかも、後述する従来技術を用いた比較例１、２のＧＢＩＲよりも小さい値とすることができた。このように、実施例１ではフラットネスが良好なシリコンウェーハが得られた。なおかつ、Ｆ−ＺＤＤは−７．４（ｎｍ／ｍｍ２）となり、０未満を満たしていた。
Figure 0006566112
（実施例２）
上研磨パッドの厚さを１．２０ｍｍ、下研磨パッドの厚さを０．６５ｍｍとしたこと以外、実施例１と同様な条件で両面研磨を行い、実施例１と同様な方法でフラットネス評価を行った。すなわち、実施例２では、Ａ＋Ｂ＝１．８５、Ａ／Ｂ＝１．８５として両面研磨を行った。
その結果、図２、表１から分かるように、実施例２におけるＧＢＩＲの相対値は０．７３となり、要求値を満たし、しかも、後述する従来技術を用いた比較例１、２のＧＢＩＲよりも小さい値とすることができた。このように、実施例２ではフラットネスが良好なシリコンウェーハが得られた。なおかつ、Ｆ−ＺＤＤは−４．０（ｎｍ／ｍｍ２）となり、０未満を満たしていた。
（実施例３）
上研磨パッドの厚さを０．６０ｍｍ、下研磨パッドの厚さを０．４０ｍｍとしたこと以外、実施例１と同様な条件で両面研磨を行い、実施例１と同様な方法でフラットネス評価を行った。すなわち、実施例３では、Ａ＋Ｂ＝１．００、Ａ／Ｂ＝１．５０として両面研磨を行った。
その結果、図２、表１から分かるように、実施例３におけるＧＢＩＲの相対値は０．４０となり、要求値を満たし、しかも、後述する従来技術を用いた比較例１−３のＧＢＩＲよりも小さい値とすることができた。このように、実施例３ではフラットネスが特に良好なシリコンウェーハが得られた。なおかつ、Ｆ−ＺＤＤは−１．１（ｎｍ／ｍｍ２）となり、０未満を満たしていた。
（比較例１）
上研磨パッドの厚さと下研磨パッドの厚さをいずれも１．２０ｍｍとしたこと以外、実施例１と同様な条件で両面研磨を行い、実施例１と同様な方法でフラットネス評価を行った。すなわち、比較例１では、Ａ＋Ｂ＝２．４＞２．０、Ａ／Ｂ＝１．０として両面研磨を行った。
その結果を図２、表１に示す。図２、表１から分かるように、Ｆ−ＺＤＤは１．０（ｎｍ／ｍｍ２）となり、０以上となってしまった。このように、Ａ／Ｂ≦１．０とすると、Ｆ−ＺＤＤが０以上となってしまった。さらに、ＧＢＩＲは１．１５となり要求値を超えてしまった。このように、Ａ＋Ｂ＞２．０とした場合には、ＧＢＩＲが増大し、フラットネスが悪化することが確認された。
（比較例２）
上研磨パッドの厚さを１．５０ｍｍ、下研磨パッドの厚さを１．００ｍｍとしたこと以外、実施例１と同様な条件で両面研磨を行い、実施例１と同様な方法でフラットネス評価を行った。すなわち、比較例２では、Ａ＋Ｂ＝２．５０、Ａ／Ｂ＝１．５０として両面研磨を行った。
その結果、図２、表１から分かるように、ＧＢＩＲは１．４０となり要求値を上回ってしまった。このように、Ａ＋Ｂ＞２．０とすると、ＧＢＩＲが要求値を上回ってしまった。
（比較例３）
上研磨パッドの厚さと下研磨パッドの厚さをいずれも０．５０ｍｍとしたこと以外、実施例１と同様な条件で両面研磨を行い、実施例１と同様な方法でフラットネス評価を行った。すなわち、比較例３では、Ａ＋Ｂ＝１．００、Ａ／Ｂ＝１．００として両面研磨を行った。
その結果、図２、表１から分かるように、Ｆ−ＺＤＤは３．５（ｎｍ／ｍｍ２）となり、０以上となってしまった。このように、Ａ／Ｂ≦１．０とすると、Ｆ−ＺＤＤが０以上となってしまった。
以上の実施例１−３、比較例１−３の結果より、本発明の両面研磨方法や両面研磨装置を用いることで、ＧＢＩＲの要求値を満たし、かつ、Ｆ−ＺＤＤ＜０も満たすシリコンウェーハを得られることが確認された。なお、Ａ＋Ｂ＜１．０として両面研磨を行ったところ、下研磨パッドの厚さが小さくなり過ぎたため、加工途中で下研磨パッドが断裂してしまい、両面研磨を完了することができなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (8)

  1. キャリアに保持された半導体ウェーハを、研磨パッドがそれぞれ貼付された上定盤と下定盤とで挟み込み、前記半導体ウェーハの両面を前記研磨パッドに摺接させて、前記半導体ウェーハの両面を同時に研磨する両面研磨方法であって、
    前記上定盤に貼付された前記研磨パッドの厚みＡ（ｍｍ）と、前記下定盤に貼付された前記研磨パッドの厚みＢ（ｍｍ）とが、１．０≦Ａ＋Ｂ≦２．０、かつ、Ａ／Ｂ＞１．０の関係を満たすようにして研磨することを特徴とする両面研磨方法。
  2. さらに、前記上定盤に貼付された前記研磨パッドの厚みＡ（ｍｍ）と、前記下定盤に貼付された前記研磨パッドの厚みＢ（ｍｍ）とが、１．５≦Ａ／Ｂ≦２．５の関係を満たすようにして研磨することを特徴とする請求項１に記載の両面研磨方法。
  3. 前記上下定盤に貼付された研磨パッドとして、ショアＡ硬度が８５以上９５以下のものを用いることを特徴とする請求項１又は請求項２に記載の両面研磨方法。
  4. 前記下定盤に貼付された前記研磨パッドの厚みＢを０．３ｍｍ以上とすることを特徴とする請求項１から請求項３のいずれか１項に記載の両面研磨方法。
  5. 研磨パッドがそれぞれ貼付された上下定盤と、該上下定盤間で半導体ウェーハを保持するための保持孔が形成されたキャリアとを具備する両面研磨装置であって、
    前記上定盤に貼付された前記研磨パッドの厚みＡ（ｍｍ）と、前記下定盤に貼付された前記研磨パッドの厚みＢ（ｍｍ）とが、１．０≦Ａ＋Ｂ≦２．０、かつ、Ａ／Ｂ＞１．０の関係を満たすものであることを特徴とする両面研磨装置。
  6. さらに、前記上定盤に貼付された前記研磨パッドの厚みＡ（ｍｍ）と、前記下定盤に貼付された前記研磨パッドの厚みＢ（ｍｍ）とが、１．５≦Ａ／Ｂ≦２．５の関係を満たすものであることを特徴とする請求項５に記載の両面研磨装置。
  7. 前記上下定盤に貼付された研磨パッドは、ショアＡ硬度が８５以上９５以下のものであることを特徴とする請求項５又は請求項６に記載の両面研磨装置。
  8. 前記下定盤に貼付された前記研磨パッドの厚みＢが０．３ｍｍ以上のものであることを特徴とする請求項５から請求項７のいずれか１項に記載の両面研磨装置。
JP2018500026A 2016-02-16 2017-02-01 両面研磨方法及び両面研磨装置 Active JP6566112B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016027136 2016-02-16
JP2016027136 2016-02-16
PCT/JP2017/003568 WO2017141704A1 (ja) 2016-02-16 2017-02-01 両面研磨方法及び両面研磨装置

Publications (2)

Publication Number Publication Date
JPWO2017141704A1 JPWO2017141704A1 (ja) 2018-09-27
JP6566112B2 true JP6566112B2 (ja) 2019-08-28

Family

ID=59626074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018500026A Active JP6566112B2 (ja) 2016-02-16 2017-02-01 両面研磨方法及び両面研磨装置

Country Status (8)

Country Link
US (1) US11325220B2 (ja)
JP (1) JP6566112B2 (ja)
KR (1) KR102577033B1 (ja)
CN (1) CN108369908B (ja)
DE (1) DE112017000281B4 (ja)
SG (1) SG11201806747QA (ja)
TW (1) TWI705489B (ja)
WO (1) WO2017141704A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109590898A (zh) * 2019-01-25 2019-04-09 西安奕斯伟硅片技术有限公司 工件研磨垫、晶圆双面研磨方法及其研磨装置
JP2020171996A (ja) * 2019-04-11 2020-10-22 信越半導体株式会社 両面研磨方法
CN111599673A (zh) * 2020-06-03 2020-08-28 福建阿石创新材料股份有限公司 一种钼晶圆片的磨抛方法
CN115070606B (zh) * 2022-06-30 2023-11-14 西安奕斯伟材料科技股份有限公司 一种用于对硅片进行抛光的抛光垫和抛光设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
WO2001082354A1 (en) * 2000-04-24 2001-11-01 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing semiconductor wafer
JP3797065B2 (ja) * 2000-05-31 2006-07-12 株式会社Ｓｕｍｃｏ 片面鏡面ウェーハの製造方法
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
US6582279B1 (en) * 2002-03-07 2003-06-24 Hitachi Global Storage Technologies Netherlands B.V. Apparatus and method for reclaiming a disk substrate for use in a data storage device
JP2003260656A (ja) * 2002-03-08 2003-09-16 Sumitomo Mitsubishi Silicon Corp 両面研磨装置用研磨布のドレッシング方法およびこれに用いられるドレッシング治具
CN100380600C (zh) * 2002-03-28 2008-04-09 信越半导体株式会社 晶片的两面研磨装置及两面研磨方法
KR20050055531A (ko) * 2003-12-08 2005-06-13 주식회사 실트론 웨이퍼 연마 방법
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法
DE102007049811B4 (de) * 2007-10-17 2016-07-28 Peter Wolters Gmbh Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
JP5547472B2 (ja) * 2009-12-28 2014-07-16 株式会社荏原製作所 基板研磨装置、基板研磨方法、及び基板研磨装置の研磨パッド面温調装置
JP5768659B2 (ja) * 2011-10-31 2015-08-26 株式会社Sumco 両面研磨装置の研磨布ドレッシング方法
JP2014094424A (ja) * 2012-11-08 2014-05-22 Toyo Tire & Rubber Co Ltd 積層研磨パッド
JP5896884B2 (ja) * 2012-11-13 2016-03-30 信越半導体株式会社 両面研磨方法
DE102013201663B4 (de) * 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP5807648B2 (ja) * 2013-01-29 2015-11-10 信越半導体株式会社 両面研磨装置用キャリア及びウェーハの両面研磨方法
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur
JP6003800B2 (ja) 2013-05-16 2016-10-05 信越半導体株式会社 ウェーハの両面研磨方法及び両面研磨システム
JP6578089B2 (ja) * 2014-07-17 2019-09-18 信越半導体株式会社 ウェーハ保持用キャリア並びにそれを用いたウェーハの両面研磨方法

Also Published As

Publication number Publication date
KR20180115260A (ko) 2018-10-22
TWI705489B (zh) 2020-09-21
WO2017141704A1 (ja) 2017-08-24
DE112017000281B4 (de) 2025-07-03
CN108369908A (zh) 2018-08-03
US20180361530A1 (en) 2018-12-20
KR102577033B1 (ko) 2023-09-12
CN108369908B (zh) 2022-04-15
SG11201806747QA (en) 2018-09-27
DE112017000281T5 (de) 2018-09-13
TW201743374A (zh) 2017-12-16
JPWO2017141704A1 (ja) 2018-09-27
US11325220B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
JP6566112B2 (ja) 両面研磨方法及び両面研磨装置
WO2002005337A1 (en) Mirror chamfered wafer, mirror chamfering polishing cloth, and mirror chamfering polishing machine and method
KR20130014588A (ko) 실리콘 웨이퍼의 연마 방법
CN109983562B (zh) 双面研磨装置用载体、双面研磨装置及双面研磨方法
TWI707743B (zh) 研磨材
JP6447332B2 (ja) 両面研磨装置用のキャリアの製造方法およびウェーハの両面研磨方法
JP5401683B2 (ja) 両面鏡面半導体ウェーハおよびその製造方法
KR20230096088A (ko) 웨이퍼의 연마 방법 및 웨이퍼의 제조 방법
TW201802221A (zh) 研磨材
JP2006205265A (ja) 研磨方法および研磨用組成物
JP6330628B2 (ja) ガラス基板の製造方法
JP5620465B2 (ja) 円形状研磨パッド
JP6330735B2 (ja) ウェーハの両面研磨方法
WO2019159603A1 (ja) 両面研磨方法
CN110418696A (zh) 晶圆的双面研磨方法及双面研磨装置
JP5988480B2 (ja) 研磨方法
JP6572790B2 (ja) ウェーハの両面研磨方法
WO2023100957A1 (ja) ガラス板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190715

R150 Certificate of patent or registration of utility model

Ref document number: 6566112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250