TW201743374A - 雙面研磨方法及雙面研磨裝置 - Google Patents

雙面研磨方法及雙面研磨裝置 Download PDF

Info

Publication number
TW201743374A
TW201743374A TW106103867A TW106103867A TW201743374A TW 201743374 A TW201743374 A TW 201743374A TW 106103867 A TW106103867 A TW 106103867A TW 106103867 A TW106103867 A TW 106103867A TW 201743374 A TW201743374 A TW 201743374A
Authority
TW
Taiwan
Prior art keywords
double
polishing
polishing pad
thickness
semiconductor wafer
Prior art date
Application number
TW106103867A
Other languages
English (en)
Other versions
TWI705489B (zh
Inventor
Yuki Tanaka
Shiro Amagai
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of TW201743374A publication Critical patent/TW201743374A/zh
Application granted granted Critical
Publication of TWI705489B publication Critical patent/TWI705489B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Abstract

本發明提供一種雙面研磨方法，係將支承於一載體的一半導體晶圓，由經分別貼附有研磨墊的一上定盤及一下定盤所夾入，使該半導體晶圓的雙面滑接於該研磨墊，而同時研磨該半導體晶圓的雙面，其中經貼附於該上定盤的該研磨墊的厚度A(mm)、及經貼附於該下定盤的該研磨墊的厚度B(mm)，滿足1.0≦A+B≦2.0，且A/B＞1.0的關係。藉此，能夠得到在將GBIR的值抑制在要求值以下的同時，F-ZDD＜0的半導體晶圓。

Description

雙面研磨方法及雙面研磨裝置
本發明係關於一種雙面研磨方法及雙面研磨裝置。
近年來，在矽晶圓等的半導體晶圓的平坦度需求中，對於係作為半導體晶圓的外周部的形狀的評價指標的F-ZDD(front Z-Height Double Differentiation)的要求為逐漸提升。具體而言，要求有F-ZDD＜0，即半導體晶圓的外周部的形狀為垂下的形狀。
半導體晶圓的製造步驟中，一般而言，係為進行半導體晶圓的雙面研磨。於雙面研磨中，以分別貼附於上下定盤的研磨墊將半導體晶圓夾入，使半導體晶圓滑動而同時研磨表面及裏面的雙面(例如參照專利文獻1)。習知係有於上下定盤貼附同種類、同厚度的研磨墊而進行雙面研磨，在此情況下，能夠將研磨墊的厚度增加，以使F-ZDD未滿0。 〔先前技術文獻〕 〔專利文獻〕
專利文獻1：日本特開2014-223704號公報
另一方面，亦同樣希望將為半導體晶圓的平坦度的評價指標之一的GBIR(Global BackSurface-Referenced Ideal Plane/Range)抑制在低數值。也就是說，亦希望使GBIR為顧客的要求值以下。
但是，如同前述，於雙面研磨中，若是為了使F-ZDD未滿0而加大研磨墊的厚度，則半導體晶圓將成為凸起狀而此GBIR變大，而GBIR會超過要求值。也就是說，GBIR與F-ZDD為取捨選擇關係，具有難以同時滿足要求的問題。
本發明鑒於前述問題，目的在於提供一種雙面研磨方法及雙面研磨裝置，能夠得到在將GBIR的值抑制在要求值以下的同時，F-ZDD＜0的半導體晶圓。
為了達成上述目的，本發明提供一種雙面研磨方法，係將支承於一載體的一半導體晶圓，由經分別貼附有研磨墊的一上定盤及一下定盤所夾入，使該半導體晶圓的雙面滑接於該研磨墊，而同時研磨該半導體晶圓的雙面，其中經貼附於該上定盤的該研磨墊的厚度A(mm)、及經貼附於該下定盤的該研磨墊的厚度B(mm)，滿足1.0≦A+B≦2.0，且A/B＞1.0的關係。
本發明藉由控制貼於上下定盤的研磨墊的厚度的合計值(A+B)，將雙面研磨後的半導體晶圓的GBIR維持在足夠低的值，且藉由將上下定盤的研磨墊的厚度的比值(A/B)最佳化，能夠將雙面研磨後的半導體晶圓的F-ZDD控制在任意的負數值。即，依照本發明，能夠在將雙面研磨後的半導體晶圓的GBIR維持在足夠低的值的同時，將F-ZDD控制在未滿0的任意適當的負數值。
此時，本發明的雙面研磨方法中，以經貼附於該上定盤的該研磨墊的厚度A(mm)、及經貼附於該下定盤的該研磨墊的厚度B(mm)，進一步滿足1.5≦A/B≦2.5的關係為佳。
如此使1.5≦A/B≦2.5，則能夠更加確實地將雙面研磨後的半導體晶圓的F-ZDD控制在負數值。又若使A/B≦2.5，則由於能夠更加充分確保經貼附於下定盤的研磨墊的厚度，因此能夠確實防止經貼附於下定盤的研磨墊於雙面研磨中的斷裂的產生。
此時，作為經貼附於該上定盤及該下定盤的研磨墊，以使用邵氏A硬度為85以上95以下之物為佳。
若是經貼附於上定盤及下定盤的研磨墊的邵氏A硬度為85以上，則能夠更加正確地進行GBIR及F-ZDD的控制。又，研磨墊的邵氏A硬度為95以下，則難以於半導體晶圓發生傷痕。
又以經貼附於該下定盤的該研磨墊的厚度B為0.3mm以上為佳。
將經貼附於下定盤的研磨墊的厚度B為0.3mm以上，由於不會發生研磨墊的強度上的問題因此為佳。
又，為了達成上述目的，本發明提供一種雙面研磨裝置，具有經分別貼附有研磨墊的一上定盤及一下定盤、及經形成有用以將一半導體晶圓支承於該上定盤及該下定盤間的支承孔的一載體，其中經貼附於該上定盤的該研磨墊的厚度A(mm)、及經貼附於該下定盤的該研磨墊的厚度B(mm)，滿足1.0≦A+B≦2.0，且A/B＞1.0的關係。
如此的雙面研磨裝置，由於貼於上下定盤的研磨墊的厚度的合計值(A+B)經過最佳化，能夠將雙面研磨後的半導體晶圓的GBIR維持在足夠小的數值，同時，由於上下定盤的研磨墊的厚度的比值(A/B)經過最佳化，因此能夠將雙面研磨後的半導體晶圓的F-ZDD值控制在適當的負數值。
此時，以經貼附於該上定盤的該研磨墊的厚度A(mm)、及經貼附於該下定盤的該研磨墊的厚度B(mm)，滿足1.5≦A/B≦2.5的關係為佳。
本發明的研磨裝置，由於具有滿足1.5≦A/B≦2.5的上下的研磨墊，能夠更加確實地將雙面研磨後的半導體晶圓的F-ZDD控制在未滿0的值。又，由於A/B≦2.5，能夠充分確保經貼附於下定盤的研磨墊的厚度，而能夠確實地防止雙面研磨中的經貼附於下定盤的研磨墊的斷裂的發生。
又於此時，作為經貼附於該上定盤及該下定盤的研磨墊，以使用邵氏A硬度為85以上95以下之物為佳。
本發明的雙面研磨裝置，若是經貼附於上定盤及下定盤的研磨墊為邵氏A硬度為85以上，則能夠更加正確地進行GBIR及F-ZDD的控制。又，研磨墊的邵氏A硬度為95以下，則難以於半導體晶圓發生傷痕。
又以經貼附於該下定盤的該研磨墊的厚度B為0.3mm以上為佳。
將經貼附於下定盤的研磨墊的厚度B為0.3mm以上，由於不會發生研磨墊的強度上的問題因此為佳。
依照本發明的雙面研磨方法及雙面研磨裝置，能夠藉由雙面研磨而得到在將GBIR的值抑制在要求值以下的同時，F-ZDD＜0的半導體晶圓。
以下雖參照圖式以說明本發明的實施例，但本發明並不限定於此。
如同前述，習知技術中，為了使雙面研磨後的半導體晶圓的F-ZDD未滿0，有必要增厚研磨墊。但是，若將研磨墊增厚，則由於雙面研磨後的半導體晶圓的GBIR增大，因此具有難以使GBIR為顧客的要求值以下之外又使F-ZDD未滿0的問題。
此處，本發明發明人為了解決如此問題而反覆精心研討。結果，發現了能夠藉由貼附於上定盤的研磨墊的厚度A(mm)與貼附於下定盤的研磨墊的厚度B(mm)的合計值(A+B)以控制GBIR，而藉由其比值(A/B)以控制F-ZDD，藉由最佳化此些合計值及比值，而完成本發明。
首先，參照圖1以說明關於本發明的雙面研磨裝置。如圖1所示，本發明的雙面研磨裝置1，具有上下相對而配設的上定盤2及下定盤3，於上定盤2及下定盤3分別貼附有上研磨墊4、下研磨墊5。又上定盤2與下定盤3之間，配設有形成有用以支承半導體晶圓W的支承孔的載體8。於研磨半導體晶圓W時，半導體晶圓W被支承於載體8的支承孔，並被夾入於上定盤2與下定盤3之間。又，上定盤2與下定盤3之間的中心部設有太陽齒輪6，周緣部設置有內齒輪7。
又，太陽齒輪6及內齒輪7的各齒部嵌合有載體8的外周齒，太陽齒輪6及內齒輪7為與上定盤2及下定盤3同時旋轉驅動。伴隨於此，載體8在自轉的同時圍繞太陽齒輪6公轉。如此，本發明的雙面研磨裝置1，能夠為分別驅動上定盤2、下定盤3、太陽齒輪6及內齒輪7的4way式雙面研磨裝置。此時，經由載體8的支承孔所支承的晶圓W，藉由上研磨墊4及下研磨墊5而雙面同時被研磨。又，雙面研磨時供給有研磨液。
又，本發明的研磨裝置1，經貼附於上定盤2的上研磨墊4的厚度A(mm)與經貼附於下定盤3的下研磨墊5的厚度B(mm)，滿足1.0≦A+B≦2.0，且A/B＞1.0的關係。本發明的研磨裝置1，於上下使用厚度相異的研磨墊，能夠藉由A+B的值控制GBIR、藉由A/B的值控制F-ZDD，藉由使A+B的值及A/B的值分別為上述範圍內，能夠將GBIR抑制在低數值得同實，將F-ZDD控制在任意的適當的負數值。
又，若A+B＞2.0，則GBIR將過度增加。反過來說，若A+B＜1.0，則B值將會變得過小，即下研磨墊5過薄，因此雙面研磨中可能發生下研磨墊5的斷裂。又，A/B≦1.0時，無法達成F-ZDD＜0。
又，本發明的研磨裝置1，以經貼附於上定盤2的上研磨墊4的厚度A(mm)與經貼附於下定盤3的下研磨墊5的厚度B(mm)，滿足1.5≦A/B≦2.5的關係為佳。若1.5≦A/B，則能夠更加確實地達成F-ZDD＜0。又若A/B≦2.5，則能夠進一步充分確保下研磨墊5的厚度，而能夠確實防止雙面研磨中的斷裂的發生。又，以經貼附於下定盤的下研磨墊5的厚度B為0.3mm以上，即B≧0.3為佳。下研磨墊5的厚度B為0.3mm以上，則由於不會發生研磨墊的強度上的問題而為佳。
又，分別經貼附於上下定盤2、3的上下研磨墊4、5，以邵氏A硬度在85以上且95以下為佳。研磨墊4、5的邵氏A硬度若為85以上，則能夠更加正確地進行GBIR及F-ZDD的控制。又，研磨墊4、5的硬度若為95以下，則難以於半導體晶圓W發生傷痕。作為研磨墊4、5，能夠使用例如發泡聚氨酯墊等。
又，支承半導體晶圓W的載體8的材質，能夠為例如金屬或經過任意塗層的金屬。又，亦能夠於載體8的支承孔的內周部安裝樹脂製的插入構件。
又，雙面研磨時所供給的研磨劑，能夠為例如含有膠體二氧化矽的無機鹼性水溶液。
接著，說明使用如上述的雙面研磨裝置1時的本發明的雙面研磨方法。
本發明的雙面研磨方法中，將經載體8所支承的半導體晶圓W，以分別經貼附有研磨墊4、5的上定盤2及下定盤3夾入，使半導體晶圓W的雙面滑接於研磨墊4、5，而同時研磨半導體晶圓W的雙面。此時，使上研磨墊4及下研磨墊5的各別的厚度A(mm)及B(mm)滿足1.0≦A+B≦2.0、且A/B＞1.0的關係而進行研磨。
如此，使用上下厚度相異的研磨墊，藉由A+B的值以控制GBIR，而藉由A/B的值以控制F-ZDD，使A+B的值及A/B的值分別為上述範圍內而研磨，能夠在將GBIR控制在低數值的同時，控制F-ZDD值為任意的適當的負數值。
又，進一步以A及B滿足1.5≦A/B≦2.5的關係而研磨為佳。若1.5≦A/B，則能夠更加確實地達成F-ZDD＜0。又，若A/B≦2.5，則能夠進一步充分確保下研磨墊5的厚度，而能夠確實防止雙面研磨中的斷裂的發生。又，以經貼附於下定盤的下研磨墊5的厚度B為0.3mm以上，即B≧0.3為佳。下研磨墊5的厚度B為0.3mm以上，則由於不會發生研磨墊的強度上的問題而為佳。
又，作為分別經貼附於上下定盤的上下研磨墊4、5，以使用邵氏A硬度在85以上且95以下之物為佳。若是研磨墊4、5的邵氏A硬度為85以上，則能夠更加正確地進行GBIR及F-ZDD的控制。又，若研磨墊4、5的邵氏A硬度為95以下，則難以於半導體晶圓發生傷痕。 〔實施例〕
以下雖顯示本發明的實施例及比較例以更加具體說明本發明，但本發明並不限定於此實施例。
(實施例1) 如圖1所示，使用雙面研磨裝置1，依照本發明的雙面研磨方法，雙面研磨5片直徑300mm的矽晶圓。並且，將雙面研磨後的矽晶圓在SC-1洗淨後評價平坦度。
[雙面研磨條件] 此時，作為雙面研磨裝置，使用DSP-20B(不二越機械工業製)，使上研磨墊的厚度A為1.40mm，下研磨墊的厚度B為0.60mm。即A+B＝2.00(mm)、A/B＝2.33。又，研磨墊的材質為邵氏A硬度90的發泡聚氨酯墊。
又，使載體的基板為鈦。又，支承孔的內周部安裝有插入件。作為插入件，使用於玻璃纖維浸潤有環氧樹脂的FRP(纖維強化塑膠)。又研磨劑使用含有二氧化矽磨粒，以KOH為基底之物。二氧化矽磨粒的平均粒徑為35nm，磨粒濃度為1.0質量%，研磨劑的pH值為10.5。
研磨負重設定為150gf／cm2 。研磨時間設定為矽晶圓的厚度成為與載體的厚度相同的時間。各驅動部的旋轉速度設定為，上定盤：-13.4rpm、下定盤：35rpm、太陽齒輪：25rpm、內齒輪：7rpm。
又，上下研磨墊的修整，以藉由指定壓力注流純水的同時，使經電鍍有鑽石磨粒的修整盤滑接上下研磨墊以進行。
[洗淨條件] 雙面研磨後的矽晶圓的SC-1洗淨中，使用混合比例為NH4 OH：H2 O2 ：H2 O＝1：1：15的洗淨液。
[平坦度評價條件] 平坦度係使用Wafer Sight(KLA Tencor公司製)，測定GBIR及F-ZDD而評價。另外，F-ZDD的計算，係將M49 mode的區域(又稱Polar Sites)設定於72 Sector的30mm Length(2mm E.E.)，取於148mm的各角度的平均值。
將於實施例1經過雙面研磨的5片矽晶圓的GBIR的平均值及F-ZDD的平均值顯示於圖2。另外，於圖2中，GBIR藉由以顧客的要求值為基準的相對值，即以該要求值為1時的相對值顯示。
結果，自圖2、表1可知，實施例1中GBIR的相對值為0.90，滿足要求值，並且，得到較後述的使用習知技術的比較例1、2的GBIR為小的值。如此，實施例1中得到平坦度良好的矽晶圓。尚且，F-ZDD為-7.4(nm／mm2 )，為未滿0。
【表1】
(實施例2) 除了使上研磨墊的厚度為1.20mm、下研磨墊的厚度為0.65mm以外，以與實施例1相同的條件進行雙面研磨，以與實施例1相同的方法進行平坦度的評價。即，實施例2中，以A+B＝1.85，A/B＝1.85進行雙面研磨。
結果，自圖2、表1可知，實施例2中GBIR的相對值為0.73，滿足要求值，並且，得到較後述的使用習知技術的比較例1、2的GBIR為小的值。如此，實施例2中得到平坦度良好的矽晶圓。尚且，F-ZDD為-4.0(nm／mm2 )，為未滿0。
(實施例3) 除了使上研磨墊的厚度為0.60mm、下研磨墊的厚度為0.40mm以外，以與實施例1相同的條件進行雙面研磨，以與實施例1相同的方法進行平坦度的評價。即，實施例2中，以A+B＝1.00，A/B＝1.50進行雙面研磨。
結果，自圖2、表1可知，實施例3中GBIR的相對值為0.40，滿足要求值，並且，得到較後述的使用習知技術的比較例1-3的GBIR為小的值。如此，實施例2中得到平坦度良好的矽晶圓。尚且，F-ZDD為-1.1(nm／mm2 )，為未滿0。
(比較例1) 除了使上研磨墊的厚度及下研磨墊的厚度皆為1.20mm以外，以與實施例1相同的條件進行雙面研磨，以與實施例1相同的方法進行平坦度的評價。即，比較例1中，以A+B＝2.4＞2.0，A/B＝1.0進行雙面研磨。
結果顯示於圖2、表1。自圖2、表1可知，F-ZDD成為1.0(nm／mm2 )，變為0以上。如此，當A/B≦1.0，則GBIR超過要求值。進一步，GBIR成為1.15而超過要求值，如此，確認到在A+B＞2.0時，GBIR增加，而平坦度惡化。
(比較例2) 除了使上研磨墊的厚度為1.50mm，下研磨墊的厚度為1.00mm以外，以與實施例1相同的條件進行雙面研磨，以與實施例1相同的方法進行平坦度的評價。即，比較例2中，以A+B＝2.50，A/B＝1.50進行雙面研磨。
結果，自圖2、表1可知，GBIR成為1.40而超過要求值。如此，當A+B＞2.0，則GBIR超過要求值。
(比較例3) 除了使上研磨墊的厚度及下研磨墊的厚度皆為0.50mm以外，以與實施例1相同的條件進行雙面研磨，以與實施例1相同的方法進行平坦度的評價。即，比較例2中，以A+B＝1.00，A/B＝1.00進行雙面研磨。
結果，自圖2、表1可知，F-ZDD成為3.5(nm／mm2 )，而成為0以上。。如此，當A/B≦1.0，則GBIR超過要求值。
藉由以上的實施例1-3、比較例1-3的結果，確認到使用本發明的雙面研磨方法及雙面研磨裝置，得到了滿足GBIR要求，且亦滿足F-ZDD＜0的矽晶圓。另外，當以A+B＜1.0而進行雙面研磨，由於下研磨墊的厚度變得過小，在加工途中下研磨墊斷裂，而無法完成雙面研磨。
另外，本發明並不為前述實施例所限制。前述實施例為例示，具有與本發明的申請專利範圍所記載的技術思想為實質相同的構成，且發揮同樣作用效果者，皆包含於本發明的技術範圍。
1‧‧‧雙面研磨機
2‧‧‧下定盤
3‧‧‧上定盤
4‧‧‧上研磨墊
5‧‧‧下研磨墊
6‧‧‧太陽齒輪
7‧‧‧內齒輪
8‧‧‧載體
A‧‧‧厚度
B‧‧‧厚度
W‧‧‧晶圓
圖1係顯示本發明的雙面研磨裝置之一例的流程圖。 圖2係顯示於實施例1-3、比較例1-3經測定的GBIR及F-ZDD的量表圖。
1‧‧‧雙面研磨機
2‧‧‧下定盤
3‧‧‧上定盤
4‧‧‧上研磨墊
5‧‧‧下研磨墊
6‧‧‧太陽齒輪
7‧‧‧內齒輪
8‧‧‧載體
A‧‧‧厚度
B‧‧‧厚度
W‧‧‧晶圓

Claims (10)

  1. 一種雙面研磨方法，係將支承於一載體的一半導體晶圓，由經分別貼附有研磨墊的一上定盤及一下定盤所夾入，使該半導體晶圓的雙面滑接於該研磨墊，而同時研磨該半導體晶圓的雙面，其中 經貼附於該上定盤的該研磨墊的厚度A(mm)、及經貼附於該下定盤的該研磨墊的厚度B(mm)，滿足1.0≦A+B≦2.0，且A/B＞1.0的關係。
  2. 如請求項1所述的雙面研磨方法，其中經貼附於該上定盤的該研磨墊的厚度A(mm)、及經貼附於該下定盤的該研磨墊的厚度B(mm)，滿足1.5≦A/B≦2.5的關係。
  3. 如請求項1所述的雙面研磨方法，其中作為經貼附於該上定盤及該下定盤的研磨墊，使用邵氏A硬度為85以上95以下之物。
  4. 如請求項2所述的雙面研磨方法，其中作為經貼附於該上定盤及該下定盤的研磨墊，使用邵氏A硬度為85以上95以下之物。
  5. 如請求項1至4中任一項所述的雙面研磨方法，其中經貼附於該下定盤的該研磨墊的厚度B為0.3mm以上。
  6. 一種雙面研磨裝置，具有經分別貼附有研磨墊的一上定盤及一下定盤、及經形成有用以將一半導體晶圓支承於該上定盤及該下定盤間的支承孔的一載體，其中 經貼附於該上定盤的該研磨墊的厚度A(mm)、及經貼附於該下定盤的該研磨墊的厚度B(mm)，滿足1.0≦A+B≦2.0，且A/B＞1.0的關係。
  7. 如請求項6所述的雙面研磨方法，其中經貼附於該上定盤的該研磨墊的厚度A(mm)、及經貼附於該下定盤的該研磨墊的厚度B(mm)，滿足1.5≦A/B≦2.5的關係。
  8. 如請求項6所述的雙面研磨裝置，其中作為經貼附於該上定盤及該下定盤的研磨墊，使用邵氏A硬度為85以上95以下之物。
  9. 如請求項7所述的雙面研磨裝置，其中作為經貼附於該上定盤及該下定盤的研磨墊，使用邵氏A硬度為85以上95以下之物。
  10. 如請求項6至9中任一項所述的雙面研磨裝置，其中經貼附於該下定盤的該研磨墊的厚度B為0.3mm以上。
TW106103867A 2016-02-16 2017-02-07 雙面研磨方法及雙面研磨裝置 TWI705489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016027136 2016-02-16
JPJP2016027136 2016-02-16

Publications (2)

Publication Number Publication Date
TW201743374A true TW201743374A (zh) 2017-12-16
TWI705489B TWI705489B (zh) 2020-09-21

Family

ID=59626074

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103867A TWI705489B (zh) 2016-02-16 2017-02-07 雙面研磨方法及雙面研磨裝置

Country Status (8)

Country Link
US (1) US11325220B2 (zh)
JP (1) JP6566112B2 (zh)
KR (1) KR102577033B1 (zh)
CN (1) CN108369908B (zh)
DE (1) DE112017000281T5 (zh)
SG (1) SG11201806747QA (zh)
TW (1) TWI705489B (zh)
WO (1) WO2017141704A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109590898A (zh) * 2019-01-25 2019-04-09 西安奕斯伟硅片技术有限公司 工件研磨垫、晶圆双面研磨方法及其研磨装置
JP2020171996A (ja) * 2019-04-11 2020-10-22 信越半導体株式会社 両面研磨方法
CN111599673A (zh) * 2020-06-03 2020-08-28 福建阿石创新材料股份有限公司 一种钼晶圆片的磨抛方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
CN1203530C (zh) * 2000-04-24 2005-05-25 三菱住友硅晶株式会社 半导体晶片的制造方法
JP3797065B2 (ja) * 2000-05-31 2006-07-12 株式会社Ｓｕｍｃｏ 片面鏡面ウェーハの製造方法
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
US6582279B1 (en) * 2002-03-07 2003-06-24 Hitachi Global Storage Technologies Netherlands B.V. Apparatus and method for reclaiming a disk substrate for use in a data storage device
JP2003260656A (ja) * 2002-03-08 2003-09-16 Sumitomo Mitsubishi Silicon Corp 両面研磨装置用研磨布のドレッシング方法およびこれに用いられるドレッシング治具
CN100380600C (zh) * 2002-03-28 2008-04-09 信越半导体株式会社 晶片的两面研磨装置及两面研磨方法
KR20050055531A (ko) * 2003-12-08 2005-06-13 주식회사 실트론 웨이퍼 연마 방법
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法
DE102007049811B4 (de) * 2007-10-17 2016-07-28 Peter Wolters Gmbh Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
JP5547472B2 (ja) * 2009-12-28 2014-07-16 株式会社荏原製作所 基板研磨装置、基板研磨方法、及び基板研磨装置の研磨パッド面温調装置
JP5768659B2 (ja) * 2011-10-31 2015-08-26 株式会社Sumco 両面研磨装置の研磨布ドレッシング方法
JP2014094424A (ja) * 2012-11-08 2014-05-22 Toyo Tire & Rubber Co Ltd 積層研磨パッド
JP5896884B2 (ja) * 2012-11-13 2016-03-30 信越半導体株式会社 両面研磨方法
DE102013201663B4 (de) * 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP5807648B2 (ja) * 2013-01-29 2015-11-10 信越半導体株式会社 両面研磨装置用キャリア及びウェーハの両面研磨方法
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur
JP6003800B2 (ja) 2013-05-16 2016-10-05 信越半導体株式会社 ウェーハの両面研磨方法及び両面研磨システム
JP6578089B2 (ja) 2014-07-17 2019-09-18 信越半導体株式会社 ウェーハ保持用キャリア並びにそれを用いたウェーハの両面研磨方法

Also Published As

Publication number Publication date
KR102577033B1 (ko) 2023-09-12
SG11201806747QA (en) 2018-09-27
TWI705489B (zh) 2020-09-21
WO2017141704A1 (ja) 2017-08-24
US20180361530A1 (en) 2018-12-20
DE112017000281T5 (de) 2018-09-13
CN108369908A (zh) 2018-08-03
US11325220B2 (en) 2022-05-10
KR20180115260A (ko) 2018-10-22
JP6566112B2 (ja) 2019-08-28
CN108369908B (zh) 2022-04-15
JPWO2017141704A1 (ja) 2018-09-27

Similar Documents

Publication Publication Date Title
CN103889655B (zh) 双面研磨方法
US20080220700A1 (en) Glass Substrate for Information Recording Medium and Method for Producing the Same
TW200403738A (en) Manufacturing method of semiconductor wafer and wafer
WO2004058450A1 (ja) 情報記録媒体用ガラス基板の製造方法と研磨装置及び情報記録媒体用ガラス基板
TWI705489B (zh) 雙面研磨方法及雙面研磨裝置
JP2019127415A (ja) 単結晶４Ｈ−ＳｉＣ成長用種結晶及びその加工方法
CN109983562B (zh) 双面研磨装置用载体、双面研磨装置及双面研磨方法
CN107077865B (zh) 磁盘用基板的制造方法和磁盘的制造方法
WO2015025469A1 (ja) ウェーハの両面研磨方法
JP2009136926A (ja) コンディショナおよびコンディショニング方法
JP5286381B2 (ja) 半導体ウエハの研磨方法
JP6330628B2 (ja) ガラス基板の製造方法
JP2006147731A (ja) 研磨クロス，ウェーハ研磨装置及びウェーハ製造方法
CN108127550B (zh) 一种聚氨酯研磨垫及其制造方法
JP2005205542A (ja) サファイア研磨用砥石およびサファイア研磨方法
JP5345425B2 (ja) ガラス基板の製造方法及び磁気記録媒体の製造方法
JP6406048B2 (ja) ウェハの加工方法
JP6330735B2 (ja) ウェーハの両面研磨方法
WO2022137934A1 (ja) キャリアプレートの研磨方法、キャリアプレートおよび半導体ウェーハの研磨方法
TW201839836A (zh) 晶圓的雙面研磨方法及雙面研磨裝置
JP2010250893A (ja) 磁気ディスク用ガラス基板の製造方法及び固定砥粒ツールの表面修正方法
JP2005288552A (ja) 研磨工具およびそれを用いた研磨方法
JP6895847B2 (ja) 磁気ディスク用基板およびその製造方法
JP5988480B2 (ja) 研磨方法