CN104254908A - Iii族氮化物半导体叠层衬底和iii族氮化物半导体场效应晶体管 - Google Patents

Iii族氮化物半导体叠层衬底和iii族氮化物半导体场效应晶体管 Download PDF

Info

Publication number
CN104254908A
CN104254908A CN201380021901.2A CN201380021901A CN104254908A CN 104254908 A CN104254908 A CN 104254908A CN 201380021901 A CN201380021901 A CN 201380021901A CN 104254908 A CN104254908 A CN 104254908A
Authority
CN
China
Prior art keywords
mentioned
layer
nitride semiconductor
iii nitride
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380021901.2A
Other languages
English (en)
Inventor
松林雅和
寺口信明
伊藤伸之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104254908A publication Critical patent/CN104254908A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

III族氮化物半导体叠层衬底(100)具备：沟道层(5)，该沟道层(5)为III族氮化物半导体：和势垒层(6)，该势垒层(6)形成在沟道层(5)上，与沟道层(5)形成异质界面，并且为III族氮化物半导体，势垒层(6、206)中，距表面的深度为10nm以下的区域的Cu浓度为1.0×1010(原子数/cm2)以下。

Description

III族氮化物半导体叠层衬底和III族氮化物半导体场效应晶体管
技术领域
本发明涉及例如在GaN层上层叠有AlGaN层的III族氮化物半导体叠层衬底和III族氮化物半导体场效应晶体管。
背景技术
以往，作为III族氮化物半导体器件，如专利文献1(日本特开2009-117712号公报)所示，有在Si衬底上依次层叠GaN层和AlGaN层，在上述GaN层与AlGaN层的异质界面附近形成二维电子气层的半导体器件。
该III族氮化物半导体器件，通过在上述AlGaN层上形成由SiO2膜或SiN膜制成的绝缘膜，实现了对电流崩塌的抑制。另外，该III族氮化物半导体器件，通过在上述AlGaN层与栅极电极之间形成实质上可看作绝缘膜的有机半导体层，利用该有机半导体层对上述AlGaN层的表面供给将被俘获的载流子抵消的载流子，实现了对电流崩塌的抑制。
然而，即使这样抑制电流崩塌，仍不充分，要求进一步抑制电流崩塌。
现有技术文献
专利文献
专利文献1：日本特开2009-117712号公报
发明内容
发明要解决的技术问题
因此，本发明的技术问题在于提供能够进一步抑制电流崩塌的III族氮化物半导体叠层衬底和III族氮化物半导体场效应晶体管。
用于解决技术问题的手段
本发明人在制造III族氮化物半导体叠层衬底的过程中发现，在III族氮化物半导体中检测出了Cu(铜)，并发现混入该III族氮化物半导体中的Cu(铜)对电流崩塌造成了影响。基于本发明人的上述发现，创造出了本发明。
即，本发明的III族氮化物半导体叠层衬底的特征在于，具备：
沟道层，该沟道层为III族氮化物半导体；和
势垒层，该势垒层形成在上述沟道层上，与上述沟道层形成异质界面，并且为III族氮化物半导体，
上述势垒层中，距表面的深度为10nm以下的区域的Cu浓度为1.0×1010(原子数/cm2)以下。
根据本发明的III族氮化物半导体叠层衬底，上述作为III族氮化物半导体的势垒层的距表面的深度为10nm以下的区域的Cu浓度为1.0×1010(原子数/cm2)以下，由此，能够抑制电流崩塌。
在此，“电流崩塌”是指高压工作时的晶体管的导通电阻比低压工作时的晶体管的导通电阻高的现象。
另外，“表面”是指势垒层的与沟道层侧相反的一侧的表面。即，“表面”是指势垒层的上侧的表面。
另外，“深度”是指势垒层的与层厚方向平行的方向的长度。
因此，“距表面的深度为10nm以下的区域”是势垒层的一部分区域，是指势垒层的与层厚方向平行的方向的长度为10nm以下的区域。
另外，在一个实施方式中，
上述沟道层由GaN构成，
上述势垒层由AlGaN构成。
根据该实施方式，能够提供适合于能够进行高漏极电压工作的高频高输出FET等的III族氮化物半导体叠层衬底。
另外，在一个实施方式中，
上述沟道层由GaN构成，
上述势垒层具有：
上述沟道层侧的由AlGaN构成的层；和
上述由AlGaN构成的层上的由GaN构成的覆盖层。
根据该实施方式，能够利用上述由GaN构成的覆盖层，防止氮化物半导体层(沟道GaN层、AlGaN势垒层)的氧化，抑制由氮化物半导体层的氧化引起的特性劣化。
另外，本发明的III族氮化物半导体场效应晶体管具备上述III族氮化物半导体叠层衬底，
在上述势垒层上设置有源极电极、漏极电极和栅极电极，在上述势垒层上的没有形成上述源极电极、漏极电极和栅极电极的区域，设置有绝缘膜。
根据本发明的III族氮化物半导体场效应晶体管，能够抑制电流崩塌。
发明效果
根据本发明的III族氮化物半导体叠层衬底，势垒层的距表面的深度为10nm以下的区域的Cu浓度为1.0×1010(原子数/cm2)以下，由此，能够抑制电流崩塌。
附图说明
图1是具备本发明的第一实施方式的III族氮化物半导体叠层衬底的氮化物半导体器件的截面图。
图2是表示AlGaN势垒层的表层区域的Cu浓度(原子数/cm2)与崩塌值的关系的特性图。
图3A是表示在氮化物半导体器件中，电子沿着沟道GaN层与AlGaN势垒层的界面迁移的情形的示意性截面图。
图3B是表示在以往的氮化物半导体器件中，沿着沟道GaN层与AlGaN势垒层的界面迁移的电子被Cu俘获的情形的示意性截面图。
图3C是表示在具备上述实施方式的III族氮化物半导体叠层衬底的氮化物半导体器件中，电子没有被Cu俘获而沿着沟道GaN层与AlGaN势垒层之间的界面迁移的情形的示意性截面图。
图4A是本发明的第二实施方式的III族氮化物半导体叠层衬底的截面图。
图4B是表示上述第二实施方式的势垒层的结构的截面图。
图5是示意性地表示用于制作上述实施方式的III族氮化物半导体叠层衬底的MOCVD装置的结构的图。
图6A是表示在上述MOCVD装置的气体导入部的凸缘上夹有O形环的情形的截面图。
图6B是表示在上述MOCVD装置的电流导入部的凸缘上夹有由特氟龙类的材料制成的衬垫的情形的截面图。
图6C是表示在上述MOCVD装置的视口(viewport)部的凸缘上夹有铟线的情形的截面图。
图6D是表示在上述MOCVD装置的排气部的凸缘上夹有铜垫的情形的示意图。
具体实施方式
以下，利用图示的实施方式对本发明进行详细说明。
(第一实施方式)
图1表示具备本发明的第一实施方式的III族氮化物半导体叠层衬底100的氮化物半导体器件的截面图。该氮化物半导体器件是GaN类HFET(Hetero-junction Field Effect Transistor；异质结场效应晶体管)。
上述氮化物半导体器件，如图1所示，在Si衬底1上依次形成有AlN籽晶层2、超晶格层3、掺碳GaN层4、作为沟道层的一个例子的沟道GaN层5、和作为势垒层的一个例子的AlGaN势垒层6。由上述AlN籽晶层2、超晶格层3和掺碳GaN层4构成缓冲层20。另外，上述Si衬底1、AlN籽晶层2、超晶格层3、掺碳GaN层4、沟道GaN层5和AlGaN势垒层6构成III族氮化物半导体叠层衬底100。
在上述AlGaN势垒层6上隔开预先确定的间隔形成有源极电极7和漏极电极8。该源极电极7和漏极电极8是欧姆电极。另外，在AlGaN势垒层6上并且在源极电极7与漏极电极8之间形成有栅极电极9。该栅极电极9是肖特基电极。源极电极7和漏极电极8由Hf/Al/Hf/Au或Ti/Al/TiN等构成。另外，栅极电极9由WN/W/Au等构成。
在上述AlGaN势垒层6上并且在除源极电极7、漏极电极8和栅极电极9以外的区域，形成有由SiN构成的绝缘膜10。
在本实施方式中，作为一个例子，上述缓冲层20的膜厚为3μm以上7μm以下，AlGaN势垒层6的膜厚为30nm。另外，沟道GaN层5的膜厚为500nm以上。
在本第一实施方式的III族氮化物半导体叠层衬底100中，AlGaN势垒层6的上侧的区域的Cu浓度为1.0×1010(原子数/cm2)以下。更详细而言，上述AlGaN势垒层6中，距表面的深度为10nm以下的表层区域的Cu浓度为1.0×1010(原子数/cm2)以下。在此，上述表层区域是AlGaN势垒层6的一部分区域，是指从栅极电极9侧的表面向沟道GaN层5侧去，与AlGaN势垒层6的层厚方向平行的方向的长度为10nm以下的区域。
该AlGaN势垒层6的表层区域的Cu浓度利用TXRF法(TotalReflection X-ray Fluorescence Method：全反射X射线荧光分析法)测定。该TXRF法与XRF法(X-ray Fluorescence Method：X射线荧光分析法)相比，通过以低角度(例如0.1°)对AlGaN势垒层6的表面照射激发X射线，使从衬底侧产生的荧光X射线和入射到检测器的散射射线减少，能够高效率地检测来自存在于衬底表面的金属污染物的荧光X射线。
在上述结构的氮化物半导体器件中，在沟道GaN层5与AlGaN势垒层6的界面产生二维电子气(2DEG)形成沟道。通过对栅极电极9施加电压，对该沟道进行控制，使具有源极电极7、漏极电极8和栅极电极9的HFET导通和截止。该HFET是常导通型(normally-on type)的晶体管，其在对栅极电极9施加有负电压时，在栅极电极9下的沟道GaN层5形成耗尽层，成为截止状态，而在栅极电极9的电压为零时，在栅极电极9下的沟道GaN层5，耗尽层消失，成为导通状态。
接着，参照图5和图6A～图6D，对用于制造上述III族氮化物半导体叠层衬底100的MOCVD(Metal Organic Chemical VaporDeposition；有机金属气相沉积)装置进行说明。
上述MOCVD装置具备腔室101和设置在腔室101内的反应部102。上述腔室101和反应部102中，至少与原料气体接触的部分由例如不锈钢等不含铜的非铜类材料制成。上述非铜类材料是指不含铜的材料。
上述腔室101在比上述反应部102更靠下游侧的位置设置有排气部111。另外，上述腔室101在比上述反应部102更靠上游侧的位置设置有气体导入部112。
上述排气部111具有与腔室101连通的排气管113和排气配管114，该排气管113的凸缘113A和上述排气配管114的凸缘114A通过螺栓等紧固部件(未图示)紧固。
另外，上述气体导入部112具有：与上述腔室101连通的气体导入筒117；和与该气体导入筒117的凸缘117A紧固的盖部件118。上述气体导入筒117的凸缘117A和盖部件118通过螺栓等紧固部件(未图示)紧固。另外，上述气体导入筒117和盖部件118中，至少与原料气体接触的部分由例如不锈钢等非铜类材料制成。
如图6A所示，在上述气体导入部112的凸缘117A与盖部件118之间，夹有作为密封部件的O形环120。该O形环120配置于在上述凸缘117A的端面上形成的环状槽119中。另外，上述O形环120由Viton(商品名)等氟类的橡胶制成。此外，在图6A中，省略了上述紧固部件(螺栓等)，该紧固部件在比上述O形环120更靠径向外侧的位置将盖部件118和凸缘117A紧固。
上述凸缘117A、盖部件118、上述O形环120和上述紧固部件(未图示)构成密封部。该密封部用于保持上述腔室101内的真空，或者用于将上述原料气体封闭在上述腔室101内。此外，作为密封部件，可以使用后述的由特氟龙类材料制成的衬垫或铟线，来代替上述O形环120。上述铟线作为将腔室101内排气至高真空的情况下的密封部件有效，在不需要高真空的情况下，能够使用上述O形环或由PTFE(聚四氟乙烯)等特氟龙(商品名)类的材料制成的衬垫。
如图5所示，原料气体导入配管125和原料气体导入配管126贯通上述盖部件118。上述原料气体导入配管125、126中，至少与原料气体接触的部分由例如不锈钢等非铜类材料制成。另外，该原料气体导入配管125和原料气体导入配管126通过焊接维持与上述盖部件118之间的气密。该原料气体导入配管125、126的前端部125A、126A位于上述反应部102的上游侧开口部102A。另外，上述原料气体导入配管125经由管接头(未图示)、管道153、流量调节阀129，与NH3供给源133连接。另外，上述原料气体导入配管126经由管接头(未图示)、管道151、流量调节阀127，与TMG(三甲基镓)供给源131连接。另外，上述原料气体导入配管126经由管接头(未图示)、管道152、流量调节阀128，与TMA(三甲基铝)供给源132连接。此外，上述各管接头与管道151、152、513和流量调节阀127、128、129中，至少与原料气体接触的部分由例如不锈钢等非铜类材料制成。
另一方面，如图6D所示，在上述排气部111的排气管113的凸缘113A与排气配管114的凸缘114A之间，夹有作为密封部件的铜垫115。该铜垫115例如为具有ICF或CF的规格的铜的环。上述铜垫115被夹在形成在上述凸缘113A的端面上的环状突起175与形成在凸缘114A的背面上的环状突起176之间。该铜垫115作为将腔室101内排气至高真空的情况下的密封部件有效。另外，上述凸缘113A和凸缘114A通过螺栓等紧固部件(未图示)紧固。上述凸缘113A、114A、铜垫115和上述紧固部件(未图示)构成密封部。上述排气部111的排气管114与排气泵(未图示)连接，利用该排气泵，对上述腔室101内进行排气从而进行减压。在本实施方式中，上述排气部111的排气管113和排气配管114由例如不锈钢等不含铜的非铜类材料制成，但是也可以由含铜的铜类材料制成。
另外，在上述反应部102内，设置有载置板122，在该载置板122上载置有衬底130。原料气体导入配管125、126的前端部125A、126A配置在该反应部102的上游侧开口部102A。该原料气体导入配管125、126贯通气体导入筒117。上述反应部102和载置板122中，至少与原料气体接触的部分由例如不锈钢等非铜类材料制成。
另外，在上述反应部102，安装有对上述载置板122进行加热的加热器135，该加热器135通过电流供给配线136、138与电流导入端子137、139连接。上述电流供给配线136、138和电流导入端子137、139由作为非铜类材料的镍制成。
上述电流导入端子137、139被插入到与上述腔室101连通的端子插入管140内。该端子插入管140具有凸缘140A，该凸缘140A通过螺栓等紧固部件(未图示)与密封盖141紧固。上述端子插入管140和密封盖141中，至少与原料气体接触的部分由例如不锈钢等非铜类材料制成。上述电流供给配线136、138、电流导入端子137、139、端子插入管140和密封盖141构成电流导入部145。
如图6B所示，在上述凸缘140A与密封盖141之间，夹有作为密封部件的环状的衬垫150。该衬垫150例如由PTFE(聚四氟乙烯)等特氟龙(商品名)类的材料制成。上述衬垫150被夹在形成在上述凸缘140A的端面上的环状突起155与形成在密封盖141的背面上的环状突起156之间。另外，上述凸缘140A和密封盖141在比上述衬垫150更靠径向外侧的位置通过螺栓等紧固部件(未图示)紧固。另外，上述电流导入端子137、139被插入到绝缘陶瓷147中利用银钎焊等被固定在密封盖141上而气密地嵌合。上述绝缘陶瓷147具有高的气密密封性和高的电绝缘性。上述凸缘140A、密封盖141、上述衬垫150和上述紧固部件(未图示)构成密封部。该密封部用于保持上述腔室101内的真空，或者用于将上述原料气体封闭在上述腔室101内。此外，也可以采用图6A所示的使用O形环的密封部或图6C所示的使用铟环的密封部，来代替图6B所示的使用衬垫150的密封部。
另外，如图5所示，上述腔室101设置有位于上述反应部102的上方的视口部160。该视口部160具有：与腔室101连通的筒部161；和与该筒部161的凸缘161A紧固的窗部162。上述筒部161中，至少与原料气体接触的部分由例如不锈钢等非铜类材料制成。
如图6C所示，在上述筒部161的凸缘161A与窗部162的窗框部162A之间，夹有作为密封部件的由铟制成的铟线163。在上述窗框部162A，嵌入有石英玻璃等耐热性玻璃162B。上述耐热性玻璃162B利用由非铜类材料制成的粘接剂被固定在上述窗部162。上述窗框部162A中，至少与原料气体接触的部分由例如不锈钢等非铜类材料制成。上述非铜类材料是不含铜的材料。
上述凸缘161A和窗部162通过螺栓等紧固部件(未图示)紧固。另外，上述凸缘161A、窗部162、上述铟线163和上述紧固部件(未图示)构成密封部。该密封部用于保持上述腔室101内的真空，或者用于将上述原料气体封闭在上述腔室101内。此外，也可以采用图6A所示的使用O形环的密封部或图6B所示的使用由特氟龙类材料制成的衬垫的密封部，来代替图6C所示的使用铟线163的密封部。
这样，上述MOCVD装置，在原料气体的流动的从由点划线Y表示的反应部102的下游端102B起由箭头B表示的上游侧的区域，上述原料气体所接触的部分由不含铜的非铜类材料制成。
此外，在上述MOCVD装置中，在从由点划线Y表示的反应部102的下游端102B起由箭头A表示的下游侧的区域，作为排气部111的密封部件使用了铜垫115，但是也可以与气体导入部112、电流导入部145、视口部160同样，作为密封部件，采用由氟类的橡胶制成的O形环、PTFE制的衬垫、铟环。不过，即使在比上述反应部102更靠下游侧的位置使用铜垫115，原料气体与铜反应，铜也会被排气而不会被引入到晶片中，因此，即使使用铜垫115也没有问题。另外，由上述氟类的橡胶制成的O形环、PTFE制的衬垫、铟线形成的密封部件，与铜垫相比，耐热性低，因此，优选在安装有这些O形环、衬垫、铟环的密封部(凸缘、盖部件等)上安装未图示的冷却护套等，使冷却介质(冷却水等)在上述冷却护套内流通，对密封部进行冷却。
接着，对使用上述实施方式的MOCVD装置，制造图1所示的氮化物半导体器件的工序进行说明。
首先，将Si衬底1用10％HF(氢氟酸)溶液洗净后，导入到上述MOCVD(有机金属气相沉积)装置中。
上述Si衬底1在流量为10slm(Standard Liter per Minute：L/分钟)的氢气气氛中被加热到衬底温度1100℃进行表面的清洁。更严谨地说，氢通过有机金属、氨的气体管线以外的图5中未记载的气体管线导入到腔室1。
然后，在Si衬底1之上，依次层叠缓冲层20、沟道GaN层5和AlGaN势垒层6。
此时，AlN籽晶层2在生长压力为13.3kPa且衬底温度为1100℃的条件下成膜。在此，就作为AlN籽晶层2的AlN的原料而言，供给流量为100μmol/分钟的TMA(三甲基铝)和流量为12.5slm的NH3(氨)。上述TMA从TMA供给源132通过气体导入部112导入到腔室1内，上述NH3从NH3供给源133通过气体导入部112导入到腔室1内。另外，上述衬底温度通过控制上述加热器135的输出来控制。
另外，超晶格层3与AlN籽晶层2同样地，在生长压力为13.3kPa且衬底温度为1100℃的条件下形成。在形成超晶格层3时，交替地切换供给的原料，来层叠AlN和Al0.1Ga0.9N。作为一个例子，将由层厚为3nm的AlN和层厚为20nm的Al0.1Ga0.9N构成的超晶格层反复层叠120次，形成上述超晶格层3。作为Al0.1Ga0.9N的原料，供给流量为80μmol/分钟的TMA、流量为720μmol/分钟的TMG(三甲基镓)、和流量为12.5slm的NH3。此外，超晶格层3的AlN的原料与AlN籽晶层2同样地供给。
另外，掺碳GaN层4与AlN籽晶层2同样地，在生长压力为13.3kPa且衬底温度为1100℃的条件下成膜。在此，就作为掺碳层4的GaN的原料而言，供给流量为720μmol/分钟的TMG和流量为12.5slm的NH3。
另外，沟道GaN层5在生长压力为100kPa且衬底温度为1100℃的条件下成膜。在此，就作为沟道GaN层5的GaN的原料而言，供给流量为100μmol/分钟的TMG和流量为12.5slm的NH3。作为一个例子，上述沟道GaN层5的层厚为1μm。上述TMG从TMG供给源131通过气体导入部112导入到腔室101内。
另外，AlGaN势垒层6与AlN籽晶层2同样地，在生长压力为13.3kPa且衬底温度为1100℃的条件下成膜。在此，就作为AlGaN势垒层6的Al0.17Ga0.83N的原料而言，供给流量为8μmol/分钟的TMA、流量为50μmol/分钟的TMG、和流量为12.5slm的NH3。
接着，使用这样制成的外延晶片，在上述AlGaN势垒层6上形成源极电极7、漏极电极8和栅极电极9。该源极电极7、漏极电极8和栅极电极9的制造方法没有特别限定，例如使用蒸镀法等公知的方法。
例如，对源极/漏极区域进行图案化，沉积欧姆电极，剥离后，通过热处理实现欧姆化，形成源极电极7和漏极电极8。该热处理的条件根据金属的膜厚不同而不同，但在本实施方式中，在氮气气氛中，在800℃进行1分钟。通过该热处理，得到AlGaN势垒层6与源极电极7的欧姆接触和AlGaN势垒层6与漏极电极8的欧姆接触。另外，上述源极电极7与漏极电极8的间隔根据场效应晶体管的期望的性能来调整。
接着，对沉积栅极电极9的区域进行图案化，形成栅极电极9。作为栅极电极9，能够使用Pt、Ni、Pd、WN等，在本实施方式中使用WN。然后，在AlGaN势垒层6上，利用等离子体CVD等公知的方法形成由SiN构成的绝缘膜10。
此外，形成源极电极7、漏极电极8、栅极电极9和绝缘膜10的顺序没有特别限定，也可以先形成绝缘膜10。另外，作为欧姆电极金属，能够使用Hf/Al/Hf/Au或Ti/Al/Mo/Au。
图2表示上述氮化物半导体器件的上述AlGaN势垒层6的距表面的深度为10nm以下的表层区域的Cu浓度(原子数/cm2)与崩塌值的关系。图2的横轴的E+09、E+10分别表示109、1010。
上述崩塌值是用导通电阻R1与导通电阻R2之比(R2/R1)表示的值，其中，导通电阻R1是在源极电极7与漏极电极8之间施加1V的电压时的导通电阻，导通电阻R2是在对栅极电极9施加有负电压的截止状态时，在源极电极7与漏极电极8之间施加500V的电压后，使栅极电极9的电压为零而在导通状态时在源极电极7与漏极电极8之间施加1V的电压的状态下，从截止状态切换为导通状态之后5微秒后的导通电阻。此外，导通电阻由元件的尺寸(例如，源极电极7与漏极电极8之间的距离、电极的面积)规定。
在使用上述的参照图5说明的MOCVD装置制作的III族氮化物半导体叠层衬底100的一个例子中，上述AlGaN势垒层6的上述表层区域的Cu浓度(原子数/cm2)，如用○记号的描绘点表示的那样，为1.0×1010(原子数/cm2)以下的6.1×109(原子数/cm2)。另外，在使用上述MOCVD装置通过与上述同样的工序制作的III族氮化物半导体叠层衬底的另一个例子中，上述AlGaN势垒层6的上述表层区域的Cu浓度(原子数/cm2)为作为TXRF法的检测极限的3×109(原子数/cm2)以下。
另一方面，在使用与上述的参照图5说明的MOCVD装置不同，在上述气体导入部、电流导入部、视口部的密封部件和电流导入端子等部分使用铜的以往的MOCVD装置制作的比较例的氮化物半导体叠层衬底中，AlGaN势垒层的上述表层区域的Cu浓度(原子数/cm2)，如在图2中用△记号的描绘点表示的那样，为1.44×1010(原子数/cm2)或2.18×1010(原子数/cm2)、2.74×1010(原子数/cm2)、3.13×1010(原子数/cm2)，均超过1.0×1010(原子数/cm2)。
由图2可知，在具有这些表层区域的Cu浓度(原子数/cm2)超过1.0×1010(原子数/cm2)的AlGaN势垒层的比较例的GaN类HFET中，崩塌值为1.44～1.54，崩塌值均超过1.3。
与此相对，根据具备上述实施方式的III族氮化物半导体叠层衬底100的氮化物半导体器件(GaN类HFET)的一个例子，实现了崩塌值1.18。另外，在上述Cu浓度(原子数/cm2)为TXRF法的检测极限以下的另一个例子中，实现了崩塌值1.10。
就氮化物半导体器件(GaN类HFET)而言，为了在商业上达到商品的要求，重要的是使崩塌值为1.3以下。即，该崩塌值为1.3以下的GaN类HFET，作为与硅元件相比能够进行大电流驱动并且适合于高温工作的产品，在性能方面和成本方面具有商业价值。
如图3A中示意性地表示的那样，当在漏极电极D与源极电极S之间施加漏极D成为高电位的电压，并使栅极电极G的电压为零时，电子在形成在AlGaN势垒层与沟道GaN层之间的2DEG(二维电子气)层从源极向漏极迁移。在此，如图3B中示意性地表示的那样，可以认为，当AlGaN势垒层中含有Cu(铜)时，电子被俘获到Cu的深能级，导致漏极电流减少，导通电阻增加，崩塌值增加。与此相对，可以认为，根据本实施方式的III族氮化物半导体叠层衬底100，使上述AlGaN势垒层6的表层区域的Cu浓度(原子数/cm2)降低至1.0×1010(原子数/cm2)以下，由此，如图3C中示意性地表示的那样，能够使被Cu俘获的电子减少，使漏极电流增加，因此，导通电阻下降，能够抑制崩塌值。
(第二实施方式)
图4A表示本发明的第二实施方式的III族氮化物半导体叠层衬底200的截面图。
该第二实施方式的III族氮化物半导体叠层衬底200，在Si衬底201上依次形成有AlN籽晶层202、超晶格缓冲层203、耐压用的掺碳GaN层204、作为沟道层的一个例子的沟道GaN层205、和势垒层206。
上述Si衬底201、AlN籽晶层202、超晶格层203、掺碳GaN层204、沟道GaN层205和势垒层206构成III族氮化物半导体叠层衬底200。
在该III族氮化物半导体叠层衬底200的上述势垒层206上，虽然没有图示，但是与上述的第一实施方式中说明的同样地，形成有源极电极、漏极电极、栅极电极和绝缘膜。该源极电极、漏极电极、栅极电极和绝缘膜，与上述的第一实施方式中说明的同样地制作。由此，制作作为氮化物半导体器件的GaN类HFET。
在该第二实施方式中，作为一个例子，使上述AlN籽晶层202的层厚为120nm，使上述超晶格缓冲层203的层厚为2300nm，使上述耐压用的掺碳GaN层204的层厚为840nm。
另外，在该第二实施方式中，如图4B所示，上述势垒层206通过在上述沟道GaN层205上依次形成层厚为1nm的AlN异质特性改善层211、层厚34nm的AlGaN势垒层212和层厚为1nm的GaN覆盖层231而构成。
形成上述AlN异质特性改善层211的AlN的能带隙具有6.2eV的极大的带隙，因此，当膜厚过厚时，不能作为异质结发挥功能。因此，形成为能够维持沟道GaN层5与AlGaN势垒层212的界面陡峭性、并且能够利用隧道效应进行充分的载流子传输的厚度。因此，AlN异质特性改善层211的膜厚优选为1分子层～4分子层。
根据该第二实施方式，通过在沟道GaN层205与AlGaN势垒层212之间形成AlN异质特性改善层211，能够改善沟道GaN层205与AlGaN势垒层212之间的界面陡峭性，因此，能够使在异质界面产生的二维电子气的载流子浓度增大，能够提高电特性。
另外，通过在沟道GaN层205与AlGaN势垒层212之间设置AlN异质特性改善层211，能够减少漏电流。例如，通过使AlN异质特性改善层211的膜厚为减少了漏电流。
另外，根据该第二实施方式，能够利用在上述AlGaN势垒层212上形成的GaN覆盖层213，防止氮化物半导体层(沟道GaN层205、AlGaN势垒层212)的氧化，抑制由氮化物半导体层的氧化引起的特性劣化。
此外，也可以上述势垒层206具备AlN异质特性改善层211和GaN覆盖层213中的任一个。
在该第二实施方式的III族氮化物半导体叠层衬底200中，势垒层206的上侧的区域的Cu浓度为1.0×1010(原子数/cm2)以下。更详细而言，上述势垒层206中，距表面的深度为10nm以下的表层区域的Cu浓度为1.0×1010(原子数/cm2)以下。该势垒层206的表层区域的Cu浓度利用TXRF法测定。在此，上述表层区域是势垒层206的一部分区域，是从栅极电极侧的表面向沟道GaN层205侧去，与AlGaN势垒层206的层厚方向平行的方向的长度为10nm以下的区域。
在上述结构的氮化物半导体器件中，在沟道GaN层205与势垒层206的界面产生二维电子气(2DEG)形成沟道。通过对上述栅极电极(未图示)施加电压，对该沟道进行控制，使具有未图示的源极电极、漏极电极和栅极电极的HFET导通和截止。该HFET是常导通型的晶体管，其在对上述栅极电极(未图示)施加有负电压时，在上述栅极电极下的沟道GaN层205形成耗尽层，成为截止状态，而在上述栅极电极的电压为零时，在栅极电极下的沟道GaN层205，耗尽层消失，成为导通状态。
该第二实施方式的III族氮化物半导体叠层衬底200，与上述的第一实施方式的III族氮化物半导体叠层衬底100同样，使用参照图5、图6A～图6D说明的MOCVD装置来制作。
即，将Si衬底201用10％HF(氢氟酸)溶液洗净后，导入到上述MOCVD装置中。上述Si衬底201在流量为10slm的氢气气氛中被加热到衬底温度1100℃，进行表面的清洁。然后，在上述Si衬底201之上，依次层叠AlN籽晶层202、超晶格缓冲层203、耐压用掺碳GaN层204、沟道GaN层205和AlGaN势垒层206。
此时，AlN籽晶层202在生长压力为13.3kPa且衬底温度为1100℃的条件下成膜。在此，就作为AlN籽晶层2的AlN的原料而言，供给流量为100μmol/分钟的TMA(三甲基铝)和流量为12.5slm的NH3(氨)。
另外，超晶格缓冲层203与AlN籽晶层202同样地，在生长压力为13.3kPa且衬底温度为1100℃的条件下成膜。在形成超晶格缓冲层203时，交替地切换供给的原料，来层叠AlN和Al0.1Ga0.9N。作为一个例子，将由层厚为3nm的AlN和层厚为20nm的Al0.1Ga0.9N构成的超晶格层反复层叠100次，形成上述超晶格缓冲层203。作为Al0.1Ga0.9N的原料，供给流量为80μmol/分钟的TMA、流量为720μmol/分钟的TMG(三甲基镓)、和流量为12.5slm的NH3。此外，超晶格缓冲层203的AlN的原料与AlN籽晶层2同样地供给。
另外，掺碳GaN层204与AlN籽晶层202同样地，在生长压力为13.3kPa且衬底温度为1100℃的条件下成膜。在此，就作为掺碳GaN层204的GaN的原料而言，供给流量为720μmol/分钟的TMG和流量为12.5slm的NH3。
另外，沟道GaN层205在生长压力为100kPa且衬底温度为1100℃的条件下成膜。在此，就作为沟道GaN层205的GaN的原料而言，供给流量为100μmol/分钟的TMG和流量为12.5slm的NH3。作为一个例子，上述沟道GaN层205的层厚为800nm。
另外，上述势垒层206与AlN籽晶层202同样地，在生长压力为13.3kPa且衬底温度为1100℃的条件下成膜。在此，作为构成上述势垒层206的AlN异质特性改善层211的原料，供给流量为100μmol/分钟的TMA(三甲基铝)、和流量为12.5slm的NH3(氨)。另外，作为构成上述势垒层206的Al0.17Ga0.83N势垒层212的原料，供给流量为8μmol/分钟的TMA、流量为50μmol/分钟的TMG、和流量为12.5slm的NH3。另外，作为构成上述势垒层206的GaN层213的原料，供给流量为100μmol/分钟的TMG和流量为12.5slm的NH3。
接着，使用这样制成的外延晶片，在上述势垒层206上形成未图示的源极电极、漏极电极和栅极电极。该源极电极、漏极电极和栅极电极的制造方法，与上述的第一实施方式同样，没有特别限定，例如使用蒸镀法等公知的方法。另外，上述绝缘膜也与上述的第一实施方式同样地，利用等离子体CVD等公知的方法在上述势垒层206上形成由SiN构成的绝缘膜。
另外，与上述的第一实施方式同样，形成上述源极电极、漏极电极、栅极电极和绝缘膜的顺序没有特别限定，可以先形成上述绝缘膜。另外，作为欧姆电极金属，能够使用Hf/Al/Hf/Au或Ti/Al/Mo/Au。
在该第二实施方式的III族氮化物半导体叠层衬底200中，也与上述的第一实施方式同样，上述势垒层206中，距表面的深度为10nm以下的表层区域的Cu浓度为1.0×1010(原子数/cm2)以下，为6.8×109(原子数/cm2)。该势垒层206的表层区域的Cu浓度利用TXRF法测定。
如图2所示，通过使上述势垒层206的距表面的深度为10nm以下的表层区域的Cu浓度为1.0×1010(原子数/cm2)以下的6.8×109(原子数/cm2)，能够使具备本实施方式的III族氮化物半导体叠层衬底200的氮化物半导体器件(GaN类HFET)的崩塌值为1.3以下的1.20。该崩塌值为1.3以下的GaN类HFET，作为与硅元件相比能够进行大电流驱动并且适合于高温工作的产品，在性能方面和成本方面具有商业价值。
例如，在将GaN类FET和Si类MOSFET串联连接而得到的共射共基连接电路中，使用崩塌值为1.3以下的GaN类HFET来抑制电阻值的变动以进行低阻化，对于电路工作的稳定化而言是重要的。
在上述第一、第二实施方式中，对使用Si衬底的III族氮化物半导体叠层衬底进行了说明，但是不限于Si衬底，也可以使用蓝宝石衬底或SiC衬底，也可以在蓝宝石衬底或SiC衬底上使氮化物半导体层生长，也可以像在GaN衬底使AlGaN层生长等那样，在由氮化物半导体构成的衬底上使氮化物半导体层生长。另外，在衬底与氮化物半导体层之间也可以不形成缓冲层。
另外，在上述第一、第二实施方式中，对常导通型的HFET进行了说明，但是也可以将本发明应用于常截止型(normally-off type)的氮化物半导体器件。另外，不限于栅极电极为肖特基电极的氮化物半导体器件，本发明也可以应用于绝缘栅结构的场效应晶体管。
另外，使用本发明的III族氮化物半导体叠层衬底制作的氮化物半导体器件，不限于利用2DEG的HFET，即使是其他结构的场效应晶体管也能得到同样的效果。
另外，本发明的III族氮化物半导体叠层衬底的氮化物半导体只要由AlxInyGa1-x-yN(x≥0、y≥0、0≤x+y≤1)表示即可。
以上对本发明的具体实施方式进行了说明，但是本发明并不限定于上述实施方式，能够在本发明的范围内进行各种变更而实施。
符号说明
1、201    Si衬底
2、202    AlN籽晶层
3    超晶格层
4    掺碳GaN层
5、205    沟道GaN层
6    AlGaN势垒层
7    源极电极
8    漏极电极
9    栅极电极
10      绝缘膜
20      缓冲层
100、200      III族氮化物半导体叠层衬底
101    腔室
102    反应部
102A   上游侧开口部
102B   下游端
111    排气部
112    气体导入部
113    排气管
113A、114A、117A、118A、140A、161A    凸缘
114    排气配管
115    铜垫
117    气体导入筒
118    盖部件
120    O形环
122    载置板
125    原料气体导入配管
127、128、129    流量调节阀
130    衬底
131    TMG供给源
132    TMA供给源
133    NH3供给源
135    加热器
136、138       电流供给配线
137、139      电流导入端子
140    端子插入管
141    密封盖
147    绝缘陶瓷
150    衬垫
151、152、153    配管
160    视口部
161    筒部
162    窗部
162A   窗框部
162B   耐热性玻璃
163    铟线
203    超晶格缓冲层
204    耐压用的掺碳GaN层
206    势垒层
211    AlN异质特性改善层
212    AlGaN势垒层
213    GaN覆盖层

Claims (4)

1.一种III族氮化物半导体叠层衬底(100、200)，其特征在于，具备：
沟道层(5、205)，该沟道层(5、205)为III族氮化物半导体；和
势垒层(6、206)，该势垒层(6、206)形成在所述沟道层(5、205)上，与所述沟道层(5、205)形成异质界面，并且为III族氮化物半导体，
所述势垒层(6、206)中，距表面的深度为10nm以下的区域的Cu浓度为1.0×1010原子数/cm2以下。
2.如权利要求1所述的III族氮化物半导体叠层衬底(100)，其特征在于：
所述沟道层(5)由GaN构成，
所述势垒层(6)由AlGaN构成。
3.如权利要求1所述的III族氮化物半导体叠层衬底(200)，其特征在于：
所述沟道层(205)由GaN构成，
所述势垒层(206)具有：
所述沟道层(205)侧的由AlGaN构成的层(212)；和
所述由AlGaN构成的层(212)上的由GaN构成的覆盖层(213)。
4.一种III族氮化物半导体场效应晶体管，其特征在于：
具备权利要求1～3中任一项所述的III族氮化物半导体叠层衬底(100、200)，
在所述势垒层(6、206)上设置有源极电极(7)、漏极电极(8)、和栅极电极(9)，
在所述势垒层(6、206)上的没有形成所述源极电极(7)、漏极电极(8)和栅极电极(9)的区域，设置有绝缘膜(10)。
CN201380021901.2A 2012-04-26 2013-04-19 Iii族氮化物半导体叠层衬底和iii族氮化物半导体场效应晶体管 Pending CN104254908A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-101379 2012-04-26
JP2012101379A JP2013229493A (ja) 2012-04-26 2012-04-26 Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
PCT/JP2013/061630 WO2013161704A1 (ja) 2012-04-26 2013-04-19 Iii族窒化物半導体積層基板およびiii族窒化物半導体電界効果トランジスタ

Publications (1)

Publication Number Publication Date
CN104254908A true CN104254908A (zh) 2014-12-31

Family

ID=49483023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380021901.2A Pending CN104254908A (zh) 2012-04-26 2013-04-19 Iii族氮化物半导体叠层衬底和iii族氮化物半导体场效应晶体管

Country Status (4)

Country Link
US (1) US20150069407A1 (zh)
JP (1) JP2013229493A (zh)
CN (1) CN104254908A (zh)
WO (1) WO2013161704A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
CN107851612A (zh) * 2013-09-30 2018-03-27 赫尔实验室有限公司 Iii族氮化物互补式晶体管
CN109037050A (zh) * 2018-07-17 2018-12-18 中山市华南理工大学现代产业技术研究院 基于TiN的GaN基HEMT无金欧姆接触电极的制备方法
CN110402484A (zh) * 2017-03-31 2019-11-01 爱沃特株式会社 化合物半导体基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP6311480B2 (ja) * 2014-06-24 2018-04-18 富士通株式会社 化合物半導体装置及びその製造方法
US10403746B2 (en) * 2015-03-31 2019-09-03 Swegan Ab Heterostructure and method of its production
CN104900773B (zh) * 2015-04-15 2017-09-19 安徽三安光电有限公司 一种氮化物发光二极管结构及其制备方法
JP6539128B2 (ja) * 2015-06-29 2019-07-03 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JPWO2017038139A1 (ja) 2015-08-28 2018-04-12 シャープ株式会社 窒化物半導体装置
JP6737800B2 (ja) * 2015-11-02 2020-08-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN105374870A (zh) * 2015-11-20 2016-03-02 成都嘉石科技有限公司 具备亚阈值势垒的hemt外延结构
WO2019015754A1 (en) * 2017-07-20 2019-01-24 Swegan Ab ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516129B (en) * 2000-09-15 2003-01-01 Mattson Thermal Products Gmbh Apparatus and method for reducing contamination on thermally processed semiconductor substrates
WO2007007589A1 (ja) * 2005-07-08 2007-01-18 Nec Corporation 電界効果トランジスタおよびその製造方法
EP2028694A2 (en) * 2007-08-24 2009-02-25 Sharp Kabushiki Kaisha Nitride semiconductor device and power converter including the same
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
JP2010287714A (ja) * 2009-06-11 2010-12-24 Panasonic Corp 窒化物半導体装置
CN102174693A (zh) * 2007-01-12 2011-09-07 威科仪器有限公司 气体处理系统
JP2011204877A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 電界効果トランジスタ及びその評価方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796562A (en) * 1985-12-03 1989-01-10 Varian Associates, Inc. Rapid thermal cvd apparatus
JPH0764674B2 (ja) * 1988-12-21 1995-07-12 株式会社日立製作所 分子線エピタキシ装置
KR960010901A (ko) * 1994-09-30 1996-04-20 김광호 고체 유기화합물 전용 버블러 장치
JP4751498B2 (ja) * 2000-03-30 2011-08-17 富士通株式会社 半導体三端子装置
US7261775B2 (en) * 2003-01-29 2007-08-28 Ricoh Company, Ltd. Methods of growing a group III nitride crystal
JP4493427B2 (ja) * 2003-07-29 2010-06-30 日本碍子株式会社 Ｉｉｉ族窒化物単結晶の製造方法
JP5519105B2 (ja) * 2004-08-02 2014-06-11 ビーコ・インストゥルメンツ・インコーポレイテッド 化学気相成長の方法及び化学気相成長リアクタ用のガス供給システム
JP2007007589A (ja) * 2005-07-01 2007-01-18 Mitsubishi Electric Corp 電気集塵デバイス及びこれを組込んだ空気清浄装置
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7557378B2 (en) * 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US8421121B2 (en) * 2007-04-18 2013-04-16 Northrop Grumman Systems Corporation Antimonide-based compound semiconductor with titanium tungsten stack
JP5462161B2 (ja) * 2007-07-20 2014-04-02 アイメック Ｉｉｉ−ｖ族ｍｅｓｆｅｔでのダマシンコンタクト製造方法
WO2009044882A1 (ja) * 2007-10-03 2009-04-09 National Institute Of Advanced Industrial Science And Technology 同位体ダイヤモンド積層体
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
JP2009289826A (ja) * 2008-05-27 2009-12-10 Toyota Central R&D Labs Inc へテロ接合を有する半導体装置とその製造方法
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP5548909B2 (ja) * 2010-04-23 2014-07-16 古河電気工業株式会社 窒化物系半導体装置
US8896122B2 (en) * 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516129B (en) * 2000-09-15 2003-01-01 Mattson Thermal Products Gmbh Apparatus and method for reducing contamination on thermally processed semiconductor substrates
WO2007007589A1 (ja) * 2005-07-08 2007-01-18 Nec Corporation 電界効果トランジスタおよびその製造方法
CN102174693A (zh) * 2007-01-12 2011-09-07 威科仪器有限公司 气体处理系统
EP2028694A2 (en) * 2007-08-24 2009-02-25 Sharp Kabushiki Kaisha Nitride semiconductor device and power converter including the same
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
JP2010287714A (ja) * 2009-06-11 2010-12-24 Panasonic Corp 窒化物半導体装置
JP2011204877A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 電界効果トランジスタ及びその評価方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851612A (zh) * 2013-09-30 2018-03-27 赫尔实验室有限公司 Iii族氮化物互补式晶体管
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
CN110402484A (zh) * 2017-03-31 2019-11-01 爱沃特株式会社 化合物半导体基板
CN110402484B (zh) * 2017-03-31 2023-11-03 爱沃特株式会社 化合物半导体基板
CN109037050A (zh) * 2018-07-17 2018-12-18 中山市华南理工大学现代产业技术研究院 基于TiN的GaN基HEMT无金欧姆接触电极的制备方法
CN109037050B (zh) * 2018-07-17 2021-09-17 中山市华南理工大学现代产业技术研究院 基于TiN的GaN基HEMT无金欧姆接触电极的制备方法

Also Published As

Publication number Publication date
WO2013161704A1 (ja) 2013-10-31
US20150069407A1 (en) 2015-03-12
JP2013229493A (ja) 2013-11-07

Similar Documents

Publication Publication Date Title
CN104254908A (zh) Iii族氮化物半导体叠层衬底和iii族氮化物半导体场效应晶体管
JP4897948B2 (ja) 半導体素子
CN102130158B (zh) 阶梯型凹槽栅高电子迁移率晶体管
JP5799604B2 (ja) 半導体装置
JP5242156B2 (ja) Ｉｉｉ−ｖ族窒化物系化合物半導体装置、及び電極形成方法
CN101853881A (zh) 半导体装置以及半导体装置的制造方法
CN102239550A (zh) 场效应晶体管
CN101414629B (zh) 源场板高电子迁移率晶体管
JP2008103408A (ja) 窒化物化合物半導体トランジスタ及びその製造方法
JP2008147311A (ja) 電界効果トランジスタおよびその製造方法
CN101414627B (zh) 绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法
JP2013008836A (ja) 窒化物半導体装置
JP2004165387A (ja) ＧａＮ系電界効果トランジスタ
CN101414622B (zh) 基于源场板和漏场板的复合场板异质结场效应晶体管
CN101414626A (zh) 绝缘栅型栅-漏复合场板功率器件
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
CN101414635A (zh) 凹槽绝缘栅型栅-漏复合场板功率器件及其制作方法
CN104246982A (zh) 氮化物半导体生长装置和氮化物半导体功率器件用外延晶片
JP5871785B2 (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
US20180053648A1 (en) Method of manufacturing semiconductor device
CN101414637B (zh) 凹槽绝缘交叠栅异质结场效应晶体管
JP2006261474A (ja) 窒化物系半導体デバイス
CN109659354A (zh) 一种高电子迁移率晶体管及其制备方法
US20120007053A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN217468440U (zh) 一种高κ/p-GaN异质结MIS-HEMT

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141231